JP2016219561A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016219561A JP2016219561A JP2015101542A JP2015101542A JP2016219561A JP 2016219561 A JP2016219561 A JP 2016219561A JP 2015101542 A JP2015101542 A JP 2015101542A JP 2015101542 A JP2015101542 A JP 2015101542A JP 2016219561 A JP2016219561 A JP 2016219561A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package body
- cpkg1
- terminal
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 167
- 238000012546 transfer Methods 0.000 claims abstract description 50
- 239000000463 material Substances 0.000 claims abstract description 39
- 238000003384 imaging method Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims description 69
- 230000003014 reinforcing effect Effects 0.000 claims description 47
- 229910000679 solder Inorganic materials 0.000 claims description 42
- 230000017525 heat dissipation Effects 0.000 claims description 19
- 239000000919 ceramic Substances 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 230000002787 reinforcement Effects 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000007789 sealing Methods 0.000 description 17
- 230000006872 improvement Effects 0.000 description 13
- 239000011347 resin Substances 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- 230000006870 function Effects 0.000 description 11
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 239000000470 constituent Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000007747 plating Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000002195 synergetic effect Effects 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000001093 holography Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/38—Cooling arrangements using the Peltier effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4093—Snap-on arrangements, e.g. clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Ceramic Engineering (AREA)
Abstract
Description
ホログラフィックメモリは、記録媒体の厚さ方向まで記録に用いる「3次元記録(体積記録)」と、2次元的に配列したデータを一括して記録・再生できる「並列処理性」によって、従来の平面ビット型記録方式では実現困難な大容量記録(〜Tbit/cm3)と高転送レート(〜Gbps)を実現することができる。
図1は、パッケージ形態がBGAである一般的な半導体装置を示す断面図である。図1に示すように、一般的な半導体装置SA(P)は、実装基板MBを有しており、この実装基板MB上にパッケージ体PKG(P)が搭載されている。このパッケージ体PKG(P)は、配線基板WBを有し、配線基板WBの下面に半田ボールSBが形成され、かつ、配線基板WBの上面に端子が形成されているとともに半導体チップCHPが搭載されている。そして、半導体チップCHPのパッドと端子とがワイヤWで電気的に接続されている。さらに、パッケージ体PKG(P)においては、半導体チップCHPおよびワイヤWを覆うように樹脂からなる封止体MRが形成されており、この封止体MR上に伝熱部材HTMを介してヒートシンクHSが搭載されている。
図2は、本実施の形態における半導体装置SA1の外観構成を示す模式図である。特に、(a)は、実装基板MBの上面側から見た図であり、(b)は、実装基板MBの下面側から見た図である。まず、図2(a)に示すように、矩形形状をした実装基板MBの上面側には、撮像機能を有するパッケージ体CPKG1が搭載されていることがわかる。一方、図2(b)に示すように、実装基板MBの下面側には、複数のフィンを有するヒートシンク(放熱体)が配置されていることがわかる。すなわち、本実施の形態における半導体装置SA1においては、実装基板MBを挟むように、パッケージ体CPKG1とヒートシンクHSが設けられていることになる。
次に、本実施の形態における特徴点について説明する。本実施の形態における第1特徴点は、半導体チップCHPで発生した熱の放熱効率を高めるヒートシンクHSを設けながらも、半導体装置SA1の上方から入射する光を半導体チップCHPの表面に形成されている撮像部で受光可能とする構成を実現している点にある。具体的に、本実施の形態における第1特徴点は、例えば、図3に示すように、実装基板MBの互いに反対側にパッケージ体CPKG1とヒートシンクHSとを配置し、かつ、パッケージ体CPKG1の上面に透光性を有するキャップ材CAPを設けている点にある。言い換えれば、本実施の形態における第1特徴点は、実装基板MBの上面側に、撮像機能を有する半導体チップCHPを含むパッケージ体CPKG1が配置し、かつ、実装基板MBの下面側にヒートシンクHSが配置し、かつ、パッケージ体CPKG1の上面に透光性を有するキャップ材CAPを設けている点にある。これにより、本実施の形態における第1特徴点によれば、まず、パッケージ体CPKG1とヒートシンクHSが互いに分離するように配置される結果、ヒートシンクHSに邪魔されることなく、半導体装置SA1の上方から、光をパッケージ体CPKG1に入射させることができる。そして、パッケージ体CPKG1の上面には、透光性を有するキャップ材CAPが設けられていることから、パッケージ体CPKG1の上面に入射した光は、透光性を有するキャップ材CAPを透過した後、パッケージ体CPKG1の内部に配置されている半導体チップCHPの表面に入射する。このとき、半導体チップCHPの表面には、撮像部が形成されていることから、本実施の形態によれば、半導体装置SA1の上方から入射した光を半導体チップCHPの表面に形成されている撮像部に入射させることができる。したがって、本実施の形態における半導体装置SA1は、ホログラフィックメモリのデータ読み出し用の受光装置を構成することができる。
例えば、図3に示すように、本実施の形態における半導体装置SA1では、実装基板MBの中央部に貫通孔THが形成されている。したがって、パッケージ体CPKG1と実装基板MBとを接続する際、貫通孔THが障害となって、パッケージ体CPKG1の下面の全面を使用することが困難となる。すなわち、本実施の形態における半導体装置SA1では、図3に示すように、パッケージ体CPKG1と実装基板MBとを接続する際、パッケージ体CPKG1の中央部ではなく周辺部しか使用できないことになる。この結果、本実施の形態における半導体装置SA1では、パッケージ体CPKG1の下面の全面をパッケージ体CPKG1と実装基板MBとの接続に使用できる構成に比べて、パッケージ体CPKG1と実装基板MBとの接続信頼性が低下するおそれがある。この点がさらなる改善の余地であり、本実施の形態では、このさらなる改善の余地に対する工夫を施している。以下では、この改善の余地に対する工夫点について説明することにする。
図5は、本実施の形態におけるパッケージ体CPKG1を上面から見た上面図である。図5に示すように、本実施の形態におけるパッケージ体CPKG1は、矩形形状をしており、中央部に設けられたキャビティの内部に半導体チップCHPが配置されている。そして、半導体チップCHPが配置されたキャビティを封止するように、キャップ材CAPが配置されている。ここで、図5に示すように、本実施の形態における矩形形状をしたパッケージ体CPKG1の角部近傍には、複数の切り欠き部NTが形成されている。
次に、本実施の形態におけるさらなる特徴点について説明する。本実施の形態における第5特徴点は、例えば、図6に示すパッケージ体CPKG1の下面の角部に補強端子RFE1が設けられているとともに、図8に示す実装基板MBの上面に補強端子RFE2が設けられている点にある。これにより、図11に示すように、パッケージ体CPKG1と実装基板MBとは、端子TE1と端子TE2との接続に加えて、補強端子RFE1と補強端子RFE2との接続も加わることになる。この結果、本実施の形態における第5特徴点によれば、パッケージ体CPKG1と実装基板MBとの接続強度を向上することができ、これによって、本実施の形態における半導体装置SA1の信頼性を向上することができる。
本実施の形態では、パッケージ体CPKG1と実装基板MBとの接続信頼性を向上する観点から、さらなる工夫を施しているので、以下に、この点について説明する。
上述したように、本実施の形態における第7特徴点は、例えば、図13に示すように、実装基板MBの上面の一部分からパッケージ体CPKG1の側面の一部分にわたって、サイドフィルSFLを形成する点にある。これにより、本実施の形態によれば、サイドフィルSFLによって、パッケージ体CPKG1の実装基板MBへの固定が補強される結果、パッケージ体CPKG1と実装基板MBとの接続信頼性を向上することができる。
本実施の形態におけるその他の特徴点は、図3に示すように、弾性を有する伝熱部材HTMの厚さが、実装基板MBの厚さよりも厚くなっており、かつ、ヒートシンクHSがフックFKと接続された固定部材FUによって、伝熱部材HTMに押し付けられるように機械的に固定されている点にある。これにより、伝熱部材HTMを介したヒートシンクHSからの放熱効率を向上することができるとともに、伝熱部材HTMに備わる弾性によって、半導体装置に発生した応力を伝熱部材HTMで吸収することができる。
CAV キャビティ
CHP 半導体チップ
CPKG1 パッケージ体
HS ヒートシンク
HTM 伝熱部材
MB 実装基板
TH 貫通孔
Claims (15)
- 第1上面および前記第1上面とは反対に位置する第1下面を有し、かつ、前記第1上面側にキャビティを有し、かつ、前記第1下面に第1端子を有する絶縁基材と、
第1表面および前記第1表面とは反対に位置する第1裏面を有し、かつ、前記第1表面側に撮像部を有し、かつ、前記キャビティ内に配置された半導体チップと、
前記キャビティを封止し、かつ、透光性を有するキャップ材と、
第2上面および前記第2上面とは反対に位置する第2下面を有し、かつ、貫通部を有し、かつ、前記第2上面に第2端子を有し、かつ、前記絶縁基材の前記第1下面を前記第2上面に対向させながら、前記第1端子と前記第2端子とを電気的に接続するように配置された実装基板と、
前記貫通部に挿入され、かつ、前記絶縁基材と接続する伝熱部材と、
前記実装基板の前記第2下面側に配置され、かつ、前記伝熱部材と接続する放熱部材と、
を備える、半導体装置。 - 請求項1に記載の半導体装置において、
断面視において、前記貫通部の幅は、前記撮像部の幅よりも大きい、半導体装置。 - 請求項1に記載の半導体装置において、
断面視において、前記貫通部の幅は、前記半導体チップの幅よりも大きい、半導体装置。 - 請求項1に記載の半導体装置において、
前記第1端子は、複数存在し、
前記第2端子は、複数存在し、
平面視において、複数の前記第2端子は、前記貫通部を囲む、半導体装置。 - 請求項1に記載の半導体装置において、
前記伝熱部材の厚さは、前記実装基板の厚さよりも厚い、半導体装置。 - 請求項1に記載の半導体装置において、
前記絶縁基材は、セラミック基板である、半導体装置。 - 請求項1に記載の半導体装置において、
前記放熱部材は、前記実装基板の前記第2下面に機械的に固定されている、半導体装置。 - 請求項7に記載の半導体装置において、
前記実装基板の前記第2下面には、前記放熱部材の中心に対して対角線状に固定配置された一対のフックが設けられ、
前記放熱部材は、前記放熱部材を前記伝熱部材に押し付ける固定部材であって、前記一対のフックと接続された前記固定部材によって、固定されている、半導体装置。 - 請求項1に記載の半導体装置において、
前記絶縁基材と前記半導体チップと前記キャップ材とを含むパッケージ構造体は、LGAである、半導体装置。 - 請求項1に記載の半導体装置において、
前記絶縁基材の前記第1下面のうち、前記第1端子の配置位置よりも外側の位置に第1補強端子が設けられ、
前記実装基板の前記第2下面のうち、前記第2端子の配置位置よりも外側の位置に第2補強端子が設けられ、
前記第1補強端子と前記第2補強端子とは、電気的に接続されている、半導体装置。 - 請求項10に記載の半導体装置において、
前記第2補強端子のサイズは、前記第2端子のサイズよりも大きい、半導体装置。 - 請求項10に記載の半導体装置において、
前記第2補強端子のサイズは、前記第1補強端子のサイズよりも大きく、
断面視において、前記第2補強端子の一部分は、前記絶縁基材からはみ出している、半導体装置。 - 請求項10に記載の半導体装置において、
前記絶縁基材の側面には、前記第1補強端子と接続する切り欠き部が設けられ、
前記切り欠き部の内壁の少なくとも一部分には、導体膜が形成されている、半導体装置。 - 請求項13に記載の半導体装置において、
少なくとも、前記切り欠き部の内壁の一部分に半田フィレットが形成されている、半導体装置。 - 請求項1に記載の半導体装置において、
前記実装基板の前記第2上面の一部分から前記絶縁基材の側面の一部分にわたって、サイドフィルが形成されている、半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015101542A JP6501606B2 (ja) | 2015-05-19 | 2015-05-19 | 半導体装置 |
US15/095,033 US9728487B2 (en) | 2015-05-19 | 2016-04-09 | Semiconductor device |
CN201610334977.6A CN106169491B (zh) | 2015-05-19 | 2016-05-19 | 半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015101542A JP6501606B2 (ja) | 2015-05-19 | 2015-05-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016219561A true JP2016219561A (ja) | 2016-12-22 |
JP6501606B2 JP6501606B2 (ja) | 2019-04-17 |
Family
ID=57326094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015101542A Active JP6501606B2 (ja) | 2015-05-19 | 2015-05-19 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9728487B2 (ja) |
JP (1) | JP6501606B2 (ja) |
CN (1) | CN106169491B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6119313B2 (ja) * | 2013-03-08 | 2017-04-26 | 富士電機株式会社 | 半導体装置 |
CN110379774B (zh) * | 2018-04-12 | 2024-04-02 | 盐城芯丰微电子有限公司 | Qfp器件封装结构 |
CN108470725B (zh) * | 2018-05-02 | 2019-11-15 | 江苏感测通电子科技有限公司 | 一种高性能控制芯片封装结构 |
CN114256188A (zh) | 2020-09-22 | 2022-03-29 | 华为技术有限公司 | 封装基板、封装结构、电子设备及制造方法 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09321188A (ja) * | 1996-05-24 | 1997-12-12 | Nec Corp | 半導体装置及びその実装方法 |
JP2001102502A (ja) * | 1999-09-27 | 2001-04-13 | Kyocera Corp | イメージセンサ素子収納用パッケージ |
JP2003243553A (ja) * | 2002-02-20 | 2003-08-29 | Kyocera Corp | 配線基板 |
JP2004228367A (ja) * | 2003-01-23 | 2004-08-12 | Sony Corp | 半導体装置、その実装構造及びその製造方法 |
JP2005005629A (ja) * | 2003-06-16 | 2005-01-06 | Hitachi Ltd | 電子装置 |
JP2005101341A (ja) * | 2003-08-27 | 2005-04-14 | Kyocera Corp | 固体撮像装置 |
JP2005150192A (ja) * | 2003-11-12 | 2005-06-09 | Fujitsu Ltd | ヒートシンク固定装置 |
JP2006303335A (ja) * | 2005-04-25 | 2006-11-02 | Sony Corp | 電子部品搭載用基板及びそれを用いた電子装置 |
JP2009044156A (ja) * | 2007-08-07 | 2009-02-26 | Continental Automotive Gmbh | 改善された放熱性を備えた回路支持体構造部 |
JP2010010660A (ja) * | 2008-05-29 | 2010-01-14 | Ricoh Co Ltd | 発光装置、光走査装置及び画像形成装置 |
JP2010225919A (ja) * | 2009-03-24 | 2010-10-07 | Sony Corp | 半導体装置 |
WO2011108051A1 (ja) * | 2010-03-05 | 2011-09-09 | パナソニック株式会社 | 半導体装置 |
WO2014207786A1 (ja) * | 2013-06-28 | 2014-12-31 | 株式会社 東芝 | 半導体パッケージの実装構造、内視鏡装置のカメラヘッド |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5583377A (en) * | 1992-07-15 | 1996-12-10 | Motorola, Inc. | Pad array semiconductor device having a heat sink with die receiving cavity |
JPH07283349A (ja) | 1994-04-06 | 1995-10-27 | Toshiba Corp | 半導体装置 |
JP2003289191A (ja) * | 2002-03-28 | 2003-10-10 | Denso Corp | 電子制御装置 |
US7812360B2 (en) * | 2004-10-04 | 2010-10-12 | Kabushiki Kaisha Toshiba | Light emitting device, lighting equipment or liquid crystal display device using such light emitting device |
JP2006191465A (ja) | 2005-01-07 | 2006-07-20 | Seiko Instruments Inc | 電子機器 |
US8525214B2 (en) * | 2008-03-25 | 2013-09-03 | Bridge Semiconductor Corporation | Semiconductor chip assembly with post/base heat spreader with thermal via |
JP4789997B2 (ja) * | 2008-11-20 | 2011-10-12 | 三菱電機株式会社 | 電子基板装置 |
-
2015
- 2015-05-19 JP JP2015101542A patent/JP6501606B2/ja active Active
-
2016
- 2016-04-09 US US15/095,033 patent/US9728487B2/en active Active
- 2016-05-19 CN CN201610334977.6A patent/CN106169491B/zh active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09321188A (ja) * | 1996-05-24 | 1997-12-12 | Nec Corp | 半導体装置及びその実装方法 |
JP2001102502A (ja) * | 1999-09-27 | 2001-04-13 | Kyocera Corp | イメージセンサ素子収納用パッケージ |
JP2003243553A (ja) * | 2002-02-20 | 2003-08-29 | Kyocera Corp | 配線基板 |
JP2004228367A (ja) * | 2003-01-23 | 2004-08-12 | Sony Corp | 半導体装置、その実装構造及びその製造方法 |
JP2005005629A (ja) * | 2003-06-16 | 2005-01-06 | Hitachi Ltd | 電子装置 |
JP2005101341A (ja) * | 2003-08-27 | 2005-04-14 | Kyocera Corp | 固体撮像装置 |
JP2005150192A (ja) * | 2003-11-12 | 2005-06-09 | Fujitsu Ltd | ヒートシンク固定装置 |
JP2006303335A (ja) * | 2005-04-25 | 2006-11-02 | Sony Corp | 電子部品搭載用基板及びそれを用いた電子装置 |
JP2009044156A (ja) * | 2007-08-07 | 2009-02-26 | Continental Automotive Gmbh | 改善された放熱性を備えた回路支持体構造部 |
JP2010010660A (ja) * | 2008-05-29 | 2010-01-14 | Ricoh Co Ltd | 発光装置、光走査装置及び画像形成装置 |
JP2010225919A (ja) * | 2009-03-24 | 2010-10-07 | Sony Corp | 半導体装置 |
WO2011108051A1 (ja) * | 2010-03-05 | 2011-09-09 | パナソニック株式会社 | 半導体装置 |
WO2014207786A1 (ja) * | 2013-06-28 | 2014-12-31 | 株式会社 東芝 | 半導体パッケージの実装構造、内視鏡装置のカメラヘッド |
Also Published As
Publication number | Publication date |
---|---|
CN106169491A (zh) | 2016-11-30 |
JP6501606B2 (ja) | 2019-04-17 |
CN106169491B (zh) | 2021-04-06 |
US9728487B2 (en) | 2017-08-08 |
US20160343755A1 (en) | 2016-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4332567B2 (ja) | 半導体装置の製造方法及び実装方法 | |
JP6501606B2 (ja) | 半導体装置 | |
JP3224978B2 (ja) | 半導体装置 | |
US7638362B2 (en) | Memory module with improved mechanical strength of chips | |
US7847413B2 (en) | Semiconductor device and method of manufacturing the same | |
JP6939568B2 (ja) | 半導体装置および撮像装置 | |
JP2007208159A (ja) | 半導体装置 | |
JP2003204038A (ja) | 半導体パッケージ及び半導体実装装置 | |
JP5012612B2 (ja) | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 | |
JP2008016653A (ja) | 半導体パッケージ、その製造方法、プリント基板及び電子機器 | |
US20030015803A1 (en) | High-density multichip module and method for manufacturing the same | |
US7929076B2 (en) | Optical module and optical pickup apparatus | |
JP2007019077A (ja) | 半導体レーザユニットおよび光ピックアップ装置 | |
JP2000223649A (ja) | マルチチップ用チップ・スケールicパッケージ | |
FR2758908A1 (fr) | Boitier d'encapsulation hyperfrequences bas cout | |
JP2004335624A (ja) | 半導体モジュール | |
CN112312678A (zh) | 无封装芯片直埋印制电路板的结构和方法、芯片封装结构 | |
JPH1117064A (ja) | 半導体パッケージ | |
JP2005251838A (ja) | 半導体レーザ装置 | |
JP2001110951A (ja) | 半導体装置およびその製造方法 | |
JP2010212724A (ja) | 半導体装置 | |
US20060138648A1 (en) | Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module | |
KR102690718B1 (ko) | 적층된 ssd 반도체 디바이스 | |
KR20110137060A (ko) | 반도체 패키지 | |
CN100446360C (zh) | 半导体器件和半导体器件的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190319 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6501606 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |