JPS62204560A - リ−ド付き電子部品 - Google Patents

リ−ド付き電子部品

Info

Publication number
JPS62204560A
JPS62204560A JP61047856A JP4785686A JPS62204560A JP S62204560 A JPS62204560 A JP S62204560A JP 61047856 A JP61047856 A JP 61047856A JP 4785686 A JP4785686 A JP 4785686A JP S62204560 A JPS62204560 A JP S62204560A
Authority
JP
Japan
Prior art keywords
metal layer
external lead
metallized
germanium
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61047856A
Other languages
English (en)
Other versions
JPH071789B2 (ja
Inventor
Minobu Kunitomo
国友 美信
Yoshihiro Hosoi
義博 細井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP61047856A priority Critical patent/JPH071789B2/ja
Publication of JPS62204560A publication Critical patent/JPS62204560A/ja
Publication of JPH071789B2 publication Critical patent/JPH071789B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/15165Monolayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は外部リード端子を有する電子部品、具体的には
半導体収納用セラミックパッケージ、ハイブリッドIC
用配線基板等のリード付き電子部品の改良に関するもの
である。
(従来の技術) 従来、リード付き電子部品、例えば半4体集積回路素子
を収納するためのセラミックパッケージは第3図に示す
ようにセラミック、ガラス等の電気絶縁材料から成り、
その上面及び側面にモリブデン(Mo)、タングステン
(讐)、マンガン(Mn)等の高融点金属粉末から成る
メタライズ金属層12を有する絶縁基体11と、半導体
集積回路素子を外部電気回路に電気的に接続するために
前記メタライズ金属層12に銀ロウ(Ag−Cu合金)
を介してロウ付けされた外部リード端子13と蓋体14
とから構成されており、その内部に半導体集積回路素子
15が収納され、気密封止されて半導体装置となる。
この従来のセラミックパッケージは外部リード端子13
を絶縁基体11側面のメタライズ金属層12に強固にロ
ウ付けするために通常、該メタライズ金属層12の外表
面にはロウ材と接合性がよいニッケル(Ni)がめっき
により被着されている。
しかし乍ら、この従来のセラミックパッケージは外部リ
ード端子13をメタライズ金属層12ヘロウ付けするの
に銀ロウ(Ag−Cu合金)を使用しており、該銀ロウ
はロウ付は後、大気中に含まれる水分が付着すると銀ロ
ウ中の銅が酸化され、銅の酸化物(錆)を形成して変色
することがある。この銅の酸化物は導電性で、かつ拡散
しやすいという性質を有しているため多数の外部リード
端子が近接してロウ付けされている場合には、前記錆の
拡散により隣接する外部リード端子が短絡し、その結果
、半導体装置としての機能に支障を来すという重大な欠
点を誘発する。
そこで、かかる欠点を解消するために本願出願人は先に
銀ロウの銅に代えてゲルマニウムを含有させた銀−ゲル
マニウムから成るロウ材を提案した。
この銀とゲルマニウムから成るロウ材は大気中に含まれ
る水分等が付着したとしても導電性の錆を発生すること
はなく、隣接する外部リード端子間を短絡させることを
皆無とするもののロウ付けの時間が長いとロウ材中のゲ
ルマニウムがメタライズ金属層表面に被着させたニッケ
ルめっき層内に拡散し、脆弱なニッケルーゲルマニウム
の化合物を生成して、接合強度を大きく低下させてしま
うという課題を有していた。
(発明の目的) 本発明者等は上記欠点に鑑み種々の実験の結果、絶縁基
体表面のタングステン(誓)、モリブデン(Mo) 。
マンガン(Mn)等の高融点金属から成るメタライズ金
属層上に、化学的に安定な白金(PL)、パラジウム(
’Pd)、 ロジウム(Rh)、金(Au)もしくはそ
れらの合金を主成分とする金属層を形成し、該金属層上
にSEt(Ag)おホびゲルマニウム(Ge)を主成分
とするロウ材を用いて外部リード端子をロウ付けすると
導電性の錆の発生を防止して、かつ外部リード端子をメ
タライズ金rff4層上に強固にロウ付けし得ることを
知見した。
本発明は上記知見に基づき、変色や電子部品としての機
能に支障を来すような導電性の錆の発生を防止し、かつ
外部リード端子のロウ付は強度が極めて強固なリード付
き電子部品を提供することをその目的とするものである
(問題点を解決するだめの手段) 本発明は絶縁基体表面のメタライズ金属層上に白金(P
t)、パラジウム(Pd)、ロジウム(Rh)、金(A
U)もしくはそれらの合金を主成分とする金属層を設け
、該金属層上に恨(Ag)およびゲルマニウム(Ge)
を主成分とするロウ材を使用して外部リード端子を取着
したことを特徴とするものである。
本発明は半導体収納用セラミックパッケージ。
ハイブリッドIC用配線基板等のように絶縁基体のメタ
ライズ金属層上に外部リード端子が取着される電子部品
のすべてに適用される。
(実施例) 次に本発明を第1図及び第2図に示す実施例に基づき詳
細に説明する。
第1図は本発明のリード付き電子部品を半4体収納用セ
ラミソクパ・7ケージを例に採って示した断面図であり
、第2図は第1図の要部拡大断面図である。
図において、1はセラミック、ガラス等の電気絶縁材料
から成る絶縁基体であり、その上面中央に半導体素子を
収納するための空所を形成する段状の凹部が設けである
前記基体1凹部底面には半導体集積回路素子5が接着材
を介し取着されている。
前記絶縁基体1には凹部段状上面から側面にかけて導出
しているメタライズ金属層2が形成されており、メタラ
イズ金属層2の凹部段状上面部には集積回路素子5の電
極がワイヤ8を介し電気的に接続され、またメタライズ
金属層2の基体1側面部には外部電気回路と接続される
外部リード端子3がSN(Ag)およびゲルマニウム(
Ge)を主成分とするロウ材6を介しロウ付けされてい
る(第2図参照)。
前記メタライズ金属層2は夕、ングステシ(−)、モリ
ブデン(Mo)もしくはマンガン(Mn)等の高融点金
属粉末から成り、従来周知のスクリーン印刷等の厚膜手
法を採用することにより絶縁基体1の上面及び側面に形
成される。
また、前記メタライズ金属層2の基体1側面部には白金
(Pt)、パラジウム(Pd)、ロジウム(Rh)。
金(Au)もしくはそれらの合金を主成分とする金属層
4がめつき、真空蒸着、スパッタリング等の手法により
被着形成されており、金属層4は化学的に極めて安定で
あることから後述する銀−ゲルマニウムから成るロウ材
を介し外部リード端子3をロウ付けする際、ゲルマニウ
ムが拡散したとしても脆弱な化合物を生成することは一
切なく、外部リード端子の接合強度を極めて大となすこ
とができる。
また、金属層4は銀−ゲルマニウムを主成分とするロウ
材と反応性(濡れ性)がよく、外部リード端子3をメタ
ライズ金属層2に極めて強固にロウ付けすることも可能
となる。
前記メタライズ金属層2(実際には表面に金属層4が被
着形成されている)上に外部リード端子3をロウイ寸け
するロウ(オはi艮(八g)にゲルマニウム(Ge)を
例えば0.05乃至10訂χ含有させたものであり、酸
ロウ材は耐腐蝕性に極めて優れ、大気中に含まれる水分
等が付着したとしても導電性の錆を発生することはなく
近接する外部リード端子3間を短絡させることもない。
また前記絶縁基体1の上面にはセラミック、ガラス等の
電気絶縁材料から成る蓋体7がガラス、樹脂等の封止部
材を介して取着されており、これにより半導体収納用セ
ラミックパッケージ内部の空所は外気から完全に気密に
封止され、最終製品である半4体装置となる。
かくして本発明のリード付き電子部品によれば外部リー
ド端子が取着されるメタライズ金属層上にロウ材と濡れ
性が良く、かつ化学的に安定な白金(PL)、パラジウ
ム(Pd)、 ロジウム(Rh)、金(Au)もしくは
それらの合金を主成分とする金属層を設け、該金属層上
に恨(Ag)及びゲルマニウム(Ge)を主成分とする
ロウ材を使用して外部リード端子を取着したことにより
、変色や電子部品としての機能に支障を来すような導電
性の錆の発生を防止し、かつ外部リード端子のロウ付は
強度も極めて強固となすことができる。
(実験例) 次に本発明の作用効果を実験例に基づき説明する。
(1)評価試料 アルミナ質セラミンクスから成るセラミック基板にタン
グステン四)、モリブデン(Mo) 、 マンガン(M
n)等から成るメタライズ用ペーストを使用して長さ2
.0mm 、幅2.0mm 、厚み30μmのパターン
を50個及び100個をそれぞれ印刷するとともにこれ
を還元性雰囲気(窒素−水素雰囲気)中、約1400〜
1600”cの温度で焼成してセラミック体表面にメタ
ライズ金属層を被着させる。次に該メタライズ金属層上
に第1表に示す如く白金(Pt)、パラジウム(Pd)
 、 ロジウム(Rh)、金(Au)もしくはそれらの
合金及びニッケル(Ni)をめっきにより被着させる。
次いで、長さ3.0mm 、幅1.5mm 、 r¥み
0 、25mmのロウ付部を有し、長さ方向に該ロウ件
部端部中央から延在した幅0.4mm 、厚み0.25
mmのリード端子部を有するコバール(Fe−Ni−C
o)や42AIIoy等から成る金属片を、前記めっき
金属層上にそれぞれ2mgのロウ材(A[94χ−Ge
6χ合金及びAg72χ−Cu2B%合金)を使用して
ロウ付けしたものを準備した。
尚、比較試料1及び2は本発明品と比較するための比較
試料であり、比較試料1はメタライズ金属層上にニッケ
ルのめっきを行い従来の銀口う(AgC11合金)を用
いてリード端子をロウ付けしたものであり、比較試料2
はメタライズ金属層上にニッケルめっきを行い銀−ゲル
マニウムから成るロウ材を用いてリード端子をロウ付け
したものである。
そしてこれらの評価試料を使用して下記の評価テストを
行った。その結果を第1表に示す。
(n)実験方法 (a)耐腐蝕性テスト 上記パターン100個を有する評価試料を表面温度が4
50℃に制御された熱板上に1分間裁置した後、温度6
5℃、湿度95Xの恒温恒湿槽中にて各リード端子に交
互に+、−の極性にて5vの直流電圧を所定時間印加し
た後、顕微鏡にて腐蝕または変色を観察し、腐蝕または
変色したリード端子、メタライズパターン及びロウ材部
の数を数え、リード端子、メタライズパターン及びロウ
材部の総個数に対する腐蝕発生率を求めた。
(b)外部リード端子ロウ材り・強度テスト上記パター
ン50制を有する評価試料のリード端子部をロウ付は面
と垂直方向に毎秒100gで張力を増加させながら引っ
張り、リード端子部がロウ付は部より剥離、またはリー
ド端子部が破断した時の引っ張りの全荷重を測定し、該
全荷重のランク別に剥離または破断箇所を区分した。
尚、第1表中の破壊モード欄のAはメタライズ金属屑と
メタライズ金属層表面に被着した金属層の表面より剥離
したもの、Bはメタライズ金属層表面に被着した金属層
中より剥離したもの、Cはリード端子より破断したもの
を示す。
第1表から明らかなように、メタライズ金属層表面にニ
ッケル(旧)の金属層を設け、ロウ材として銀ロウ(八
g−Cu)合金を使用した比較試料1は耐腐蝕性が極め
て悪い。
またメタライズ金属層表面にニッケル(Ni)の金属層
を設け、ロウ材として銀−ゲルマニウム(Ag−Ge)
合金を使用した比較試料2はニッケル金属層に腐蝕を発
生するとともにほとんどのリード端子が5 Kg未満の
張力で剥離してしまいり一端子のロウ材は強度が著しく
低い。
これに対し本発明品は耐腐蝕性に極めて優れ、かつリー
ド端子を5 Kg以上の張力で引っ張ったとしてもほと
んど剥がれることはなくリード端子のロウ材は強度が極
めて大きい。
特にメタライズ金属層上に被着される白金(Pt)、パ
ラジウム(Pd)、ロジウム(Rh)、金(八U)もし
くはそれらの合金を主成分としだ金属層の厚みを0.1
0乃至1.O11mとしておくと5Kgの張力で剥がれ
るリード端子は一本もなく、リード端子のロウ材は強度
を大となすことからメタライズ金属層上に被着される前
記金属から成る金属層はその厚みを0.1乃至1.0μ
mとしておくことが好ましい。
(発明の効果) 畝上の如く、本発明においては絶縁基体表面のメタライ
ズ金属層表面に白金(Pt)、パラジウム(Pd)、ロ
ジウム(Rh)、金(八U)もしくはそれらの合金を主
成分とする金属層を設け、該金属層上に銀(Ag)およ
びゲルマニウム(Ge)を主成分とするロウ材を使用し
て外部リード端子を取着することにより、変色や電子部
品としての機能に支障を来すような導電性の錆の発生を
有効に防止し、かつ外部リード端子のロウ材は強度を極
めて強固として高信頼性のリード付き電子部品を得るこ
とができる。
【図面の簡単な説明】
第1図は本発明を半感体収納用セラミックパッケージに
適用した場合の断面図、第2図は第1図の要部拡大断面
図、茅3図は従来の半導体収納用セラミックパッケージ
の断面図である。 l  ・  ・  ・ X1色縁基体 2・・・メタライズ金属屑 3・・・外部リード端子 4・・・金属層

Claims (1)

    【特許請求の範囲】
  1. 絶縁基体表面のメタライズ金属層上に白金(Pt)、パ
    ラジウム(Pd)、ロジウム(Rh)、金(Au)もし
    くはそれらの合金を主成分とする金属層を設け、該金属
    層上に銀(Ag)およびゲルマニウム(Ge)を主成分
    とするロウ材を使用して外部リード端子を取着したこと
    を特徴とするリード付き電子部品。
JP61047856A 1986-03-04 1986-03-04 リ−ド付き電子部品 Expired - Lifetime JPH071789B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61047856A JPH071789B2 (ja) 1986-03-04 1986-03-04 リ−ド付き電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61047856A JPH071789B2 (ja) 1986-03-04 1986-03-04 リ−ド付き電子部品

Publications (2)

Publication Number Publication Date
JPS62204560A true JPS62204560A (ja) 1987-09-09
JPH071789B2 JPH071789B2 (ja) 1995-01-11

Family

ID=12787011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61047856A Expired - Lifetime JPH071789B2 (ja) 1986-03-04 1986-03-04 リ−ド付き電子部品

Country Status (1)

Country Link
JP (1) JPH071789B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011157171A3 (zh) * 2011-06-03 2012-05-03 华为技术有限公司 一种封装用绝缘环、绝缘环组合件和封装体

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6151784B2 (ja) * 2013-07-29 2017-06-21 京セラ株式会社 配線基板、リード付き配線基板および電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011157171A3 (zh) * 2011-06-03 2012-05-03 华为技术有限公司 一种封装用绝缘环、绝缘环组合件和封装体

Also Published As

Publication number Publication date
JPH071789B2 (ja) 1995-01-11

Similar Documents

Publication Publication Date Title
JPS62204560A (ja) リ−ド付き電子部品
US5482735A (en) Method for making multi-layer ceramic packages
JP2627509B2 (ja) 導電層を有する電子部品
JPH0436796B2 (ja)
JP2571944B2 (ja) チップキャリア
JP2759297B2 (ja) リード付き電子部品
JPH0736952B2 (ja) メタライズ金属層の表面被覆構造
JP2742625B2 (ja) リード付き電子部品
JPS6158259A (ja) チツプキヤリア
JP2537064B2 (ja) チップキャリア
JP2735708B2 (ja) セラミック配線基板
JP2831182B2 (ja) 金の導電層を有する電子部品
JPS6383291A (ja) 金の導電層を有する電子部品
JPH0787233B2 (ja) 金の導電層を有する電子部品
JP2601313B2 (ja) 半導体素子収納用パッケージ
JPS62241364A (ja) リ−ド付き電子部品及びその製造方法
JPS6151986A (ja) リ−ド付き電子部品
JPS6251497B2 (ja)
Russell Gold in hybrid microelectronics: The complementary use of thin and thick film integrated circuits
JP2813072B2 (ja) 半導体素子収納用パッケージ
JP3145614B2 (ja) セラミック配線基板
JPH0436797B2 (ja)
JP2813074B2 (ja) 半導体素子収納用パッケージ
JP3457748B2 (ja) 配線基板
JP2703482B2 (ja) 配線基板

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term