JP2022134722A - 金属部品 - Google Patents

金属部品 Download PDF

Info

Publication number
JP2022134722A
JP2022134722A JP2021034072A JP2021034072A JP2022134722A JP 2022134722 A JP2022134722 A JP 2022134722A JP 2021034072 A JP2021034072 A JP 2021034072A JP 2021034072 A JP2021034072 A JP 2021034072A JP 2022134722 A JP2022134722 A JP 2022134722A
Authority
JP
Japan
Prior art keywords
nickel layer
layer
nickel
lead frame
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021034072A
Other languages
English (en)
Inventor
健斗 古賀
Kento Koga
義仁 宮内
Yoshihito Miyauchi
和則 渡邊
Kazunori Watanabe
公彦 久保
Kimihiko Kubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2021034072A priority Critical patent/JP2022134722A/ja
Priority to US17/678,506 priority patent/US20220285252A1/en
Priority to TW111107078A priority patent/TW202241634A/zh
Priority to CN202210208191.5A priority patent/CN115036284A/zh
Publication of JP2022134722A publication Critical patent/JP2022134722A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4835—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

【課題】半導体装置の製造に用いられる金属部品において、良好な特性を維持しつつニッケル層の厚みを減らすこと。【解決手段】金属部品は、半導体装置の製造に用いられる金属部品において、基材と、ニッケル層と、貴金属層と、を備える。基材は、導電性を有する。ニッケル層は、基材の表面に形成され、ニッケルを主成分とする。パラジウム層は、ニッケル層の表面に形成される。また、ニッケル層は、リンを含有しない第１ニッケル層と、０．０１（ｗｔ％）～１（ｗｔ％）のリンを含有する第２ニッケル層と、を有する。【選択図】図３

Description

開示の実施形態は、金属部品に関する。
従来、半導体装置の製造に用いられるリードフレーム等の金属部品において、金属基材の表面にニッケルめっき層を形成する技術が知られている。また、その一例として、リードフレームの金属基材の表面にニッケルめっき層、パラジウムめっき層および金めっき層をこの順に形成するＰｄ－ＰＰＦ（Pre Plated lead Frame）と呼ばれる技術が知られている（特許文献１参照）。
特開平４－１１５５５８号公報
しかしながら、これらのニッケル層は、膜厚が比較的大きいことから、製造コストが上昇してしまうという課題があった。
実施形態の一態様は、上記に鑑みてなされたものであって、良好な特性を維持しつつニッケル層の厚みを減らすことができる半導体装置の製造に用いられる金属部品を提供することを目的とする。
実施形態の一態様に係る金属部品は、半導体装置の製造に用いられる金属部品において、基材と、ニッケル層と、貴金属層と、を備える。基材は、導電性を有する。ニッケル層は、前記基材の表面に形成され、ニッケルを主成分とする。貴金属層は、前記ニッケル層の表面に形成される。また、前記ニッケル層は、リンを含有しない第１ニッケル層と、０．０１（ｗｔ％）～１（ｗｔ％）のリンを含有する第２ニッケル層と、を有する。
実施形態の一態様によれば、半導体装置の製造に用いられる金属部品において、良好な特性を維持しつつニッケル層の厚みを減らすことができる。
図１は、実施形態に係るリードフレームの模式図である。 図２は、実施形態に係る半導体装置を示す断面図である。 図３は、実施形態および実施形態の変形例１、２に係るリードフレームの拡大断面図である。 図４は、実施形態の変形例３～５に係るリードフレームの拡大断面図である。 図５は、実施例４に係るリードフレームの断面形態のＳＥＭ写真を示す図である。 図６は、実施例８に係るリードフレームの断面形態のＳＥＭ写真を示す図である。 図７は、比較例４に係るリードフレームの断面形態のＳＥＭ写真を示す図である。 図８は、比較例８に係るリードフレームの断面形態のＳＥＭ写真を示す図である。
以下、添付図面を参照して、本願の開示する半導体装置の製造に用いられる金属部品のうち、その一例としてリードフレームについて説明する。なお、以下に示す実施形態により本開示が限定されるものではない。また、図面は模式的なものであり、各要素の寸法の関係、各要素の比率等は、現実と異なる場合があることに留意する必要がある。さらに、図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
従来、半導体装置の製造に用いられるリードフレームにおいて、金属基材の表面にニッケルめっき層、パラジウムめっき層および金めっき層をこの順に形成するＰｄ－ＰＰＦと呼ばれる技術が知られている。
このＰｄ－ＰＰＦでは、はんだの濡れ性とボンディングワイヤの接合特性とを両立させることができることから、かかるＰｄ－ＰＰＦを用いることによって、半導体装置を簡便な工程で製造することができる。
しかしながら、従来の技術では、ニッケルめっき層の厚みを単純に小さくすると、基材に含まれる銅がＰｄ－ＰＰＦの表面まで拡散しやすくなるため、はんだの濡れ性などが悪化してしまう場合があった。一方で、ニッケルめっき層の厚みを大きくすると、かかるニッケルめっき層を形成する際のタクトタイムが長くなってしまうことから、製造コストが増大してしまう恐れがあった。
そこで、上述の問題点を克服し、Ｐｄ－ＰＰＦにおいて良好な特性を維持しつつニッケル層の厚みを減らすことができる技術の実現が期待されている。
＜リードフレームおよび半導体装置＞
最初に、図１および図２を参照しながら、実施形態に係るリードフレーム１および半導体装置１００について説明する。図１は、実施形態に係るリードフレーム１の模式図であり、図２は、実施形態に係る半導体装置１００を示す断面図である。
図１に示すリードフレーム１は、ＱＦＰ（Quad Flat Package）タイプの半導体装置１００の製造に用いられるリードフレームについて示している。なお、本開示の技術は、その他のタイプ、たとえばＳＯＰ（Small Outline Package）や半導体装置の裏面にリードが露出するＱＦＮ（Quad Flat Non-lead package）などの半導体装置の製造に用いられるリードフレームに適用してもよい。
実施形態に係るリードフレーム１は、たとえば平面視で帯形状を有し、長手方向に沿って複数の単位リードフレーム１０が並んで形成されている。かかる単位リードフレーム１０は、リードフレーム１を用いて製造される半導体装置１００の一つ一つに対応する部位である。なお、リードフレーム１の長手方向に沿ってだけでなく、幅方向にも沿って複数の単位リードフレーム１０が並んで形成されていてもよい。
図１に示すように、単位リードフレーム１０は、ダイパッド１１と、複数のリード１２と、ダムバー１３とを有する。なお、図１には図示していないが、リードフレーム１における長辺側の側面にパイロット孔が並んで設けられていてもよい。
ダイパッド１１は、たとえば、単位リードフレーム１０の中央部分に設けられる。かかるダイパッド１１のおもて面側には、図２に示すように、半導体素子１０１が搭載可能である。
ダイパッド１１は、ダイパッド支持部１１ａによって単位リードフレーム１０の外縁部との間が連結され、単位リードフレーム１０に支持される。かかるダイパッド支持部１１ａは、たとえば、ダイパッド１１の四隅にそれぞれ設けられる。
複数のリード１２は、ダイパッド１１の周囲に並んで配置されており、それぞれの先端部１２ａが単位リードフレーム１０の外縁部からダイパッド１１に向かって伸びている。かかるリード１２は、図２に示すように、半導体装置１００の接続端子として機能する。
リード１２は、先端部１２ａおよび基端部１２ｂを有する。図２に示すように、半導体装置１００において、リード１２の先端部１２ａにはＣｕやＣｕ合金、Ａｕ、Ａｕ合金などで構成されるボンディングワイヤ１０２が接続される。そのため、リードフレーム１には、ボンディングワイヤ１０２との高い接合特性が求められる。ダムバー１３は、隣接するリード１２同士の間を接続する。
半導体装置１００は、リードフレーム１、半導体素子１０１およびボンディングワイヤ１０２に加えて、封止樹脂１０３を有する。封止樹脂１０３は、たとえば、エポキシ樹脂などで構成され、モールド工程などにより所定の形状に成型される。封止樹脂１０３は、半導体素子１０１やボンディングワイヤ１０２、ダイパッド１１などを封止する。
また、リード１２の基端部１２ｂは、半導体装置１００の外部端子（アウターリード）として機能し、基板にはんだ接合される。また、ダイパッド１１の裏面が封止樹脂１０３から露出するタイプやヒートスラグを設けるタイプの半導体装置１００においては、それらの裏面が基板にはんだ接合される。そのため、リードフレーム１には、はんだに対する高い濡れ性が求められる。
なお、ダムバー１３は、封止樹脂１０３を成型するモールド工程において、使用している樹脂が基端部１２ｂ（アウターリード）側に漏れ出さないためのダムの機能を有し、半導体装置１００の製造工程において最終的に切断される。
＜実施形態＞
つづいて、実施形態に係るリードフレーム１の詳細について、図３の（ａ）を参照しながら説明する。図３の（ａ）は、実施形態に係るリードフレーム１の拡大断面図である。
図３の（ａ）に示すように、実施形態に係るリードフレーム１は、基材２と、ニッケル層３と、貴金属層４とを備える。基材２は、導電性を有する材料（たとえば、銅や銅合金などの金属材料）で構成される。貴金属層４は、ニッケル層３の表面に形成され、パラジウム、金、銀のうち少なくとも一つを主成分とする。なお、貴金属層は、一層であってもよいし、複数の層であってもよい。
リードフレーム１において、基材２の表面２ａには、ニッケル層３が形成される。ニッケル層３は、ニッケル（Ｎｉ）を主成分として含み、たとえば、ニッケルめっき処理で形成可能である。
また、ニッケル層３は、第１ニッケル層３１および第２ニッケル層３２を含む。第１ニッケル層３１は、リン（Ｐ）を含有しないニッケル層である。なお、本開示において、「リンを含有しない」には、不可避不純物であるリンを含有する場合も含まれる。
第２ニッケル層３２は、所定の比率のリンを含有するニッケル層である。第２ニッケル層３２は、たとえば、０．０１（ｗｔ％）～１（ｗｔ％）のリンを含有する。また、第２ニッケル層３２は、たとえば、所定の比率のリンを含有し、柱状結晶構造を有する。
なお、本開示において、第１ニッケル層３１にはニッケル以外の元素が含まれていてもよいし、第２ニッケル層３２にはニッケルおよびリン以外の元素が含まれていてもよい。
実施形態では、図３の（ａ）に示すように、ニッケル層３が第１ニッケル層３１と第２ニッケル層３２との２層で構成される。また、実施形態では、基材２の表面２ａに第１ニッケル層３１が配置され、第１ニッケル層３１の表面３１ａに第２ニッケル層３２が配置される。
また、ニッケル層３の表面３ａ（実施形態では、第２ニッケル層３２の表面３２ａ）には、貴金属層４が形成される。貴金属層４は、パラジウム層４１および金層４２を含む。パラジウム層４１は、パラジウム（Ｐｄ）を主成分として含み、たとえば、パラジウムめっき処理で形成可能である。金層４２は、金（Ａｕ）を主成分として含み、たとえば、金めっき処理で形成可能である。
貴金属層４は酸化しにくい貴金属で構成されることから、実施形態に係るリードフレーム１では、かかるリードフレーム１の表面１ａにおいて酸化物が形成されることを抑制することができる。したがって、実施形態によれば、はんだの濡れ性とボンディングワイヤ１０２（図２参照）の接合特性とが両立したリードフレーム１を実現することができる。
なお、実施形態に係る貴金属層４は、パラジウム層４１と金層４２とで構成される場合に限られず、さらに銀（Ａｇ）を主成分として含む銀層とで構成されてもよい。また、実施形態に係る貴金属層４は、銀層のみで構成されてもよい。
ここで、実施形態では、ニッケル層３が０．０１（ｗｔ％）～１（ｗｔ％）のリンを含有する第２ニッケル層３２を含むことにより、かかる第２ニッケル層３２内で基材２に含まれる銅が拡散することを抑制することができる。
なぜなら、第２ニッケル層３２の内部において、隣接する結晶粒の界面に濃縮したリンがピン止めされ、かかるリンが銅の拡散を阻害するからである。
また、実施形態では、ニッケル層３が、リンを含有し、柱状結晶構造を有する第２ニッケル層３２を含むことにより、かかる第２ニッケル層３２内で基材２に含まれる銅が拡散することを抑制することができる。
なぜなら、第２ニッケル層３２の内部においてニッケルが柱状結晶であるため、ニッケルが微結晶である場合に比べて結晶粒界の面積が小さく、かつ面積が小さい結晶粒界に存在するリンが銅の拡散を阻害するからである。
そして、実施形態では、ニッケル層３が第２ニッケル層３２を含むことにより、ニッケル層３全体の厚みを小さくしたとしても、リードフレーム１の表面１ａまで銅が拡散することを抑制することができる。
そのため、ニッケル層３全体の厚みを小さくしたとしても、表面１ａで銅が酸化することを抑制することができることから、はんだの濡れ性とボンディングワイヤ１０２の接合特性とが両立したリードフレーム１を実現することができる。
すなわち、実施形態では、ニッケル層３が第２ニッケル層３２を含むことにより、Ｐｄ－ＰＰＦにおいて良好な特性を維持しつつニッケル層３の厚みを減らすことができる。
また、実施形態では、ニッケル層３がリンを含有しない第１ニッケル層３１を含むことにより、リンを含有する第２ニッケル層３２のみでニッケル層３を構成する場合と比べて、第２ニッケル層３２の厚みを減らすことができる。
なぜなら、第２ニッケル層３２の厚みを減らしたとしても、厚みが減った分の機能を第１ニッケル層３１で代替することにより、第２ニッケル層３２のみでニッケル層３を構成した場合と同等の機能をニッケル層３に付与することができるからである。
そして、第２ニッケル層３２の厚みを減らすことにより、比較的製造コストが高い第２ニッケル層３２の製造コストを低減することができる。すなわち、実施形態によれば、ニッケル層３がリンを含有しない第１ニッケル層３１を含むことにより、ニッケル層３全体の製造コストを低減することができる。
また、実施形態では、図３の（ａ）に示すように、第１ニッケル層３１が基材２の表面２ａに形成され、第２ニッケル層３２が第１ニッケル層３１の表面３１ａに形成されてもよい。すなわち、実施形態では、第２ニッケル層３２が第１ニッケル層３１よりもリードフレーム１の表面１ａ側に配置されてもよい。
これにより、第１ニッケル層３１に含まれるニッケルがリードフレーム１の表面１ａまで拡散することを、第２ニッケル層３２によって抑制することができる。なぜなら、第２ニッケル層３２の内部において、隣接する結晶粒の界面に濃縮したリンが存在し、かかるリンがニッケルの拡散も阻害するからである。
すなわち、実施形態では、第２ニッケル層３２が第１ニッケル層３１よりもリードフレーム１の表面１ａ側に配置されることにより、表面１ａでニッケルが酸化することを抑制することができる。したがって、実施形態によれば、はんだの濡れ性とボンディングワイヤ１０２の接合特性とが高いレベルで両立したリードフレーム１を実現することができる。
また、実施形態では、第２ニッケル層３２が、０．０１（ｗｔ％）～０．５（ｗｔ％）のリンを含有してもよい。これにより、ニッケル層３全体の製造コストをさらに低減することができるとともに、ニッケル層３の外観を良好に維持することができる。
また、実施形態では、ニッケル層３における第２ニッケル層３２の厚みの比率が５０（％）以下であってもよい。これにより、ニッケル層３全体の製造コストをさらに低減することができる。
また、実施形態では、第２ニッケル層３２の厚みが０．１（μｍ）以上であってもよい。これにより、リードフレーム１の表面１ａまで銅が拡散することをさらに抑制することができることから、リードフレーム１の表面１ａにおいてはんだの濡れ性を良好に維持することができる。
＜変形例１＞
つづいて、実施形態に係るリードフレーム１の各種変形例について、図３および図４を参照しながら説明する。図３の（ｂ）は、実施形態の変形例１に係るリードフレーム１の拡大断面図である。この変形例１は、ニッケル層３における第１ニッケル層３１および第２ニッケル層３２の配置が上述の実施形態と異なる。
具体的には、図３の（ｂ）に示すように、基材２の表面２ａに第２ニッケル層３２が形成され、第２ニッケル層３２の表面３２ａに第１ニッケル層３１が形成される。そして、第１ニッケル層３１の表面３１ａに、貴金属層４のパラジウム層４１が形成される。
この変形例１では、上述の実施形態と同様に、ニッケル層３が、０．０１（ｗｔ％）～１（ｗｔ％）のリンを含有する第２ニッケル層３２を含むことにより、Ｐｄ－ＰＰＦにおいて良好な特性を維持しつつニッケル層３の厚みを減らすことができる。
また、変形例１では、上述の実施形態と同様に、ニッケル層３が、リンを含有し、柱状結晶構造を有する第２ニッケル層３２を含むことにより、Ｐｄ－ＰＰＦにおいて良好な特性を維持しつつニッケル層３の厚みを減らすことができる。
また、変形例１では、上述の実施形態と同様に、ニッケル層３がリンを含有しない第１ニッケル層３１を含むことにより、ニッケル層３全体の製造コストを低減することができる。
また、変形例１では、第２ニッケル層３２が、０．０１（ｗｔ％）～０．５（ｗｔ％）のリンを含有してもよい。これにより、ニッケル層３全体の製造コストをさらに低減することができるとともに、ニッケル層３の外観を良好に維持することができる。
また、変形例１では、ニッケル層３における第２ニッケル層３２の厚みの比率が５０（％）以下であってもよい。これにより、ニッケル層３全体の製造コストをさらに低減することができる。
また、変形例１では、第２ニッケル層３２の厚みが、０．１（μｍ）以上であってもよい。これにより、リードフレーム１の表面１ａまで銅が拡散することをさらに抑制することができることから、リードフレーム１の表面１ａにおいてはんだの濡れ性を良好に維持することができる。
＜変形例２＞
図３の（ｃ）は、実施形態の変形例２に係るリードフレーム１の拡大断面図である。この変形例２は、ニッケル層３の構成が上述の実施形態および変形例１と異なる。具体的には、図３の（ｃ）に示すように、基材２の表面２ａに第２ニッケル層３２Ａが形成され、第２ニッケル層３２Ａの表面３２Ａａに第１ニッケル層３１が形成される。
さらに、第１ニッケル層３１の表面３１ａに第２ニッケル層３２Ｂが形成され、第２ニッケル層３２Ｂの表面３２Ｂａに貴金属層４のパラジウム層４１が形成される。第２ニッケル層３２Ｂは、別の第２ニッケル層の一例である。
このように、本開示の技術では、ニッケル層３が２層である場合に限られず、３層以上の構成であってもよい。
この変形例２では、上述の実施形態と同様に、ニッケル層３が、０．０１（ｗｔ％）～１（ｗｔ％）のリンを含有する第２ニッケル層３２Ａ、３２Ｂを含むことにより、Ｐｄ－ＰＰＦにおいて良好な特性を維持しつつニッケル層３の厚みを減らすことができる。
また、変形例２では、上述の実施形態と同様に、ニッケル層３が、リンを含有し、柱状結晶構造を有する第２ニッケル層３２Ａ、３２Ｂを含むことにより、Ｐｄ－ＰＰＦにおいて良好な特性を維持しつつニッケル層３の厚みを減らすことができる。
また、変形例２では、上述の実施形態と同様に、ニッケル層３がリンを含有しない第１ニッケル層３１を含むことにより、ニッケル層３全体の製造コストを低減することができる。
また、変形例２では、上述の実施形態と同様に、第２ニッケル層３２Ｂが第１ニッケル層３１よりもリードフレーム１の表面１ａ側に配置されることにより、表面１ａでニッケルが酸化することを抑制することができる。したがって、変形例２によれば、はんだの濡れ性とボンディングワイヤ１０２（図２参照）の接合特性とが高いレベルで両立したリードフレーム１を実現することができる。
また、変形例２では、第２ニッケル層３２Ａ、３２Ｂが、０．０１（ｗｔ％）～０．５（ｗｔ％）のリンを含有してもよい。これにより、ニッケル層３全体の製造コストをさらに低減することができるとともに、ニッケル層３の外観を良好に維持することができる。
また、変形例２では、ニッケル層３における第２ニッケル層３２Ａ、３２Ｂのトータルの厚みの比率が５０（％）以下であってもよい。これにより、ニッケル層３全体の製造コストをさらに低減することができる。
また、変形例２では、第２ニッケル層３２Ａ、３２Ｂのトータルの厚みが、０．１（μｍ）以上であってもよい。これにより、リードフレーム１の表面１ａまで銅が拡散することをさらに抑制することができることから、リードフレーム１の表面１ａにおいてはんだの濡れ性を良好に維持することができる。
＜変形例３＞
図４の（ａ）は、実施形態の変形例３に係るリードフレーム１の拡大断面図である。この変形例３は、第１ニッケル層３１の表面形状が上述の実施形態と異なる。具体的には、図４の（ａ）に示すように、基材２の表面２ａに形成される第１ニッケル層３１において、表面３１ａが粗面である。この粗面化された表面３１ａは、第１ニッケル層３１のニッケルめっき処理を適切なめっき液およびめっき形成条件で実施することにより形成することができる。
そして、変形例３では、かかる表面３１ａに順に形成される第２ニッケル層３２、パラジウム層４１および金層４２の表面３２ａ、４１ａ、４２ａを粗面にすることができることから、リードフレーム１の表面１ａを粗面にすることができる。
これにより、変形例３では、いわゆるアンカー効果によって、リードフレーム１と封止樹脂１０３（図２参照）との密着性を向上させることができる。すなわち、変形例３によれば、封止樹脂１０３との密着性に優れたリードフレーム１を実現することができるとともに、ニッケル層３が、０．０１（ｗｔ％）～１（ｗｔ％）のリンを含有する第２ニッケル層３２を含むことにより、Ｐｄ－ＰＰＦにおいて良好な特性を得ることができる。
また、変形例３では、ニッケル層３が、粗面化された表面３１ａを有する第１ニッケル層３１と、リンを含有し、柱状結晶構造を有する第２ニッケル層３２を含むことにより、封止樹脂１０３との密着性に優れるとともに、Ｐｄ－ＰＰＦにおいて良好な特性を得ることができる。
また、変形例３では、上述の実施形態と同様に、第２ニッケル層３２が第１ニッケル層３１よりもリードフレーム１の表面１ａ側に配置されることにより、表面１ａでニッケルが酸化することを抑制することができる。したがって、変形例３によれば、はんだの濡れ性とボンディングワイヤ１０２（図２参照）の接合特性とが高いレベルで両立したリードフレーム１を実現することができる。
また、変形例３では、ニッケル層３における第２ニッケル層３２の厚みの比率が５０（％）以下であってもよい。これにより、ニッケル層３全体の製造コストをさらに低減することができる。
また、変形例３では、第２ニッケル層３２の厚みが、０．１（μｍ）～０．４（μｍ）の範囲であってもよい。第２ニッケル層３２の厚みを０．１（μｍ）以上にすることにより、リードフレーム１の表面１ａまで銅が拡散することをさらに抑制することができることから、リードフレーム１の表面１ａにおいてはんだの濡れ性を良好に維持することができる。
また、第２ニッケル層３２の厚みを０．４（μｍ）以下にすることにより、リードフレーム１の表面１ａの凹凸形状を良好に維持することができることから、封止樹脂１０３との良好な密着性を維持することができる。
＜変形例４＞
図４の（ｂ）は、実施形態の変形例４に係るリードフレーム１の拡大断面図である。この変形例４は、ニッケル層３における第１ニッケル層３１および第２ニッケル層３２の配置が上述の変形例３と異なる。
具体的には、図４の（ｂ）に示すように、基材２の表面２ａに第２ニッケル層３２が形成され、第２ニッケル層３２の表面３２ａに粗面化された第１ニッケル層３１が形成される。そして、粗面化された第１ニッケル層３１の表面３１ａに、貴金属層４のパラジウム層４１が形成される。
そして、変形例４では、上述の変形例３と同様に、第１ニッケル層３１の表面３１ａが粗面に形成されていることから、リードフレーム１の表面１ａを粗面にすることができる。これにより、変形例４では、封止樹脂１０３との密着性に優れたリードフレーム１を実現することができる。
また、変形例４では、第１ニッケル層３１が第２ニッケル層３２よりもリードフレーム１の表面１ａ側に配置されることにより、粗面である第１ニッケル層３１の表面３１ａをリードフレーム１の表面１ａに近づけることができる。
そのため、変形例４では、リードフレーム１の表面１ａを、第１ニッケル層３１の表面３１ａに形成される凹凸形状に近い（すなわち、粗さの大きい）凹凸形状にすることができる。したがって、変形例４によれば、封止樹脂１０３との密着性がさらに優れたリードフレーム１を実現することができるとともに、ニッケル層３が、０．０１（ｗｔ％）～１（ｗｔ％）のリンを含有する第２ニッケル層３２を含むことにより、Ｐｄ－ＰＰＦにおいて良好な特性を得ることができる。
また、変形例４では、ニッケル層３が、粗面化された表面３１ａを有する第１ニッケル層３１と、リンを含有し、柱状結晶構造を有する第２ニッケル層３２を含むことにより、封止樹脂１０３との密着性に優れるとともに、Ｐｄ－ＰＰＦにおいて良好な特性を得ることができる。
また、変形例４では、第２ニッケル層３２が、０．０１（ｗｔ％）～０．５（ｗｔ％）のリンを含有してもよい。これにより、ニッケル層３全体の製造コストをさらに低減することができるとともに、ニッケル層３の外観を良好に維持することができる。
また、変形例４では、ニッケル層３における第２ニッケル層３２の厚みの比率が５０（％）以下であってもよい。これにより、ニッケル層３全体の製造コストをさらに低減することができる。
また、変形例４では、第２ニッケル層３２の厚みが、０．１（μｍ）以上であってもよい。これにより、リードフレーム１の表面１ａまで銅が拡散することをさらに抑制することができることから、リードフレーム１の表面１ａにおいてはんだの濡れ性を良好に維持することができる。
＜変形例５＞
図４の（ｃ）は、実施形態の変形例５に係るリードフレーム１の拡大断面図である。この変形例２は、ニッケル層３の構成が上述の変形例３および変形例４と異なる。具体的には、図４の（ｃ）に示すように、基材２の表面２ａに第２ニッケル層３２Ａが形成され、第２ニッケル層３２Ａの表面３２Ａａに粗面化された第１ニッケル層３１が形成される。
さらに、粗面化された第１ニッケル層３１の表面３１ａに第２ニッケル層３２Ｂが形成され、第２ニッケル層３２Ｂの表面３２Ｂａに貴金属層４のパラジウム層４１が形成される。
そして、変形例５では、第１ニッケル層３１の表面３１ａが粗面に形成されていることから、リードフレーム１の表面１ａを粗面にすることができる。これにより、変形例５では、上述の変形例３と同様に、封止樹脂１０３との密着性に優れたリードフレーム１を実現することができるとともに、ニッケル層３が、０．０１（ｗｔ％）～１（ｗｔ％）のリンを含有する第２ニッケル層３２Ａ、３２Ｂを含むことにより、Ｐｄ－ＰＰＦにおいて良好な特性を得ることができる。
また、変形例５では、ニッケル層３が、粗面化された表面３１ａを有する第１ニッケル層３１と、リンを含有し、柱状結晶構造を有する第２ニッケル層３２Ａ、３２Ｂを含むことにより、封止樹脂１０３との密着性に優れるとともに、Ｐｄ－ＰＰＦにおいて良好な特性を得ることができる。
また、変形例５では、第２ニッケル層３２Ａが、０．０１（ｗｔ％）～０．５（ｗｔ％）のリンを含有してもよい。これにより、ニッケル層３全体の製造コストをさらに低減することができるとともに、ニッケル層３の外観を良好に維持することができる。
また、変形例５では、上述の実施形態と同様に、第２ニッケル層３２Ｂが第１ニッケル層３１よりもリードフレーム１の表面１ａ側に配置されることにより、表面１ａでニッケルが酸化することを抑制することができる。したがって、変形例５によれば、はんだの濡れ性とボンディングワイヤ１０２（図２参照）の接合特性とが高いレベルで両立したリードフレーム１を実現することができる。
また、変形例５では、ニッケル層３における第２ニッケル層３２Ａ、３２Ｂのトータルの厚みの比率が５０（％）以下であってもよい。これにより、ニッケル層３全体の製造コストをさらに低減することができる。
また、変形例５では、第２ニッケル層３２Ａ、３２Ｂのトータルの厚みが、０．１（μｍ）以上であってもよい。これにより、リードフレーム１の表面１ａまで銅が拡散することをさらに抑制することができることから、リードフレーム１の表面１ａにおいてはんだの濡れ性を良好に維持することができる。
また、変形例５では、第２ニッケル層３２Ａの厚みが、０．１（μｍ）以上であってもよい。これにより、リードフレーム１の表面１ａまで銅が拡散することをさらに抑制することができることから、リードフレーム１の表面１ａにおいてはんだの濡れ性を良好に維持することができる。
また、変形例５では、第２ニッケル層３２Ｂの厚みが、０．１（μｍ）～０．４（μｍ）の範囲であってもよい。第２ニッケル層３２Ｂの厚みを０．１（μｍ）以上にすることにより、リードフレーム１の表面１ａまで銅が拡散することをさらに抑制することができることから、リードフレーム１の表面１ａにおいてはんだの濡れ性を良好に維持することができる。
また、第２ニッケル層３２Ｂの厚みを０．４（μｍ）以下にすることにより、リードフレーム１の表面１ａの凹凸形状を良好に維持することができることから、封止樹脂１０３との良好な密着性を維持することができる。
以下、実施例および参考例を参照しながら本開示の内容をより詳細に説明するが、本開示は下記の実施例に限定されるものではない。
＜評価１＞
［実施例１］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、リンを含有しない第１ニッケル層を０．１（μｍ）の厚みで形成した。
この第１ニッケル層は、ワット浴（硫酸Ｎｉ：２４０（ｇ／Ｌ）、塩化Ｎｉ：４５（ｇ／Ｌ）、ホウ酸濃度：３５（ｇ／Ｌ）、電流密度５（Ａ／ｄｍ２）、浴温：５０（℃）、ｐＨ＝３．５、アノード：Ｎｉ板）を用いて形成した。なお、本開示では、以下の実施例１～４８、参考例１～１２および比較例１～１４においても、第１ニッケル層は同様の条件で形成した。
次に、電解めっき処理によって、第１ニッケル層の表面に、リンを０．１（ｗｔ％）含有する第２ニッケル層を０．１（μｍ）の厚みで形成した。
この第２ニッケル層は、ワット浴（硫酸Ｎｉ：２４０（ｇ／Ｌ）、塩化Ｎｉ：４５（ｇ／Ｌ）、ホウ酸濃度：３５（ｇ／Ｌ）、Ｐ濃度：２０（ｍｇ／Ｌ）、電流密度５（Ａ／ｄｍ２）、浴温：５０（℃）、ｐＨ＝３．５、アノード：Ｎｉ板）を用いて形成した。なお、本開示では、以下の実施例１～４８および参考例１～１２においても、第２ニッケル層はＰ濃度を除いて同様の条件で形成した。
また、この第２ニッケル層に含まれるリンの濃度は、以下の手法で測定した。まず、試料表面のニッケル箔を約８０（ｍｇ）量り取り、かかるニッケル箔を６１（％）硝酸（１３（ｍｏｌ／Ｌ））１０（ｍＬ）に溶解させ、１００（ｍＬ）メスフラスコを用いて全量を１００（ｍＬ）に定容する。
次に、上記にて調製したリン濃度測定用試料溶液５（ｍＬ）に６１（％）硝酸１０（ｍＬ）を加え、１００（ｍＬ）メスフラスコを用いて全量を１００（ｍＬ）に定容する。
次に、上記にて調製したリン濃度測定用試料溶液に対して、市販のＩＣＰ発光分析装置（株式会社堀場製作所製、製品名ＵＬＴＩＭＡ２）を用いて、リンの濃度を測定した。なお、本開示では、以下の実施例１～４８および参考例１～１２においても、第２ニッケル層に含まれるリンの濃度は同様の条件で測定した。
実施例１のリードフレームの製造工程の説明に戻る。第２ニッケル層の形成処理につづいて、電解めっき処理によって、第２ニッケル層の表面に、パラジウム層を０．０２０（μｍ）の厚みで形成した。
このパラジウム層は、Ｐｄ濃度：１．６（ｇ／Ｌ）、電流密度１．０（Ａ／ｄｍ２）、浴温：５０（℃）、ｐＨ＝６．７、アノード：酸化イリジウム、の条件で形成した。なお、本開示では、以下の実施例１～４８、参考例１～１２および比較例１～１４においても、パラジウム層は同様の条件で形成した。
次に、電解めっき処理によって、パラジウム層の表面に、金層を０．００４（μｍ）～０．００６（μｍ）の範囲の厚みで形成した。これにより、実施例１のリードフレームを得た。
この金層は、Ａｕ濃度：０．８（ｇ／Ｌ）、電流密度３（Ａ／ｄｍ２）、浴温：５０（℃）、ｐＨ＝６．４、アノード：酸化イリジウム、の条件で形成した。なお、本開示では、以下の実施例１～４８、参考例１～１２および比較例１～１４においても、金層は同様の条件で形成した。
［実施例２～４］
上述の実施例１と同様な方法を用いて、実施例２～４のリードフレームを得た。なお、実施例２～４では、第１ニッケル層および第２ニッケル層の膜厚が、表１に記載の膜厚となるように電解めっき処理の条件を調整した。
［実施例５］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、リンを０．１（ｗｔ％）含有する第２ニッケル層を０．１（μｍ）の厚みで形成した。次に、電解めっき処理によって、第２ニッケル層の表面に、リンを含有しない第１ニッケル層を０．１（μｍ）の厚みで形成した。
次に、電解めっき処理によって、第１ニッケル層の表面に、パラジウム層を０．０２０（μｍ）の厚みで形成した。そして、電解めっき処理によって、パラジウム層の表面に、金層を０．００４（μｍ）～０．００６（μｍ）の範囲の厚みで形成した。これにより、実施例５のリードフレームを得た。
［実施例６～８］
上述の実施例５と同様な方法を用いて、実施例６～８のリードフレームを得た。なお、実施例６～８では、第２ニッケル層および第１ニッケル層の膜厚が、表１に記載の膜厚となるように電解めっき処理の条件を調整した。
［比較例１］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、リンを含有しない第１ニッケル層を０．２（μｍ）の厚みで形成した。
次に、電解めっき処理によって、第１ニッケル層の表面に、パラジウム層を０．０２０（μｍ）の厚みで形成した。そして、電解めっき処理によって、パラジウム層の表面に、金層を０．００４（μｍ）～０．００６（μｍ）の範囲の厚みで形成した。これにより、比較例１のリードフレームを得た。
［比較例２～４］
上述の比較例１と同様な方法を用いて、比較例２～４のリードフレームを得た。なお、比較例２～４では、第１ニッケル層の膜厚が、表１に記載の膜厚となるように電解めっき処理の条件を調整した。
［比較例５］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、第２ニッケル層よりもリンを高い比率（本開示では６．７（ｗｔ％）））で含有するニッケルリン（ＮｉＰ）層を０．２（μｍ）の厚みで形成した。
このニッケルリン層は、ワット浴（硫酸Ｎｉ：１５０（g／Ｌ）、塩化Ｎｉ：１５０（ｇ／Ｌ）、キザイ株式会社製ナイホロイプロセス：２００（ｍＬ／Ｌ）、電流密度７．５（Ａ／ｄｍ２）、浴温：６０（℃）、ｐＨ＝０．３、アノード：Ｎｉ板）を用いて形成した。
また、このニッケルリン層に含まれるリンの濃度は、市販の蛍光Ｘ線式測定装置（株式会社フィッシャー・インストルメンツ製、製品名ＸＤＶ－μ）を用いて測定した。
次に、電解めっき処理によって、ニッケルリン層の表面に、パラジウム層を０．０２０（μｍ）の厚みで形成した。そして、電解めっき処理によって、パラジウム層の表面に、金層を０．００４（μｍ）～０．００６（μｍ）の範囲の厚みで形成した。これにより、比較例５のリードフレームを得た。
［比較例６～８］
上述の比較例５と同様な方法を用いて、比較例６～８のリードフレームを得た。なお、比較例６～８では、ニッケルリン層の膜厚が、表１に記載の膜厚となるように電解めっき処理の条件を調整した。
つづいて、上記にて得られた実施例４、８および比較例４、８のリードフレームに対して、市販の走査電子顕微鏡（ＳＥＭ）（株式会社日立ハイテクフィールディング製、日立超高分解能電界放出形走査電子顕微鏡Ｓ－４８００）を用いて、表面近傍の断面形態を評価した。
図５～図８は、実施例４、８および比較例４、８に係るリードフレームの断面形態のＳＥＭ写真を示す図である。
図５および図６に示すように、本開示の第２ニッケル層は、比較的結晶粒が大きい柱状結晶構造を有していることがわかる。また、図５および図６に示した実施例４、８と、図７に示した比較例４との比較により、本開示の第２ニッケル層は、リンを含有しない第１ニッケル層と同様の結晶構造（比較的結晶粒が大きい柱状結晶構造）を有していることがわかる。
また、図５および図６に示した実施例４、８と、図８に示した比較例８との比較により、本開示の第２ニッケル層は、リンをより多く含有するニッケルリン層とは全く異なる結晶構造（ニッケルリン層は結晶粒が小さい微結晶構造）を有していることがわかる。
つづいて、上記にて得られた実施例１～８および比較例１～８のリードフレームに対して、市販のソルダ－チェッカー（株式会社レスカ製、製品名ＳＡＴ－Ｓ１００）を用いて、はんだの濡れ性を評価した。具体的には、以下に記載の測定条件において、メニスコグラフ法によるゼロクロスタイム（ＺＣＴ）の評価を行った。
・浸漬速度：５（ｍｍ／ｓ）
・浸漬深さ：１（ｍｍ）
・フラックス：ロジンフラックス（Ｒ－ｔｙｐｅ）
・はんだ：Ｓｎ－３７Ｐｂ（２３０℃）
・サンプル加熱装置：アズワン株式会社製ホットプレート 製品名ＨＨＰ－４１１
・サンプル加熱条件：４００（℃）、３０（秒）
このゼロクロスタイムが短いほど、リードフレームに対するはんだの濡れ性が良好である。また、本開示において、ゼロクロスタイムが「ＮＧ」とは、ゼロクロスタイムが１０秒以上であることを意味する。
ここで、実施例１～８および比較例１～８について、ニッケル層の全膜厚、第１ニッケル層の膜厚、第２ニッケル層の膜厚およびニッケルリン層の膜厚と、ゼロクロスタイムの測定結果とを表１に示す。
Figure 2022134722000002
実施例１～８のリードフレームは、ゼロクロスタイムがすべて１（秒）以内であることがわかる。したがって、実施形態によれば、リンを０．１（ｗｔ％）含有し、膜厚が０．１（μｍ）以上の第２ニッケル層をニッケル層に含めることにより、はんだの濡れ性に優れたリードフレームを実現することができる。
また、実施例１～８と比較例１～４との比較により、リンを含有しない第１ニッケル層と、リンを含有する第２ニッケル層とでニッケル層を構成することによって、はんだの濡れ性が改善していることがわかる。
また、実施例１～８と比較例５～８との比較により、微結晶構造であるニッケルリン層ではなく、柱状結晶構造を有する第２ニッケル層を用いることによって、はんだの濡れ性が改善していることがわかる。
＜評価２＞
［実施例９］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、リンを含有しない第１ニッケル層を０．１（μｍ）の厚みで形成した。次に、電解めっき処理によって、第１ニッケル層の表面に、リンを０．１（ｗｔ％）含有する第２ニッケル層を０．１（μｍ）の厚みで形成した。
次に、電解めっき処理によって、第２ニッケル層の表面に、パラジウム層を０．０２０（μｍ）の厚みで形成した。そして、電解めっき処理によって、パラジウム層の表面に、金層を０．００４（μｍ）～０．００６（μｍ）の範囲の厚みで形成した。これにより、実施例９のリードフレームを得た。
［実施例１０～１２および参考例１、２］
上述の実施例９と同様な方法を用いて、実施例１０～１２および参考例１、２のリードフレームを得た。なお、実施例１０～１２および参考例１、２では、第１ニッケル層および第２ニッケル層の膜厚が、表２に記載の膜厚となるように電解めっき処理の条件を調整した。
［実施例１３］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、リンを０．１（ｗｔ％）含有する第２ニッケル層を０．１（μｍ）の厚みで形成した。次に、電解めっき処理によって、第２ニッケル層の表面に、リンを含有しない第１ニッケル層を０．１（μｍ）の厚みで形成した。
次に、電解めっき処理によって、第１ニッケル層の表面に、パラジウム層を０．０２０（μｍ）の厚みで形成した。そして、電解めっき処理によって、パラジウム層の表面に、金層を０．００４（μｍ）～０．００６（μｍ）の範囲の厚みで形成した。これにより、実施例１３のリードフレームを得た。
［実施例１４～１６および参考例３、４］
上述の実施例１３と同様な方法を用いて、実施例１４～１６および参考例３、４のリードフレームを得た。なお、実施例１４～１６および参考例３、４では、第２ニッケル層および第１ニッケル層の膜厚が、表２に記載の膜厚となるように電解めっき処理の条件を調整した。
［比較例９］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、リンを含有しない第１ニッケル層を０．０５（μｍ）の厚みで形成した。
次に、電解めっき処理によって、第１ニッケル層の表面に、パラジウム層を０．０２０（μｍ）の厚みで形成した。そして、電解めっき処理によって、パラジウム層の表面に、金層を０．００４（μｍ）～０．００６（μｍ）の範囲の厚みで形成した。これにより、比較例９のリードフレームを得た。
［比較例１０～１４］
上述の比較例９と同様な方法を用いて、比較例１０～１４のリードフレームを得た。なお、比較例１０～１４では、第１ニッケル層の膜厚が、表２に記載の膜厚となるように電解めっき処理の条件を調整した。
つづいて、上記にて得られた実施例９～１６、参考例１～４および比較例９～１４のリードフレームに対して、上述の評価１と同様の手法ではんだの濡れ性（メニスコグラフ法によるゼロクロスタイム）を評価した。
ここで、実施例９～１６、参考例１～４および比較例９～１４について、ニッケル層の全膜厚、第１ニッケル層の膜厚および第２ニッケル層の膜厚と、ゼロクロスタイムの測定結果とを表２に示す。
Figure 2022134722000003
実施例９～１６のリードフレームは、ゼロクロスタイムがすべて１（秒）以内であることがわかる。したがって、実施形態によれば、リンを０．１（ｗｔ％）含有し、膜厚が０．１（μｍ）以上の第２ニッケル層をニッケル層に含めることにより、はんだの濡れ性に優れたリードフレームを実現することができる。
＜評価３＞
［実施例１７］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、リンを含有しない第１ニッケル層を１．０（μｍ）の厚みで形成した。次に、電解めっき処理によって、第１ニッケル層の表面に、リンを０．０１（ｗｔ％）含有する第２ニッケル層を１．０（μｍ）の厚みで形成した。
次に、電解めっき処理によって、第２ニッケル層の表面に、パラジウム層を０．０２０（μｍ）の厚みで形成した。そして、電解めっき処理によって、パラジウム層の表面に、金層を０．００４（μｍ）～０．００６（μｍ）の範囲の厚みで形成した。これにより、実施例１７のリードフレームを得た。
［実施例１８～２３および参考例５］
上述の実施例１７と同様な方法を用いて、実施例１８～２３および参考例５のリードフレームを得た。なお、実施例１８～２３および参考例５では、第２ニッケル層におけるリンの含有率が、表３に記載の含有率となるように電解めっき処理の条件を調整した。
つづいて、上記にて得られた実施例１７～２３および参考例５のリードフレームに対して、目視によって外観が良好か否かを評価した。外観上、リードフレームの色調にムラがあるものを外観不良とした。
ここで、実施例１７～２３および参考例５について、ニッケル層の全膜厚、第１ニッケル層の膜厚および第２ニッケル層の膜厚と、外観の評価結果とを表３に示す。
Figure 2022134722000004
実施例１７～２３のリードフレームは、外観がすべて良好であることがわかる。したがって、実施形態によれば、リンを０．０１（ｗｔ％）～０．５（ｗｔ％）の範囲で含有する第２ニッケル層を第１ニッケル層よりもリードフレームの表面側に配置することにより、外観が良好なリードフレームを実現することができる。
＜評価４＞
［実施例２４］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、リンを０．０１（ｗｔ％）含有する第２ニッケル層を１．０（μｍ）の厚みで形成した。次に、電解めっき処理によって、第２ニッケル層の表面に、リンを含有しない第１ニッケル層を１．０（μｍ）の厚みで形成した。
次に、電解めっき処理によって、第１ニッケル層の表面に、パラジウム層を０．０２０（μｍ）の厚みで形成した。そして、電解めっき処理によって、パラジウム層の表面に、金層を０．００４（μｍ）～０．００６（μｍ）の範囲の厚みで形成した。これにより、実施例２４のリードフレームを得た。
［実施例２５～３０および参考例６］
上述の実施例２４と同様な方法を用いて、実施例２５～３０および参考例６のリードフレームを得た。なお、実施例２５～３０および参考例６では、第２ニッケル層におけるリンの含有率が、表４に記載の含有率となるように電解めっき処理の条件を調整した。
つづいて、上記にて得られた実施例２４～３０および参考例６のリードフレームに対して、目視によって外観が良好か否かを評価した。外観上、リードフレームの色調にムラがあるものを外観不良とした。
ここで、実施例２４～３０および参考例６について、ニッケル層の全膜厚、第１ニッケル層の膜厚および第２ニッケル層の膜厚と、外観の評価結果とを表４に示す。
Figure 2022134722000005
実施例２４～３０のリードフレームは、外観がすべて良好であることがわかる。したがって、実施形態によれば、リンを０．０１（ｗｔ％）～０．５（ｗｔ％）の範囲で含有する第２ニッケル層を第１ニッケル層よりも基材の表面側に配置することにより、外観が良好なリードフレームを実現することができる。
＜評価５＞
［実施例３１］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、リンを含有しない第１ニッケル層を０．１（μｍ）の厚みで形成した。次に、電解めっき処理によって、第１ニッケル層の表面に、リンを０．１（ｗｔ％）含有する第２ニッケル層を０．１（μｍ）の厚みで形成した。
次に、電解めっき処理によって、第２ニッケル層の表面に、パラジウム層を０．００５（μｍ）の厚みで形成した。そして、電解めっき処理によって、パラジウム層の表面に、金層を０．００４（μｍ）～０．００６（μｍ）の範囲の厚みで形成した。これにより、実施例３１のリードフレームを得た。
［実施例３２～３６および参考例７～９］
上述の実施例３１と同様な方法を用いて、実施例３２～３６および参考例７～９のリードフレームを得た。なお、実施例３２～３６および参考例７～９では、第１ニッケル層、第２ニッケル層およびパラジウム層の膜厚が、表５に記載の膜厚となるように電解めっき処理の条件を調整した。
つづいて、上記にて得られた実施例３１～３６および参考例７～９のリードフレームに対して、上述の評価１と同様の手法ではんだの濡れ性（メニスコグラフ法によるゼロクロスタイム）を評価した。
ここで、実施例３１～３６および参考例７～９について、ニッケル層の全膜厚、第１ニッケル層の膜厚、第２ニッケル層の膜厚およびパラジウム層の膜厚と、ゼロクロスタイムの測定結果とを表５に示す。
Figure 2022134722000006
実施例３１～３６のリードフレームは、ゼロクロスタイムがすべて１（秒）以内であることがわかる。さらに、パラジウム層を薄くした場合でも、はんだの濡れ性を良好に維持できることがわかる。したがって、実施形態によれば、リンを０．１（ｗｔ％）含有し、膜厚が０．１（μｍ）以上の第２ニッケル層を第１ニッケル層よりもリードフレームの表面側に配置することにより、はんだの濡れ性に優れたリードフレームを実現することができる。
＜評価６＞
［実施例３７］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、リンを０．１（ｗｔ％）含有する第２ニッケル層を０．１（μｍ）の厚みで形成した。次に、電解めっき処理によって、第２ニッケル層の表面に、リンを含有しない第１ニッケル層を０．１（μｍ）の厚みで形成した。
次に、電解めっき処理によって、第１ニッケル層の表面に、パラジウム層を０．００５（μｍ）の厚みで形成した。そして、電解めっき処理によって、パラジウム層の表面に、金層を０．００４（μｍ）～０．００６（μｍ）の範囲の厚みで形成した。これにより、実施例３７のリードフレームを得た。
［実施例３８～４２および参考例１０～１２］
上述の実施例３７と同様な方法を用いて、実施例３８～４２および参考例１０～１２のリードフレームを得た。なお、実施例３８～４２および参考例１０～１２では、第２ニッケル層、第１ニッケル層およびパラジウム層の膜厚が、表６に記載の膜厚となるように電解めっき処理の条件を調整した。
つづいて、上記にて得られた実施例３７～４２および参考例１０～１２のリードフレームに対して、上述の評価１と同様の手法ではんだの濡れ性（メニスコグラフ法によるゼロクロスタイム）を評価した。
ここで、実施例３７～４２および参考例１０～１２について、ニッケル層の全膜厚、第１ニッケル層の膜厚、第２ニッケル層の膜厚およびパラジウム層の膜厚と、ゼロクロスタイムの測定結果とを表６に示す。
Figure 2022134722000007
実施例３７～４２のリードフレームは、ゼロクロスタイムがすべて１（秒）以内であることがわかる。さらに、パラジウム層を薄くした場合でも、はんだの濡れ性を良好に維持できることがわかる。したがって、実施形態によれば、リンを０．１（ｗｔ％）含有し、膜厚が０．１（μｍ）以上の第２ニッケル層を第１ニッケル層よりも基材の表面側に配置することにより、はんだの濡れ性に優れたリードフレームを実現することができる。
また、実施例３７、３８と上述の評価５に示した実施例３１、３２との比較により、第２ニッケル層を第１ニッケル層よりもリードフレームの表面側に配置することによって、はんだの濡れ性をさらに良好にすることができることがわかる。
＜評価７＞
［実施例４３］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、リンを含有しない第１ニッケル層を０．１（μｍ）の厚みで形成した。次に、電解めっき処理によって、第１ニッケル層の表面に、リンを０．１（ｗｔ％）含有する第２ニッケル層を０．２（μｍ）の厚みで形成した。
次に、電解めっき処理によって、第２ニッケル層の表面に、パラジウム層を０．０２０（μｍ）の厚みで形成した。そして、電解めっき処理によって、パラジウム層の表面に、金層を０．００４（μｍ）～０．００６（μｍ）の範囲の厚みで形成した。これにより、実施例４３のリードフレームを得た。
［実施例４４、４５］
上述の実施例４３と同様な方法を用いて、実施例４４、４５のリードフレームを得た。なお、実施例４４、４５では、第１ニッケル層および第２ニッケル層の膜厚が、表７に記載の膜厚となるように電解めっき処理の条件を調整した。
つづいて、上記にて得られた実施例４３～４５のリードフレームに対して、上述の評価１と同様の手法ではんだの濡れ性（メニスコグラフ法によるゼロクロスタイム）を評価した。
ここで、実施例４３～４５について、第２ニッケル層の膜厚比率、ニッケル層の全膜厚、第１ニッケル層の膜厚、第２ニッケル層の膜厚およびパラジウム層の膜厚と、ゼロクロスタイムの測定結果とを表７に示す。
Figure 2022134722000008
実施例４３～４５のリードフレームは、ゼロクロスタイムがすべて１（秒）以内であることがわかる。したがって、実施形態によれば、リンを０．１（ｗｔ％）含有し、膜厚比率が３３（％）～６７（％）の範囲の第２ニッケル層を第１ニッケル層よりもリードフレームの表面側に配置することにより、はんだの濡れ性に優れたリードフレームを実現することができる。
＜評価８＞
［実施例４６］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、リンを０．１（ｗｔ％）含有する第２ニッケル層を０．１（μｍ）の厚みで形成した。次に、電解めっき処理によって、第２ニッケル層の表面に、リンを含有しない第１ニッケル層を０．２（μｍ）の厚みで形成した。
次に、電解めっき処理によって、第１ニッケル層の表面に、パラジウム層を０．０２０（μｍ）の厚みで形成した。そして、電解めっき処理によって、パラジウム層の表面に、金層を０．００４（μｍ）～０．００６（μｍ）の範囲の厚みで形成した。これにより、実施例４６のリードフレームを得た。
［実施例４７、４８］
上述の実施例４６と同様な方法を用いて、実施例４７、４８のリードフレームを得た。なお、実施例４７、４８では、第２ニッケル層および第１ニッケル層の膜厚が、表８に記載の膜厚となるように電解めっき処理の条件を調整した。
つづいて、上記にて得られた実施例４６～４８のリードフレームに対して、上述の評価１と同様の手法ではんだの濡れ性（メニスコグラフ法によるゼロクロスタイム）を評価した。
ここで、実施例４６～４８について、第２ニッケル層の膜厚比率、ニッケル層の全膜厚、第１ニッケル層の膜厚、第２ニッケル層の膜厚およびパラジウム層の膜厚と、ゼロクロスタイムの測定結果とを表８に示す。
Figure 2022134722000009
実施例４６～４８のリードフレームは、ゼロクロスタイムがすべて１（秒）以内であることがわかる。したがって、実施形態によれば、リンを０．１（ｗｔ％）含有し、膜厚比率が３３（％）～６７（％）の範囲の第２ニッケル層を第１ニッケル層よりも基材の表面側に配置することにより、はんだの濡れ性に優れたリードフレームを実現することができる。
＜評価９＞
［実施例４９］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、リンを含有しない第１ニッケル層を０．７（μｍ）の厚みで形成した。この第１ニッケル層は、スルファミン酸浴（Ｎｉ濃度：１４５（g／Ｌ）、Ｃｌ濃度：１００（ｇ／Ｌ）、ホウ酸濃度：３０（ｇ／Ｌ）、電流密度６（Ａ／ｄｍ２）、浴温：４５（℃）、ｐＨ＝３．７、アノード：Ｎｉ板）を用いて形成した。なお、かかる第１ニッケル層は、表面が粗面である。
次に、電解めっき処理によって、粗面化された第１ニッケル層の表面に、リンを０．１（ｗｔ％）含有する第２ニッケル層を０．０５（μｍ）の厚みで形成した。これにより、実施例４９のリードフレームを得た。
［実施例５０～５３］
上述の実施例４９と同様な方法を用いて、実施例５０～５３のリードフレームを得た。なお、実施例５０～５３では、第１ニッケル層の膜厚及び第２ニッケル層の膜厚が、表９に記載の膜厚となるように電解めっき処理の条件を調整した。
［比較例１５］
実施例４９と同様な方法を用いて、リンを含有しない第１ニッケル層を０．７（μｍ）の厚みで形成した。これにより、比較例１５のリードフレームを得た。
［比較例１６］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、リンを含有しない第１ニッケル層を０．８（μｍ）の厚みで形成した。この第１ニッケル層は、ワット浴（硫酸Ｎｉ：２４０（g／Ｌ）、塩化Ｎｉ：４５（ｇ／Ｌ）、ホウ酸濃度：３５（ｇ／Ｌ）、電流密度５（Ａ／ｄｍ２）、浴温：５０（℃）、ｐＨ＝３．５、アノード：Ｎｉ板）を用いて形成した。なお、かかる第１ニッケル層は、表面が平滑面である。これにより、比較例１６のリードフレームを得た。
つづいて、上記にて得られた実施例４９～５３および比較例１５、１６のリードフレームに対して、市販の試験機（ノードソン・アドバンスド・テクノロジー株式会社製、製品名ＤＡＧＥ４０００ｐｌｕｓ）を用いて、樹脂の密着性を評価した。具体的には、以下に記載の測定条件において、カップシアテストによるせん断力の評価を行った。
・モールド樹脂：ＥＭＥ－Ｇ６３１Ｈ
・成形温度：１７５（℃）
・アフターキュア：１７５（℃）、４（時間）
このカップシアテストによるせん断力の値が大きいほど、リードフレームに対する樹脂の密着性が良好である。
次に、実施例４９～５３及び比較例１５のリードフレームの表面に、パラジウム層と金層を形成した。これらのリードフレームに対して、メニスコグラフ法によるゼロクロスタイムが１秒以下を達成するとなるパラジウム層の最小の膜厚を評価した。なお、金層の厚みは、０．００４（μｍ）～０．００６（μｍ）の範囲で形成した。
ここで、実施例４９～５３及び比較例１５、１６について、第１ニッケル層および第２ニッケル層の膜厚と、ゼロクロスタイムが１秒以下を達成するパラジウム層の最小膜厚、樹脂密着力評価、リードフレームの表面形態及び断面形態のＳＥＭ写真とを表９に示す。
Figure 2022134722000010
実施例４９～５３と比較例１５との比較により、リンを０．１（ｗｔ％）含有する第２ニッケル層を第１ニッケル層よりもリードフレームの表面側に配置することによって、パラジウム層を薄くした場合でも、はんだの濡れ性を良好に維持できることがわかる。
また、実施例４９～５３と比較例１６との比較により、第１ニッケル層の表面を粗面にすることによって、リードフレームに対する樹脂の密着性を向上させることができることがわかる。
＜評価１０＞
［実施例５４］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、リンを０．１（ｗｔ％）含有する第２ニッケル層を０．０５（μｍ）の厚みで形成した。
次に、電解めっき処理によって、第２ニッケル層の表面に、リンを含有しない第１ニッケル層を０．７（μｍ）の厚みで形成した。この第１ニッケル層は、スルファミン酸浴（Ｎｉ濃度：１４５（g／Ｌ）、Ｃｌ濃度：１００（ｇ／Ｌ）、ホウ酸濃度：３０（ｇ／Ｌ）、電流密度６（Ａ／ｄｍ２）、浴温：４５（℃）、ｐＨ＝３．７、アノード：Ｎｉ板）を用いて形成した。なお、かかる第１ニッケル層は、表面が粗面である。これにより、実施例５４のリードフレームを得た。
［実施例５５～５８］
上述の実施例５４と同様な方法を用いて、実施例５５～５８のリードフレームを得た。なお、実施例５５～５８では、第２ニッケル層の膜厚及び第１ニッケル層の膜厚が、表１０に記載の膜厚となるように電解めっき処理の条件を調整した。
つづいて、上記にて得られた実施例５４～５８のリードフレームに対して、上述の評価９と同様の手法で樹脂の密着性（カップシアテストによるせん断力）を評価した。
次に、実施例５４～５８のリードフレームの表面に、パラジウム層と金層を形成した。これらのリードフレームに対して、メニスコグラフ法によるゼロクロスタイムが１秒以下を達成するとなるパラジウム層の最小の膜厚を評価した。なお、金層の厚みは、０．００４（μｍ）～０．００６（μｍ）の範囲で形成した。
実施例５４～５８及び上述した比較例１５、１６について、第１ニッケル層及び第２ニッケル層の膜厚と、ゼロクロスタイムが１秒以下を達成するパラジウム層の最小膜厚、樹脂密着力評価、リードフレームの表面形態及び断面形態のＳＥＭ写真とを表１０に示す。
Figure 2022134722000011
実施例５４～５８と比較例１５との比較により、リンを０．１（ｗｔ％）含有する第２ニッケル層を第１ニッケル層よりも基材の表面側に配置することによって、パラジウム層を薄くした場合でも、はんだの濡れ性を良好に維持できることがわかる。
また、実施例５４～５８と比較例１６との比較により、第１ニッケル層の表面を粗面にすることによって、リードフレームに対する樹脂の密着性を向上させることができることがわかる。
また、実施例５４～５８と上述の評価９に示した実施例４９～５３との比較により、粗面化された第１ニッケル層を第２ニッケル層よりもリードフレームの表面側に配置することによって、樹脂の密着性をさらに向上させることができることがわかる。
また、実施例５４～５８と実施例４９～５３との比較により、第２ニッケル層を粗面化された第１ニッケル層よりもリードフレームの表面側に配置することによって、パラジウム層をさらに薄くした場合でも、はんだの濡れ性を良好に維持できることがわかる。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。例えば、銅を主成分とするリードフレームの基材の脱脂、酸洗浄を行った後、化学研磨や電解研磨等の表面処理を行ってもよい。また、リードフレーム基材とニッケル層との間に、別の金属層があってもよい。
以上のように、実施形態に係る金属部品（リードフレーム１）は、半導体装置の製造に用いられる金属部品において、基材２と、ニッケル層３と、貴金属層４と、を備える。基材２は、導電性を有する。ニッケル層３は、基材２の表面２ａに形成され、ニッケルを主成分とする。貴金属層４は、ニッケル層３の表面３ａに形成される。また、ニッケル層３は、リンを含有しない第１ニッケル層３１と、０．０１（ｗｔ％）～１（ｗｔ％）のリンを含有する第２ニッケル層３２と、を有する。これにより、半導体装置１００の製造に用いられる金属部品において、良好な特性を維持しつつニッケル層３の厚みを減らすことができる。
また、実施形態に係る金属部品（リードフレーム１）において、第２ニッケル層３２は、０．０１（ｗｔ％）～０．５（ｗｔ％）のリンを含有する。これにより、ニッケル層３全体の製造コストをさらに低減することができるとともに、ニッケル層３の外観を良好に維持することができる。
また、実施形態に係る金属部品（リードフレーム１）は、半導体装置の製造に用いられる金属部品において、基材２と、ニッケル層３と、貴金属層４と、を備える。基材２は、導電性を有する。ニッケル層３は、基材２の表面２ａに形成され、ニッケルを主成分とする。貴金属層４は、ニッケル層３の表面３ａに形成される。また、ニッケル層３は、リンを含有しない第１ニッケル層３１と、リンを含有し、柱状結晶構造を有する第２ニッケル層３２と、を有する。これにより、半導体装置１００の製造に用いられる金属部品において、良好な特性を維持しつつニッケル層３の厚みを減らすことができる。
また、実施形態に係る金属部品（リードフレーム１）において、第１ニッケル層３１の表面３１ａは、粗面である。これにより、封止樹脂１０３との密着性に優れたリードフレーム１を実現することができる。
また、実施形態に係る金属部品（リードフレーム１）において、第１ニッケル層３１は、基材２の表面２ａに形成され、第２ニッケル層３２は、第１ニッケル層３１の表面３１ａに形成される。これにより、はんだの濡れ性とボンディングワイヤ１０２の接合特性とが高いレベルで両立したリードフレーム１を実現することができる。
また、実施形態に係る金属部品（リードフレーム１）において、第２ニッケル層３２は、基材２の表面２ａに形成され、第１ニッケル層３１は、第２ニッケル層３２の表面３２ａに形成される。これにより、Ｐｄ－ＰＰＦにおいて良好な特性を維持しつつニッケル層３の厚みを減らすことができる。
また、実施形態に係る金属部品（リードフレーム１）において、別の第２ニッケル層（第２ニッケル層３２Ｂ）は、第１ニッケル層３１の表面３１ａに形成される。これにより、はんだの濡れ性とボンディングワイヤ１０２の接合特性とが高いレベルで両立したリードフレーム１を実現することができる。
また、実施形態に係る金属部品（リードフレーム１）において、第２ニッケル層３２の厚みは、０．１（μｍ）以上である。これにより、リードフレーム１の表面１ａにおいてはんだの濡れ性を良好に維持することができる。
また、実施形態に係る金属部品（リードフレーム１）において、ニッケル層３における第２ニッケル層３２の厚みの比率が５０（％）以下である。これにより、ニッケル層３全体の製造コストをさらに低減することができる。
また、実施形態に係る金属部品（リードフレーム１）において、貴金属層４は少なくとも１層からなり、貴金属層４はパラジウム、金、銀のうちすくなくとも１つからなる。これにより、リードフレーム１の表面１ａにおいて酸化物が形成されることを抑制することができる。
さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。
１ リードフレーム（金属部品の一例）
２ 基材
２ａ 表面
３ ニッケル層
４ 貴金属層
３１ 第１ニッケル層
３１ａ 表面
３２ 第２ニッケル層
３２ａ 表面
４１ パラジウム層
４２ 金層

Claims (10)

  1. 半導体装置の製造に用いられる金属部品において、
    導電性を有する基材と、
    前記基材の表面に形成され、ニッケルを主成分とするニッケル層と、
    前記ニッケル層の表面に形成される貴金属層と、
    を備え、
    前記ニッケル層は、
    リンを含有しない第１ニッケル層と、
    ０．０１（ｗｔ％）～１（ｗｔ％）のリンを含有する第２ニッケル層と、
    を有する金属部品。
  2. 前記第２ニッケル層は、０．０１（ｗｔ％）～０．５（ｗｔ％）のリンを含有する
    請求項１に記載の金属部品。
  3. 半導体装置の製造に用いられる金属部品において、
    導電性を有する基材と、
    前記基材の表面に形成され、ニッケルを主成分とするニッケル層と、
    前記ニッケル層の表面に形成される貴金属層と、
    を備え、
    前記ニッケル層は、
    リンを含有しない第１ニッケル層と、
    リンを含有し、柱状結晶構造を有する第２ニッケル層と、
    を有する金属部品。
  4. 前記第１ニッケル層の表面は、粗面である
    請求項１～３のいずれか一つに記載の金属部品。
  5. 前記第１ニッケル層は、前記基材の表面に形成され、
    前記第２ニッケル層は、前記第１ニッケル層の表面に形成される
    請求項１～４のいずれか一つに記載の金属部品。
  6. 前記第２ニッケル層は、前記基材の表面に形成され、
    前記第１ニッケル層は、前記第２ニッケル層の表面に形成される
    請求項１～４のいずれか一つに記載の金属部品。
  7. 別の前記第２ニッケル層は、前記第１ニッケル層の表面に形成される
    請求項６に記載の金属部品。
  8. 前記第２ニッケル層の厚みは、０．１（μｍ）以上である
    請求項１～７のいずれか一つに記載の金属部品。
  9. 前記ニッケル層における前記第２ニッケル層の厚みの比率が５０（％）以下である
    請求項１～８のいずれか一つに記載の金属部品。
  10. 前記貴金属層は少なくとも１層からなり、前記貴金属層はパラジウム、金、銀のうちすくなくとも１つからなる
    請求項１～９のいずれか一つに記載の金属部品。
JP2021034072A 2021-03-04 2021-03-04 金属部品 Pending JP2022134722A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021034072A JP2022134722A (ja) 2021-03-04 2021-03-04 金属部品
US17/678,506 US20220285252A1 (en) 2021-03-04 2022-02-23 Metal component
TW111107078A TW202241634A (zh) 2021-03-04 2022-02-25 金屬構件
CN202210208191.5A CN115036284A (zh) 2021-03-04 2022-03-04 金属部件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021034072A JP2022134722A (ja) 2021-03-04 2021-03-04 金属部品

Publications (1)

Publication Number Publication Date
JP2022134722A true JP2022134722A (ja) 2022-09-15

Family

ID=83117462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021034072A Pending JP2022134722A (ja) 2021-03-04 2021-03-04 金属部品

Country Status (4)

Country Link
US (1) US20220285252A1 (ja)
JP (1) JP2022134722A (ja)
CN (1) CN115036284A (ja)
TW (1) TW202241634A (ja)

Also Published As

Publication number Publication date
TW202241634A (zh) 2022-11-01
CN115036284A (zh) 2022-09-09
US20220285252A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
US8945951B2 (en) Lead frame and manufacturing method thereof
US11166378B2 (en) Carrier-foil-attached ultra-thin copper foil
TWI831944B (zh) 導線架
TW200928006A (en) Sn-B plating solution and plating method using it
JP5264939B2 (ja) パッケージ部品及び半導体パッケージ
US20190371750A1 (en) Carrier-foil-attached ultra-thin copper foil
KR101341159B1 (ko) 고반사율을 갖는 ｌｅｄ 리드프레임 도금 방법
JP6685112B2 (ja) リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法
JP2024024647A (ja) 金属部品
TWI811532B (zh) 導線架
JP2022134722A (ja) 金属部品
JPH05109958A (ja) リードフレーム
JP7523413B2 (ja) キャリア箔付き極薄銅箔
JP6744020B1 (ja) リードフレーム
JP6736716B1 (ja) リードフレーム
TW202233899A (zh) 具備Ni電鍍皮膜之鍍敷結構體及含有該鍍敷結構體之引線框
KR102723781B1 (ko) 리드 프레임
JP6827150B1 (ja) リードフレーム材およびその製造方法ならびにリードフレームおよび電気電子部品
JP2024101669A (ja) 金属部品
KR100231825B1 (ko) 반도체 리드 프레임
JPH11186483A (ja) 半導体装置用リードフレーム
JP2022085602A (ja) めっき材料及び電子部品
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
JPH11354685A (ja) 電子部品用金属部材

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240917