KR100231825B1 - 반도체 리드 프레임 - Google Patents

반도체 리드 프레임 Download PDF

Info

Publication number
KR100231825B1
KR100231825B1 KR1019960080059A KR19960080059A KR100231825B1 KR 100231825 B1 KR100231825 B1 KR 100231825B1 KR 1019960080059 A KR1019960080059 A KR 1019960080059A KR 19960080059 A KR19960080059 A KR 19960080059A KR 100231825 B1 KR100231825 B1 KR 100231825B1
Authority
KR
South Korea
Prior art keywords
plating layer
nickel
layer
lead frame
thin film
Prior art date
Application number
KR1019960080059A
Other languages
English (en)
Other versions
KR19980060696A (ko
Inventor
김중도
백영호
Original Assignee
유무성
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유무성, 삼성항공산업주식회사 filed Critical 유무성
Priority to KR1019960080059A priority Critical patent/KR100231825B1/ko
Publication of KR19980060696A publication Critical patent/KR19980060696A/ko
Application granted granted Critical
Publication of KR100231825B1 publication Critical patent/KR100231825B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 금속 소재의 기판, 상기 기판상에 형성된 중간박막층 및 상기 중간박막층위에 형성된 최외곽도금층을 포함하여 된 반도체 리드프레임에 있어서, 상기 중간박막층이 다층 니켈 도금층인 것을 특징으로 하는 리드프레임을 제공한다. 본 발명에 따르면, 외부의 부식인자가 도금층 내부로 확산(또는 침투)되는 것을 억제하여 리드프레임의 내부식성이 크게 개선된다.

Description

반도체 리드프레임
본 발명은 반도체 리드프레임에 관한 것으로서, 상세하기로는 외부로부터의 부식인자가 도금층 내부로 침투하는 것을 효과적으로 방지하여 내부식성이 크게 향상된 반도체 리드프레임에 관한 것이다.
반도체 리드프레임은 반도체 칩과 함께 반도체 팩키지를 이루는 핵심구성요소의 하나로서 반도체 팩키지의 내부와 외부를 연결하는 도선의 역할과 반도체 칩을 지지해주는 지지체의 역할을 동시에 수행힌다. 이러한 반도체 리드프레임은 반도체 칩의 고밀도화, 고집적화 및 기판 실장의 방법 등에 따라 다양한 형상으로 존재할 수 있다.
반도체 리드프레임은 통상 스탬핑 공정 또는 에칭공정에 의하여 제조된다. 여기에서 스탬핑공적은 순차적으로 이송되는 프레스 금형장치를 이용하여 박판의 소재를 소정형상으로 타발하여 성형하는 공정으로서, 리드프레임을 대량생산하는 경우 널리 사용하는 방법이다.
에칭공정은 화학약품을 사용하여 소재의 국소 부위를 부식시킴으로써 제품을 형성하는 화학적 식각공정으로 소량생산하는 경우에 주로 사용되는 방법이다.
통상적으로, 상기 두가지 공정을 이용하여 제조되는 반도체 리드프레임은 다른 부품, 예를 들어 기억소자인 침 등과의 조립과정을 거쳐 반도체 팩키지를 이루게 된다. 이러한 반도체 팩키지 과정중 반도체 칩과 리드프레임의 내부리드와의 와이어본딩성과 다이패드의 다이특성을 양호한 상태로 유지하기 위하여 다이 패드부와 리드프레임의 내부리드에 은 등의 금속 소재를 도금한다. 또한 수지 보호막 몰딩후 기판 실잘을 위한 납땜성 향상을 위하여 외부리드와 소정영역에 솔더(solder) 즉, 주석-납(Sn-Pb) 도금을 실시한다. 그런데 이러한 공정을 실시하면 보호막 몰딩후 습식처리과정을 반드시 거쳐야 하고 이로 인하여 완성된 제품의 신뢰성을 저하시키는 문제점이 있다.
상기한 바와 같은 문제점을 해결하기 위하여 선도금방법(Pre-Plated Frame)이 제안되었다. 이 방법은 반도체 팩키지 공정이전에 납땜 젖음성(solder wettability)이 우수한 소재를 미리 도포하여 리드프레임을 형성하는 방법이다.
도 1은 통상적인 리드프레임의 도금층의 구조를 개략적으로 나타낸 단면도이다.
이를 참조하면, 기판(11)위에 중간층인 니켈박막층(12)과 최외곽층인 팔라듐 박막층 또는 팔라듐합금 박막층(13)이 순차적으로 적층되어 있다. 이러한 선도금구조는 기저 금속 하면으로도 상술한 바와 같이 대칭적으로 층이 형성되어 있다.
상술한 바와 같이 구성된 리드프레임은 기판(11)의 상면에 도포된 니켈 박막층(12)은 기판을 구성하는 구리 성분이 표면까지 확산되어 구리 산화물이나 황화물 등을 생성하는 것을 방지하는 역할을 한다. 그리고 팔라듐 박막층(13)은 니켈 박막층(12) 표면의 산화를 방지하는 역할을 수행한다.
상술한 바와 같이 구성된 리드프레임은 기판위에 니켈으로 오버플로우 도금을 행하고 그 위에 팔라듐 또는 팔라듐 합금을 이용하여 오버플로우 도금을 행함으로써 제조된다. 여기에서 오버플로우 도금방법은 전해방식과 무전해방식으로 구별되는데 주로 전해방식을 이용한 전해도금방법이 사용된다.
이러한 도금과정에서, 도금층에 기체나 기포들이 유입되게 된다. 이러한 기포들을 통하여 부식을 촉진시키는 인자, 예를 들어 염소이온(Cl-) 등이 도금층 내부로 침투하는 것이 용이해진다. 이러한 부식현상은 특히 기판이 니켈-철 합금 소재인 알로이(alloy) 42로 이루어져 있고, 최외곽도금층로 귀금속을 이용하여 도금하는 경우에는 더욱 심해진다.
이렇게 도금층의 부식이 심해지면 리드프레임의 부식 및 전기 전도도 저하를 초래하여 리드프레임의 특성에 치명적인 영향을 미친다.
본 발명이 이루고자 하는 기술적 과제는 상기 문제점을 해결하여 내부식성이 크게 향상된 반도체 리드프레임을 제공하는 것이다.
도 1은 종래기술에 따른 리드프레임의 도금층 구조를 나타낸 도면이고,
도 2는 본 발명의 바람직한 일실시예에 따른 리드프레임의 도금층 구조를 나타낸 도면이고,
도 3은 본 발명의 다른 바람직한 일실시예에 따른 리드프레임의 도금층 구조를 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
11, 21, 31. 기판
12. 중간박막층(니켈 도금층)
13, 25, 35. 최외곽도금층(팔라듐 또는 팔라듐 합금 도금층)
22, 32. 반광택 니켈 도금층
23, 33. 광택 니켈 도금층
24. 2중 니켈 도금층
34. 3중 니켈 도금층
36. 니켈 스트라이크 도금층
상기 과제를 이루기 위하여 본 발명에서는 금속 소재의 기판, 상기 기판상에 형성된 중간박막층 및 상기 중간박막층위에 형성된 최외곽도금층을 포함하여 된 반도체 리드프레임에 있어서, 상기 중간박막층이 다층 니켈 도금층인 것을 특징으로 하는 리드프레임을 제공한다.
상기 중간박막층은 다층 니켈 도금층이며, 그중에서도 2중 니켈 도금층 또는 3중 니켈 도금층인 것이 바람직하다. 그리고 최외곽 도금층은 팔라듐 또는 팔라듐 합금층이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 설명하면 다음과 같다.
도 2에는 중간박막층으로서 2중 니켈 도금층(24)이 형성된 리드프레임의 구조를 나타낸 것이다.
이를 참조하면, 2중 니켈 도금층(24)은 반광택 니켈 도금층(22)과 광택 니켈 도금층(23)으로 이루어져 있으며, 이러한 2중 니켈 도금층(24)을 형성하는 방법에 대해 설명하면 다음과 같다.
먼저, 온도 40 내지 65℃, 전류밀도 2 내지 10A/dm2의 조건에서도금액으로서 황산니켈, 염화니켈, 붕산 및 광택제를 포함하는 와트액을 사용하여 도금을 실시하여 반광택 니켈 도금층을 형성한다. 여기에서 광택제로는 황성분이 없는 유기물질을 이용한다.
그리고 나서 상기 반광택 니켈 도금층 상부에 광택 니켈 도금층을 형성한다. 이 때 도금액으로는 광택제로서 황성분이 있는 유기물질을 사용하는 것을 제외하고는 상기 와트액과 동일한 조성을 갖는 도금액을 사용한다. 여기에서 광택제의 구체적인 예로는 (1,4-부탄디올(1,4-butanediol), 포르말린(formalin), 쿠마린(coumarin), 티오요소(thiourea), 카본산(carbonic acid), 알릴알데히드, 프로파르길 알콜(propargyl alcohol), 아세틸렌 유도체, 에틸렌 등을 사용한다.
상기 반광택 니켈 도금과정과 광택니켈 도금과정사이에는 수세 1회과정을 거치거나 이러한 수세과정을 생략하여도 무방하다. 그리고 도금시간이 양분되므로 실제적으로 도금 탱크 두 개가 있으면 도금액은 전 광택 니켈의 양을 도금의 두께 비율로 분할한 액을 사용하면 된다.
상기 반광택 니켈 도금층(22)과 광택 니켈 도금층(23)의 두께 비율은 7:3 내지 6:4가 적당하다.
상기한 방법에 따라 형성된 2중 니켈 도금층(24)은 내식성이 매우 우수한데, 이는 다음과 같이 설명할 수 있다.
첫째, 반광택 니켈 도금층(22)은 전기화학적으로 상층의 광택 니켈 도금층(23)보다는 높은 전위를 가지고 있으므로 광택 니켈 도금층에 부식이 생기면 부식은 반광택 니켈 도금층(22)에서 저지된다.
둘째, 황이 들어있지 않은 니켈은 황이 함유되어 있는 니켈보다 화학적 용해도가 적다. 이러한 현상은 광택 니켈 도금층의 두께가 얇은 경우 옥외노출 시험 또는 가속 부식시험에서 핀홀이 대단히 많아진다는 것과 현미경 측정을 하기 위한 에칭처리후 광택 니켈 도금층이 매우 빨리 부식된다는 것으로부터 알 수 있다.
셋째, 2중 니켈 도금층(24)은 별도의 부식성 전위가 있어서 한 개의 핀홀이 소지에 달하면 이 주위에는 다른 핀홀이 발생하는 비율이 적다.
도 3는 중간박막층으로서 3중 니켈 도금층(34)이 형성된 리드프레임의 구조를 나타낸 것으로서, 이 도면에서 알 수 있는 바와 같이 3중 니켈 도금층(34)은 반광택 니켈 도금층(32)과 광택 니켈 도금층(33)중간에 니켈 스트라이크 도금층(36)이 형성되어 있다. 여기에서 상기 니켈 스트라이크 도금층(36)의 바람직한 두께는 0.3 내지 0.8μm이며, 이 층의 역할은 반광택 니켈 도금층(32)과 광택 니켈 도금층 (33)간의 밀착성을 향상시키는 것이다.
이하, 본 발명을 실시예를 들어 상세히 설명하기로 하되, 본 발명이 반드시 하기 실시예로만 한정되는 것은 아니다.
<실시예>
알로이 42 소재 위에 황산니켈 330g/ℓ, 염화니켈 45g/ℓ 및 붕산 38g/ℓ을 함유한 도금액(와트액)을 pH 약 4.0, 온도 55℃, 음극 전류밀도 5dm2의 조건에서 도금을 실시하여 반광택 니켈 도금층을 형성하였다. 그 후, 황산니켈 260g/ℓ, 염화니켈 45g/ℓ, 붕산 45g/ℓ, 부탄디올 0.2g/ℓ, 프로파르길 알콜 0.03g/ℓ, 1,3,6-DNS 7g/ℓ을 함유하는 도금액을 pH 4.2, 온도 52℃, 음극 전류밀도 5dm2의 조건에서 도금을 실시하여 상기 반광택 니켈 도금층위에 광택 니켈 도금층을 형성하여 2중 니켈 도금층을 형성하였다.
그 후, 상기 2중 니켈 도금층 상부에 팔라듐-니켈 합금으로 도금을 행하였다.
<비교예>
알로이 42 소재 위에 황산니켈 330g/ℓ, 염화니켈 45g/ℓ 및 붕산 38g/ℓ을 함유한 도금액(와트액)을 pH 4.0, 온도 50℃, 음극 전류밀도 5dm2의 조건에서 도금을 실시하여 니켈 도금층을 형성하였다. 그 후, 상기 니켈 도금층 상부에 팔라듐-니켈 합금으로 도금을 행하였다.
상기 방법에 따라 형성된 도금층이 형성된 리드프레임의 내부식성을 테스트하기 위하여 염수분무시험을 실시하였다.
이 때 시험조건은 20℃, 5중량%의 염수에 상기 실시예 및 비교예에 따라 얻어진 리드프레임을 침적시켰다. 그 후, 도금 부위에 발생한 점부식의 개수를 측정하였다.
측정결과, 실시에에 따라 제조된 라드프레임은 비교예의 경우보다 점부식수가 현저하게 줄어듬을 알 수 있었다.
이상에서 살펴본 바와 같이, 중간박막층으로서 각 층마다 서로 다른 결정배향성을 갖는 니켈 도금층, 즉 상술한 바와 같은 다층 니켈 도금층을 이용하면 외부의 부식인자가 도금층 내부로 확산(또는 침투)되는 것을 억제하여 리드프레임의 내부식성이 크게 개선된다.

Claims (3)

  1. 금속 소재의 기판,
    상기 기판상에 형성되며, 반광택 니켈 도금층과 광택 니켈 도금층을 포함하여 된 중간 박막층 및
    상기 중간박막층 상부에 형성되며, 팔라듐 또는 팔라듐 합금으로 된 최외곽 도금층을 구비하고 있는 것을 특징으로 하는 반도체 리드프레임.
  2. 제1항에 있어서, 상기 반광택 니켈 도금층과 광택 니켈 도금층사이에 니켈 스트라이크 도금층이 더 포함되어 있는 것을 특징으로 하는 반도체 리드프레임.
  3. 제1항에 있어서, 상기 팔라듐 합금이 주성분인 팔라듐과 금, 코발트, 텅스텐, 은, 티타늄, 몰리브덴 및 주석으로 이루어진 군으로부터 선택된 하나 이상의 금속으로 이루어져 있는 것을 특징으로 하는 반도체 리드프레임.
KR1019960080059A 1996-12-31 1996-12-31 반도체 리드 프레임 KR100231825B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960080059A KR100231825B1 (ko) 1996-12-31 1996-12-31 반도체 리드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960080059A KR100231825B1 (ko) 1996-12-31 1996-12-31 반도체 리드 프레임

Publications (2)

Publication Number Publication Date
KR19980060696A KR19980060696A (ko) 1998-10-07
KR100231825B1 true KR100231825B1 (ko) 1999-12-01

Family

ID=19493401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960080059A KR100231825B1 (ko) 1996-12-31 1996-12-31 반도체 리드 프레임

Country Status (1)

Country Link
KR (1) KR100231825B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708299B1 (ko) * 2005-04-12 2007-04-17 주식회사 아큐텍반도체기술 전자장치 제조용 다층금속 기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204081A (ja) * 1995-01-30 1996-08-09 Hitachi Ltd 半導体装置用リードフレーム及び半導体装置とその製造法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204081A (ja) * 1995-01-30 1996-08-09 Hitachi Ltd 半導体装置用リードフレーム及び半導体装置とその製造法

Also Published As

Publication number Publication date
KR19980060696A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
JP3417395B2 (ja) 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
JP5026031B2 (ja) スズ層を有する金属デュプレックスの製造方法
US6037653A (en) Semiconductor lead frame having multi-layered plating layer including copper-nickel plating layer
US7488408B2 (en) Tin-plated film and method for producing the same
US6677056B2 (en) Method for producing tin-silver alloy plating film, the tin-silver alloy plating film and lead frame for electronic parts having the plating film
US3999955A (en) Strip for lead frames
KR101016415B1 (ko) 전기 도금용 Sn-B 도금액 및 이를 이용한 Sn-B 전기 도금 방법
EP3284849A1 (en) Multi-layer electrical contact element
KR101341159B1 (ko) 고반사율을 갖는 led 리드프레임 도금 방법
US5977620A (en) Lead frame having a Ni-Mn alloy layer and a Pd layer
US4055062A (en) Process for manufacturing strip lead frames
TW201800607A (zh) 引線框結構,引線框,表面黏著型電子裝置及其製造方法
US4589962A (en) Solder plating process and semiconductor product
KR100231825B1 (ko) 반도체 리드 프레임
JPH10284667A (ja) 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法
US7432584B2 (en) Leadframe for use in a semiconductor package
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR100209264B1 (ko) 반도체 리드 프레임
JP7366480B1 (ja) リードフレーム材およびその製造方法、ならびにリードフレーム材を用いた半導体パッケージ
KR100203334B1 (ko) 다층도금 리드프레임
KR100769966B1 (ko) 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법
KR100203333B1 (ko) 다층 도금 리드프레임
KR19980074509A (ko) 다중 도금층을 가진 반도체 리드프레임
KR20240033205A (ko) 리드 프레임재와 그 제조 방법 및 반도체 패키지
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080901

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee