KR100769966B1 - 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법 - Google Patents

반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법 Download PDF

Info

Publication number
KR100769966B1
KR100769966B1 KR1020060094668A KR20060094668A KR100769966B1 KR 100769966 B1 KR100769966 B1 KR 100769966B1 KR 1020060094668 A KR1020060094668 A KR 1020060094668A KR 20060094668 A KR20060094668 A KR 20060094668A KR 100769966 B1 KR100769966 B1 KR 100769966B1
Authority
KR
South Korea
Prior art keywords
tin
lead frame
bismuth
semiconductor lead
surface treatment
Prior art date
Application number
KR1020060094668A
Other languages
English (en)
Inventor
김종호
김동규
Original Assignee
에스피텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스피텍 주식회사 filed Critical 에스피텍 주식회사
Priority to KR1020060094668A priority Critical patent/KR100769966B1/ko
Application granted granted Critical
Publication of KR100769966B1 publication Critical patent/KR100769966B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4835—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 반도체 리드프레임의 위스커 방지를 위한 표면처리 방법에 관한 것으로, 특히 순수 주석(pure tin)만을 도금할 때 발생하는 휘스커(Whisker) 문제를 해결하기 위하여, 순수주석으로 1차 도금하고 주석/비스무스 합금으로 2차 도금을 수행함으로써, 전기적 쇼트와 같은 치명적인 결함요인을 제거하고 안정적으로 반도체 리드프레임을 영구히 사용할 수 있도록 하기 위한 반도체 리드프레임의 위스커 방지를 위한 표면처리 방법에 관한 것이다.
본 발명의 반도체 리드프레임의 위스커 방지를 위한 표면처리 방법을 이루는 구성수단은, 반도체 리드프레임을 산용액을 이용하여 에칭시키는 산처리 단계, 상기 산처리된 반도체 리드프레임 상에 순수 주석을 이용하여 주석하지 도금층을 형성하는 단계, 상기 주석하지 도금층 상에 주석/비스무스 합금으로 표면처리를 수행하여 주석/비스무스 도금층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
리드프레임, 주석, 비스무스, 휘스커

Description

반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법{surface treatmemt method for preventing whisker of semiconductor lead frame}
도 1은 종래 주석 도금에 따라 발생하는 휘스커 성장 문제를 설명하기 위한 예시도이다.
도 2는 본 발명의 실시예에 따른 반도체 리드프레임의 휘스커 방지를 위한 표면처리 공정을 설명하기 위한 절차도이다.
도 3은 본 발명에 적용되는 비스무스 양극 바스켓의 구성 단면도이다.
도 4는 본 발명에 따른 휘스커 테스트 결과표이다.
본 발명은 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법에 관한 것으로, 특히 순수 주석(pure tin)만을 도금할 때 발생하는 휘스커(Whisker) 문제를 해결하기 위하여, 순수주석으로 1차 도금하고 주석/비스무스 합금으로 2차 도금을 수행함으로써, 전기적 쇼트와 같은 치명적인 결함요인을 제거하고 안정적으로 반도체 리드프레임을 영구히 사용할 수 있도록 하기 위한 반도체 리드프레임의 휘 스커 방지를 위한 표면처리 방법에 관한 것이다.
반도체 리드프레임은 반도체 칩(chip)과 함께 반도체 팩키지(package)를 이루는 핵심 구성요소의 하나로서, 반도체 팩키지를 외부와 연결해주는 도선(lead)의 역할과 반도체 칩을 지지해주는 지지체(frame)의 역할을 한다.
상기 반도체 리드프레임은 반도체의 다른 부품, 예를 들면 기억소자인 칩과의 조립과정을 거쳐 반도체 팩키지를 이루게 된다. 반도체 팩키지의 조립 과정에는 칩 부착 공정, 와이어 본딩 공정, 몰딩 공정이 포함된다. 칩부착 공정은 반도체 칩을 리드프레임의 다이 패드에 부착시키는 공정이며, 와이어 본딩 공정은 반도체 칩의 단자부와 리드프레임의 내부 리드 부분을 금 또는 알루미늄 세선으로 접합하여 연결하는 공정이며, 몰딩 공정은 EMC 수지 등의 절연체로 칩과 와이어 및 내부 리드 부분을 밀봉시키는 공정이다.
상기 반도체의 팩키지의 조립 공정에서는 반도체 칩과의 접착력 및 내부 리드의 와이어 본딩성을 개선하기 위하여, 다이 패드와 내부 리드에는 은(Ag)과 같이 소정 특성을 갖는 금속 소재를 도포하는 경우가 많다.
또한, 몰딩공정 후 몰딩부 외부에 노출되는 외부 리드가 기판 실장시 납땜이 잘 되도록 납 젖음성(solder wettability)을 향상하기 위해 외부 리드의 소정 부위에 주석(Sn) 또는 주석 합금으로 된 솔더링 기초 도금을 행한다.
그러나, 상기 솔더링 기초 도금은 과정이 번거롭고, 솔더링 기초 도금 과정에서 리드프레임 표면과 에폭시 몰딩 사이로 도금액이 침투하여 반도체 칩 불량을 야기하는 경우가 빈번히 발생하며, 도금층의 불균일을 제거하기 위하여 추가적인 공정이 필요하다는 문제점이 있다.
현재 전자 산업 분야에서 납땜이 필요한 반도체 부품은 Sn/Pb 합금을 이용하여 표면 처리를 진행하고 있다. 그러나, Sn/Pb 합금으로 이루어진 표면처리공정은 Pb의 맹독성이 인체 및 환경에 유해하므로 국제적으로 납사용을 규제하고 있다.
따라서, 세계 각국별로 순수 주석(Pure Tin)에 대한 연구가 활발히 진행되고 있으나, 이를 구현함에 있어서 가장 큰 문제점은 휘스커(Whisker) 성장에 의한 제품 파손이라는 치명적인 결함이 있어 이를 억제 및 제거하는 핵심 기술 개발이 절실하게 요구되고 있다.
이때, 휘스커(Whisker)란 금속소자와 Sn 도금층 사이의 계면층 사이에서 발생된 내부 응력(Internal Stress)에 의하여 돌출된 Sn 단결정으로서, 전기회로에 쇼트현상을 일으키게 되어 제품을 파손시키는데 결정적인 원인으로 작용하게 된다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창안된 것으로, 반도체 리드 프레임에 1차적으로 순수 주석으로 도금처리를 수행하고, 2차적으로 주석/비스무스 합금으로 도금처리 함으로써, 주석 도금에서 발생하는 휘스커 성장을 방지할 수 있는 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법을 제공하는 것을 그 목적으로 한다.
상기와 같은 기술적 과제를 해결하기 위하여 제안된 본 발명인 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법을 이루는 구성수단은, 반도체 리드프레임을 산용액을 이용하여 에칭시키는 산처리 단계, 상기 산처리된 반도체 리드프레임 상에 순수 주석을 이용하여 주석하지 도금층을 형성하는 단계, 상기 주석하지 도금층 상에 주석/비스무스 합금으로 표면처리를 수행하여 주석/비스무스 도금층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 산처리 단계를 수행하기 전에, 상기 반도체 리드프레임 표면의 이물질과 산화피막을 제거하는 전처리 공정을 더 포함하는 것을 특징으로 한다.
또한, 상기 주석하지 도금층의 두께는 8㎛ ~ 11㎛ 사이의 범위인 것이 바람직하다.
또한, 주석/비스무스 도금층의 두께는 1㎛ ~ 3㎛ 사이의 범위인 것이 바람직하다.
또한, 상기 주석/비스무스 도금층은 주석 양극 바스켓과 비스무스 양극 바스켓에 각각 수용되는 주석 및 비스무스를 전기 화학적 도금 방식을 이용하여 형성되는 것을 특징으로 한다.
또한, 상기 비스무스 양극 바스켓은, 양극용 비스무스를 수용하되, 상부면이 메쉬구조로 이루어지고, 상기 상부면과 양극용 비스무스 사이에 양극 이온 표면적 조절부가 형성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 상기와 같은 구성수단으로 이루어져 있는 본 발명인 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법에 관한 바람직한 실시예를 상세하게 설명한다.
도 2는 본 발명의 실시예에 따른 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법을 설명하기 위한 공정 절차도이다.
본 발명에 따른 반도체 리드프레임의 휘스커 방지를 위한 표면처리 절차는, 반도체 리드프레임을 산용액을 이용하여 에칭시키는 산처리 단계, 상기 선처리된 반도체 리드프레임 상에 순수 주석을 이용하여 주석하지 도금층을 형성하는 단계, 상기 주석하지 도금층 상에 주석/비스무스 합금으로 표면처리를 수행하여 주석/비스무스 도금층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
한편, 상기 산처리를 수행하기 전에, 상기 반도체 리드프레임 표면의 이물질과 산화피막을 제거하는 전처리 공정을 더 포함하는 것이 바람직하다.
상기와 같은 공정은 별도의 장비를 이용하여 제작하기 보다는 기존 도금 장비 내에 일련의 단계(In-Line)로 구성하여 양산 적용이 쉽고 간편하게 처리할 수 있다.
첨부된 도 2를 참조하여 상기와 같은 절차로 진행되는 반도체 리드프레임의 휘스커 방지를 위한 표면처리 공정에 대하여 구체적으로 살펴본다.
먼저, 세정조에 인입되어 경화성 수지(EMC)를 이용한 몰딩(Molding) 공정 중 발생하는 몰드 프레쉬(Mold Flash) 혹은 레진(Resin)을 전기화학적으로 제거하는 전해세정공정(10)을 거친 후 다시 전처리 조로 인입된다.
그리고, 전처리 조에 인입된 반도체 리드프레임은 조립 공정 중 다이어테치 큐어(Die Attach Cure)나 포스트몰딩큐어(Post Molding Cure )등 고온에서 열처리를 진행하는 과정에서 발생되는 리드프레임(Lead frame) 산화층을 약품을 이용하여 제거하는 전처리 공정(20)을 거친 후 다시 산세공정(30)을 위해 산세공정 조에 인입된다.
그리고, 도금 공정 직전에 마지막으로 리드프레임(Lead frame )을 산(Acid) 용액을 이용하여 미세하게 에칭(Etching) 시키는 공정인 산세공정(30)을 거친다. 그런 다음, 상기 산세 공정을 거친 반도체 리드프레임은 전기 화학적 도금 방식에 의하여 주석하지 도금층 형성 공정을 받기 위하여, 주석하지 도금조로로 인입된다.
상기 주석하지 도금조의 도포수단은 반도체 리드프레임 상부에 전기 화학적 도금을 이용하여 주석하지 도금층이 형성되도록 한다. 이때, 상기 주석하지 도금공정(35)은 소정의 전류밀도, 소정의 온도 조건에서 주석하지 도금층이 상기 반도체 리드프레임 상에 형성되도록 한다. 상기 전류밀도 및 온도 파라미터는 다양하게 변경될 수 있고, 다양한 파라미터에 의해 주석하지 도금 공정의 도금 환경이 달라질 수 있다. 상기 주석하지 도금층의 두께는 8㎛ 내지 11㎛ 사이의 범위로 이루어지는 것이 바람직하다. 이에 대해서는 후술할 휘스커 테스트 결과표를 참조하여 설명한다.
상기와 같이 반도체 리드프레임 상부에 주석하지 도금층이 형성되면, 주석/비스무스 도금층을 상기 주석하지 도금층 상에 형성하기 위한 공정(40)을 수행하기 위하여 주석/비스무스 도금 조로 인입된다. 상기 주석/비스무스 도금 조에서는 상기 주석하지 도금공정(35)에 의해 주석하지 도금층이 형성된 반도체 리드프레임 상 부에 전기적으로 주석/비스무스 합금이 도금되도록 하는 도금공정을 거쳐 주석/비스무스 도금층을 형성한다. 상기 주석/비스무스 도금층의 두께는 1㎛ 내지 3㎛ 사이의 범위로 이루어지는 것이 바람직하다. 이에 대해서는 후술할 휘스커 테스트 결과표를 참조하여 설명한다.
상기 주석/비스무스 도금층은 주석/비스무스 도금 조에서 이루어지는데, 상기 주석/비스무스 도금 조에는 주석 양극 바스켓과 비스무스 양극 바스켓이 각각 구비되고, 상기 주석 양극 바스켓과 비스무스 바스켓에 각각 수용되는 주석 및 비스무스를 전기 화학적 도금 방식으로 상기 반도체 리드프레임 상에 도금되도록 한다. 상기 반도체 리드프레임은 상기 주석/비스무스 도금 조에 형성된 음극에 형성된다.
상기 비스무스 양극 바스켓의 구조는 도 3에 도시되어 있다. 도 3에 도시된 비스무스 양극 바스켓의 단면에서 볼 수 있듯이, 상기 비스무스 양극 바스켓(80)은 내부에 양극용 비스무스(81)를 수용하고, 상부면(82)이 메쉬구조로 이루어져 있다. 그리고, 상기 상부면(82)과 상기 양극용 비스무스(81) 사이에 양극 이온 표면적 조절부(83)가 형성되어 있다. 상기와 같은 구조에서, 상기 양극용 비스무스(81)는 상기 비스무스 양극 바스켓(80)을 통해 흘러 들어오는 전류에 의하여 녹아서 상기 양극 이온 표면적 조절부(83)와 메쉬구조를 가지는 상부면(82)을 통하여 흘러간다.
상기 양극 이온 표면적 조절부(83)와 메쉬구조를 가지는 상부면(82)을 통하여 흘러간 이온의 비스무스는 상기 음극에 형성되는 반도체 리드프레임 상에 도금된다. 상기 양극 이온 표면적 조절부(83)를 조작하여, 상기 메쉬구조를 가지는 상 부면(82)을 통해 흘러가는 이온의 비스무스의 양을 조절할 수 있다. 한편, 상기 비스무스 양극 바스켓(80)의 메쉬구조가 형성된 방향은 주석 양극 바스켓에 형성된 메쉬구조가 형성된 방향과 같은 방향 또는 반대 방향일 수 있다.
상기와 같이 반도체 리드프레임 상에 주석하지 도금층과 주석/비스무스 도금층을 형성한 후에는, 상기 반도체 리드프레임은 후처리공정(50)을 위해 후처리 조로 인입되어 도금 공정까지 진행하면서 산(Acid) 성분으로 오염된 반도체 리드프레임을 알칼리 약품으로 이용하여 중화시켜 주는 후처리 공정이 이루어진다. 그런 다음, 상기 알카리 약품을 제거하기 위하여 수세공정을 수행하고, 물기를 제거하기 위한 건조 공정을 진행한다.
도 4는 주석하지 도금층과 주석/비스무스 도금층이 상부에 형성된 반도체 리드프레임의 휘스커를 테스트한 결과표이다.
도 4에 도시된 바와 같이, 순수 주석을 이용하여 7㎛ ~ 11㎛ 두께를 가지는 주석하지 도금층과 주석/비스무스 합금을 이용하여 1㎛ ~ 3㎛ 두께를 가지는 주석/비스무스 도금층이 상부에 형성된 반도체 리드프레임인 경우에 휘스커가 10㎛ 이하인 것을 알 수 있다. 또한, 다른 품질검증 결과에서도 양호함을 알 수 있다.
상기와 같은 구성 및 바람직한 실시예를 가지는 본 발명인 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법에 의하면, 반도체 리드 프레임에 1차적으로 순수 주석으로 도금처리를 수행하고, 2차적으로 주석/비스무스 합금으로 도금처 리 하기 때문에, 주석 도금에서 발생하는 휘스커 성장을 방지할 수 있는 효과가 있다.
본 발명은 도면에 표시된 실시예를 참고로 설명되었으나, 이는 일 실시예에 불과하며 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위 내에 있는 다른 실시예의 실시가 가능하다 할 것이다.

Claims (6)

  1. 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법에 있어서,
    반도체 리드프레임을 산용액을 이용하여 에칭시키는 산처리 단계;
    상기 산처리된 반도체 리드프레임 상에 순수 주석을 이용하여 주석하지 도금층을 형성하는 단계;
    상기 주석하지 도금층 상에 주석/비스무스 합금으로 표면처리를 수행하여 주석/비스무스 도금층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법.
  2. 청구항 1에 있어서,
    상기 산처리 단계를 수행하기 전에, 상기 반도체 리드프레임 표면의 이물질과 산화피막을 제거하는 전처리 공정을 더 포함하는 것을 특징으로 하는 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 주석하지 도금층의 두께는 8㎛ ~ 11㎛ 사이의 범위인 것을 특징으로 하는 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법.
  4. 청구항 1 또는 청구항 2에 있어서,
    주석/비스무스 도금층의 두께는 1㎛ ~ 3㎛ 사이의 범위인 것을 특징으로 하는 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 주석/비스무스 도금층은 주석 양극 바스켓과 비스무스 양극 바스켓에 각각 수용되는 주석 및 비스무스를 전기 화학적 도금 방식을 이용하여 형성되는 것을 특징으로 하는 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법.
  6. 청구항 5에 있어서, 상기 비스무스 양극 바스켓은,
    양극용 비스무스를 수용하되, 상부면이 메쉬구조로 이루어지고, 상기 상부면과 양극용 비스무스 사이에 양극 이온 표면적 조절부가 형성되는 것을 특징으로 하는 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법.
KR1020060094668A 2006-09-28 2006-09-28 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법 KR100769966B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060094668A KR100769966B1 (ko) 2006-09-28 2006-09-28 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060094668A KR100769966B1 (ko) 2006-09-28 2006-09-28 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법

Publications (1)

Publication Number Publication Date
KR100769966B1 true KR100769966B1 (ko) 2007-10-25

Family

ID=38815759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060094668A KR100769966B1 (ko) 2006-09-28 2006-09-28 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법

Country Status (1)

Country Link
KR (1) KR100769966B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9840785B2 (en) 2014-04-28 2017-12-12 Samsung Electronics Co., Ltd. Tin plating solution, tin plating equipment, and method for fabricating semiconductor device using the tin plating solution

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289653A (ja) 2001-03-26 2002-10-04 Hitachi Cable Ltd 半導体装置用テープキャリアおよびその製造方法
JP2003332391A (ja) 2002-05-10 2003-11-21 Ishihara Chem Co Ltd フィルムキャリアなどのスズホイスカーの防止方法
KR20060012939A (ko) * 2004-08-05 2006-02-09 삼성테크윈 주식회사 리드프레임 도금 용액

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289653A (ja) 2001-03-26 2002-10-04 Hitachi Cable Ltd 半導体装置用テープキャリアおよびその製造方法
JP2003332391A (ja) 2002-05-10 2003-11-21 Ishihara Chem Co Ltd フィルムキャリアなどのスズホイスカーの防止方法
KR20060012939A (ko) * 2004-08-05 2006-02-09 삼성테크윈 주식회사 리드프레임 도금 용액

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9840785B2 (en) 2014-04-28 2017-12-12 Samsung Electronics Co., Ltd. Tin plating solution, tin plating equipment, and method for fabricating semiconductor device using the tin plating solution

Similar Documents

Publication Publication Date Title
KR100720607B1 (ko) 반도체장치
US20020153596A1 (en) Lead frame and semiconductor package formed using it
TWI796386B (zh) 導線架、半導體裝置和製造導線架的方法
JP2002100718A (ja) 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
US5540378A (en) Method for the assembly of an electronic package
JP2013182978A (ja) 半導体装置及びその製造方法
US8338954B2 (en) Semiconductor apparatus and fabrication method thereof
US10867895B2 (en) Lead-frame structure, lead-frame, surface mount electronic device and methods of producing same
US6575354B2 (en) Method for producing tin-silver alloy plating film, the tin-silver alloy plating film and lead frame for electronic parts having the film
KR100769966B1 (ko) 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법
KR20060112119A (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
KR100712669B1 (ko) 은 하지도금을 이용한 휘스커 방지용 표면처리방법
JP3402228B2 (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置
US6924440B2 (en) Printed wiring board, apparatus for electrically connecting an electronic element and a substrate, and method for manufacturing a printed wiring board
KR100593890B1 (ko) 리드프레임을 갖는 ｌｅｄ 패키지 제조방법
JPH08274231A (ja) リードフレームおよびリードフレームの製造方法
JPH10284668A (ja) 半導体装置用リードフレーム及びその表面処理方法並びにこのリードフレームを用いた半導体装置
TWI261628B (en) Electronic component and method and apparatus for manufacturing the same
KR20220046106A (ko) 전기화학적 마이그레이션 방지를 위해 솔더를 무전해 팔라듐 및 니켈 도금 방법
JP2011052259A (ja) 置換めっき層の剥離方法
JP2005228835A (ja) 半導体装置の製造方法
JP2004253464A (ja) 半導体装置の製造方法
JPH10308491A (ja) 半導体装置用リードフレームおよびその製造方法
JPH01128556A (ja) ハンダ濡れ性に優れたリードフレームの製造方法
KR20000009192A (ko) 구리 도금된 42-합금 리드프레임을 이용한 반도체 소자 및 그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee