KR100712669B1 - 은 하지도금을 이용한 휘스커 방지용 표면처리방법 - Google Patents

은 하지도금을 이용한 휘스커 방지용 표면처리방법 Download PDF

Info

Publication number
KR100712669B1
KR100712669B1 KR1020050050086A KR20050050086A KR100712669B1 KR 100712669 B1 KR100712669 B1 KR 100712669B1 KR 1020050050086 A KR1020050050086 A KR 1020050050086A KR 20050050086 A KR20050050086 A KR 20050050086A KR 100712669 B1 KR100712669 B1 KR 100712669B1
Authority
KR
South Korea
Prior art keywords
plating
silver
acid
semiconductor component
pure tin
Prior art date
Application number
KR1020050050086A
Other languages
English (en)
Other versions
KR20060128559A (ko
Inventor
김종호
배종건
Original Assignee
에스피텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스피텍 주식회사 filed Critical 에스피텍 주식회사
Priority to KR1020050050086A priority Critical patent/KR100712669B1/ko
Publication of KR20060128559A publication Critical patent/KR20060128559A/ko
Application granted granted Critical
Publication of KR100712669B1 publication Critical patent/KR100712669B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F1/00—Electrolytic cleaning, degreasing, pickling or descaling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

개시된 본 발명은 순수 주석(Pure Tin)을 구현하는데 있어 휘스커(Whisker) 문제를 해결하여 전기적 쇼트와 같은 치명적인 결함요인을 제거하고 안정적으로 반도체 부품을 영구히 사용할 수 있도록 하기 위한 은 하지도금을 이용한 휘스커 방지용 표면처리방법에 관한 것으로서, 경화성 수지(EMC)를 이용한 몰딩(Molding) 공정 중 발생하는 몰드 플래시(Mold Flash) 또는 합성수지(Resin)를 전기화학적으로 제거하기 위한 전해세정공정; 고온에서 열처리를 진행 중 발생되는 리드프레임(Lead frame) 산화층을 제거하기 위한 전처리공정; 상기 리드프레임(Lead frame)을 산(Acid)을 이용하여 에칭(Etching)시키기 위한 산세공정; 상기 산세공정을 거친 반도체 부품 상부에 은을 도포하여 은 도금층을 형성시키는 은(Ag)하지 도금공정; 상기 은하지 도금공정에 의해 은 도금층이 형성된 반도체 부품 상부를 순수주석으로 도금하여 순수 주석 도금층을 형성하는 순수주석 도금공정; 및 상기 산(Acid)성분으로 오염된 반도체 부품을 알칼리 약품으로 이용하여 중화시켜 주기 위한 후처리공정으로 이루어진 것을 특징으로 한다.
반도체 부품, 전해도금, 하지도금, 은

Description

은 하지도금을 이용한 휘스커 방지용 표면처리방법{SURFACE PROCESS METHOD FOR PREVENTION WHISKER USING Ag UNDER PLATING}
도 1은 종래 기술에 따른 도금공정을 설명하기 위한 공정도,
도 2는 휘스커(Whisker)를 설명하기 위한 도면
도 3은 본 발명에 따른 은 하지도금을 이용한 휘스커 방지용 표면처리방법을 설명하기 위한 공정도,
도 4는 도 3의 공정에 따라 표면처리가 이루어진 반도체 부품의 표면을 도시한 도면이다.
*** 도면의 주요부분에 대한 부호 설명 ***
10 : 전해세정공정 20 : 전처리공정
30 : 산세공정 35 : 은하지 도금공정
40 : 순수주석 도금공정 50 : 후처리공정
본 발명은 은 하지도금을 이용한 휘스커 방지용 표면처리방법에 관한 것이다.
보다 상세하게는, 순수 주석(Pure Tin)을 구현하는데 있어 휘스커(Whisker) 문제를 해결하여 전기적 쇼트와 같은 치명적인 결함요인을 제거하고 안정적으로 반도체 부품을 영구히 사용할 수 있도록 하기 위한 은 하지도금을 이용한 휘스커 방지용 표면처리방법에 관한 것이다.
현재 전자 산업 분야에서 납땜이 필요한 반도체 부품은 Sn/Pb 합금을 이용하여 표면 처리를 진행하고 있다. 즉 상기 표면처리공정은 첨부 도면 도 1에 도시된 바와 같이 전해세정공정(10), 전처리공정(20), 산세공정(30), 도금공정(40), 후처리공정(50)로 이루어져 있다.
상기 전해 세정 공정(10)은 반도체 제품 조립 공정중 하나인 열경화성 수지(EMC)를 이용한 몰딩(Molding) 공정 중 발생하는 몰드 플래시(Mold Flash) 혹은 합성수지(Resin)를 전기화학적으로 제거하기 위한 공정이다.
상기 전처리 공정(20)은 조립 공정 중 다이어테치큐어(Die Attach Cure)나 포스트몰딩큐어(Post Molding Cure)등 고온에서 열처리를 진행하는 과정에서 발생되는 리드프레임(Lead frame) 산화층을 약품을 이용하여 제거하는 공정이다.
상기 산세 공정(30)은 도금 공정 직전에 마지막으로 리드프레임(Lead frame )을 산(Acid)을 이용하여 미세하게 에칭(Etching) 시키는 공정이다.
상기 도금 공정(40)은 전처리가 완료된 리드프레임(Lead frame) 상부에 전기 적으로 에스엔/피비(Sn/Pb) 이원 합금을 도금하는 공정이다.
상기 후처리 공정(50)은 도금 공정까지 진행하면서 산(Acid) 성분으로 오염된 제품을 알칼리 약품으로 이용하여 중화시켜 주는 공정이다.
SnPb 합금으로 이루어진 표면처리공정은 Pb의 맹독성이 인체 및 환경에 유해하므로 국제적으로 납사용을 규제하고 있다.
그 일환으로 이미 Sn/Bi 제품이 양산되고 있으나, 이 또한 Pb를 제조하는 과정에 발생되는 부산물로 향후 사용 금지가 예상된다 할 것이다.
따라서, 세계 각국별로 순수 주석(Pure Tin)에 대한 연구가 활발히 진행되고 있으나, 이를 구현함에 있어서 가장 큰 문제점은 휘스커(Whisker) 성장에 의한 제품 파손이라는 치명적인 결함이 있어 이를 억제 및 제거하는 핵심 기술 개발이 절실하게 요구되고 있다.
이때, 휘스커(Whisker) 란 첨부 도면 도 2에 도시된 바와 같이 금속소자와 Sn 도금층 사이의 계면층 사이에서 발생된 내부 응력(Internal Stress)에 의하여 돌출된 Sn 단결정으로서, 전기회로에 쇼트현상을 일으키게 되어 제품을 파손시키는데 결정적인 원인으로 작용하게 된다.
본 발명은 상기와 같이 핵심 기술 개발 요구에 부응하기 위해 안출된 것으로, 본 발명의 목적은 순수 주석(Pure Tin)을 구현하는데 있어 휘스커(Whisker) 문제를 해결하여 전기적 쇼트와 같은 치명적인 결함요인을 제거하고 안정적으로 반도 체 부품을 영구히 사용할 수 있도록 하기 위한 은 하지도금을 이용한 휘스커 방지용 표면처리방법을 제공함에 있다.
상기와 같은 기술적 과제를 해결하기 위하여 제안된 본 발명의 일 실시예는, 경화성 수지(EMC)를 이용한 몰딩(Molding) 공정 중 발생하는 몰드 플래시(Mold Flash) 또는 합성수지(Resin)을 전기화학적으로 제거하기 위한 전해세정공정; 고온에서 열처리를 진행 중 발생되는 리드프레임(Lead frame) 산화층을 제거하기 위한 전처리공정; 상기 리드프레임(Lead frame)을 산(Acid)을 이용하여 에칭(Etching)시키기 위한 산세공정; 상기 산세공정을 거친 반도체 부품 상부에 은을 도포하여 은 도금층을 형성시키는 은(Ag)하지 도금공정; 상기 은하지 도금공정에 의해 은 도금층이 형성된 반도체 부품 상부를 순수주석으로 도금하여 순수 주석 도금층을 형성하는 순수주석 도금공정; 및 상기 산(Acid)성분으로 오염된 반도체 부품을 알칼리 약품으로 이용하여 중화시켜 주기 위한 후처리공정으로 이루어진 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 은 하지도금을 이용한 휘스커 방지용 표면처리방법에 대해 상세하게 설명한다.
은 하지 도금(Ag Under Plating)을 이용한 휘스커(Whisker) 성장 억제 방법의 원리에 대해 첨부 도면 도 7 및 도 8를 참조하여 간단히 설명하면, 기존 구리(Cu) 소재와 주석(Sn) 도금층 계면 사이에 형성된 층간 화합물(Intermetallic Compound : Cu6Sn5)은 매우 불규칙하게 형성되고, 시간/습도/온도 등 외부 환경에 따라 층 내부의 압력(Stress)이 발생되며, 이로 인하여 외층 주석(Sn) 단결정이 외부로 돌출되는 문제점을 안고 있다. 그러나 구리(Cu) 소재 상부에 은(Ag) 도금층을 도포하고 다시 그 상부에 주석(Sn) 도금층을 올릴 경우 층간 화합물(Intermetallinc Compound: Cu6Sn5) 발생을 막을 수 있으며 이때 또 다른 층간 화합물(Ag3Sn)이 형성된다. 즉 동 화합물은 구리(Cu) 소재위에 매우 고르게 형성되어 층 내부의 압력(Stress)을 최소화 할 수 있다. 이로 인하여 외층의 주석(Sn) 결정이 성장하는 것을 막을 수 있다.
또한, 상기와 같은 공정은 별도의 장비를 이용하여 제작하기 보다는 기존 도금 장비 내에 일련의 단계(In-Line)로 구성하여 양산 적용이 쉽고 간편하게 처리할 수 있다.
즉, 표면처리를 위한 반도체 부품은 첨부 도면 도 3에 도시된 바와 같이, 세정조에 인입되어 경화성 수지(EMC)를 이용한 몰딩(Molding) 공정 중 발생하는 몰드 플래시(Mold Flash) 혹은 합성수지(Resin)를 전기화학적으로 제거하는 전해세정공정(10)을 거친 후 다시 전처리 조로 인입된다.
그리고, 전처리 조에 인입된 반도체 부품은 조립 공정 중 다이어테치큐어(Die Attach Cure)나 포스트몰딩큐어(Post Molding Cure )등 고온에서 열처리를 진행하는 과정에서 발생되는 리드프레임(Lead frame) 산화층을 약품을 이용하여 제거하는 전처리 공정(20)을 거친 후 다시 산세공정(30)을 위해 산세공정 조에 인입된 다.
그리고, 도금 공정 직전에 마지막으로 리드프레임(Lead frame )을 산(Acid)을 이용하여 미세하게 에칭(Etching) 시키는 공정인 산세공정(30)을 거친 반도체 부품은 은하지 도금공정(35)을 위해 은하지 도금 조로 인입되고, 은하지 도금 조의 도포수단은 반도체 부품 소재 금속 상부에 전기 화학적 도금을 이용하여 은도금층이 형성되도록 한다. 이때, 상기 은하지 도금공정(35)은 0.5ASD(A/dm2)의 전류밀도, 0.1㎛의 두께, 40℃의 온도를 은하지 도금 조건으로 하여 이루어지며, 물론 상기 파라미터 이외에 다양한 파라미터가 존재하며, 파라미터에 의해 은하지 도금 공정의 도금 환경이 달라진다 할 것이다.
상기와 같이 반도체 부품 상부에 은하지 도금층이 형성되면 순수주석 도금공정(40)을 위해 다시 순수주석 도금 조로 인입되고, 상기 은하지 도금공정(35)에 의해 은 도금층이 형성된 반도체 부품 소재 금속 상부에 전기적으로 순수 주석이 도금되도록 하는 도금공정을 거쳐 순수 주석 도금층을 형성한다.
마지막으로, 후처리공정(50)을 위해 후처리 조로 인입되어 도금 공정까지 진행하면서 산(Acid) 성분으로 오염된 반도체 부품을 알칼리 약품으로 이용하여 중화시켜 주는 후처리 공정이 이루어진다.
상기와 같이 은하지 도금층이 형성된 반도체 부품의 표면은 첨부 도면 도 4 내지 도 6에 도시된 바와 같이 크랙이 없으며, 납땜성이 우수할 뿐만 아니라, 휘스커(Whisker)가 제거되었음을 알 수 있다.
이상의 본 발명은 상기 실시예들에 의해 한정되지 않고, 당업자에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 포함되는 본 발명의 취지와 범위에 포함된다.
상기와 같은 구성 및 작용 그리고 바람직한 실시예를 가지는 본 발명은 순수 주석(Pure Tin)을 구현하는데 있어 Whisker 문제를 해결하여 전기적 쇼트와 같은 치명적인 결함요인을 제거하고 안정적으로 반도체 부품을 영구히 사용할 수 있도록 하는 효과가 있다.

Claims (2)

  1. 경화성 수지(EMC)를 이용한 몰딩(Molding) 공정 중 발생하는 몰드 플래시(Mold Flash) 또는 합성수지(Resin)을 전기화학적으로 제거하기 위한 전해세정공정;
    고온에서 열처리를 진행 중 발생되는 리드프레임(Lead frame) 산화층을 제거하기 위한 전처리공정;
    상기 리드프레임(Lead frame)을 산(Acid)을 이용하여 에칭(Etching)시키기 위한 산세공정;
    상기 산세공정을 거친 반도체 부품 상부에 은을 도포하여 은 도금층을 형성시키는 은(Ag)하지 도금공정;
    상기 은하지 도금공정에 의해 은 도금층이 형성된 반도체 부품 상부를 순수주석으로 도금하여 순수 주석 도금층을 형성하는 순수주석 도금공정; 및
    상기 산(Acid)성분으로 오염된 반도체 부품을 알칼리 약품으로 이용하여 중화시켜 주기 위한 후처리공정으로 이루어진 것을 특징으로 하는 은 하지도금을 이용한 휘스커 방지용 표면처리방법.
  2. 삭제
KR1020050050086A 2005-06-11 2005-06-11 은 하지도금을 이용한 휘스커 방지용 표면처리방법 KR100712669B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050050086A KR100712669B1 (ko) 2005-06-11 2005-06-11 은 하지도금을 이용한 휘스커 방지용 표면처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050050086A KR100712669B1 (ko) 2005-06-11 2005-06-11 은 하지도금을 이용한 휘스커 방지용 표면처리방법

Publications (2)

Publication Number Publication Date
KR20060128559A KR20060128559A (ko) 2006-12-14
KR100712669B1 true KR100712669B1 (ko) 2007-05-02

Family

ID=37731208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050050086A KR100712669B1 (ko) 2005-06-11 2005-06-11 은 하지도금을 이용한 휘스커 방지용 표면처리방법

Country Status (1)

Country Link
KR (1) KR100712669B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831025B1 (ko) * 2007-07-13 2008-05-20 (주) 세기정밀 반도체 부품 표면의 휘스커 발생 방지 장치
KR102233334B1 (ko) 2014-04-28 2021-03-29 삼성전자주식회사 주석 도금액, 주석 도금 장치 및 상기 주석 도금액을 이용한 반도체 장치 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289653A (ja) * 2001-03-26 2002-10-04 Hitachi Cable Ltd 半導体装置用テープキャリアおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289653A (ja) * 2001-03-26 2002-10-04 Hitachi Cable Ltd 半導体装置用テープキャリアおよびその製造方法

Also Published As

Publication number Publication date
KR20060128559A (ko) 2006-12-14

Similar Documents

Publication Publication Date Title
US4487654A (en) Method of manufacturing printed wiring boards
US4943346A (en) Method for manufacturing printed circuit boards
KR101370137B1 (ko) 전기전자 부품용 복합재료 및 그것을 이용한 전기전자 부품
JP2002100718A (ja) 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
KR101307030B1 (ko) 반도체 소자 탑재용 기판 및 그 제조 방법
US20060180191A1 (en) Thermoelectric module and manufacturing method for same
US9159586B1 (en) Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages
JPH03207900A (ja) 金属部品のクリーニング方法
US20100308448A1 (en) Semiconductor Device and Method of Manufacturing the Same
JP2005311353A (ja) リードフレーム及びその製造方法
CN101840900A (zh) 半导体封装的金属部分上的金属可焊性保持涂层
US5190486A (en) Selectively plating electrically conductive pin
KR100712669B1 (ko) 은 하지도금을 이용한 휘스커 방지용 표면처리방법
US4781804A (en) Electrolytic organic mold flash removal
KR20110028362A (ko) 전기전자 부품용 복합재료 및 그것을 이용한 전기전자 부품
KR20050054826A (ko) 반도체 장치를 위한 전기 도금법
KR101088410B1 (ko) 메탈 ｐｃｂ 기판의 열 방출 향상을 위한 표면처리방법
KR100769966B1 (ko) 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법
JP2007002280A (ja) 電子部品およびそのめっき方法
US20180090421A1 (en) Long-lasting wettable flanks
JP5302140B2 (ja) 置換めっき層の剥離方法
KR100593890B1 (ko) 리드프레임을 갖는 ｌｅｄ 패키지 제조방법
US6924440B2 (en) Printed wiring board, apparatus for electrically connecting an electronic element and a substrate, and method for manufacturing a printed wiring board
JP7395331B2 (ja) リードフレームの製造方法
JP4933849B2 (ja) 圧入型シリンダータイプ圧電振動子の気密端子、圧入型シリンダータイプ圧電振動子及び気密端子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee