JP2005311353A - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法 Download PDF

Info

Publication number
JP2005311353A
JP2005311353A JP2005097752A JP2005097752A JP2005311353A JP 2005311353 A JP2005311353 A JP 2005311353A JP 2005097752 A JP2005097752 A JP 2005097752A JP 2005097752 A JP2005097752 A JP 2005097752A JP 2005311353 A JP2005311353 A JP 2005311353A
Authority
JP
Japan
Prior art keywords
plating layer
layer
lead frame
palladium
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005097752A
Other languages
English (en)
Inventor
Sung-Kwan Paek
城官 白
Seitetsu Boku
世▲てつ▼ 朴
Sang-Hoon Lee
尚勳 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanwha Techwin Co Ltd
Original Assignee
Samsung Techwin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Techwin Co Ltd filed Critical Samsung Techwin Co Ltd
Publication of JP2005311353A publication Critical patent/JP2005311353A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664Palladium (Pd) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464Palladium (Pd) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528Semiconductor component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12875Platinum group metal-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12889Au-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12903Cu-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12903Cu-base component
    • Y10T428/1291Next to Co-, Cu-, or Ni-base component

Abstract

【課題】 リードフレーム及びその製造方法を提供する。
【解決手段】 金属材質の基底金属層にニッケルまたはニッケル合金よりなるNiメッキ層を形成する段階と、Niメッキ層上にパラジウムまたはパラジウム合金よりなるPdメッキ層を形成する段階と、Niメッキ層及びPdメッキ層を熱処理する段階と、熱処理されたPdメッキ層上に保護メッキ層を形成する段階と、を含むリードフレームの製造方法。これにより、それぞれのメッキ層間のガルバニック電位差が小さくなって、メッキ層形成中に含まれる水素を外部に放出できる。
【選択図】 図9

Description

本発明はリードフレーム及びその製造方法に関する。より詳細には、半導体チップと外部回路とを連結して一つの半導体パッケージをなすリードフレーム及び前記リードフレームを製造する方法に関する。
リードフレームは半導体チップと共に半導体パッケージをなす核心構成要素の一つであり、半導体パッケージを外部と連結する導線(lead)の役割と、半導体チップを支持する支持体(frame)の役割とを行う。
このような半導体リードフレームは、通常スタンピング方式またはエッチング方式により製造される。
スタンピング方式は、順次に移送されるプレス金型装置を利用して薄板素材を所定形状に打抜きして製造する方法であり、リードフレームを大量生産する場合に主に適用される。エッチング方式は、化学薬品を利用して素材の一定部位を腐食除去することで製品を形成する化学的蝕刻方法であり、リードフレームを少量生産する場合に主に適用される製造方法である。
図1は、通常的なリードフレームの平面図である。図1に示すように、リードフレーム100はダイパッド110、及びリード120を具備する。
ダイパッド110は、パッド支持部180によりレール170に連結されて半導体チップを支持する機能を持つ。
リード120は、内部リード130及び外部リード140を具備し、前記内部リード130と外部リード140との間には各リード間の間隔を保持するダムバー160が形成されている。半導体パッケージの組立が完了すれば、レール170及びダムバー160は除去される。
このような構造を持つリードフレームは、記憶素子である半導体チップとの組立過程を経て半導体パッケージをなす。半導体組立過程には、ダイボンディング工程、ワイヤーボンディング工程、モールディング工程が含まれる。ダイボンディング工程は、半導体チップ(ダイ)をリードフレームのパッドに付着させる工程であり、ワイヤーボンディング工程は、半導体チップの端子部とリードフレームの内部リードとを金などで接合して連結する工程であり、モールディング工程は、熱硬化性樹脂などの絶縁体でチップとワイヤー及び内部リード部分を密封する工程である。
前記半導体の組立工程のうちダイボンディング工程で半導体チップとの接着力を高め、ワイヤーボンディング工程で内部リードのワイヤーボンディング性を改善するために、ダイパッド110及び内部リード130に所定の特性を持つ金属素材を塗布する場合が多い。これと共にモールディング工程後、外部リード140が基板実装される工程でハンダ濡れ性を向上させるために、外部リードの所定部位に錫と鉛との合金(Sn−Pb)よりなるハンダ付け基礎メッキを行う。
しかし、前記ハンダ付け基礎メッキ過程が面倒であり、露出された鉛及び鉛メッキ溶液による環境問題が引き起こされるだけでなく、ハンダ付け基礎メッキ過程で、リードフレーム表面とエポキシモールディングとの間にメッキ液が侵入して半導体チップ不良を引き起こす場合が頻繁に発生し、メッキ層の不均一を除去するための追加工程が必要であるという問題点がある。
前記問題点を解決するために先メッキ方法が提案された。この方法では、半導体パッケージ工程前にハンダ濡れ性に優れた素材を金属素材にあらかじめ塗布することによって、半導体後工程での鉛メッキ工程を省略可能にした。前記先メッキ方法を使用したリードフレームは後工程が簡便になるだけでなく、半導体パッケージ工程で鉛メッキという環境汚染工程を減らすことができるため最近脚光を浴びている。
図2は、特許文献1に開示された従来の先メッキ方法を利用したリードフレームメッキ層製造方法によって製造されたリードフレームの概略的な断面図を表す。
図面を参照すれば、銅を主成分とする基底金属層121の上層部にNiメッキ層122が全面的に形成され、前記Niメッキ層122の直上部にPdメッキ層123が形成されたことが分かる。すなわち、基底金属層121の上層部にニッケルとパラジウムとが順に全面メッキされる。
Niメッキ層122は、基底金属層121の銅または鉄成分がリードフレームの表面に広がって酸化物または硫黄化物を生成することを防止する。そして、前記Pdメッキ層123はハンダ濡れ性に非常に優れた金属であり、Niメッキ層122の表面を保護する。
前記のようなリードフレームのリード120の製造時、メッキを行う前に事前処理を行うが、基底金属層121の表面に欠陥部が存在する場合、その欠陥部位の表面エネルギーが高くて、周囲の他の部分に比べて前記欠陥部位でのNiメッキ層のメッキが局部的に急速に進められるため、周囲部分との凝集性が低下してメッキ表面が非常に荒くなる。
特に、Pdメッキ層123を形成させる場合には、水素との電極電位差がほとんどないために、メッキ時に水素が多量吸着されるようになる。このように吸着された水素は前記Pdメッキ層の内部応力を増加させ、特に前記欠陥部位に形成されたNiメッキ層122の表面にPdメッキ層123を電気メッキする場合、パラジウム析出電位が水素析出電位とほぼ同じなので、パラジウム析出時に多量の水素が混入される。前記水素混入によってPdメッキ層の内部応力が増加することによって、Pdメッキ層の緻密性が低下してメッキ層の一部が剥離される現象が発生する。
前記Pdメッキ層123の緻密性低下はNiメッキ層122の酸化を誘発して、ワイヤーボンディング性及びハンダ濡れ性を低下させる。これと共に、熱的履歴工程によって最外郭層であるPdメッキ層表面が酸化されることによって、本来のパラジウムの良好なハンダ濡れ性が低下する。
前記のような問題点を解決するために、特許文献2に開示されたリードフレームのリード120は、図3に示すようにPdメッキ層123上に保護メッキ層124が形成されている。
すなわち、リードフレームの基底金属層121は、銅、または銅合金または鉄−ニッケル合金素材よりなる。前記基底金属層121の少なくとも一側面上に形成され、かつニッケルまたはニッケル合金よりなるNiメッキ層122と、前記Niメッキ層上に形成されてパラジウムまたはパラジウム合金よりなるPdメッキ層123、及び前記Pdメッキ層上に形成され、かつ銀(Ag)またはは合金よりなる保護メッキ層124とを含んでいる。
この方法は、銀の高い耐酸化性を利用してPdメッキ層上に銀をメッキすることによって、前記Pdメッキ層123の表面の酸化を効果的に防止してハンダ濡れ性を向上させたことであり、先メッキされたリードフレームの表面が外部から物理的に損傷されていない状態では良好な効果を持つ。
しかし、半導体パッケージ組立や取り扱い段階などの間に表面メッキ組織のクラックが発生し、前記クラックによってメッキ層が剥離されてNiメッキ層及びPdメッキ層の一部が外部に露出され、これによってガルバニック電位差が誘発されて腐食が促進される。
この場合、基底金属層121の素材が42アロイである場合に腐食の問題点がさらに発生する。すなわち、前記42アロイはNi42%、Fe58%及び少量の他の元素で構成されてリードフレーム素材として広く使われるが、前記42アロイをなす素材であるFeまたはNi成分と、Pdメッキ層123や保護メッキ層124の成分であるAgとの間ではガルバニック系列上の差が大きい。このようなガルバニック系列上の差によってガルバニック作用が生じ、腐食が激しく発生してしまう。
特に図3に示すように、リードフレーム製造工程中にクラックや欠陥が容易に発生し、前記クラックや欠陥によって前記保護メッキ層124が剥離されることによって、前記Pdメッキ層123及びNiメッキ層122が、外部空気に含まれた酸素に露出される。この外部空気に露出された外部露出部120cでガルバニック作用が生じることによって腐食が促進されるという問題点は依然として存在する。
特許第1501723号公報 米国特許第4529667号明細書
本発明の目的は、それぞれのメッキ層間のガルバニック電位差が低くなる構造を持つリードフレーム及び前記リードフレームを製造する方法を提供することを目的とする。
本発明の他の目的は、メッキ層形成中に含まれる水素が外部に放出され、メッキ層の気泡が減少する構造を持つリードフレーム及び前記リードフレームを製造する方法を提供することである。
前記目的を解決するための本発明のリードフレームの製造方法は、Niメッキ層を形成する段階と、Pdメッキ層を形成する段階と、熱処理する段階と、保護メッキ層を形成する段階とを含む。
すなわち、金属材質の基底層にニッケルまたはニッケル合金よりなるNiメッキ層を形成する。次いで、前記Niメッキ層上にパラジウムまたはパラジウム合金よりなるPdメッキ層を形成する。次いで、前記Niメッキ層及びPdメッキ層を熱処理する。
ここで、前記熱処理段階は、前記Niメッキ層及びPdメッキ層を熱処理する段階、及び前記Pdメッキ層素材であるパラジウムまたはパラジウム合金の一部を前記Niメッキ層に拡散し、前記Niメッキ層素材のニッケルまたはニッケル合金の一部を前記Pdメッキ層に拡散させて、前記パラジウム及びニッケルが含まれた金属拡散層を形成する段階を含み、前記金属拡散層は、Niメッキ層と接する下面から上面までパラジウムの濃度が徐々に高くなるように形成されることが望ましい。
ここで、前記熱処理段階は、前記金属拡散層の形成後に前記金属拡散層の表面に生成された酸化層を除去する段階を含むことが望ましく、この場合、前記酸化層を除去する段階は、塩酸が添加された有機酸系のニッケル活性化溶剤を使用して行われうる。
前記基底層は、42アロイ素材よりなりうる。
一方、本発明の他の側面では、金属材質の基底層にニッケル合金よりなる第1メッキ層を形成する段階と、前記第1メッキ層を熱処理する段階と、前記熱処理された第1メッキ層上に保護メッキ層を形成する段階と、を含むリードフレームの製造方法を提供する。
一方、本発明の他の側面ではリードフレームが提供される。リードフレームは基底金属層と、Niメッキ層と、金属拡散層と、保護メッキ層とを具備する。金属材質の基底層上にはニッケルまたはニッケル合金よりなるNiメッキ層が積層される。前記Niメッキ層の上部には、パラジウム及びニッケルを含み、かつ前記Niメッキ層と接する下面から上面までパラジウムの濃度が徐々に高くなる金属拡散層が積層される。前記金属拡散層上には保護メッキ層が形成される。
この場合、前記金属拡散層は、前記Niメッキ層上にPdメッキ層が形成された後に熱処理されて得られ、前記保護メッキ層はAuまたはAu合金よりなることが望ましい。
本発明によれば、保護メッキ層を形成する前に熱処理する段階を経ることにより、パラジウムの濃度が下面から次第に高くなる構造を持つ金属拡散層が形成される。これによって、メッキ層間のガルバニック電位差が抑えられてリードフレーム表面に腐食が発生することを防止できる。
さらに、メッキ層の形成時に含まれた水素が熱処理段階を経つつ高温になってメッキ層の表面に放出されて除去されることによって、メッキ層が緻密になって腐食が防止される。
以下、添付した図面を参照して本発明の望ましい実施例について詳細に説明する。
図4は、本発明の望ましい第1実施例によるリードフレームの製造工程を示すフローチャートであり、図5Aないし図5Dは、リードフレームのそれぞれの製造段階を示す断面図である。この場合、リードフレームの主素材である基底金属層上にメッキ層を形成する工程は、半導体チップ及びリードフレームをパッケージングする半導体パッケージング工程前に行われる。
図を参照すれば、リードフレームのベアフレームである基底金属層221が供給される。前記基底金属層221は銅または42アロイなどの金属材質よりなる。
次いで、化学メッキ法または電気メッキ法などを利用して、基底金属層の表面にニッケルまたはニッケル合金をメッキしてNiメッキ層222を形成させる段階(S10)を経る。前記Niメッキ層222は、基底金属層221の素材であるCu、Ni、Feなどがリードフレーム表面に広がることを防止する機能をする。
次いで、前記Niメッキ層222上にパラジウムまたはパラジウム合金をメッキしてPdメッキ層223aを形成する(S20)。前記Pdメッキ層223aをなすパラジウムまたはパラジウム合金はハンダ濡れ性に非常に優れた金属であり、Niメッキ層222の表面を保護する機能をする。
この場合、Niメッキ層222をなすニッケルまたはニッケル合金は、Pdメッキ層223aをなすパラジウムまたはパラジウム合金とのガルバニック電位差が大きい。前記ガルバニック電位差によって、特にNiメッキ層及びPdメッキ層が外部に露出される場合、前記Niメッキ層及びPdメッキ層でガルバニック作用が誘発されてリードフレームの腐食を促進させる。
これと合せて、パラジウムの析出電位が水素の析出電位と近似している。したがって、Pdメッキ層223aを形成させるために電気メッキする場合に、Pd析出時に多量の水素が含まれる。前記含まれた水素はPdメッキ層の内部応力を増加させ、かつ欠陥を加速化させて結局リードフレームの腐食を促進させる。
したがって、本発明はNiメッキ層222とPdメッキ層223aとのガルバニック電位差を減らし、Pdメッキ層223aに含まれた水素を表面に放出除去するために、Niメッキ層及びPdメッキ層を熱処理して金属拡散層223を形成する段階(S30)を経る。
すなわち、前記Pdメッキ層223a及びNiメッキ層222を熱処理することで、前記Niメッキ層素材であるニッケルまたはニッケル合金の一部が前記Pdメッキ層223aに広がる。これと合せて、前記Pdメッキ層をなす素材であるパラジウムまたはパラジウムの一部は前記Niメッキ層222に広がる。これによって、Pdメッキ層、またはPdメッキ層及びNiメッキ層の一部にパラジウム及びニッケルが混在された層が形成される。前記パラジウムとニッケルが混在された層を金属拡散層223という。
ガルバニック電位差が相異なるNiメッキ層122及びPdメッキ層123が境界をはさんで形成された従来のリードフレームと違って、本発明に採択された金属拡散層223は、Niメッキ層222との境界から徐々にニッケルの濃度が減少し、パラジウムの濃度が高まる構造を持つことが望ましい。
そのために、図4ないし図6に示すように、Niメッキ層222、及びPdメッキ層223aを形成した後に熱処理工程(S31)を経て、Niメッキ層と接する下面223”から上面223’までパラジウムの濃度が徐々に高くなる構造を持つ金属拡散層223を形成すること(S32)が望ましい。これによって、Niメッキ層と金属拡散層との間にガルバニック電位差が発生せず、結果的にガルバニック電位差による腐食が発生しないからである。
この場合、前記金属拡散層の上面223’でのパラジウムの濃度は5%ないし80%であることが望ましいが、これは、パラジウムの濃度が5%未満である場合には金属拡散層223が適切なハンダ濡れ性を得られず、パラジウムの濃度が80%を超過した場合にはNiメッキ層と接する下面からのパラジウム濃度勾配が急激になされて、Niメッキ層222と金属拡散層223との間にガルバニック電位差が発生する恐れがあるからである。
このような熱処理段階は、特に基底金属層221が42アロイ材質よりなる場合にさらに特に有効である。Pdメッキ層素材であるパラジウムと基底金属層の主素材であるニッケル及び鉄との間に発生するガルバニック電位差を前記熱処理により最小化させうるからである。
これと共に、ニッケル及びパラジウムを熱処理すれば、特にパラジウムがメッキされる時に含まれた水素が高温の熱により活性化されつつ金属拡散層の表面に広がり水素原子同士の反応を通じて外部に放出されて除去される。これによって、水素による応力集中現象が解消され、それによって金属拡散層の緻密性が向上して耐食性が向上する。
また、硬度の高いニッケル及びパラジウムを熱処理すれば、アニーリング効果によってニッケル及びパラジウムの組織が均一に変化し、基底金属層221をメッキする時に発生した内部応力が除去されてNiメッキ層222及び金属拡散層223の延性が増加し、結晶構造を再配列させて気泡の数を最小化し、メッキ層構造が緻密になる。
前記熱処理工程(S31)で熱処理温度は150℃以上であることが望ましい。その温度が150℃未満である場合には最適の構造を持つ金属拡散層が形成されないからである。この場合、熱処理温度が900℃未満であることがさらに望ましい。その温度が900℃以上である場合には、金属拡散層の上面に酸化膜が形成されそれが厚くなって、前記酸化膜を除去し難くてハンダ濡れ性が低下するためである。
また、前記熱処理段階で、熱処理時間は20分以下であることが望ましい。この場合にも、熱処理時間が20分以上である場合には、金属拡散層の上面に酸化膜が形成されそれが厚くなるためである。
この場合、前記熱処理するための熱処理手段としてオーブンを使用する場合、熱処理時間が10秒以上であることが望ましい。前記熱処理時間が10秒未満である場合には金属拡散層が形成され難いためである。これと違って、熱処理手段がレーザーである場合には10秒以下の短時間に熱処理する場合にも金属拡散層の形成が可能である。したがって、前記熱処理時間は少なくとも金属拡散層が形成されうる時間以上であることが望ましい。
このような条件は、金属の拡散に必要な活性化エネルギーを当該金属に伝達するための最小限の時間及び半導体パッケージに損傷を加えない条件を考慮したものであり、他の方法によっても金属の拡散のためのエネルギーを供給できる。
一方、図6に示すように、前記熱処理工程(S31)を経つつ、Pdメッキ層の上面223’が大気中の酸素と結合して金属拡散層223上に酸化膜223bが形成されうる。前記酸化膜223bは、特にメッキ層の内部に存在する水素の拡散経路を遮断することによって、Pdメッキ層223aを形成する時に含まれて残留する水素がメッキ層の外部に抜け出せなくなって、保護メッキ層の緻密性及び密着性を低下させる。
したがって、熱処理工程(S31)後に金属拡散層223上に酸化膜223bが生成される場合、物理的または化学的に酸化膜を除去する工程(S33)を経ることが望ましい。前記酸化膜を除去する方法の例としては、アルゴンと酸素との混合ガスを使用してプラズマ処理して酸化膜を除去するか、塩酸が添加された有機酸系のニッケル活性溶剤を使用して酸化膜223bを除去できる。
前記熱処理段階(S30)を経た後には、前記金属拡散層223上に保護メッキ層224を形成する工程を経る。前記保護メッキ層224は、貴金属よりなることが望ましい。貴金属は高い耐酸化性を持っている。したがって、前記金属拡散層223上に前記貴金属をメッキすることによって、前記金属拡散層223の表面の酸化を防止できる。
前記保護メッキ層224は、Au、またはAu系合金よりなることが望ましい。ここで、Au系合金とは、Auと類似した性質を持つ合金であって、Ag合金であるか、AuにAg、Co、Ti、Pt、Pdよりなる群のうち選択された少なくとも一つの金属を含んでなされた合金を意味する。
本発明による半導体パッケージの製造方法による効果は次の実施例によりさらに明確に理解されうる。この場合、本発明は本実施例に限定されるものではない。
本実験で使われた試料は、54TSOP2の42アロイの先メッキリードフレームであり、42アロイ素材の基底金属層221上にNiメッキ層222を80μインチ(マイクロインチ)の厚さに形成し、次いで、前記Niメッキ層222上にPdメッキ層223aを0.5μインチないし0.8μインチの厚さに形成し、次いで、前記Niメッキ層及びPdメッキ層を熱処理した後に、Au及びAgよりなる保護メッキ層を0.8ないし1.5μインチの厚さに形成したリードフレームを使用した。
特に、熱処理方法はリードフレームリール・ツー・リール熱処理装置を使用し、リードフレームを9m/minの速度で移送させつつ熱処理した。この時の熱処理温度を690℃とし、高温によってNiメッキ層及びPdメッキ層が急速に酸化されることを防止するために窒素−水素ガスを注入しつつ工程を進行した。
〔1.熱処理直後のAES表面成分〕
熱処理直後にAES(Auger Electron Spectroscopy)装置を使用してリードフレームの表面成分を分析した。この時のリードフレームは、保護メッキ層がその上側に形成される前の状態である。図7に示すように、前記リードフレームの最外郭に形成された金属拡散層の上面223’のパラジウム濃度は20%を占めており、金属拡散層の内部へ行くほど徐々にその濃度が減少する。これによって、熱処理段階(S31)を経ることにより、金属拡散層のパラジウム濃度が下面223”から上面223’へ行くほど徐々に高まる構造を持つことが分かる。
〔2.塩水噴霧試験〕
耐食性の評価は塩水噴霧試験により実施した。ここで、チャンバ温度は35℃の状態で、濃度5%の塩化ナトリウムが24時間当り40g/m2で噴霧されるようにした。この時のリードフレームは、基底金属層上にNiメッキ層、金属拡散層、及び保護メッキ層が形成された状態であった。
図8Aは、熱処理段階を経ないリードフレームが塩水噴霧試験を終えた後の状態を表す。図8Aを参照すれば、熱処理段階を経ないリードフレーム100に腐食された部分Cが多いということが分かる。
図8Bは、熱処理段階を経たリードフレーム200が塩水噴霧試験を終えた後の状態を表す。図8Bに示すように、熱処理段階を経たリードフレーム200には腐食された部分がほとんど現れていないことが分かる。
本試験を通じて、基底金属層221上にNiメッキ層222、及びPdメッキ層223aを順次形成した後に熱処理して金属拡散層223を形成し、前記金属拡散層223上に保護メッキ層224を形成してリードフレーム200を製造する場合に、金属拡散層においてパラジウムの濃度が下面から上面へ行くほど高まる構造を持ち、これによってリードフレーム200に腐食が発生しないか、発生するとしても最小限に抑えられるということが分かる。
一方、本発明の第2実施例によるリードフレームの製造方法は、図9に示すように、金属材質の基底層にニッケル合金よりなる第1メッキ層を形成する段階(S100)と、前記第1メッキ層を熱処理する段階(S300)と、前記熱処理された第1メッキ層上に保護メッキ層を形成する段階(S400)とを含む。
熱処理段階(S300)は、第1メッキ層熱処理段階(S310)後に金属拡散層を形成する段階(S320)と、金属拡散層上に形成された酸化層を除去する段階(S330)とを含む。この場合、前記熱処理段階(S300)及び保護メッキ層形成段階(S400)は、本発明の第1実施例によるリードフレーム製造方法と同一なので詳細な説明を省略する。
前記第1メッキ層に含まれる材料は、ニッケルよりハンダ濡れ性に優れた材料を有することが望ましい。この場合、ハンダ濡れ性に優れた素材としてパラジウムが望ましいので、第1メッキ層は、ニッケル及びパラジウムが含まれたニッケル合金よりなることが望ましい。前記第1メッキ層を形成させた後に熱処理段階に入る。
一方、前記第1メッキ層上にはパラジウムまたはパラジウム合金よりなる第2メッキ層が形成され、前記熱処理段階(S300)は、前記第1メッキ層及び第2メッキ層が形成された後に行われることがさらに望ましい。
ここで、前記熱処理段階(S300)は、前記パラジウムまたはパラジウム合金の一部が前記第1メッキ層に広がり、前記第1メッキ層のニッケルまたはニッケル合金の一部が前記第2メッキ層に広がって、前記パラジウム及びニッケルが含まれた金属拡散層を形成する段階を含み、この場合、前記金属拡散層は、第1メッキ層と接する下面から上面へ行くほどパラジウムの濃度が徐々に高くなるように形成されることが望ましい。
本発明の他の側面での望ましい実施例によるリードフレーム200及びそれを具備した半導体パッケージ205が図10に示されている。図10を参照すれば、本発明の実施例によるリードフレーム200は、基底金属層221と、Niメッキ層222と、金属拡散層223及び保護メッキ層224を具備する。
基底金属層221は、リードフレームのベアフレームであって、ニッケル及び鉄、またはCuなどを主素材とした金属素材よりなる。この場合、基底金属層221の素材としては42アロイが使われることが望ましい。
前記基底金属層221上にはNiメッキ層222が積層される。前記Niメッキ層222はニッケルまたはニッケル合金よりなり、基底金属層の42アロイまたはNiまたはCuがリードフレーム表面に広がることを防止する。
前記Niメッキ層222の上部には金属拡散層223が積層される。前記金属拡散層223はパラジウム及びニッケルを含み、前記Niメッキ層と接する下面から上面へ行くほどパラジウムの濃度が徐々に高まる構造を持つ。
これは、ガルバニック電位差が相異なるNiメッキ層及びPdメッキ層が境界をはさんで形成された従来のリードフレーム100と違って、本発明に採択された金属拡散層223は、Niメッキ層との境界から徐々にニッケルの濃度が減少し、パラジウムの濃度が高まる構造を持ち、Niメッキ層と金属拡散層との間にガルバニック電位差が発生しなくなって結果的にガルバニック電位差による腐食が発生しないためである。
この場合、前記金属拡散層の上面223’でのパラジウムの濃度は5%ないし80%であることが望ましいが、これは、パラジウムの濃度が5%未満である場合には金属拡散層が適切なハンダ付け性を得られず、パラジウムの濃度が80%を超過した場合には、Niメッキ層と接する下面からのパラジウム濃度勾配が急激になされてNiメッキ層と金属拡散層との間にガルバニック電位差が発生する恐れがあるためである。
この場合、前記金属拡散層は本発明のリードフレームの製造方法による熱処理工程によって形成されることが望ましい。
すなわち、図5Aないし図5Dに示すように、基底金属層221にNiメッキ層222、及びPdメッキ層223aを形成した後に熱処理することで、前記Niメッキ層の素材であるニッケルまたはニッケル合金の一部が前記Pdメッキ層223aに拡散し、前記Pdメッキ層をなす素材であるパラジウムまたはパラジウム合金の一部が前記Niメッキ層222に拡散する。これによって、Pdメッキ層、またはPdメッキ層及びNiメッキ層の一部がパラジウム及びニッケルを含み、パラジウムの濃度が下面から上面へ行くほど高まる濃度勾配を持つ金属拡散層223が形成される。
前記熱処理工程によって、特にパラジウムがメッキされる時に含まれた水素が高温の熱により活性化されつつ金属拡散層の表面に広がり、水素原子同士の反応を通じて外部に放出されて除去される。これによって水素による応力集中現象が解消され、これによって金属拡散層の緻密性が向上して耐食性が向上する。
また、硬度の高いニッケル及びパラジウムを熱処理すればアニーリング効果によってニッケル及びパラジウムの組織が均一に変化され、基底金属層をメッキする時に発生した内部応力が除去されてNiメッキ層及び金属拡散層の延性が増加し、結晶構造を再配列させて気泡の数を最小化させ、メッキ層構造が緻密化される。
前記金属拡散層223の上部には保護メッキ層224が形成される。前記保護メッキ層224は、前記金属拡散層223表面の酸化を防止する機能を行う。ここで、前記保護メッキ層224は、Au、またはAu系合金よりなることが望ましい。ここで、Au系合金とは、Auと類似した性質を持つ合金であり、Ag合金であるか、またはAuにAg、Co、Ti、Pt、Pdよりなる群のうち選択された少なくとも一つの金属を含んでなる合金を意味する。
このような構造を持つリードフレーム200に半導体チップ50が実装され、電気的に半導体チップ及び外部回路と連結されることによって一つの半導体パッケージ205をなしうる。
この場合、図10を参照して半導体パッケージの一例を挙げれば、前記ダイパッド210上に半導体チップ50が載置され、前記内部リード230と前記半導体チップ50とが、ワイヤー252によってワイヤーボンディングされて連結され、外部リード240は外部回路と電気的に連結される。前記半導体チップ50と内部リード230とが樹脂255でモールディングされて半導体パッケージ205をなす。ここで図10は、本発明の実施例によるリードフレームを具備した半導体パッケージの一つの例を示すものであり、本発明は、図10に示す半導体パッケージ構造に採択されたリードフレームに限定されるものではない。
本発明は、前記実施例に限定されず、特許請求の範囲で定義された発明の思想及び範囲内で当業者によって変形及び改良されうる。
本発明は、半導体リードフレーム技術分野に適用できる。
通常的なリードフレームを示す平面図である。 従来のリードフレームの断面を示す断面図である。 従来のリードフレームの断面を示す断面図である。 本発明の第1実施例によるリードフレームの製造方法を示すフローチャートである。 本発明の実施例によるリードフレームの製造方法の1段階を示す断面図である。 本発明の実施例によるリードフレームの製造方法の1段階を示す断面図である。 本発明の実施例によるリードフレームの製造方法の1段階を示す断面図である。 本発明の実施例によるリードフレームの製造方法の1段階を示す断面図である。 図5CのS30段階を細分して示す断面図である。 本発明の実施例によるリードフレームの製造方法によって製造されたリードフレームの熱処理直後のAES表面成分の分析結果を示すグラフである。 従来のリードフレームの塩水噴霧試験結果を示す図である。 本発明のリードフレームの製造方法によって製造されたリードフレームの塩水噴霧試験結果を示す図である。 本発明の第2実施例によるリードフレームの製造方法を示すフローチャートである、 本発明の他の側面で、望ましい実施例によるリードフレーム及びこれを具備した半導体パッケージを示す斜視図である。
符号の説明
200 リードフレーム
220 リード
221 基底金属層
222 Niメッキ層
223 金属拡散層
223’ 金属拡散層の上面
223” 金属拡散層の下面
223a Pdメッキ層
223b 酸化膜
224 保護メッキ層

Claims (20)

  1. 金属材質の基底層を提供する段階と、
    前記基底層にニッケルまたはニッケル合金よりなるNiメッキ層を形成する段階と、
    前記Niメッキ層上にパラジウムまたはパラジウム合金よりなるPdメッキ層を形成する段階と、
    前記Niメッキ層及びPdメッキ層を熱処理する段階であって、少なくとも前記Pdメッキ層に拡散層の金属成分を有する拡散層を提供する、該段階と、
    前記熱処理されたPdメッキ層上に保護メッキ層を形成する段階と、を含むリードフレームの製造方法。
  2. 前記熱処理段階で、熱処理温度は150℃以上であることを特徴とする請求項1に記載のリードフレームの製造方法。
  3. 前記熱処理段階は、前記パラジウムまたはパラジウム合金の一部が前記Niメッキ層に広がり、前記ニッケルまたはニッケル合金の一部が前記Pdメッキ層に広がって、前記パラジウム及びニッケルが含まれた金属拡散層を形成する段階を含み、
    前記金属拡散層は、Niメッキ層と接する下面から上面までパラジウムの濃度が徐々に高くなるように形成されることを特徴とする請求項1に記載のリードフレームの製造方法。
  4. 前記金属拡散層の上面でのパラジウムの濃度は5%ないし80%であることを特徴とする請求項3に記載のリードフレームの製造方法。
  5. 前記熱処理段階は、前記金属拡散層の形成後に前記金属拡散層の表面に生成された酸化膜を除去する段階を含むことを特徴とする請求項1に記載のリードフレームの製造方法。
  6. 前記保護メッキ層はAuまたはAu合金よりなることを特徴とする請求項1に記載のリードフレームの製造方法。
  7. 前記Niメッキ層形成段階では、Niメッキ層を20μインチないし80μインチの厚さに形成し、前記Pdメッキ層形成段階では、Pdメッキ層を0.5μインチないし0.8μインチの厚さに形成し、前記保護メッキ層形成段階では、保護メッキ層を、Agを含むAu合金とし、その厚さが0.8ないし1.5μインチになるように形成することを特徴とする請求項6に記載のリードフレームの製造方法。
  8. 前記基底層は42アロイ素材よりなることを特徴とする請求項1に記載のリードフレームの製造方法。
  9. 金属材質の基底層にニッケル合金よりなる第1メッキ層を形成する段階と、
    前記第1メッキ層を熱処理する段階と、
    前記熱処理された第1メッキ層上に保護メッキ層を形成する段階と、を含むリードフレームの製造方法。
  10. 前記第1メッキ層はニッケルとパラジウムの合金よりなることを特徴とする請求項9に記載のリードフレームの製造方法。
  11. 前記第1メッキ層上にはパラジウムまたはパラジウム合金よりなる第2メッキ層が形成され、前記熱処理段階は、前記第1メッキ層及び第2メッキ層が形成された後に行われることを特徴とする請求項9に記載のリードフレームの製造方法。
  12. 前記熱処理段階は、前記パラジウムまたはパラジウム合金の一部が前記第1メッキ層に広がり、前記第1メッキ層のニッケルまたはニッケル合金の一部が前記第2メッキ層に広がって、前記パラジウム及びニッケルが含まれた金属拡散層を形成する段階を含み、
    前記金属拡散層は、第1メッキ層と接する下面から上面までパラジウムの濃度が徐々に高くなるように形成されることを特徴とする請求項11に記載のリードフレームの製造方法。
  13. 前記金属拡散層の上面でのパラジウムの濃度は5%ないし80%であることを特徴とする請求項12に記載のリードフレームの製造方法。
  14. 前記熱処理段階で、熱処理温度は150℃以上であることを特徴とする請求項9に記載のリードフレームの製造方法。
  15. 前記熱処理段階は、前記金属拡散層の形成後に前記金属拡散層の表面に生成された酸化膜を除去する段階を含むことを特徴とする請求項9に記載のリードフレームの製造方法。
  16. 前記保護メッキ層はAuまたはAu合金よりなることを特徴とする請求項9に記載のリードフレームの製造方法。
  17. 前記基底層は42アロイ素材よりなることを特徴とする請求項9に記載のリードフレームの製造方法。
  18. 金属材質の基底層と、
    前記基底層上に積層され、ニッケルまたはニッケル合金よりなるNiメッキ層と、
    前記Niメッキ層の上部に形成されたものであり、パラジウム及びニッケルを含んで下面から上面までパラジウムの濃度が高まる金属拡散層と、
    前記金属拡散層上に形成される保護メッキ層と、を具備するリードフレーム。
  19. 前記金属拡散層は、前記Niメッキ層上にパラジウムまたはパラジウム合金よりなるPdメッキ層が形成された後に熱処理されて得られることを特徴とする請求項18に記載のリードフレーム。
  20. 前記保護メッキ層はAuまたはAu合金よりなることを特徴とする請求項18に記載のリードフレーム。
JP2005097752A 2004-04-16 2005-03-30 リードフレーム及びその製造方法 Pending JP2005311353A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040026204A KR101038491B1 (ko) 2004-04-16 2004-04-16 리드프레임 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2005311353A true JP2005311353A (ja) 2005-11-04

Family

ID=35096818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005097752A Pending JP2005311353A (ja) 2004-04-16 2005-03-30 リードフレーム及びその製造方法

Country Status (5)

Country Link
US (1) US7268021B2 (ja)
JP (1) JP2005311353A (ja)
KR (1) KR101038491B1 (ja)
CN (1) CN100405564C (ja)
TW (1) TWI347663B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012241260A (ja) * 2011-05-23 2012-12-10 Kanto Gakuin 電解パラジウム−リン合金めっき液、めっき被膜及びめっき製品
JP2014019948A (ja) * 2012-07-18 2014-02-03 Envirochem Technology Ltd 複合多層ニッケル電気めっき層およびその電気めっき方法
JP2015191748A (ja) * 2014-03-28 2015-11-02 エヌイーシー ショット コンポーネンツ株式会社 ガラスハーメチックコネクタ
JP6766282B1 (ja) * 2020-02-26 2020-10-07 松田産業株式会社 パラジウム−ニッケル合金めっき膜及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038491B1 (ko) * 2004-04-16 2011-06-01 삼성테크윈 주식회사 리드프레임 및 그 제조 방법
WO2007034921A1 (ja) * 2005-09-22 2007-03-29 Enplas Corporation 電気接触子及び電気部品用ソケット
KR101646094B1 (ko) * 2011-12-12 2016-08-05 해성디에스 주식회사 리드 프레임 및 이를 이용하여 제조된 반도체 패키지
JP6149786B2 (ja) * 2014-04-11 2017-06-21 豊田合成株式会社 半導体装置および半導体装置の製造方法
CN105489506B (zh) * 2016-01-12 2018-02-06 成都先进功率半导体股份有限公司 高焊线质量的芯片框架及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145848A (ja) * 1985-12-20 1987-06-29 Fujitsu Ltd 半導体装置の製造方法
JPH04115558A (ja) * 1990-09-05 1992-04-16 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
JPH0917932A (ja) * 1995-06-26 1997-01-17 At & T Ipm Corp Icパッケージ
JPH1022444A (ja) * 1996-07-08 1998-01-23 Daido Steel Co Ltd 耐食性に優れたPdめっきFeーNi合金系リードフレーム材およびその製造方法
JPH10163397A (ja) * 1996-11-27 1998-06-19 Mitsui High Tec Inc 半導体装置用リードフレームの製造方法
JPH10261754A (ja) * 1997-03-18 1998-09-29 Daido Steel Co Ltd 端子用素板とその製造方法
JPH1117089A (ja) * 1997-06-23 1999-01-22 Mitsui High Tec Inc リードフレームの製造方法および半導体装置の製造方法
JPH11186483A (ja) * 1997-12-22 1999-07-09 Seiichi Serizawa 半導体装置用リードフレーム
JP2000077593A (ja) * 1998-08-27 2000-03-14 Hitachi Cable Ltd 半導体用リードフレーム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614320A (en) * 1991-07-17 1997-03-25 Beane; Alan F. Particles having engineered properties
US5453293A (en) * 1991-07-17 1995-09-26 Beane; Alan F. Methods of manufacturing coated particles having desired values of intrinsic properties and methods of applying the coated particles to objects
JPH0714962A (ja) * 1993-04-28 1995-01-17 Mitsubishi Shindoh Co Ltd リードフレーム材およびリードフレーム
KR970067816A (ko) * 1996-03-26 1997-10-13 이대원 집적회로용 리드프레임 및 그 제조방법
JPH09275182A (ja) * 1996-04-02 1997-10-21 Seiichi Serizawa 半導体装置用リ−ドフレ−ム
JPH1022433A (ja) * 1996-07-08 1998-01-23 Daido Steel Co Ltd 耐食性に優れたFe─Cr合金系リードフレーム材およびその製造方法
JPH1022429A (ja) * 1996-07-08 1998-01-23 Daido Steel Co Ltd 打ち抜き性に優れたリードフレーム材およびその製造方法
JPH11111909A (ja) * 1997-10-07 1999-04-23 Seiichi Serizawa 半導体装置用リードフレーム
US6194777B1 (en) * 1998-06-27 2001-02-27 Texas Instruments Incorporated Leadframes with selective palladium plating
KR100717667B1 (ko) * 2000-09-18 2007-05-11 신닛뽄세이테쯔 카부시키카이샤 반도체용 본딩 와이어 및 그 제조 방법
US20020192492A1 (en) * 2001-05-11 2002-12-19 Abys Joseph Anthony Metal article coated with near-surface doped tin or tin alloy
JP2002368168A (ja) * 2001-06-13 2002-12-20 Hitachi Ltd 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置
KR100705950B1 (ko) * 2001-12-21 2007-04-11 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
KR100833934B1 (ko) * 2002-01-24 2008-05-30 삼성테크윈 주식회사 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR100998042B1 (ko) * 2004-02-23 2010-12-03 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법
KR101038491B1 (ko) * 2004-04-16 2011-06-01 삼성테크윈 주식회사 리드프레임 및 그 제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145848A (ja) * 1985-12-20 1987-06-29 Fujitsu Ltd 半導体装置の製造方法
JPH04115558A (ja) * 1990-09-05 1992-04-16 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
JPH0917932A (ja) * 1995-06-26 1997-01-17 At & T Ipm Corp Icパッケージ
JPH1022444A (ja) * 1996-07-08 1998-01-23 Daido Steel Co Ltd 耐食性に優れたPdめっきFeーNi合金系リードフレーム材およびその製造方法
JPH10163397A (ja) * 1996-11-27 1998-06-19 Mitsui High Tec Inc 半導体装置用リードフレームの製造方法
JPH10261754A (ja) * 1997-03-18 1998-09-29 Daido Steel Co Ltd 端子用素板とその製造方法
JPH1117089A (ja) * 1997-06-23 1999-01-22 Mitsui High Tec Inc リードフレームの製造方法および半導体装置の製造方法
JPH11186483A (ja) * 1997-12-22 1999-07-09 Seiichi Serizawa 半導体装置用リードフレーム
JP2000077593A (ja) * 1998-08-27 2000-03-14 Hitachi Cable Ltd 半導体用リードフレーム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012241260A (ja) * 2011-05-23 2012-12-10 Kanto Gakuin 電解パラジウム−リン合金めっき液、めっき被膜及びめっき製品
JP2014019948A (ja) * 2012-07-18 2014-02-03 Envirochem Technology Ltd 複合多層ニッケル電気めっき層およびその電気めっき方法
JP2015191748A (ja) * 2014-03-28 2015-11-02 エヌイーシー ショット コンポーネンツ株式会社 ガラスハーメチックコネクタ
JP6766282B1 (ja) * 2020-02-26 2020-10-07 松田産業株式会社 パラジウム−ニッケル合金めっき膜及びその製造方法

Also Published As

Publication number Publication date
TW200536092A (en) 2005-11-01
CN1684238A (zh) 2005-10-19
CN100405564C (zh) 2008-07-23
US20050233566A1 (en) 2005-10-20
KR20050100966A (ko) 2005-10-20
TWI347663B (en) 2011-08-21
KR101038491B1 (ko) 2011-06-01
US7268021B2 (en) 2007-09-11

Similar Documents

Publication Publication Date Title
JP2005311353A (ja) リードフレーム及びその製造方法
US7488408B2 (en) Tin-plated film and method for producing the same
JP2009526381A (ja) 半導体qfn/sonデバイス用のアルミニウム・リードフレーム
US8945951B2 (en) Lead frame and manufacturing method thereof
US7964975B2 (en) Metal-resin-boned structured body and resin-encapsulated semiconductor device, and fabrication method for them
TW201005124A (en) Composite material for electrical/electronic component and electrical/electronic component using the same
JP2001110971A (ja) 半導体パッケージ用リードフレーム及びその製造方法
CN111725170A (zh) 引线框
TWI381505B (zh) 導線架與利用此導線架製造半導體封裝的方法
US20070071900A1 (en) Methods for protecting metal surfaces
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
CN101517386B (zh) 用于制造温度传感器的方法
JP2008098500A (ja) 樹脂外囲器付きリードフレームとその製造方法
JP2000269398A (ja) 半導体デバイスのアルミニウム製リードフレームおよび製造方法
US20090045506A1 (en) Cu-Mo SUBSTRATE AND METHOD FOR PRODUCING SAME
JP2006127939A (ja) 電気導体部品及びその製造方法
JPS61265853A (ja) 金属接点の形成方法
Goosey Factors influencing the formation of “black pad” in electroless nickel‐immersion gold solderable finishes—a processing perspective
JP2006002205A (ja) 接点と半田付け端子を有する電子部品及びその表面処理方法
JP2005317729A (ja) 接続端子、その接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
KR100464905B1 (ko) 리드프레임 표면처리 방법
EP4184562A1 (en) Insulation substrate and method for manufacturing same
TWI790062B (zh) 具備Ni電鍍皮膜之鍍敷結構體及含有該鍍敷結構體之引線框
JP2010147245A (ja) 電子部品の製造方法
KR19980074509A (ko) 다중 도금층을 가진 반도체 리드프레임

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101012