JPH09275182A - 半導体装置用リ−ドフレ−ム - Google Patents
半導体装置用リ−ドフレ−ムInfo
- Publication number
- JPH09275182A JPH09275182A JP8104594A JP10459496A JPH09275182A JP H09275182 A JPH09275182 A JP H09275182A JP 8104594 A JP8104594 A JP 8104594A JP 10459496 A JP10459496 A JP 10459496A JP H09275182 A JPH09275182 A JP H09275182A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- intermediate layer
- plating
- lead frame
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/48664—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/85464—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12528—Semiconductor component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
- Y10T428/12583—Component contains compound of adjacent metal
Abstract
れ性が熱処理工程によって劣化しない耐熱性のあるリー
ドフレームを提供する。 【解決手段】 図1においてリ−ドフレ−ム素材1上に
Ni又はNi合金の第一中間層2を有するリードフレー
ムであって、第一中間層2の上に形成されるAgめっき
層或はAg合金めっき層の第二中間層3と、更に前記第
二中間層の上に形成されるPd或はPd合金めっき層の
最上層4を備えている半導体装置用リ−ドフレ−ムであ
る。
Description
レームに関するものである。
法によるものとしてリードフレームのチップ搭載部とワ
イヤーボンディング部には最上層としてAg又はAuめ
っきがあり、外部リード部にはSn又はSn合金層があ
る。この方法ではめっきマスクが必要であり製造工程が
複雑になり、製造コストも高いことから、第二の方法と
してリードフレーム全面に,中間層としてNiめっき、
最外層としてPdめっきを施すことが特許第15017
23号に示されるように行なわれているが、熱処理工程
を経ると表面層のPdが酸化したり、中間層のNiが最
上層のPdめっき層中に拡散し、表面にNiの酸化物を
作りワイヤーボンディング性や半田濡れ性が劣化する。
また、特公平4−115558号に示されるようにPd
表面上にAuめっきやAgめっき層を施す方法もある
が、Auめっきでは貴金属でコストアップになり、Ag
めっきでは硫化して特性が劣化する。
よって発生するPdの酸化物を極端に減少させる。また
下地NiのPd中への拡散を防ぎ、Niの酸化物生成を
防止するために高価なAuで表面を覆う必要もなく、ま
たPdめっきの厚みも薄くて、ワイヤーボンディング
性、半田濡れ性が熱処理工程によって劣化しなくなり、
経済的で信頼性の高い半導体装置用リードフレームを提
供するものである。
ム素材上のNi、Ni合金めっき層と最上層のPd又は
Pd合金めっき層との間にAg又はAg合金層を設けた
ことを特徴とする半導体装置用リードフレームを提供す
るものである。この発明のリードフレームには次に示す
ような特徴がある。 (1)この発明のリードフレームは、リードフレーム素
材上全面もしくは必要部分に第一中間層、第二中間層、
最上層が順次形成される。各々のめっき層は、電解めっ
き方法、無電解めっき方法、及び蒸着法の何れによって
も良い。 (2)リードフレーム素材としては、常用されている純
CuやCu合金、及びFe、Fe合金が用いられる。 (3)第二中間層は、第一中間層のNiが熱処理によっ
て最上層に拡散することを抑制し、ワイヤーボンディン
グ性及び半田濡れ性が劣化しない為に設定された層であ
る。第二中間層のAgめっき又はAg合金めっきは0.
005μm〜10μmで,0.005μmより薄いとピ
ンホールが多く、Niの熱拡散バリヤー層としての機能
が発揮されない。Ag合金としては、Ag含有量が40
%以上が特に有効でその合金成分としてはAgーCo、
AgーFe、AgーPd、AgーAu、AgーPt等が
最適である。 (4)最上層のPdめっき又はPd合金めっきは0.0
05μm〜10μmで0.005μmより薄いとワイヤ
ーボンディング性が劣化する。Pd合金としては、Pd
含有量が60%以上のPdーAu、Pd−Ag、及びP
d含有量が95%以上のPdーBi、PdーPb、Pd
ーI、PdーBr、PdーSn、PdーFe等が最適で
ある。 (5)この発明のリ−ドフレ−ムは、めっき後そのまま
半導体用リ−ドフレ−ムとしても良いし、まためっき後
拡散の為に熱処理を行なって半導体用リードフレームと
しても良い。
を経てもワイヤ−ボンディング性、半田濡れ性が良好で
あることが判明した。その理由は、第二中間層として設
定したAg又はAg合金層が第一中間層のNiの熱拡散
を抑制し、Agが最上層のPd又はPd合金層に熱拡散
してPdの酸化を防ぐ為、ワイヤ−ボンディング性、半
田濡れ性が劣化しない為と判明した。
て説明する。以下の説明で半田濡れ性評価はメニスコグ
ラフ試験装置を用いた。ボンディング性評価はワイヤ−
ボンディングマシンにて直径25μmの金線ボンディン
グで評価した。銅合金基材のリ−ドフレ−ムの表面に、
常法により脱脂及び活性化を行なった後、全面に第一中
間層として厚さ1μmのNiめっき、次に第二中間層と
して厚さ0.05μmのAgめっき、その上に最上層と
して厚さ0.1μmのPdめっきをしてリ−ドフレ−ム
を得た。これを実施例1とする。また比較例1として実
施例1における第二中間層を設けることなくその他は実
施例1と同様にしてリ−ドフレ−ムを製作した。銅合金
基材のリ−ドフレ−ムの表面に、常法により脱脂及び活
性化を行なった後、全面に第一中間層として厚さ1μm
のNiめっき、次に第二中間層として厚さ0.1μmの
Ag(50%)−Pd(50%)めっき、その上に最上
層として厚さ0.1μmのPd(60%)−Au(40
%)めっきをしてリ−ドフレ−ムを得た。これを実施例
2とする。また比較例2として実施例2における第二中
間層を設けることなくその他は実施例2と同様にしてリ
−ドフレ−ムを製作した。
法により脱脂及び活性化を行なった後、全面に第一中間
層として厚さ1μmのNi−Snめっき、次に第二中間
層として厚さ0.05μmのAgめっき、その上に最上
層として厚さ0.1μmのPdめっきをしてリ−ドフレ
−ムを得た。これを実施例3とする。また比較例3とし
て実施例3における第二中間層を設けることなくその他
は実施例3と同様にしてリ−ドフレ−ムを製作した。銅
合金基材のリ−ドフレ−ムの表面に、常法により脱脂及
び活性化を行なった後、全面に第一中間層として厚さ1
μmのNi−Snめっき、次に第二中間層として厚さ
0.1μmのAg−Feめっき、その上に最上層として
厚さ0.1μmのPd−I(1%)めっきをしてこの発
明のリ−ドフレ−ムを得た。これを実施例4とする。ま
た比較例4として実施例4における第二中間層を設ける
ことなくその他は実施例4と同様にしてリ−ドフレ−ム
を製作した。
金、Ag−Pd合金、Pd、Pd−Au合金、Pd−I
はそれぞれ一般に市販されている日本高純度化学株式会
社製めっき液のテンペレジストAGR、テンペレジスト
AGF、テンペレジストAGP、パラブライトSST、
パラブライトWGP、パラブライトSST−Iでめっき
した。ワイヤ−ボンディング性評価試験は直径25μm
の金線を用いて、荷重80g、温度180℃、超音波条
件700mW(ミリワット)、65mS(ミリ秒)にて
330℃で60秒の加熱処理後のワイヤ−ボンディング
を行ない、ピ−ルゲ−ジで引張強度を測定した。半田付
け条件はロジン系非活性型のαメタル社のR−100フ
ラックスを浸漬塗布して230±1℃の63%Sn−3
7%Pb半田浴に浸漬してゼロクロス時間を測定した。
表1には試験を行なった各実施例と比較例の構成が示し
てある。表2にはボンディング性評価試験の結果が示し
てあり、表3には半田濡れ性評価試験の結果が示してあ
る。評価のAは優れたもの、Bはやや良いもの、Cはや
や悪いもの、Dは悪いものを表示する。表2及び表3中
の熱処理は150℃で2時間後300℃で2分加熱、
熱処理は150℃で2時間後350℃で2分加熱、熱
処理は150℃で2時間後400℃で2分の加熱処理
後の試験結果である。
を0.001μm,0.005μm、0.05μm、
0.5μm、5μm、10μmと変化させ、かつ最上層
の厚みを0.001μm,0.005μm、0.5μ
m、5μm、10μmと変化させたリ−ドフレ−ムを製
作し、各々を前記当該実施例及び比較例と同一の条件で
試験したが、第二中間層0.001μmと,最上層0.
001μmのものを除き実施例と比較して性能の変化は
見られなかった。第二中間層の厚み及び最上層の厚みを
より大きくするとコスト高になるものである。また、こ
の発明の実施例1と比較例1を各々500℃で1分間加
熱処理したものをオ−ジェによる極表面層の分析を行な
った結果をそれぞれ図2及び図3に示す。図2から次の
結果が得られた。 元素名 エネルギ−(eV) 定量(%) Pd 330.0 41.29 Ag 351.0 50.17 O 512.0 8.54 図3から次の結果が得られた。 元素名 エネルギ−(eV) 定量(%) Pd 330.0 30.30 O 512.0 49.74 Ni 847.0 19.96 これらの結果よりこの発明によるものはNiの拡散が見
られず、またOの検出も非常に少ない。これに比べて比
較例は拡散によるNiの検出があり、またOの検出量も
非常に多い。
耐熱性があり、ワイヤ−ボンディング性、半田濡れ性が
優れており、かつ製造工程が単純で高価なAuめっきも
必要なく経済性と信頼性が大きいという効果を有してい
る。
る。
のオ−ジェ分析結果を示す図である。
分析結果を示す図である。
部の拡大断面図を図1に示すように、リ−ドフレ−ム素
材1上にNi又はNi合金の第一中間層2を有するリー
ドフレームであって、第一中間層2の上に形成されるA
gめっき層或はAg合金めっき層の第二中間層3と、更
に前記第二中間層の上に形成されるPd或はPd合金め
っき層の最上層4を備えている半導体装置用リ−ドフレ
−ムである。 (1)この発明のリードフレームは、リードフレーム素
材上全面もしくは必要部分に第一中間層、第二中間層、
最上層が順次形成される。各々のめっき層は、電解めっ
き方法、無電解めっき方法、及び蒸着法の何れによって
も良い。 (2)リードフレーム素材としては、常用されている純
CuやCu合金、及びFe、Fe合金が用いられる。 (3)第二中間層は、第一中間層のNiが熱処理によっ
て最上層に拡散することを抑制し、ワイヤーボンディン
グ性及び半田濡れ性が劣化しない為に設定された層であ
る。第二中間層のAgめっき又はAg合金めっきは0.
005μm〜10μmで,0.005μmより薄いとピ
ンホールが多く、Niの熱拡散バリヤー層としての機能
が発揮されない。Ag合金としては、Ag含有量が40
%以上が特に有効でその合金成分としてはAgーCo、
AgーFe、AgーPd、AgーAu、AgーPt等が
最適である。 (4)最上層のPdめっき又はPd合金めっきは0.0
05μm〜10μmで0.005μmより薄いとワイヤ
ーボンディング性が劣化する。Pd合金としては、Pd
含有量が60%以上のPdーAu、Pd−Ag、及びP
d含有量が95%以上のPdーBi、PdーPb、Pd
ーI、PdーBr、PdーSn、PdーFe等が最適で
ある。 (5)この発明のリ−ドフレ−ムは、めっき後そのまま
半導体用リ−ドフレ−ムとしても良いし、まためっき後
拡散の為に熱処理を行なって半導体用リードフレームと
しても良い。 ─────────────────────────────────────────────────────
を0.001μm,0.005μm、0.05μm、
0.5μm、5μm、10μmと変化させ、かつ最上層
の厚みを0.001μm.0.005μm、0.5μ
m、5μm、10μmと変化させたリードフレームを製
作し、各々を前記当該実施例及び比較例と同一の条件で
試験したが、第二中間層0.001μmと,最上層0.
001μmのものを除き実施例と比較して性能の変化は
見られなかった。第二中間層の厚み及び最上層の厚みを
より大きくするとコスト高になるものである。また、こ
の発明の実施例1と比較例1を各々500℃で1分間加
熱処理したものをオージェによる極表面層の分析を行な
った結果をそれぞれ図2及び図3に示す。図2から次の
表4に示す結果が得られた。
られず、また0の検出も非常に少ない。これに比べて比
鮫例は拡散によるNiの検出があり、また0の検出量も
非常に多い。
Claims (2)
- 【請求項1】 リードフレーム素材上にNi又はNi合
金の第一中間層を有するリードフレームにおいて、前記
第一中間層の上に形成されるAgめっき層或はAg合金
めっき層の第二中間層と、更に第二中間層の上に形成さ
れるPd或はPd合金めっき層の最上層とを包含するこ
とを特徴とする半導体装置用リードフレーム。 - 【請求項2】 前記第一中間層の厚みが0.01μm〜
10μm、前記第二中間層の厚みが0.005μm〜1
0μm、前記最上層のPd或はPd合金めっき層の厚み
が0.005μm〜10μmであることを特徴とする請
求項1記載の半導体装置用リードフレーム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8104594A JPH09275182A (ja) | 1996-04-02 | 1996-04-02 | 半導体装置用リ−ドフレ−ム |
US08/717,063 US5684329A (en) | 1996-04-02 | 1996-09-20 | Lead frame for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8104594A JPH09275182A (ja) | 1996-04-02 | 1996-04-02 | 半導体装置用リ−ドフレ−ム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09275182A true JPH09275182A (ja) | 1997-10-21 |
Family
ID=14384763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8104594A Pending JPH09275182A (ja) | 1996-04-02 | 1996-04-02 | 半導体装置用リ−ドフレ−ム |
Country Status (2)
Country | Link |
---|---|
US (1) | US5684329A (ja) |
JP (1) | JPH09275182A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100269237B1 (ko) * | 1997-12-29 | 2000-10-16 | 이중구 | 다중 도금층을 가진 반도체 리드프레임과 그 제조방법 |
KR100419981B1 (ko) * | 2001-04-04 | 2004-03-04 | 이규한 | 반도체 실장기판의 적층 구조 |
KR100422271B1 (ko) * | 2001-05-02 | 2004-03-10 | 이규한 | 마이크로 비지에이 방식 반도체 패키지의 빔 리드 |
KR20090109289A (ko) * | 2008-04-15 | 2009-10-20 | 이규한 | 씨에스피용 반도체 실장기판 |
JP2011146741A (ja) * | 2008-12-26 | 2011-07-28 | Furukawa Electric Co Ltd:The | 光半導体装置用リードフレーム、その製造方法および光半導体装置 |
JP5334416B2 (ja) * | 2005-09-22 | 2013-11-06 | 株式会社エンプラス | 電気接触子及び電気部品用ソケット |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0183645B1 (ko) * | 1996-03-26 | 1999-03-20 | 이대원 | 다층 구조의 도금층을 구비한 반도체 리드 프레임 |
KR970067816A (ko) * | 1996-03-26 | 1997-10-13 | 이대원 | 집적회로용 리드프레임 및 그 제조방법 |
JP3259894B2 (ja) * | 1996-04-30 | 2002-02-25 | ソニー株式会社 | リードフレーム、その製造方法及びそのリードフレームを用いた半導体装置 |
TW401634B (en) * | 1997-04-09 | 2000-08-11 | Sitron Prec Co Ltd | Lead frame and its manufacture method |
US5994767A (en) * | 1997-04-09 | 1999-11-30 | Sitron Precision Co., Ltd. | Leadframe for integrated circuit package and method of manufacturing the same |
TW448204B (en) * | 1997-04-09 | 2001-08-01 | Jeng Wu Shuen | A method for catalytic depolymerization of polyethylene terephthalate |
US6255723B1 (en) * | 1997-10-27 | 2001-07-03 | Tessera, Inc. | Layered lead structures |
KR100291946B1 (ko) * | 1998-09-28 | 2001-11-15 | 김 무 | 용접성이양호한반도체장치제조용리드프레임 |
US6469386B1 (en) * | 1999-10-01 | 2002-10-22 | Samsung Aerospace Industries, Ltd. | Lead frame and method for plating the same |
KR100379128B1 (ko) | 2000-08-23 | 2003-04-08 | 주식회사 아큐텍반도체기술 | 삼원합금을 이용한 환경친화적 반도체 장치 제조용 기질 |
JP3417395B2 (ja) * | 2000-09-21 | 2003-06-16 | 松下電器産業株式会社 | 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置 |
KR100371567B1 (ko) * | 2000-12-08 | 2003-02-07 | 삼성테크윈 주식회사 | Ag 선도금을 이용한 반도체 패키지용 리드프레임 |
KR101038491B1 (ko) * | 2004-04-16 | 2011-06-01 | 삼성테크윈 주식회사 | 리드프레임 및 그 제조 방법 |
JP3998703B2 (ja) * | 2004-05-27 | 2007-10-31 | 新光電気工業株式会社 | 半導体装置用リードフレーム |
US7507605B2 (en) * | 2004-12-30 | 2009-03-24 | Texas Instruments Incorporated | Low cost lead-free preplated leadframe having improved adhesion and solderability |
TWI359714B (en) * | 2008-11-25 | 2012-03-11 | Univ Yuan Ze | Method for inhibiting the formation of palladium-n |
TW201029059A (en) * | 2009-01-22 | 2010-08-01 | Univ Nat Central | Tin/silver bonding structure and its method |
US20180053714A1 (en) * | 2016-08-18 | 2018-02-22 | Rohm And Haas Electronic Materials Llc | Multi-layer electrical contact element |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07326701A (ja) * | 1994-05-31 | 1995-12-12 | Kobe Steel Ltd | 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4929516A (en) * | 1985-03-14 | 1990-05-29 | Olin Corporation | Semiconductor die attach system |
US4996116A (en) * | 1989-12-21 | 1991-02-26 | General Electric Company | Enhanced direct bond structure |
US5463247A (en) * | 1992-06-11 | 1995-10-31 | Mitsubishi Shindoh Co., Ltd. | Lead frame material formed of copper alloy for resin sealed type semiconductor devices |
JPH0714962A (ja) * | 1993-04-28 | 1995-01-17 | Mitsubishi Shindoh Co Ltd | リードフレーム材およびリードフレーム |
-
1996
- 1996-04-02 JP JP8104594A patent/JPH09275182A/ja active Pending
- 1996-09-20 US US08/717,063 patent/US5684329A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07326701A (ja) * | 1994-05-31 | 1995-12-12 | Kobe Steel Ltd | 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100269237B1 (ko) * | 1997-12-29 | 2000-10-16 | 이중구 | 다중 도금층을 가진 반도체 리드프레임과 그 제조방법 |
KR100419981B1 (ko) * | 2001-04-04 | 2004-03-04 | 이규한 | 반도체 실장기판의 적층 구조 |
KR100422271B1 (ko) * | 2001-05-02 | 2004-03-10 | 이규한 | 마이크로 비지에이 방식 반도체 패키지의 빔 리드 |
JP5334416B2 (ja) * | 2005-09-22 | 2013-11-06 | 株式会社エンプラス | 電気接触子及び電気部品用ソケット |
USRE45924E1 (en) | 2005-09-22 | 2016-03-15 | Enplas Corporation | Electric contact and socket for electrical part |
KR20090109289A (ko) * | 2008-04-15 | 2009-10-20 | 이규한 | 씨에스피용 반도체 실장기판 |
JP2011146741A (ja) * | 2008-12-26 | 2011-07-28 | Furukawa Electric Co Ltd:The | 光半導体装置用リードフレーム、その製造方法および光半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US5684329A (en) | 1997-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09275182A (ja) | 半導体装置用リ−ドフレ−ム | |
US5675177A (en) | Ultra-thin noble metal coatings for electronic packaging | |
US6518508B2 (en) | Ag-pre-plated lead frame for semiconductor package | |
US5436082A (en) | Protective coating combination for lead frames | |
US5801436A (en) | Lead frame for semiconductor device and process for producing the same | |
JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
JP2576830B2 (ja) | リードフレーム | |
JPH04115558A (ja) | 半導体装置用リードフレーム | |
US5958607A (en) | Lead frame for semiconductor device | |
US6653738B2 (en) | Semiconductor device | |
JPH04337657A (ja) | 半導体装置用リードフレーム | |
JP2005019922A (ja) | 半導体パッケージ用リードフレーム | |
JP2925815B2 (ja) | 半導体チップ実装用リードフレームとその製造方法 | |
US7268021B2 (en) | Lead frame and method of manufacturing the same | |
JPH11111909A (ja) | 半導体装置用リードフレーム | |
JP2781017B2 (ja) | セラミックパッケージ | |
JPS584955A (ja) | 金めつきされた電子部品パツケ−ジ | |
JP2858197B2 (ja) | 半導体装置用リードフレーム | |
JPS5916353A (ja) | リ−ドフレ−ム | |
KR0183652B1 (ko) | 반도체 리드프레임 | |
KR100189819B1 (ko) | 팔라듐이 도금된 반도체 리드프레임 | |
JPH09293817A (ja) | 電子部品 | |
JPH11186483A (ja) | 半導体装置用リードフレーム | |
JPH1065083A (ja) | 半導体装置用リードフレーム | |
KR100225778B1 (ko) | 리드 프레임을 이용한 반도체 팩키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term |