JP2858197B2 - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JP2858197B2 JP2858197B2 JP11407493A JP11407493A JP2858197B2 JP 2858197 B2 JP2858197 B2 JP 2858197B2 JP 11407493 A JP11407493 A JP 11407493A JP 11407493 A JP11407493 A JP 11407493A JP 2858197 B2 JP2858197 B2 JP 2858197B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- semiconductor device
- lead
- lead frame
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に用いられ
るリードフレームに係り、更に詳細には、該リードフレ
ームの表面に金及び銀の極薄部分めっきを施した半導体
装置用リードフレームに関する。
るリードフレームに係り、更に詳細には、該リードフレ
ームの表面に金及び銀の極薄部分めっきを施した半導体
装置用リードフレームに関する。
【０００２】
【従来の技術】従来、半導体装置用リードフレームはＣ
ｕ系合金又はＦｅ系合金などの金属材料から不要部分を
除去し、半導体素子搭載部と半導体素子のパッドと接続
する端子部を有する内部リードと該内部リードに連接
し、外部の基板端子に接続する端子部を有する外部リー
ドなどのパターンを備えて構成されており、その表面に
Ｃｕ（銅）、Ｐｄ（パラジウム）、Ｎｉ（ニッケル）な
どの下地層を全面に設け、内部リードのワイヤ接続領域
に１．０から２．０μｍの金又は銀めっき層を形成し、
樹脂封止部から露出した外部リードに半田層を設けたも
のが一般的である。近年、経済性の観点から高価な金、
銀の使用量を削減するために、Ｐｄめっき層や前記金、
銀めっき層の厚さを薄くすることが試みられている。上
記従来技術として、特開昭５９−１６８６５９号公報に
は、内部リード及び外部リードの最上層に、Ｐｄ又はＰ
ｄ合金のめっき層を設けた半導体装置用リードフレーム
が開示されている。ところが、前記Ｐｄ又はＰｄ合金の
めっき層が半導体装置の組立工程中の加熱処理によって
酸化し、半田濡れ性が低下する問題があり、このような
問題を解決するために、前記Ｐｄ又はＰｄ合金のめっき
層上に金又は銀の薄層を設けた半導体装置用リードフレ
ームが特開平４−１１５５５８号公報に開示されてい
る。
ｕ系合金又はＦｅ系合金などの金属材料から不要部分を
除去し、半導体素子搭載部と半導体素子のパッドと接続
する端子部を有する内部リードと該内部リードに連接
し、外部の基板端子に接続する端子部を有する外部リー
ドなどのパターンを備えて構成されており、その表面に
Ｃｕ（銅）、Ｐｄ（パラジウム）、Ｎｉ（ニッケル）な
どの下地層を全面に設け、内部リードのワイヤ接続領域
に１．０から２．０μｍの金又は銀めっき層を形成し、
樹脂封止部から露出した外部リードに半田層を設けたも
のが一般的である。近年、経済性の観点から高価な金、
銀の使用量を削減するために、Ｐｄめっき層や前記金、
銀めっき層の厚さを薄くすることが試みられている。上
記従来技術として、特開昭５９−１６８６５９号公報に
は、内部リード及び外部リードの最上層に、Ｐｄ又はＰ
ｄ合金のめっき層を設けた半導体装置用リードフレーム
が開示されている。ところが、前記Ｐｄ又はＰｄ合金の
めっき層が半導体装置の組立工程中の加熱処理によって
酸化し、半田濡れ性が低下する問題があり、このような
問題を解決するために、前記Ｐｄ又はＰｄ合金のめっき
層上に金又は銀の薄層を設けた半導体装置用リードフレ
ームが特開平４−１１５５５８号公報に開示されてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、必要以
上に金、銀めっき層を薄くすると半導体装置の組立工程
における酸化雰囲気での加熱により、該酸化雰囲気中の
酸素が表面のめっき層を透過して、ＮｉやＰｄ等の下地
層の表面を酸化させる現象が生じ、この結果として前記
金、銀めっき層と前記下地層との密着性が低下し、前記
金、銀めっき層の剥離やブリスターなどが生じる問題が
あった。更に、外部リードに半田層を形成する工程を必
要とする等の問題があった。本発明はかかる事情に鑑み
てなされたもので、ワイヤ及び外部配線基板の端子との
接合性を損なうことなく、金、銀めっきの薄層化と半田
層を形成する工程の削減とを図り、品質及び長期信頼性
を低下させることのない安価な半導体装置用リードフレ
ームを提供することを目的とする。
上に金、銀めっき層を薄くすると半導体装置の組立工程
における酸化雰囲気での加熱により、該酸化雰囲気中の
酸素が表面のめっき層を透過して、ＮｉやＰｄ等の下地
層の表面を酸化させる現象が生じ、この結果として前記
金、銀めっき層と前記下地層との密着性が低下し、前記
金、銀めっき層の剥離やブリスターなどが生じる問題が
あった。更に、外部リードに半田層を形成する工程を必
要とする等の問題があった。本発明はかかる事情に鑑み
てなされたもので、ワイヤ及び外部配線基板の端子との
接合性を損なうことなく、金、銀めっきの薄層化と半田
層を形成する工程の削減とを図り、品質及び長期信頼性
を低下させることのない安価な半導体装置用リードフレ
ームを提供することを目的とする。
【０００４】
【課題を解決するための手段】前記目的に沿う請求項１
記載の半導体装置用リードフレームは、半導体素子搭載
部と、該半導体素子搭載部に搭載された半導体素子のパ
ッドに金属細線で接続される端子部領域を備えた内部リ
ードと、外部配線基板の端子に接続される端子部領域を
備えた外部リードとを有する半導体装置用リードフレー
ムにおいて、前記半導体素子搭載部、前記内部リード及
び前記外部リードを含むリードフレーム基材の全面にＮ
ｉの下地めっき層を形成し、前記内部リードの端子部領
域に、Ｓｎ、Ｃｏ、Ｐ、Ｂの少なくとも一種を含むＮｉ
合金めっき層を介して、厚みが０．３μｍ以下のＡｕ又
は厚みが１．０μｍ以下のＡｇからなる第１の薄めっき
層を形成し、前記外部リードの端子部領域に、Ｓｎ、Ｃ
ｏ、Ｐ、Ｂの少なくとも一種を含むＮｉ合金めっき層を
介して、厚みが０．１μｍ以下のＡｇ又はＡｕからなる
第２の薄めっき層を設けている。
記載の半導体装置用リードフレームは、半導体素子搭載
部と、該半導体素子搭載部に搭載された半導体素子のパ
ッドに金属細線で接続される端子部領域を備えた内部リ
ードと、外部配線基板の端子に接続される端子部領域を
備えた外部リードとを有する半導体装置用リードフレー
ムにおいて、前記半導体素子搭載部、前記内部リード及
び前記外部リードを含むリードフレーム基材の全面にＮ
ｉの下地めっき層を形成し、前記内部リードの端子部領
域に、Ｓｎ、Ｃｏ、Ｐ、Ｂの少なくとも一種を含むＮｉ
合金めっき層を介して、厚みが０．３μｍ以下のＡｕ又
は厚みが１．０μｍ以下のＡｇからなる第１の薄めっき
層を形成し、前記外部リードの端子部領域に、Ｓｎ、Ｃ
ｏ、Ｐ、Ｂの少なくとも一種を含むＮｉ合金めっき層を
介して、厚みが０．１μｍ以下のＡｇ又はＡｕからなる
第２の薄めっき層を設けている。
【０００５】
【作用】請求項１記載の半導体装置用リードフレームに
おいては、該リードフレーム基材の全表面にＮｉの下地
めっき層を設けているので、基材のＣｕ、Ｆｅ等の含有
金属の熱拡散を防ぎ、耐蝕性を向上させる。更に、内部
リード及び外部リードの端子部領域には、前記Ｎｉの下
地めっき層の上のＮｉ−Ｃｏ、Ｎｉ−Ｓｎ等のＮｉ合金
の中間めっき層を設けているので、半導体装置組立工程
等の酸化雰囲気の加熱により、合金成分であるＳｎ、Ｃ
ｏ等が上層、下層のめっき層に熱拡散し、金、銀の特性
を低下させることなく、酸素の透過を抑制し、下地めっ
き層の酸化を防止する。そして、それぞれの端子部領域
の最上層に金及び銀の部分めっき層を設けているので、
耐熱性が向上し、ワイヤボンディング性と外部端子への
接合性が著しく改善されると共に、外部リード表面に半
田層を形成する工程を削減することができる。
おいては、該リードフレーム基材の全表面にＮｉの下地
めっき層を設けているので、基材のＣｕ、Ｆｅ等の含有
金属の熱拡散を防ぎ、耐蝕性を向上させる。更に、内部
リード及び外部リードの端子部領域には、前記Ｎｉの下
地めっき層の上のＮｉ−Ｃｏ、Ｎｉ−Ｓｎ等のＮｉ合金
の中間めっき層を設けているので、半導体装置組立工程
等の酸化雰囲気の加熱により、合金成分であるＳｎ、Ｃ
ｏ等が上層、下層のめっき層に熱拡散し、金、銀の特性
を低下させることなく、酸素の透過を抑制し、下地めっ
き層の酸化を防止する。そして、それぞれの端子部領域
の最上層に金及び銀の部分めっき層を設けているので、
耐熱性が向上し、ワイヤボンディング性と外部端子への
接合性が著しく改善されると共に、外部リード表面に半
田層を形成する工程を削減することができる。
【０００６】
【実施例】本発明の好適な実施例を添付した図面を参照
して説明する。図１は本発明の一実施例に係る半導体装
置用リードフレームの概要を示す平面図、図２は同断面
図、図３は本発明の他の実施例に係る半導体装置用リー
ドフレームの断面図、図４は前記半導体装置用リードフ
レームを用いた半導体装置の概要を示す一部断面図であ
る。図面中、１０は基材（リードフレーム基材）、１１
は半導体装置用リードフレーム、１２は半導体素子搭載
部、１３は内部リードであり、１４はワイヤ接続用の端
子部、１５は外部リード、１６は外部配線基板接続用の
端子部である、１７はＮｉめっき層、１８はＮｉ合金め
っき層、１９は金めっき層、２０は銀めっき層である。
ここで、２１は半導体素子、２２は接続ワイヤ、２３は
樹脂封止部、２４は外部配線基板である。
して説明する。図１は本発明の一実施例に係る半導体装
置用リードフレームの概要を示す平面図、図２は同断面
図、図３は本発明の他の実施例に係る半導体装置用リー
ドフレームの断面図、図４は前記半導体装置用リードフ
レームを用いた半導体装置の概要を示す一部断面図であ
る。図面中、１０は基材（リードフレーム基材）、１１
は半導体装置用リードフレーム、１２は半導体素子搭載
部、１３は内部リードであり、１４はワイヤ接続用の端
子部、１５は外部リード、１６は外部配線基板接続用の
端子部である、１７はＮｉめっき層、１８はＮｉ合金め
っき層、１９は金めっき層、２０は銀めっき層である。
ここで、２１は半導体素子、２２は接続ワイヤ、２３は
樹脂封止部、２４は外部配線基板である。
【０００７】図１に示すように、本発明の一実施例に係
る半導体装置用リードフレーム１１は、銅系合金からな
る基材１０から不要部分を除去する成形加工を行って製
造されたもので、半導体素子２１（図４参照）を搭載固
定する半導体素子搭載部１２と、前記半導体素子２１の
接続端子部（パッド）と接続ワイヤ（金属細線）２２
（図４参照）を介して接続される端子部１４を有する内
部リード１３と、内部リード１３に対応し、外部配線基
板２４（図４参照）の端子に接続される端子部１６を有
する外部リード１５とを備えている。ここで、前記内部
リード１３の端子部１４の先端及び前記外部リード１５
の端子部１６の先端を連結するバインダー片を残した形
状に形状加工し、めっき層を形成した後、前記バインダ
ー片を除去するようにしたものであってもよく、これに
よって前記リード間の寸法のバラツキが無くなり、めっ
きの位置ずれを防ぐことができる。
る半導体装置用リードフレーム１１は、銅系合金からな
る基材１０から不要部分を除去する成形加工を行って製
造されたもので、半導体素子２１（図４参照）を搭載固
定する半導体素子搭載部１２と、前記半導体素子２１の
接続端子部（パッド）と接続ワイヤ（金属細線）２２
（図４参照）を介して接続される端子部１４を有する内
部リード１３と、内部リード１３に対応し、外部配線基
板２４（図４参照）の端子に接続される端子部１６を有
する外部リード１５とを備えている。ここで、前記内部
リード１３の端子部１４の先端及び前記外部リード１５
の端子部１６の先端を連結するバインダー片を残した形
状に形状加工し、めっき層を形成した後、前記バインダ
ー片を除去するようにしたものであってもよく、これに
よって前記リード間の寸法のバラツキが無くなり、めっ
きの位置ずれを防ぐことができる。
【０００８】図２に示すように、前記所要の形状加工を
行って形成した半導体装置用リードフレーム１１の基材
１０の表面上に電気めっき法、無電解めっき法の慣用技
術を用いてＮｉめっき層１７からなる全面下地めっき層
を設け、更に、前記Ｎｉめっき層１７上に少なくとも金
めっき層１９及び銀めっき層２０の領域にＮｉ−Ｃｏ合
金めっき層１８を施し、前記基材１０上に部分的又は全
面に２層の下地めっき層を形成したものである。これに
よって、後の加熱処理の工程の酸化雰囲気中で前記基材
１０のＣｕ、Ｆｅ等が熱拡散することを防止し、耐蝕性
を向上させると共に酸素の透過を抑制し、最上めっき層
の剥離を防ぐことができると共に、金、銀めっき層１
９、２０の薄層化が可能となる。ここで、該２層の下地
めっき層の和が０．５〜２．０μｍ、好適の厚みとして
は１．０μｍとなるようにそれぞれのめっきが施され
る。
行って形成した半導体装置用リードフレーム１１の基材
１０の表面上に電気めっき法、無電解めっき法の慣用技
術を用いてＮｉめっき層１７からなる全面下地めっき層
を設け、更に、前記Ｎｉめっき層１７上に少なくとも金
めっき層１９及び銀めっき層２０の領域にＮｉ−Ｃｏ合
金めっき層１８を施し、前記基材１０上に部分的又は全
面に２層の下地めっき層を形成したものである。これに
よって、後の加熱処理の工程の酸化雰囲気中で前記基材
１０のＣｕ、Ｆｅ等が熱拡散することを防止し、耐蝕性
を向上させると共に酸素の透過を抑制し、最上めっき層
の剥離を防ぐことができると共に、金、銀めっき層１
９、２０の薄層化が可能となる。ここで、該２層の下地
めっき層の和が０．５〜２．０μｍ、好適の厚みとして
は１．０μｍとなるようにそれぞれのめっきが施され
る。
【０００９】次に、前記Ｎｉめっき層１７とＮｉ−Ｃｏ
合金めっき層１８で形成された下地めっき層の表面に部
分めっき法の慣用技術を用いて、前記内部リード１３の
端子部１４の領域に厚み１．０μｍの銀めっき層２０
（第１の薄めっき層）を形成した後、同一ラインめっき
で前記外部リード１５の端子部１６の領域の表面に厚み
０．１μｍの金めっき層１９（第２の薄めっき層）を形
成したものである。これによって、従来技術のＮｉめっ
きやＰｄめっき層に比べ耐熱性が向上し、接続ワイヤ２
２（図４参照）のワイヤボンディング性及び端子部１６
の外部配線基板２４（図４参照）への接合性が著しく向
上する。
合金めっき層１８で形成された下地めっき層の表面に部
分めっき法の慣用技術を用いて、前記内部リード１３の
端子部１４の領域に厚み１．０μｍの銀めっき層２０
（第１の薄めっき層）を形成した後、同一ラインめっき
で前記外部リード１５の端子部１６の領域の表面に厚み
０．１μｍの金めっき層１９（第２の薄めっき層）を形
成したものである。これによって、従来技術のＮｉめっ
きやＰｄめっき層に比べ耐熱性が向上し、接続ワイヤ２
２（図４参照）のワイヤボンディング性及び端子部１６
の外部配線基板２４（図４参照）への接合性が著しく向
上する。
【００１０】また、図３の本発明の他の実施例に示すよ
うに、前記内部リード１３の端子部１４の領域に厚み
０．２μｍの金めっき層１９（第１の薄めっき層）を形
成した後、同一めっきライン内で、前記外部リード１５
の端子部１６の領域の表面に厚み０．１μｍの銀めっき
層（第２の薄めっき層）２０を形成したものであっても
同様の効果を得ることができた。
うに、前記内部リード１３の端子部１４の領域に厚み
０．２μｍの金めっき層１９（第１の薄めっき層）を形
成した後、同一めっきライン内で、前記外部リード１５
の端子部１６の領域の表面に厚み０．１μｍの銀めっき
層（第２の薄めっき層）２０を形成したものであっても
同様の効果を得ることができた。
【００１１】
【発明の効果】請求項１記載の半導体装置用リードフレ
ームにおいては、基材のＣｕ、Ｆｅ等の熱拡散を防止す
るＮｉの下地めっき層を該リードフレーム基材の表面に
設けているので、金、銀めっき層の汚染を防ぎ、金、銀
の純粋性を保持することができる。更に、内部リード及
び外部リードの端子部領域の前記Ｎｉの下地めっき層の
上にＮｉ−Ｃｏ、Ｎｉ−Ｓｎ等のＮｉ合金の中間めっき
層を設けているので、下地めっき層の酸化が防止され、
金、銀めっき層の剥離が無くなる。更に、各端子部領域
の最上層に金又は銀の部分めっきを設けているので、耐
熱性が向上し、ワイヤボンディング性や外部接続端子へ
の接続性が著しく改善されるので、半導体装置の信頼性
が向上する。また、本発明の半導体装置用リードフレー
ムは上記のような構成、作用を有するので、金、銀の特
性を低下させることなく薄層化し、金、銀の使用量を削
減することができる。また、半田層を削除できるので生
産性が著しく向上し、安価で信頼性の高いリードフレー
ムを提供することができる。
ームにおいては、基材のＣｕ、Ｆｅ等の熱拡散を防止す
るＮｉの下地めっき層を該リードフレーム基材の表面に
設けているので、金、銀めっき層の汚染を防ぎ、金、銀
の純粋性を保持することができる。更に、内部リード及
び外部リードの端子部領域の前記Ｎｉの下地めっき層の
上にＮｉ−Ｃｏ、Ｎｉ−Ｓｎ等のＮｉ合金の中間めっき
層を設けているので、下地めっき層の酸化が防止され、
金、銀めっき層の剥離が無くなる。更に、各端子部領域
の最上層に金又は銀の部分めっきを設けているので、耐
熱性が向上し、ワイヤボンディング性や外部接続端子へ
の接続性が著しく改善されるので、半導体装置の信頼性
が向上する。また、本発明の半導体装置用リードフレー
ムは上記のような構成、作用を有するので、金、銀の特
性を低下させることなく薄層化し、金、銀の使用量を削
減することができる。また、半田層を削除できるので生
産性が著しく向上し、安価で信頼性の高いリードフレー
ムを提供することができる。
【図１】本発明の一実施例に係る半導体装置用リードフ
レームの概要を示す平面図である。
レームの概要を示す平面図である。
【図２】同断面図である。
【図３】本発明の他の実施例に係る半導体装置用リード
フレームの断面図である。
フレームの断面図である。
【図４】前記半導体装置用リードフレームを用いた半導
体装置の概要を示す一部断面図である。
体装置の概要を示す一部断面図である。
１０ 基材 １１ 半導体
装置用リードフレーム １２ 半導体素子搭載部 １３ 内部リ
ード １４ ワイヤ接続用の端子部 １５ 外部リ
ード １６ 外部配線基板接続用の端子部 １７ Ｎｉめ
っき層 １８ Ｎｉ合金のめっき層 １９ 金めっ
き層 ２０ 銀めっき層 ２１ 半導体
素子 ２２ 接続ワイヤ ２３ 樹脂封
止部 ２４ 外部配線基板
装置用リードフレーム １２ 半導体素子搭載部 １３ 内部リ
ード １４ ワイヤ接続用の端子部 １５ 外部リ
ード １６ 外部配線基板接続用の端子部 １７ Ｎｉめ
っき層 １８ Ｎｉ合金のめっき層 １９ 金めっ
き層 ２０ 銀めっき層 ２１ 半導体
素子 ２２ 接続ワイヤ ２３ 樹脂封
止部 ２４ 外部配線基板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−152661（ＪＰ，Ａ) 特開 昭63−187654（ＪＰ，Ａ) 特開 昭51−41961（ＪＰ，Ａ) 特開 昭63−168043（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50
Claims (1)
- 【請求項１】 半導体素子搭載部と、該半導体素子搭載
部に搭載された半導体素子のパッドに金属細線で接続さ
れる端子部領域を備えた内部リードと、外部配線基板の
端子に接続される端子部領域を備えた外部リードとを有
する半導体装置用リードフレームにおいて、 前記半導体素子搭載部、前記内部リード及び前記外部リ
ードを含むリードフレーム基材の全面にＮｉの下地めっ
き層を形成し、 前記内部リードの端子部領域に、Ｓｎ、Ｃｏ、Ｐ、Ｂの
少なくとも一種を含むＮｉ合金めっき層を介して、厚み
が０．３μｍ以下のＡｕ又は厚みが１．０μｍ以下のＡ
ｇからなる第１の薄めっき層を形成し、 前記外部リードの端子部領域に、Ｓｎ、Ｃｏ、Ｐ、Ｂの
少なくとも一種を含むＮｉ合金めっき層を介して、厚み
が０．１μｍ以下のＡｇ又はＡｕからなる第２の薄めっ
き層を設けたことを特徴とする半導体装置用リードフレ
ーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11407493A JP2858197B2 (ja) | 1993-04-16 | 1993-04-16 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11407493A JP2858197B2 (ja) | 1993-04-16 | 1993-04-16 | 半導体装置用リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06302740A JPH06302740A (ja) | 1994-10-28 |
| JP2858197B2 true JP2858197B2 (ja) | 1999-02-17 |
Family
ID=14628399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11407493A Expired - Fee Related JP2858197B2 (ja) | 1993-04-16 | 1993-04-16 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2858197B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100548011B1 (ko) * | 1998-06-10 | 2006-03-23 | 삼성테크윈 주식회사 | 반도체 리드 프레임 |
| KR100422271B1 (ko) * | 2001-05-02 | 2004-03-10 | 이규한 | 마이크로 비지에이 방식 반도체 패키지의 빔 리드 |
| JP6752639B2 (ja) | 2016-05-02 | 2020-09-09 | ローム株式会社 | 半導体装置の製造方法 |
| US10388616B2 (en) | 2016-05-02 | 2019-08-20 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP7231720B2 (ja) * | 2019-04-22 | 2023-03-01 | Ｎｇｋエレクトロデバイス株式会社 | パッケージおよびパッケージ用の金属枠体 |
-
1993
- 1993-04-16 JP JP11407493A patent/JP2858197B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06302740A (ja) | 1994-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| US6713852B2 (en) | Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin | |
| US7148085B2 (en) | Gold spot plated leadframes for semiconductor devices and method of fabrication | |
| US6583500B1 (en) | Thin tin preplated semiconductor leadframes | |
| US7788800B2 (en) | Method for fabricating a leadframe | |
| US5801436A (en) | Lead frame for semiconductor device and process for producing the same | |
| JP2009526381A (ja) | 半導体ｑｆｎ／ｓｏｎデバイス用のアルミニウム・リードフレーム | |
| JPH09275182A (ja) | 半導体装置用リ−ドフレ−ム | |
| US6706561B2 (en) | Method for fabricating preplated nickel/palladium and tin leadframes | |
| JP3550875B2 (ja) | リードフレームとこれを用いた半導体装置 | |
| US6545344B2 (en) | Semiconductor leadframes plated with lead-free solder and minimum palladium | |
| KR100702956B1 (ko) | 반도체 팩키지용 리드프레임 및 그 제조 방법 | |
| JP2858197B2 (ja) | 半導体装置用リードフレーム | |
| JPH1074879A (ja) | 半導体装置用リードフレーム | |
| JPH05117898A (ja) | 半導体チツプ実装用リードフレームとその製造方法 | |
| JPH11111909A (ja) | 半導体装置用リードフレーム | |
| JPH0590465A (ja) | 半導体装置 | |
| JP4012527B2 (ja) | 電子部品の製造方法 | |
| KR100450091B1 (ko) | 반도체 장치용 다층 도금 리드 프레임 | |
| KR100225778B1 (ko) | 리드 프레임을 이용한 반도체 팩키지 | |
| JPH11186483A (ja) | 半導体装置用リードフレーム | |
| KR20070015164A (ko) | 반도체 부품의 외장 팔라듐 도금 구조 및 반도체 장치의제조 방법 | |
| JPH06260577A (ja) | 配線電極の被膜構造 | |
| JPH10261749A (ja) | 半導体装置 | |
| JPH03280456A (ja) | 半導体装置に用いるリードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101204 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101204 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111204 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111204 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |