JPH06302740A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH06302740A JPH06302740A JP11407493A JP11407493A JPH06302740A JP H06302740 A JPH06302740 A JP H06302740A JP 11407493 A JP11407493 A JP 11407493A JP 11407493 A JP11407493 A JP 11407493A JP H06302740 A JPH06302740 A JP H06302740A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating layer
- gold
- lead frame
- silver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Other Surface Treatments For Metallic Materials (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
損なうことなく金、銀めっきの薄層化と半田層を形成す
る工程の削除を図り、品質及び長期信頼性を低下させる
ことなく安価な半導体装置用リードフレームを提供する
ことにある。 【構成】 半導体素子搭載部と、半導体素子のパッドと
金属細線で接続される端子部を備えた内部リードと、外
部配線基板の端子に接続される端子部を備えた外部リー
ドとを有し、所要領域に金属めっき層を設けた半導体装
置用リードフレームにおいて、前記金属めっき層が前記
内部リードの端子部領域に下地めっき層を介して厚み
0.3ミクロン以下の金めっき層又は厚み1.0ミクロ
ン以下の銀めっき層と、少なくとも前記外部リードの端
子部領域の表面に下地めっき層を介して厚み0.1ミク
ロン以下の銀めっき(Ag)層又は金めっき(Au)層
とを順次積層して構成されている。
Description
るリードフレームに係る、詳細には、該リードフレーム
の表面に金及び銀の極薄部分めっきを施した半導体装置
用リードフレームに関する。
Cu系合金又はFe系合金などの金属材料から不要部分
を除去し、半導体素子搭載部と半導体素子のパッドと接
続する端子部を有する内部リードと該内部リードに連接
し、外部の基板端子に接続する端子部を有する外部リー
ドなどのパターンを備えて構成されており、その表面に
銅、パラジウム、ニッケルなどの下地層を全面に設け、
内部リードのワイヤ接続領域に1.0から2.0ミクロ
ンの金又は銀のめっき層を形成し、樹脂封止部から露出
した外部リードに半田層を設けたものが一般的である。
近年、経済性の観点から高価な金、銀の使用量を削減す
るために、Pdめっき層や前記金、銀めっき層の厚さを
薄くすることが試みられている。上記従来技術として、
特開昭59−168659号には、内部リード部及び外
部リード部の最上層にPd又はPd合金のめっき層を設
けた半導体装置用リードフレームが開示されている。し
かしながら、前記Pd又はPd合金のめっき層が半導体
装置の組立工程中の加熱処理によって酸化し、半田濡れ
性が低下する問題があり、この問題を解消するために前
記Pd又はPd合金のめっき層上に金又は銀の薄層を設
けた半導体装置用リードフレームが特開平4−1155
58号に開示されている。
上に金、銀めっき層を薄くすると半導体組立工程におけ
る酸化雰囲気中での加熱により、該酸化雰囲気中の酸素
が表面のめっき層を透過して、ニッケルやPd等の下地
層の表面を酸化させる現象が生じ、この結果として前記
金、銀めっき層と前記下地層との密着性が低下し、前記
金、銀めっき層の剥離やブリスターなどが生じる問題が
あった。さらに、外部リードに半田層を形成する工程を
必要とするなどの問題があった。
路基板の端子との接合性を損なうことなく金、銀めっき
の薄層化と半田層を形成する工程の削除を図り、品質及
び長期信頼性を低下させることなく安価な半導体装置用
リードフレームを提供することにある。
記載の半導体装置用リードフレームは、半導体素子搭載
部と、半導体素子のパッドと金属細線で接続される端子
部を備えた内部リードと、外部配線基板の端子に接続さ
れる端子部を備えた外部リードとを有し、所要部分の領
域に金属めっき層を設けた半導体装置用リードフレーム
において、前記金属めっき層が前記内部リードの端子部
領域に下地めっき層を介して厚み0.3ミクロン以下の
金めっき層又は厚み1.0ミクロン以下の銀めっき層
と、少なくとも前記外部リードの端子部領域の表面に下
地めっき層を介して厚み0.1ミクロン以下の銀めっき
(Ag)層又は金めっき(Au)層とを順次積層して構
成されている。請求項2記載の半導体装置用リードフレ
ームは、請求項1記載の半導体装置用リードフレームに
おいて、前記下地めっき層は、前記リードフレームの表
面上にニッケル(Ni)の全面めっき層と、該Niめっ
き層上にSn、Co、P、Bの内、少なくともその1種
を含むNi合金を部分又は全面に設けた中間めっき層と
で構成されており、前記下地めっき層の厚みの和が2.
0ミクロン以下となるように構成している。
ムにおいては、該リードフレームの表面にNiめっき層
を設けているので、基材のCu、Fe等の含有金属の熱
拡散を防ぎ耐食性を向上させる。
o、Ni−Sn等のNi合金の中間層を設けているの
で、半導体装置組立工程など酸化雰囲気の加熱により、
合金成分であるSn、Coなどが上層及び下層のめっき
層に熱拡散し、金、銀の特性を低下させることなく酸素
の透過を抑制し、下地めっき層の酸化を防止する。
設けているので、耐熱性が向上し、ワイヤボンディング
性の外部端子への接合性が著しく改善されると共に外部
リード表面に半田層を形成する工程を削除することがで
きる。
して説明する。図1は本発明のリードフレームの概要を
示す平面図、図2は本発明の一実施例の概要を示す断面
図、図3は本発明の他の実施例の概要を示す断面図、図
4は本発明のリードフレームを用いた半導体装置の概要
を示す断面図である。図面中、10は基材、11はリー
ドフレーム、12は半導体素子搭載部、13は内部リー
ドであり、14は接続端子部、15は外部リード、16
は接続端子部であり、17はニッケルめっき層、18は
ニッケル合金めっき層、19は金めっき層、20は銀め
っき層である。ここで、21は半導体素子、22は接続
ワイヤ、23は封止樹脂部、24は外部回路基材であ
る。
る半導体装置用リードフレーム11は、基材の一例であ
る銅系合金からなる基材10から不要部分を除去して半
導体素子20(図4に示す)を搭載固定する半導体素子
搭載部12と前記素子20の接続端子部と接続ワイヤ2
1を介して接続される接続端子部14を有する内部リー
ド13と該内部リード13に対応し、外部回路基材23
(図4に示す)の端子に接続される接続端子部16を有
する外部リード15等を備えた半導体装置用リードフレ
ーム11の所要の形状を形成する形状加工を行って成形
されたものである。ここで、前記内部リード13の接続
端子14の先端及び前記外部リード15の接続端子15
の先端を連接するバインダー片を残した形状に形状加工
し、めっき層を形成した後、前記バインダー片を除去す
るようにしたものであってもよい、これによって前記リ
ード間の寸法のバラツキがなくなり、めっきの位置ズレ
を防ぐことができる。
行って形成した半導体装置用リードフレーム11の基材
10の表面上に電気めっき法、無電解めっき法等の慣用
技術を用いてNiの全面下地めっき層17を設け、更に
前記Niめっき層17上に少なくとも金めっき層19及
び銀めっき層20の領域にNi−Co合金18のめっき
層を施し、前記基材上に部分的又は全面に2層の下地め
っき層を形成したものである。これによって、後の加熱
処理の工程の酸化雰囲気中で前記基材10のCu、Fe
などが熱拡散することを防止し、耐食性を向上させると
共に酸素の透過を抑制し、最上めっき層の剥離を防ぐこ
とができると共に金、銀めっき層19、20の薄層化が
可能となる。ここで該2層の和が0.5〜3.0ミクロ
ン好適の厚みとしては1.0ミクロン施される。
合金めっき層18で形成された下地めっき層の表面に部
分電気めっき法の慣用技術を用いて前記内部リード13
の端子部領域14に厚み1.0〜2.0ミクロンの銀め
っき層20を形成した後、同一めっきライン内で、前記
外部リード15の端子部領域16の表面に厚み0.2ミ
クロンの金めっき層19を形成したものである。これに
よって、従来技術のNiめっきやPdめっき層に比べ耐
熱性が向上し、接合ワイヤ22(図4に示す)のワイヤ
ボンディング性及び外部端子16の接合性が著しく向上
する。
うに、前記内部リード13の端子部領域14に厚み0.
2ミクロンの金めっき層19を形成した後、同一めっき
ライン内で、前記外部リード15の端子部領域16の表
面に厚み0.2ミクロンの銀めっき層20を形成したも
のであっても同様な効果を得ることができた。
フレームにおいては、基材のCu、Fe等の熱拡散を防
止するNiめっき層を該リードフレームの表面に設けて
いるので金、銀のめっき層の汚染を防ぎ金、銀の純水性
を保持することができる。更に、前記Niめっき層の上
にNi−Co、Ni−Sn等のNi合金の中間層を設け
て下地めっき層の酸化を防止するので金、銀めっき層の
剥離がなくなる。更に、最上層に金及び銀の部分2色め
っきを設けているので、耐熱性が向上し、ワイヤボンデ
ィング性や外部回路端子への接続性が著しく改善される
ので、半導体装置の信頼性が向上する。また、本発明の
半導体装置用リードフレームは、上記のように構成、作
用を有するので金、銀の特性を低下させることなく薄層
化し、金、銀の使用量を削減することができる。また、
半田層を削除できるので生産性が著しく向上し、安価で
信頼性の高いリードフレームを提供することができる。
レームの概要を示す平面図である。
レームの要部断面図である。
フレームの要部断面図である。
レームを用いた半導体装置の要部断面図である。
Claims (2)
- 【請求項1】 半導体素子搭載部と、半導体素子のパッ
ドと金属細線で接続される端子部を備えた内部リード
と、外部配線基板の端子に接続される端子部を備えた外
部リードとを有し、所要領域に金属めっき層を設けた半
導体装置用リードフレームにおいて、前記金属めっき層
が前記内部リードの端子部領域に下地めっき層を介して
厚み0.3ミクロン以下の金めっき層又は厚み1.0ミ
クロン以下の銀めっき層と、少なくとも前記外部リード
の端子部領域の表面に下地めっき層を介して厚み0.1
ミクロン以下の銀めっき(Ag)層又は金めっき(A
u)層とを設けてなることを特徴とする半導体装置用リ
ードフレーム。 - 【請求項2】 前記下地めっき層は、前記リードフレー
ムの表面上にニッケル(Ni)の全面めっき層と、該N
iめっき層上にSn、Co、P、Bの内、少なくともそ
の1種を含むNi合金を部分又は全面に設けた中間めっ
き層とで構成されており、前記各下地めっき層の厚みの
和が2.0ミクロン以下であることを特徴とする請求項
1記載の半導体装置用リードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11407493A JP2858197B2 (ja) | 1993-04-16 | 1993-04-16 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11407493A JP2858197B2 (ja) | 1993-04-16 | 1993-04-16 | 半導体装置用リードフレーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06302740A true JPH06302740A (ja) | 1994-10-28 |
JP2858197B2 JP2858197B2 (ja) | 1999-02-17 |
Family
ID=14628399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11407493A Expired - Fee Related JP2858197B2 (ja) | 1993-04-16 | 1993-04-16 | 半導体装置用リードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2858197B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100422271B1 (ko) * | 2001-05-02 | 2004-03-10 | 이규한 | 마이크로 비지에이 방식 반도체 패키지의 빔 리드 |
KR100548011B1 (ko) * | 1998-06-10 | 2006-03-23 | 삼성테크윈 주식회사 | 반도체 리드 프레임 |
JP2017201675A (ja) * | 2016-05-02 | 2017-11-09 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JPWO2020217787A1 (ja) * | 2019-04-22 | 2021-12-09 | Ngkエレクトロデバイス株式会社 | 金属部材およびその製造方法 |
US11728298B2 (en) | 2016-05-02 | 2023-08-15 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
1993
- 1993-04-16 JP JP11407493A patent/JP2858197B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100548011B1 (ko) * | 1998-06-10 | 2006-03-23 | 삼성테크윈 주식회사 | 반도체 리드 프레임 |
KR100422271B1 (ko) * | 2001-05-02 | 2004-03-10 | 이규한 | 마이크로 비지에이 방식 반도체 패키지의 빔 리드 |
JP2017201675A (ja) * | 2016-05-02 | 2017-11-09 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US10658317B2 (en) | 2016-05-02 | 2020-05-19 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
US11133276B2 (en) | 2016-05-02 | 2021-09-28 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
US11728298B2 (en) | 2016-05-02 | 2023-08-15 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
JPWO2020217787A1 (ja) * | 2019-04-22 | 2021-12-09 | Ngkエレクトロデバイス株式会社 | 金属部材およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2858197B2 (ja) | 1999-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100381302B1 (ko) | 반도체 장치 및 그 제조방법 | |
JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
US7148085B2 (en) | Gold spot plated leadframes for semiconductor devices and method of fabrication | |
US5801436A (en) | Lead frame for semiconductor device and process for producing the same | |
EP0751564A2 (en) | Ultra-thin noble metal coatings for electronic packaging | |
US5684329A (en) | Lead frame for semiconductor device | |
US6452258B1 (en) | Ultra-thin composite surface finish for electronic packaging | |
US6706561B2 (en) | Method for fabricating preplated nickel/palladium and tin leadframes | |
JP3550875B2 (ja) | リードフレームとこれを用いた半導体装置 | |
KR100702956B1 (ko) | 반도체 팩키지용 리드프레임 및 그 제조 방법 | |
JPH06302740A (ja) | 半導体装置用リードフレーム | |
JPH1074879A (ja) | 半導体装置用リードフレーム | |
JPH11111909A (ja) | 半導体装置用リードフレーム | |
KR20050083325A (ko) | 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법 | |
JPS61140160A (ja) | 半導体用リ−ドフレ−ム | |
JPS60147148A (ja) | 半導体装置用リ−ドフレ−ム | |
KR100450091B1 (ko) | 반도체 장치용 다층 도금 리드 프레임 | |
KR100189819B1 (ko) | 팔라듐이 도금된 반도체 리드프레임 | |
KR100225778B1 (ko) | 리드 프레임을 이용한 반도체 팩키지 | |
JPH11186483A (ja) | 半導体装置用リードフレーム | |
JPH09293817A (ja) | 電子部品 | |
KR100205331B1 (ko) | 리드 프레임 및 그 도금 방법 | |
KR950008697B1 (ko) | Tab 테이프 | |
JPH0674496B2 (ja) | リードフレーム材料の製造方法 | |
JPH1065083A (ja) | 半導体装置用リードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071204 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101204 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101204 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111204 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111204 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |