JPS5916353A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS5916353A JPS5916353A JP57125321A JP12532182A JPS5916353A JP S5916353 A JPS5916353 A JP S5916353A JP 57125321 A JP57125321 A JP 57125321A JP 12532182 A JP12532182 A JP 12532182A JP S5916353 A JPS5916353 A JP S5916353A
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- lead frame
- time
- solder
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置用リードフレームに係り、特に銅
あるいは銅合金基板表面または銅を表層とするクラッド
テープ基板表面に封止性にすぐれた鉄−ニッケル合金被
覆層を設けることによって熱放散性と封止信頼性を兼ね
備えたリードフレームに関するものである。
あるいは銅合金基板表面または銅を表層とするクラッド
テープ基板表面に封止性にすぐれた鉄−ニッケル合金被
覆層を設けることによって熱放散性と封止信頼性を兼ね
備えたリードフレームに関するものである。
ICパッケージを製造するに際し、Siなどの半導体装
置の素子と外部端子を形成するリードフレームをAu、
Atなどの細線で結線(ワイヤーボンド)することはよ
く行なわれている。
置の素子と外部端子を形成するリードフレームをAu、
Atなどの細線で結線(ワイヤーボンド)することはよ
く行なわれている。
このリードフレームとしては、コバール(Fe −29
%N i−17%Co)、鉄ニツケル合金(F e −
42%Ni)および各種銅合金が用いられている。
%N i−17%Co)、鉄ニツケル合金(F e −
42%Ni)および各種銅合金が用いられている。
コバールや鉄−ニッケル合金はすぐれた低熱膨張特性に
より、従来からガラス封止型パッケージに使用され、最
近多用化されている樹脂封止型パッケージにおいても高
信頼性を要求される用途に用いられている。
より、従来からガラス封止型パッケージに使用され、最
近多用化されている樹脂封止型パッケージにおいても高
信頼性を要求される用途に用いられている。
また銅合金は樹脂封止型パッケージの増加とともにその
低コスト性、熱放散性によりよく用いられるようになっ
ている。
低コスト性、熱放散性によりよく用いられるようになっ
ている。
樹脂封止型ICの信頼性については、Si素子表面のパ
シベーション技術、封止用樹脂の改善などにより向上が
はかられているものの、リードフレームとして銅合金を
使用する際に生じる樹脂と酸化銅膜界面の透湿性は、コ
バールや鉄−ニッケル合金よりも劣っており、従って高
信頼性を要求される用途には依然高価なコバールや鉄−
ニッケル合金を使わざるを得ないのが現状である。
シベーション技術、封止用樹脂の改善などにより向上が
はかられているものの、リードフレームとして銅合金を
使用する際に生じる樹脂と酸化銅膜界面の透湿性は、コ
バールや鉄−ニッケル合金よりも劣っており、従って高
信頼性を要求される用途には依然高価なコバールや鉄−
ニッケル合金を使わざるを得ないのが現状である。
」二記したように熱放散性を要求される用途には、従来
銅合金が使用され、特に熱放散性と高信頼性と01せて
要求される用途にはコノZ−ルや鉄−ニッケル合金に部
分的に放熱効果を上げるためにAuやAfの貴金属めっ
きを施したものが使われている。
銅合金が使用され、特に熱放散性と高信頼性と01せて
要求される用途にはコノZ−ルや鉄−ニッケル合金に部
分的に放熱効果を上げるためにAuやAfの貴金属めっ
きを施したものが使われている。
最近はIC小型化の動向のなかで熱放散性と高信頼性を
兼ね備えたリードフレーム素材が要求されつつあり、本
発明者らは、そのようなリードフレームを得るべく検討
の結果、熱放散性と高信頼性とを具備し、しかもコスト
がコバールや鉄−ニッケル合金より大幅に低く、銅合金
よりも若干高い程度のリードフレームを得るに至ったも
のである。
兼ね備えたリードフレーム素材が要求されつつあり、本
発明者らは、そのようなリードフレームを得るべく検討
の結果、熱放散性と高信頼性とを具備し、しかもコスト
がコバールや鉄−ニッケル合金より大幅に低く、銅合金
よりも若干高い程度のリードフレームを得るに至ったも
のである。
即ち、この発明は予め打抜き加工やエツチング加工によ
り所定のリードフレーム形状に加工された銅合金フレー
ムの表面全面にニッケルの重量比率を30〜60%にコ
ントロールした0、5〜5.0μmの厚みの鉄−ニッケ
ル合金被覆を施こし、その後インナーリード部先端のワ
イヤーボンディングエリアに部分的にAuまたはAyめ
っきを施こすものである。
り所定のリードフレーム形状に加工された銅合金フレー
ムの表面全面にニッケルの重量比率を30〜60%にコ
ントロールした0、5〜5.0μmの厚みの鉄−ニッケ
ル合金被覆を施こし、その後インナーリード部先端のワ
イヤーボンディングエリアに部分的にAuまたはAyめ
っきを施こすものである。
この発明において、鉄−ニッケル合金中のニッケルの重
量比率を30〜60%と規定するのは、30%以下では
均一で安定しtコ面心立方格子組織が得られず、大気中
保存で錆が発生しやすく、加熱時の酸化皮膜構造もFe
OあるいはFe3O3が大部分を占め、樹脂封止した際
の封止性が著しく低下・するためであり、また60%以
上では加熱時の酸化皮膜に酸化ニッケルが多く占めるよ
うになり、樹脂封止性にはさほど害はないものの、IC
組立時の外装半田めっきの際、半田浴への浸漬に先立つ
フラックス処理時に、酸化ニッケル層が除去されにりく
、半田の濡れが著しく悪くなるためである。
量比率を30〜60%と規定するのは、30%以下では
均一で安定しtコ面心立方格子組織が得られず、大気中
保存で錆が発生しやすく、加熱時の酸化皮膜構造もFe
OあるいはFe3O3が大部分を占め、樹脂封止した際
の封止性が著しく低下・するためであり、また60%以
上では加熱時の酸化皮膜に酸化ニッケルが多く占めるよ
うになり、樹脂封止性にはさほど害はないものの、IC
組立時の外装半田めっきの際、半田浴への浸漬に先立つ
フラックス処理時に、酸化ニッケル層が除去されにりく
、半田の濡れが著しく悪くなるためである。
次に銅あるいは銅合金基板または銅を表層とするクラッ
ドテープ基板表面に施こす鉄−ニッケル合金被覆層の厚
みを05〜5.Ottm とするのは、05μm以下で
は加熱時に下地の銅も酸化きれて、樹脂封止時の信頼性
を害する危険性があるためであり、また508℃以」二
では鉄−ニッケル合金被覆表面の粗さか大きくなって、
加熱時に生じる厚い酸化被膜がIC組立時の外装半田め
っきの際、フラックス浸漬で除去できなくなる危険があ
るためである。
ドテープ基板表面に施こす鉄−ニッケル合金被覆層の厚
みを05〜5.Ottm とするのは、05μm以下で
は加熱時に下地の銅も酸化きれて、樹脂封止時の信頼性
を害する危険性があるためであり、また508℃以」二
では鉄−ニッケル合金被覆表面の粗さか大きくなって、
加熱時に生じる厚い酸化被膜がIC組立時の外装半田め
っきの際、フラックス浸漬で除去できなくなる危険があ
るためである。
以下この発明をその一実施例を示す図面を参照して説明
する。
する。
図面は樹脂封止型ICの断面図であり、中央に固定され
た半導体素子lとリードフレーム6との電気結線をAu
または重Ayの細線2で行なっている。この細線2を電
気的にもまた強度的にも安定した状態でリードフレーム
6に結線するために、リードフレーム6の素子側先端部
には通常AuまたはA2のめっき層4が施されている。
た半導体素子lとリードフレーム6との電気結線をAu
または重Ayの細線2で行なっている。この細線2を電
気的にもまた強度的にも安定した状態でリードフレーム
6に結線するために、リードフレーム6の素子側先端部
には通常AuまたはA2のめっき層4が施されている。
この発明は封止樹脂層3と銅合金リードフレーム6との
界面の封止性を向上させるために、リードフレーム6の
全面に鉄−ニッケル合金被覆層5を設けることを9徴と
するものである。
界面の封止性を向上させるために、リードフレーム6の
全面に鉄−ニッケル合金被覆層5を設けることを9徴と
するものである。
次にこの発明を実施例によりさらに詳細に説明する。
する。
実施例
0.25m厚の銅基板を用意し、該基板上に厚みQ、3
湖05μm、2.0μm、4.0μm、60μmの5種
の鉄−ニッケル合金めっき(Fe:N1=60:40)
を施こし、大気中で450℃、5分間加熱後それぞれ塩
化亜鉛系水溶性フラックスに2秒間浸漬し、その後60
%5n−40%pbの溶融半田(230℃)中に5秒間
浸漬した。
湖05μm、2.0μm、4.0μm、60μmの5種
の鉄−ニッケル合金めっき(Fe:N1=60:40)
を施こし、大気中で450℃、5分間加熱後それぞれ塩
化亜鉛系水溶性フラックスに2秒間浸漬し、その後60
%5n−40%pbの溶融半田(230℃)中に5秒間
浸漬した。
得られた各試鹸片について半田の均一な濡れ性を顕微鏡
で観察し、下記第1表の結果を得た。
で観察し、下記第1表の結果を得た。
第 1 表
上表の如(,0,3μm厚では半田の均一な濡れは得ら
れるものの、加熱により下地の銅が表向に拡散し、酸化
することにより、この発明の目的である樹脂との封止性
向上は達成されない。
れるものの、加熱により下地の銅が表向に拡散し、酸化
することにより、この発明の目的である樹脂との封止性
向上は達成されない。
また、3.oμm以上の厚みではFe−Niの酸化膜が
厚くなり、通常の半田付直前に行なうフラックス浸漬で
は完全に除去しきれないことがわかる。
厚くなり、通常の半田付直前に行なうフラックス浸漬で
は完全に除去しきれないことがわかる。
これらの結果より、06μmから50μm好ましくは1
〜3μmが適切な膜厚であることが認められる。
〜3μmが適切な膜厚であることが認められる。
次にFe−Ni合金における両者の重量比率をかえて1
.0μmの厚みのめっきを施こし、第1表におけると同
じ評価を行なったところ第2表の結果を得tこ。
.0μmの厚みのめっきを施こし、第1表におけると同
じ評価を行なったところ第2表の結果を得tこ。
上表からF e −N i合金中のNiの重量比率が3
0〜60%で通常のFe−Niの酸化表面を呈するとと
もに半田の均−濡れ性も得られることが認められた。
0〜60%で通常のFe−Niの酸化表面を呈するとと
もに半田の均−濡れ性も得られることが認められた。
なおF e −N i合金の被覆方法としては、実施例
における電解めっきに必ずしも限定されるものではな(
PVD法(物理蒸着法)やCVD法(化学蒸着法)でも
−向に差支えない。
における電解めっきに必ずしも限定されるものではな(
PVD法(物理蒸着法)やCVD法(化学蒸着法)でも
−向に差支えない。
図面はこの発明のFe−Ni合金被覆層を有するリード
フレームを用いた樹脂封止型ICの断面図である。 1・・・半導体素子、2・・・AuまたはAtの結線用
細線、3・・・封止樹脂、4・・・AuまたはA2めつ
き層。 5・・・F e −N i合金被覆層、6・銅合金リー
ドフレーム。
フレームを用いた樹脂封止型ICの断面図である。 1・・・半導体素子、2・・・AuまたはAtの結線用
細線、3・・・封止樹脂、4・・・AuまたはA2めつ
き層。 5・・・F e −N i合金被覆層、6・銅合金リー
ドフレーム。
Claims (2)
- (1)電気伝導度30%lAC3以上の銅あるいは銅合
金基板または銅を表層)するクラッドテープ基板表向に
0.5〜5.0μmの鉄−ニッケル合金層を被覆した仁
とを特徴とする半導体装置用リードフレーム。 - (2) ニッケルの重量比率が30〜60%である鉄
−ニッケル合金を用いることを特徴とする特許請求の範
囲第1項記載の半導体装置用リードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57125321A JPS5916353A (ja) | 1982-07-19 | 1982-07-19 | リ−ドフレ−ム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57125321A JPS5916353A (ja) | 1982-07-19 | 1982-07-19 | リ−ドフレ−ム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5916353A true JPS5916353A (ja) | 1984-01-27 |
Family
ID=14907214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57125321A Pending JPS5916353A (ja) | 1982-07-19 | 1982-07-19 | リ−ドフレ−ム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5916353A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60242653A (ja) * | 1984-05-16 | 1985-12-02 | Daido Steel Co Ltd | リ−ドフレ−ム用複合材 |
JPH03167857A (ja) * | 1989-11-27 | 1991-07-19 | Kyocera Corp | 半導体素子収納用パッケージ |
JPH03167849A (ja) * | 1989-11-27 | 1991-07-19 | Kyocera Corp | 半導体素子収納用パッケージ |
JPH03167854A (ja) * | 1989-11-27 | 1991-07-19 | Kyocera Corp | 半導体素子収納用パッケージ |
JPH03173155A (ja) * | 1989-11-30 | 1991-07-26 | Kyocera Corp | 半導体素子収納用パッケージ |
US7688571B2 (en) | 2006-10-13 | 2010-03-30 | Nichicon Corporation | Solid electrolytic capacitor |
-
1982
- 1982-07-19 JP JP57125321A patent/JPS5916353A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60242653A (ja) * | 1984-05-16 | 1985-12-02 | Daido Steel Co Ltd | リ−ドフレ−ム用複合材 |
JPH0582745B2 (ja) * | 1984-05-16 | 1993-11-22 | Daido Steel Co Ltd | |
JPH03167857A (ja) * | 1989-11-27 | 1991-07-19 | Kyocera Corp | 半導体素子収納用パッケージ |
JPH03167849A (ja) * | 1989-11-27 | 1991-07-19 | Kyocera Corp | 半導体素子収納用パッケージ |
JPH03167854A (ja) * | 1989-11-27 | 1991-07-19 | Kyocera Corp | 半導体素子収納用パッケージ |
JPH03173155A (ja) * | 1989-11-30 | 1991-07-26 | Kyocera Corp | 半導体素子収納用パッケージ |
US7688571B2 (en) | 2006-10-13 | 2010-03-30 | Nichicon Corporation | Solid electrolytic capacitor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5675177A (en) | Ultra-thin noble metal coatings for electronic packaging | |
KR100318818B1 (ko) | 리드프레임에대한보호피막결합 | |
US5510197A (en) | Lead frame material and lead frame for semiconductor device | |
US5906312A (en) | Solder bump for flip chip assembly and method of its fabrication | |
JPH07169901A (ja) | 集積回路パッケージとリードフレーム | |
US6452258B1 (en) | Ultra-thin composite surface finish for electronic packaging | |
JPH09275182A (ja) | 半導体装置用リ−ドフレ−ム | |
USH498H (en) | Electronic component including soldered electrical leads | |
JPS5916353A (ja) | リ−ドフレ−ム | |
US4065588A (en) | Method of making gold-cobalt contact for silicon devices | |
JPH01257356A (ja) | 半導体用リードフレーム | |
JPS61140160A (ja) | 半導体用リ−ドフレ−ム | |
JPH0590465A (ja) | 半導体装置 | |
JPS6149450A (ja) | 半導体用リ−ドフレ−ム | |
JPS5916354A (ja) | 半導体装置用リ−ドフレ−ム | |
JPS6142941A (ja) | 半導体用リ−ドフレ−ム | |
JPS59149042A (ja) | 半導体用リ−ドフレ−ム | |
JPS60218863A (ja) | 半導体リ−ドフレ−ム | |
JP2944128B2 (ja) | セラミックパッケージ | |
JPH03206633A (ja) | 半導体装置 | |
JPS6057221B2 (ja) | 半導体装置 | |
JPS60147147A (ja) | 半導体用リ−ドフレ−ム | |
JPS6057219B2 (ja) | 半導体装置 | |
JPS60253107A (ja) | 耐熱性Ag被覆導体 | |
JPS6180844A (ja) | 半導体リ−ドフレ−ム用条材 |