JPS60242653A - リ−ドフレ−ム用複合材 - Google Patents

リ−ドフレ−ム用複合材

Info

Publication number
JPS60242653A
JPS60242653A JP59098241A JP9824184A JPS60242653A JP S60242653 A JPS60242653 A JP S60242653A JP 59098241 A JP59098241 A JP 59098241A JP 9824184 A JP9824184 A JP 9824184A JP S60242653 A JPS60242653 A JP S60242653A
Authority
JP
Japan
Prior art keywords
alloy
copper
coefficient
sealing
composite material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59098241A
Other languages
English (en)
Other versions
JPH0582745B2 (ja
Inventor
Teruo Watanabe
渡辺 輝夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daido Steel Co Ltd
Original Assignee
Daido Steel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daido Steel Co Ltd filed Critical Daido Steel Co Ltd
Priority to JP59098241A priority Critical patent/JPS60242653A/ja
Publication of JPS60242653A publication Critical patent/JPS60242653A/ja
Publication of JPH0582745B2 publication Critical patent/JPH0582745B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
11吸11
【産業上の利用分野】
本発明は、セラミックパッケージICのリードフレーム
に用いる材料に関する。
【従来の技術】
セラミックパッケージIcのリードフレームとしては、
熱膨張率が低融点ガラスのそれに類似の材料が使用され
ており、その代表は「42合金」とよばれる42%Ni
−Fe合金、および「コバール」の名がある29%Nt
−12%Go −Fe合金である。 これらの合金の欠点は、電気伝導度が3%lAC3とぎ
わめて低(、これに比例して、熱伝導率も0 、04 
cat /c+n sec℃以下と低に’ コJ= テ
(T) ッて、この材料でつくったリードフレームは、
ICチップにおいて発生した熱を伝導拡散するはたらき
が乏しい。 とくに、最近の傾向はICの集積度をさら
に高める方向に進んでいるので、1cチツプにおける発
熱は増大し、その除去はますます大きな問題となってい
る。
【発明が解決しようとする問題点】
従って、熱伝導率および電気伝導率が高く、しかも熱膨
張係数をセラミックやガラスと同等にしたリードフレー
ム用の材料がめられている。 本発明は、この要求にこたえる材料を提供する。 11匹1
【 【問題点を解決するための手段1 本発明のリードフレーム用の材料は、熱伝導度および電
気伝導度が大きい材料と、熱膨張係数が適正なレベルに
ある材料とを複合することにより上記の要求をみたした
ものである。 第一の発明のリードフレーム用複合材料は、電気伝導率
が14%lAC3以上の銅または銅合金の板の少なくと
も一方の面に熱膨張係数が(59〜90)×10−7/
℃(30〜450℃)の封着合金の板を接合してなる。 第二の発明のリードフレーム用複合材は、熱膨′服係数
が(50〜9o)×10−7/℃(3o〜450℃)の
封着合金の板の少なくとも一方の縁に、電気伝導度が1
4%IACA以上の銅または銅合金の板を接合してなる
。 【作用】 電気伝導度が14%IACA以上の銅または銅合金は、
熱伝導率が高いから、ICチップからの熱の放散を促進
し、一方、熱膨張係数が(50〜90)xlo−7/’
Cの封着合金は、ガラスまたはセラミックのシール材料
との接着を良好に保つ役割を担う。 このようにして、
高い熱伝導と適当な膨張という二つの要求が、同時にみ
たされるわけである。
【実施例】
本発明のリードフレーム用複合材の種々の態様は、第1
図A−Eにみるとおりである。 Aは銅または銅合金の
板11の一方の面に封着合金12の板を接合した複合材
1Aを示し、Bは板11の両方の面に板12を接合した
複合材1Bを示し、Cは板12の一方の縁に板11の縁
を接合した複合材1Cを示し、Dは板12の両方の縁に
板11を接合した複合材1Dを示す。 封着合金はガラ
スやセラミックと接する部分にあればよく、り一ドフレ
ームの全体にな(でもよいので、第1図Eに示すような
、板11の面の一部に板12を接合した複合材1Eもあ
り得る。 第一の態様すなわち二種の金属の板をクラッドした複合
材の、熱的、機械的および電気的特性は、複合剤に従う
。 各材料の板wTiとその特性σiから、クラツド材
の特性σは、 σ=ΣTi ・σi/ΣTi となる。 一般に、リードフレームの電気伝導度は14
%lAC8以上が好ましいから、そのような特性が得ら
れるように、二種の材料の種類および厚さをえらぶべき
である。 通常は、銅または銅合金の厚さを、全体の5
0〜80%の範囲にえらぶとよい。 上記のクラツド材の製造は、既知の技術に従って行なえ
る。 たどえば、各材料の圧着すべき面をワイヤブラシ
などで清浄にしてその面を重ね合わせ、約30%以上の
圧下率で圧延することにより圧着し、拡散焼なましを施
してから、所定の厚さに冷間圧延とする。 二種の金属板の縁を接合するには、電子ビーム溶接など
の手段が利用できる。 本発明のリードフレーム用材料を使用したICの例を、
第2図ないし第6図に示す。 第2図および第4図のrCはサーチツブ型のものであっ
て、ICチップ2をセラミック製の上下のパッケージ3
AF3よび3B内におさめ、リードフレーム1を低融点
の封着ガラス4で封入シーリングしである。 リードフ
レーム1は、第2図の例は、第1図Bに、また第4図の
例は第1図CまたはDに、それぞれ示す構成のものであ
る。 なお、リードフレーム1とIGチップの電極との
間はA1線5で接続してあり、このためにリードフレー
ムの端にはA1の箔16がクラッドしである。 第3図および第5図のICは積層型のものであって、I
Cチップ2をセラミックパッケージ3Aおよび3B内に
封入するのに、ガラスを使わずにロウ材6でロウ付けし
である。 リード1も、やはりロウ材6でOつ付けされ
ている。 リードフレーム1は、第3図のものは第1図
Aに示す構成のものである。 第6図のICは、再びサーチツブ型のものであって、リ
ードフレーム1は、第1図Eに示す構成のものを用いて
いる。 11匹LL 本発明の複合材からなるリードフレームは、前記のよう
に高い熱伝導と良好なセラミック封着性とを兼ねそなえ
ているから、ICの高密度化の要請にこたえ、しかも確
実な封入シーリングを行なうことができる。
【図面の簡単な説明】
第1図A、B、C,DおよびEは、いずれも本発明のリ
ードフレーム用複合材の諸態様を示す拡大断面図である
。 第2図、第3図、第4図、第5図および第6図は、いず
れも本発明の複合材からなるリードフレームを用いて製
作したセラミックパッケージICの構造を示す、模式的
な拡大断面図である。 IA、IB、ID、IE ・・・リードフレーム用複合材 1・・・リードフレーム 11・・・銅または銅合金 12・・・封着合金2・・
・tCチップ 3A13B・・・セラミックパッケージ4・・・封着ガ
ラス 6・・・aつ材 特許出願人 大同特殊鋼株式会社 代理人 弁理士 須 賀 総 夫 第1図 第3図 11 第4図

Claims (4)

    【特許請求の範囲】
  1. (1) 電気伝導率が14%lAC3以上の銅または銅
    合金の板の少なくとも一方の面にfi服係数が(50〜
    90)XI O−7/℃(30〜450℃)の封着合金
    の板を接合してなるリードフレーム用複合材。
  2. (2) 封着合金として、42%Ni −Fe合金また
    は29%Ni−17%Co−1”e合金を使用した特許
    請求の範囲第1項に記載の複合材。
  3. (3) 熱膨張係数が(50〜90)X10−7/℃(
    30〜450℃)の封着合金の板の少なくとも一方の縁
    に、電気伝導率が14%lAC3以上の銅または銅合金
    の板を接合してなるリードフレーム用複合材。
  4. (4) 封着合金として、42%Ni −Fe合金また
    は29%Ni−17%Co−Fe合金を使用した特許請
    求の範囲第3項に記載の複合材。
JP59098241A 1984-05-16 1984-05-16 リ−ドフレ−ム用複合材 Granted JPS60242653A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59098241A JPS60242653A (ja) 1984-05-16 1984-05-16 リ−ドフレ−ム用複合材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59098241A JPS60242653A (ja) 1984-05-16 1984-05-16 リ−ドフレ−ム用複合材

Publications (2)

Publication Number Publication Date
JPS60242653A true JPS60242653A (ja) 1985-12-02
JPH0582745B2 JPH0582745B2 (ja) 1993-11-22

Family

ID=14214462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59098241A Granted JPS60242653A (ja) 1984-05-16 1984-05-16 リ−ドフレ−ム用複合材

Country Status (1)

Country Link
JP (1) JPS60242653A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217649A (ja) * 1986-03-18 1987-09-25 Kyocera Corp 混成集積回路素子収納用パツケ−ジ
JPS6489552A (en) * 1987-09-30 1989-04-04 Toshiba Corp Ceramic substrate
JPH02109357A (ja) * 1988-10-18 1990-04-23 Sumitomo Special Metals Co Ltd プラスチックモールド用クラッド板の製造方法
JPH03179768A (ja) * 1989-12-01 1991-08-05 Hitachi Metals Ltd リードフレーム用部材
JPH03188659A (ja) * 1989-12-19 1991-08-16 Toppan Printing Co Ltd 半導体集積回路用リードフレーム
JPH03218660A (ja) * 1989-08-25 1991-09-26 Kyocera Corp 半導体素子収納用パッケージ
JPH03126059U (ja) * 1990-03-31 1991-12-19
JPH03290957A (ja) * 1990-04-06 1991-12-20 Sumitomo Special Metals Co Ltd プラスチックスパッケージ用リードフレーム材料
JPH03290956A (ja) * 1990-04-06 1991-12-20 Sumitomo Special Metals Co Ltd プラスチックスパッケージ用リードフレーム材料
JPH05315523A (ja) * 1991-05-17 1993-11-26 Fujitsu Ltd 半導体装置
US5574310A (en) * 1991-05-17 1996-11-12 Fujitsu Limited Semiconductor package for surface mounting with reinforcing members on support legs
US5831332A (en) * 1991-05-17 1998-11-03 Fujitsu Limited Semiconductor package for surface mounting
US5959356A (en) * 1995-11-25 1999-09-28 Samsung Electronics Co., Ltd. Solder ball grid array carrier package with heat sink
EP1995756A1 (en) * 2007-03-27 2008-11-26 Matsushita Electric Industrial Co., Ltd. Plasma display panel
JP2017120855A (ja) * 2015-12-28 2017-07-06 Tdk株式会社 電子部品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5916353A (ja) * 1982-07-19 1984-01-27 Sumitomo Electric Ind Ltd リ−ドフレ−ム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5916353A (ja) * 1982-07-19 1984-01-27 Sumitomo Electric Ind Ltd リ−ドフレ−ム

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217649A (ja) * 1986-03-18 1987-09-25 Kyocera Corp 混成集積回路素子収納用パツケ−ジ
JPS6489552A (en) * 1987-09-30 1989-04-04 Toshiba Corp Ceramic substrate
JPH02109357A (ja) * 1988-10-18 1990-04-23 Sumitomo Special Metals Co Ltd プラスチックモールド用クラッド板の製造方法
JPH03218660A (ja) * 1989-08-25 1991-09-26 Kyocera Corp 半導体素子収納用パッケージ
JPH03179768A (ja) * 1989-12-01 1991-08-05 Hitachi Metals Ltd リードフレーム用部材
JPH03188659A (ja) * 1989-12-19 1991-08-16 Toppan Printing Co Ltd 半導体集積回路用リードフレーム
JPH03126059U (ja) * 1990-03-31 1991-12-19
JPH03290956A (ja) * 1990-04-06 1991-12-20 Sumitomo Special Metals Co Ltd プラスチックスパッケージ用リードフレーム材料
JPH03290957A (ja) * 1990-04-06 1991-12-20 Sumitomo Special Metals Co Ltd プラスチックスパッケージ用リードフレーム材料
JPH05315523A (ja) * 1991-05-17 1993-11-26 Fujitsu Ltd 半導体装置
US5574310A (en) * 1991-05-17 1996-11-12 Fujitsu Limited Semiconductor package for surface mounting with reinforcing members on support legs
US5831332A (en) * 1991-05-17 1998-11-03 Fujitsu Limited Semiconductor package for surface mounting
US5861669A (en) * 1991-05-17 1999-01-19 Fujitsu Limited Semiconductor package for surface mounting
US5959356A (en) * 1995-11-25 1999-09-28 Samsung Electronics Co., Ltd. Solder ball grid array carrier package with heat sink
EP1995756A1 (en) * 2007-03-27 2008-11-26 Matsushita Electric Industrial Co., Ltd. Plasma display panel
EP1995756A4 (en) * 2007-03-27 2009-05-27 Panasonic Corp PLASMA SCOREBOARD
JP2017120855A (ja) * 2015-12-28 2017-07-06 Tdk株式会社 電子部品

Also Published As

Publication number Publication date
JPH0582745B2 (ja) 1993-11-22

Similar Documents

Publication Publication Date Title
JPS60242653A (ja) リ−ドフレ−ム用複合材
JPS61154764A (ja) 構造部材の金属結合の方法及び結合材料
JPH08509844A (ja) 緩衝層を有する電力半導体素子
JP2000183222A (ja) 半導体装置およびその製造方法
JP2003168770A (ja) 窒化ケイ素回路基板
JPH02231751A (ja) リードフレーム用材料
JPH0680873B2 (ja) 回路基板
JPS60193365A (ja) リ−ドフレ−ム
JPS63102326A (ja) クラツド材
JPS63132495A (ja) 光半導体素子用サブマウント
JP2503778B2 (ja) 半導体装置用基板
CN217544603U (zh) 一种通过键合铝带结合的半导体功率模块
JPS5838694A (ja) 半導体ダイボンデイング用はんだ
JPS6281047A (ja) 半導体装置
JP2503779B2 (ja) 半導体装置用基板
JPS5821424B2 (ja) 半導体材料支持用基板の製造方法
JPS58157144A (ja) パワ−半導体素子
JPS6235650A (ja) 半導体装置の電極構造
JPH04230063A (ja) 多層ヒートシンク
JPH02117157A (ja) 半導体装置
JP2004055580A (ja) 電子部品パッケージ封止用蓋体
JPH0255271A (ja) 窒化アルミニウム基板と金属板との接合構造
JP2809799B2 (ja) 半導体装置
JPH0140514B2 (ja)
JPH11135532A (ja) 半導体チップ及び半導体装置