JPS58157144A - パワ−半導体素子 - Google Patents
パワ−半導体素子Info
- Publication number
- JPS58157144A JPS58157144A JP58028674A JP2867483A JPS58157144A JP S58157144 A JPS58157144 A JP S58157144A JP 58028674 A JP58028674 A JP 58028674A JP 2867483 A JP2867483 A JP 2867483A JP S58157144 A JPS58157144 A JP S58157144A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- wafer
- graphite substrate
- soldered
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Die Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発@OII適する技術分野
この発明は、パワー半導体素子C分野にある。
従来技術O1!明
パワー半導体素子の基板は、従来、コパール(toyム
i)という商品名で市jliされている鉄−ニッケル合
金、モリブデン、タングステンおよびタンタルで作られ
、モリブデン基板が最も一般Kf用されている。
i)という商品名で市jliされている鉄−ニッケル合
金、モリブデン、タングステンおよびタンタルで作られ
、モリブデン基板が最も一般Kf用されている。
この発明の要約
この発明は、シリコンのウェーハおよびグラファイト基
板を備ええパワー半導体素子に向けられる。ウェーハは
、少なくとも7つのpg領領域少なくともt−”pox
m領域、P型領域とM製領域の間のPHg合、および対
抗するamを有する・対抗する表面のうちの一方の表面
にグラファイト基板がはんだ付けされる。
板を備ええパワー半導体素子に向けられる。ウェーハは
、少なくとも7つのpg領領域少なくともt−”pox
m領域、P型領域とM製領域の間のPHg合、および対
抗するamを有する・対抗する表面のうちの一方の表面
にグラファイト基板がはんだ付けされる。
望ましい実施例の説明
図面は、パワー半導体素子例えばパワー・ダイオード1
0の一部管示す。このパワー・ダイオードionシリコ
ンのウェー^すなわち本体lコを備える。このウェーハ
l−はM ll領域/参、P1ml領域14およびこれ
らの間の731 @合itを有するO パワ1書ダイオード10はグラフアイ1基板−〇も備え
る。
0の一部管示す。このパワー・ダイオードionシリコ
ンのウェー^すなわち本体lコを備える。このウェーハ
l−はM ll領域/参、P1ml領域14およびこれ
らの間の731 @合itを有するO パワ1書ダイオード10はグラフアイ1基板−〇も備え
る。
グラファイト基板−〇の表面16.−tvch、はんだ
付けを容易にする九めに1アル1−ラムとモリブデンか
ら成る群から選んだ金属の層ココ。
付けを容易にする九めに1アル1−ラムとモリブデンか
ら成る群から選んだ金属の層ココ。
コ41がそれぞれ形成されている。
金属の層−一およびコ参は、例えばスパッタリングのよ
うな尚業者には周知0方法で形成できる。
うな尚業者には周知0方法で形成できる。
金属の層−一およびλ参の厚みは、はんだ付けを容易に
するのに充分な厚さを持てげ嵐く、オー電ツク抵抗を作
る程厚くする必要が無い。/ 0.000!O厚みで充
分につ九。
するのに充分な厚さを持てげ嵐く、オー電ツク抵抗を作
る程厚くする必要が無い。/ 0.000!O厚みで充
分につ九。
グラフアイF基板コ0は、ウェーハlλと金属C層−コ
とO閣の社んだ層3コによってウェー6720表面JO
へはんだ付けされる。
とO閣の社んだ層3コによってウェー6720表面JO
へはんだ付けされる。
グラファイト基板コσは、金属の層コダと台部材J4C
)表WJJ参とOMJOはんだ層3gによって台部材3
4LD表面J#へもはんだ付けされる。
)表WJJ参とOMJOはんだ層3gによって台部材3
4LD表面J#へもはんだ付けされる。
はんだ層J−およびJtFi蟲業者に周知の適蟲なはん
だで曳い。
だで曳い。
台部材J4はニッケルで被覆された銅部材で良くかつ午
ヤツプ部材(図示しない)と−緒にパワー・ダイオード
10をハーメチック°・シールする丸めのケース部材を
構成する。
ヤツプ部材(図示しない)と−緒にパワー・ダイオード
10をハーメチック°・シールする丸めのケース部材を
構成する。
グツファイト基板−oFi篭−ルドされ九部材である・
特に満足な結果が得られるのは、ユニオン・カーバイド
社から商品名ムτJで市販されているグラファイトを使
用し丸場金である。ムTJカーバイドは、原子炉用o1
4級カーバイドであり、冷間プレスでコンパクトに形成
され、かっo、iコアn(jtル)の粒サイズを持って
iる。
特に満足な結果が得られるのは、ユニオン・カーバイド
社から商品名ムτJで市販されているグラファイトを使
用し丸場金である。ムTJカーバイドは、原子炉用o1
4級カーバイドであり、冷間プレスでコンパクトに形成
され、かっo、iコアn(jtル)の粒サイズを持って
iる。
グ″)7アイト基板°コ00tイズはウェーハl−次第
で変る。ウェーハ/−0[径が10.tm(2インチ)
の場合、グラファイト基板コ0はその直径が!tO0K
mで厚みが八j J 1m〜0.1 t 1m (60
ミル〜36ミル)で充分である・ 発明の効果 グラファイト基板はウェー^とケース部#0関に良好な
電気的接触および熱的接触を提供する・グラファイト基
板は製造中ウェーハを保護しかっまえパッケージ中ウェ
ーハをストレスから保護するO グツファイトの電気導電度が#参〇〇・傷と高いので、
グラファイト基板における電力損失が小さい。
で変る。ウェーハ/−0[径が10.tm(2インチ)
の場合、グラファイト基板コ0はその直径が!tO0K
mで厚みが八j J 1m〜0.1 t 1m (60
ミル〜36ミル)で充分である・ 発明の効果 グラファイト基板はウェー^とケース部#0関に良好な
電気的接触および熱的接触を提供する・グラファイト基
板は製造中ウェーハを保護しかっまえパッケージ中ウェ
ーハをストレスから保護するO グツファイトの電気導電度が#参〇〇・傷と高いので、
グラファイト基板における電力損失が小さい。
グラファイトの熱j1脹係数が一0参!X10@/℃で
あって、シリコンのそれJ X / 0@/ ’Qと近
い。グラファイトの弾性係数は、/、J X / 0@
psi テあり、シリコンのそれ/ 0@psi同様に
、小さvheシリコンとグラファイトの熱膠脹の差のせ
いでシリコン−ウェーハに生じるストレスは、最も普通
に使用1れている49ブデン基板によってシリコン・ウ
ェーハに生じられ大ストレスよシもはるかに小奮い。
あって、シリコンのそれJ X / 0@/ ’Qと近
い。グラファイトの弾性係数は、/、J X / 0@
psi テあり、シリコンのそれ/ 0@psi同様に
、小さvheシリコンとグラファイトの熱膠脹の差のせ
いでシリコン−ウェーハに生じるストレスは、最も普通
に使用1れている49ブデン基板によってシリコン・ウ
ェーハに生じられ大ストレスよシもはるかに小奮い。
他の実施例
この発明をダイオードすなわち互に逆の導電製の一つの
領域および1つのPM!1合を持つウェーハについて説
明し友が、この発明をトランジスタや亭層″*′には1
J10固体スイッチにも等しく適用できることを理解さ
れたい。
領域および1つのPM!1合を持つウェーハについて説
明し友が、この発明をトランジスタや亭層″*′には1
J10固体スイッチにも等しく適用できることを理解さ
れたい。
図面はパワー・ダイオードの一部の@WJFI7Aであ
るO 10はパワー半導体素子としてのパワー・ダイオード、
lコはシリコンのウェーハ、lIlはMm領域、/6は
P′IIi領域、1zFipx接合、30はウェーハの
表面、20はグラファイト基板、コ4および−tFiグ
ラファイト基板の表面、ココおよび1亭は金属の層、J
4は台部材である。
るO 10はパワー半導体素子としてのパワー・ダイオード、
lコはシリコンのウェーハ、lIlはMm領域、/6は
P′IIi領域、1zFipx接合、30はウェーハの
表面、20はグラファイト基板、コ4および−tFiグ
ラファイト基板の表面、ココおよび1亭は金属の層、J
4は台部材である。
Claims (1)
- 【特許請求の範囲】 l 少なくとも1つのpH領域、少なくとも1つのMg
領域、隣接、する異なつえ導電製の領域間にあるPH9
合、および対抗する表面を有するシリコンのウェーハと
、 このウェーハの前記対抗する表面のうちの一方の表面に
はんだ付けされるグラファイト基板と、 を備えたパワー半導体素子。 ユ グラファイト基板の、ウェーハへはんえ付けされる
側の表面に金属0層iIAあ)、辷の金属がアルミニウ
ムとモリブデンから成る群から選ばれる特許請求の範囲
第1項記載のパワー半導体素子。 3 グラファイト基板が台部材へもはんだ付けされる特
許請求の範8第7項記載のパワー半導体素子〇 偏 グツ7アイト基板の、ウェーハへはんだ付けされる
側011面およびm記グラファイト基板の、台部材へは
んに付けされる側の表面に金属の層かあ〉、こO金属が
アルミニウムとモリブデンから成る群から選ばれる特許
請求の範囲第3項記載のパワー半導体素子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US351809 | 1982-02-24 | ||
US06/351,809 US4482913A (en) | 1982-02-24 | 1982-02-24 | Semiconductor device soldered to a graphite substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58157144A true JPS58157144A (ja) | 1983-09-19 |
Family
ID=23382500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58028674A Pending JPS58157144A (ja) | 1982-02-24 | 1983-02-24 | パワ−半導体素子 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4482913A (ja) |
JP (1) | JPS58157144A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3635375A1 (de) * | 1986-10-17 | 1988-04-28 | Heraeus Gmbh W C | Systemtraeger fuer elektronische bauelemente |
JPH0750753B2 (ja) * | 1987-08-21 | 1995-05-31 | 株式会社東芝 | トランジスタ装置 |
US6016007A (en) * | 1998-10-16 | 2000-01-18 | Northrop Grumman Corp. | Power electronics cooling apparatus |
JP2004228352A (ja) * | 2003-01-23 | 2004-08-12 | Mitsubishi Electric Corp | 電力半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1283970B (de) * | 1966-03-19 | 1968-11-28 | Siemens Ag | Metallischer Kontakt an einem Halbleiterbauelement |
US3961997A (en) * | 1975-05-12 | 1976-06-08 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Fabrication of polycrystalline solar cells on low-cost substrates |
IL49750A0 (en) * | 1975-07-08 | 1976-08-31 | Ict Inc | Method and apparatus for centrifugally forming thin singlecrystal layers |
US4074305A (en) * | 1976-11-16 | 1978-02-14 | Bell Telephone Laboratories, Incorporated | Gaas layers as contacts to thin film semiconductor layers |
US4213801A (en) * | 1979-03-26 | 1980-07-22 | Bell Telephone Laboratories, Incorporated | Ohmic contact of N-GaAs to electrical conductive substrates by controlled growth of N-GaAs polycrystalline layers |
DE3107943A1 (de) * | 1981-03-02 | 1982-09-16 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung von loetbaren und temperfaehigen edelmetallfreien duennschichtleiterbahnen |
-
1982
- 1982-02-24 US US06/351,809 patent/US4482913A/en not_active Expired - Fee Related
-
1983
- 1983-02-24 JP JP58028674A patent/JPS58157144A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US4482913A (en) | 1984-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4278990A (en) | Low thermal resistance, low stress semiconductor package | |
US4427993A (en) | Thermal stress relieving bimetallic plate | |
JPS59141249A (ja) | 電力チツプ・パツケ−ジ | |
JPH04162756A (ja) | 半導体モジュール | |
JPS61176142A (ja) | 基板構造体 | |
US3387191A (en) | Strain relieving transition member for contacting semiconductor devices | |
TW415053B (en) | Semiconductor device and method for manufacturing same | |
US3293509A (en) | Semiconductor devices with terminal contacts and method of their production | |
US3248681A (en) | Contacts for semiconductor devices | |
JPS60242653A (ja) | リ−ドフレ−ム用複合材 | |
JPS58157144A (ja) | パワ−半導体素子 | |
JP5187148B2 (ja) | 半導体装置及びその製造方法 | |
JPS5831755B2 (ja) | 電気絶縁用基体 | |
JPS6318648A (ja) | 窒化アルミニウム回路基板 | |
JP3250635B2 (ja) | 半導体装置 | |
JPS61119051A (ja) | 半導体装置 | |
US3416048A (en) | Semi-conductor construction | |
JPS6129161A (ja) | 熱伝導冷却モジユ−ル装置 | |
JPS60241239A (ja) | 半導体装置 | |
JPS6315430A (ja) | 半導体装置の製造方法 | |
JPH01310566A (ja) | 半導体装置 | |
JPH03238865A (ja) | 半導体素子 | |
GB2221792A (en) | Connections for semiconductor devices | |
JPS59884A (ja) | 熱圧着装置 | |
JPH0321092B2 (ja) |