JPH05315523A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05315523A JPH05315523A JP4123726A JP12372692A JPH05315523A JP H05315523 A JPH05315523 A JP H05315523A JP 4123726 A JP4123726 A JP 4123726A JP 12372692 A JP12372692 A JP 12372692A JP H05315523 A JPH05315523 A JP H05315523A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin package
- lead
- leads
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Abstract
(57)【要約】
【目的】本発明はシングル・インライン・パッケージ構
造を有する半導体装置に関し、実装効率の向上及び回路
基板との間における良好な信号の授受を行うことを目的
とする。 【構成】回路基板１９上に立設した状態で実装される半
導体装置において、接続リード１４を樹脂製パッケージ
１１の近傍位置で折曲し、かつ、支持リード１２ａ，１
２ｂ，１３ａ，１３ｂを相互に異なる方向に延出させ、
樹脂製パッケージ１１がこの延出した支持リード１２
ａ，１２ｂ，１３ａ，１３ｂに支持されることにより回
路基板１９上に垂立状態で載置される構成とする。
造を有する半導体装置に関し、実装効率の向上及び回路
基板との間における良好な信号の授受を行うことを目的
とする。 【構成】回路基板１９上に立設した状態で実装される半
導体装置において、接続リード１４を樹脂製パッケージ
１１の近傍位置で折曲し、かつ、支持リード１２ａ，１
２ｂ，１３ａ，１３ｂを相互に異なる方向に延出させ、
樹脂製パッケージ１１がこの延出した支持リード１２
ａ，１２ｂ，１３ａ，１３ｂに支持されることにより回
路基板１９上に垂立状態で載置される構成とする。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
シングル・インライン・パッケージ構造を有する半導体
装置に関する。
シングル・インライン・パッケージ構造を有する半導体
装置に関する。
【０００２】近年、半導体装置の実装方法として、回路
基板にリードを半田付けするための孔を形成することな
く半導体装置を回路基板上に半田付けするサーフェイス
・マウント・パッケージが広く用いられるようになって
きている。
基板にリードを半田付けするための孔を形成することな
く半導体装置を回路基板上に半田付けするサーフェイス
・マウント・パッケージが広く用いられるようになって
きている。
【０００３】また、実装密度を向上しうるパッケージの
構造としてシングル・インライン・パッケージが知られ
ている。
構造としてシングル・インライン・パッケージが知られ
ている。
【０００４】よって、サーフェイス・マウント・パッケ
ージの利点及びシングル・インライン・パッケージの利
点を合わせ持つパッケージの実現が望まれている。
ージの利点及びシングル・インライン・パッケージの利
点を合わせ持つパッケージの実現が望まれている。
【０００５】
【従来の技術】従来、サーフェイス・マウント・パッケ
ージの利点及びシングル・インライン・パッケージの利
点を合わせ持つパッケージ構造として、例えば特開平２
−２１６４５号公報に開示された半導体装置がある。図
２７は同公報に開示された半導体装置１を示している。
ージの利点及びシングル・インライン・パッケージの利
点を合わせ持つパッケージ構造として、例えば特開平２
−２１６４５号公報に開示された半導体装置がある。図
２７は同公報に開示された半導体装置１を示している。
【０００６】同図中、２は樹脂製のパッケージであり、
内部に半導体チップ３を収納している。また、４は複数
のリードであり、インナーリード部４ａが半導体チップ
３に接続されると共に、アウタリード部４ｂがパッケー
ジ２の外部に延出している。また、各アウターリード部
４ｂの先端所定部分は皆同一方向に折曲されている。
内部に半導体チップ３を収納している。また、４は複数
のリードであり、インナーリード部４ａが半導体チップ
３に接続されると共に、アウタリード部４ｂがパッケー
ジ２の外部に延出している。また、各アウターリード部
４ｂの先端所定部分は皆同一方向に折曲されている。
【０００７】一方、パッケージ２の各アウターリード部
４ｂが延出した部位の両側位置にはスペーサ５が設けら
れている。このスペーサ５には、クリップ６と縮径筒部
７が形成されている。このスペーサ５は図２８に示すよ
うに、半導体装置１を回路基板８に実装する際用いるも
のであり、具体的には、回路基板８に縮径筒部７が嵌入
しうる嵌入孔８ａを形成しておき、この嵌入孔８ａにス
ペーサ５の縮径筒部７を嵌入させることにより、回路基
板８上に半導体装置１を立設させ、この状態で回路基板
８上に形成されているパターン８ｂとアウターリード部
４ｂを半田付けする構成とされていた。
４ｂが延出した部位の両側位置にはスペーサ５が設けら
れている。このスペーサ５には、クリップ６と縮径筒部
７が形成されている。このスペーサ５は図２８に示すよ
うに、半導体装置１を回路基板８に実装する際用いるも
のであり、具体的には、回路基板８に縮径筒部７が嵌入
しうる嵌入孔８ａを形成しておき、この嵌入孔８ａにス
ペーサ５の縮径筒部７を嵌入させることにより、回路基
板８上に半導体装置１を立設させ、この状態で回路基板
８上に形成されているパターン８ｂとアウターリード部
４ｂを半田付けする構成とされていた。
【０００８】
【発明が解決しようとする課題】しかるに、上記従来の
半導体装置１では、半導体装置１自身では回路基板８上
に垂立状態で載置する事はできず、半導体装置１を垂立
させるには回路基板８に嵌入孔８ａを形成する必要があ
る。従って、従来の半導体装置１は通常のサーフェイス
・マウントとは異なり、嵌入孔８ａを形成するための工
程が必要となり、これにより半導体装置１の実装効率が
低下するという問題点があった。
半導体装置１では、半導体装置１自身では回路基板８上
に垂立状態で載置する事はできず、半導体装置１を垂立
させるには回路基板８に嵌入孔８ａを形成する必要があ
る。従って、従来の半導体装置１は通常のサーフェイス
・マウントとは異なり、嵌入孔８ａを形成するための工
程が必要となり、これにより半導体装置１の実装効率が
低下するという問題点があった。
【０００９】また、従来の半導体装置１は、図２８に示
されるように、リード４のアウターリード部４ａは比較
的長く回路基板８に向け延出した後に折曲され、この折
曲部分が回路基板８上に形成されているパターン８ｂと
半田付けされる構成となっていた。この構造ではアウタ
ーリード部４ａがパッケージ２から露出した部分が長く
なり、この部分における信号伝達のロスが大きくなり、
また外乱が侵入するおそれもあり、半導体装置１と回路
基板８との間における信号の授受が良好に行われないお
それがあるという問題点があった。
されるように、リード４のアウターリード部４ａは比較
的長く回路基板８に向け延出した後に折曲され、この折
曲部分が回路基板８上に形成されているパターン８ｂと
半田付けされる構成となっていた。この構造ではアウタ
ーリード部４ａがパッケージ２から露出した部分が長く
なり、この部分における信号伝達のロスが大きくなり、
また外乱が侵入するおそれもあり、半導体装置１と回路
基板８との間における信号の授受が良好に行われないお
それがあるという問題点があった。
【００１０】本発明は上記の点に鑑みてなされたもので
あり、実装効率の向上及び回路基板との間における良好
な信号の授受を行いうる半導体装置を提供することを目
的とする。
あり、実装効率の向上及び回路基板との間における良好
な信号の授受を行いうる半導体装置を提供することを目
的とする。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置では、ステージ上に配設される
半導体チップと、この半導体チップを封止する樹脂製パ
ッケージと、この樹脂製パッケージに列設され、一端が
半導体チップに接続されると共に、他端が樹脂製パッケ
ージの外部に延出した複数の接続リードと、上記樹脂製
パッケージにその一部が埋設されると共に、樹脂製パッ
ケージより第１の方向及び第２の方向に延出し、樹脂製
パッケージを回路基板上に立設した状態で実装し得る複
数の支持リードとを有しており、上記接続リードを樹脂
製パッケージ近傍位置で折曲し、かつ、上記複数の支持
リードの前記第１及び第２の方向を相互に異なる方向に
し、樹脂製パッケージが支持リードに支持されることに
より回路基板上に垂立状態で載置される構成としたこと
を特徴とするものである。
に、本発明の半導体装置では、ステージ上に配設される
半導体チップと、この半導体チップを封止する樹脂製パ
ッケージと、この樹脂製パッケージに列設され、一端が
半導体チップに接続されると共に、他端が樹脂製パッケ
ージの外部に延出した複数の接続リードと、上記樹脂製
パッケージにその一部が埋設されると共に、樹脂製パッ
ケージより第１の方向及び第２の方向に延出し、樹脂製
パッケージを回路基板上に立設した状態で実装し得る複
数の支持リードとを有しており、上記接続リードを樹脂
製パッケージ近傍位置で折曲し、かつ、上記複数の支持
リードの前記第１及び第２の方向を相互に異なる方向に
し、樹脂製パッケージが支持リードに支持されることに
より回路基板上に垂立状態で載置される構成としたこと
を特徴とするものである。
【００１２】
【作用】上記構成とされた半導体装置によれば、複数の
支持リードを異なる方向に延出することにより、支持リ
ードは樹脂製パッケージの両側に延在する構成となるた
め、この支持リードにより樹脂製パッケージを回路基板
上に垂立状態で載置することができる。即ち、本発明に
よる半導体装置は、回路基板に孔等を設けることなく、
装置自体で回路基板上に立つことができる。
支持リードを異なる方向に延出することにより、支持リ
ードは樹脂製パッケージの両側に延在する構成となるた
め、この支持リードにより樹脂製パッケージを回路基板
上に垂立状態で載置することができる。即ち、本発明に
よる半導体装置は、回路基板に孔等を設けることなく、
装置自体で回路基板上に立つことができる。
【００１３】また、接続リードが樹脂製パッケージ近傍
位置で折曲されることにより、半導体チップと回路基板
間のリードの長さを短くできるため、信号伝達のロス及
び外乱の侵入を防止することができる。
位置で折曲されることにより、半導体チップと回路基板
間のリードの長さを短くできるため、信号伝達のロス及
び外乱の侵入を防止することができる。
【００１４】
【実施例】次に本発明の実施例について図面と共に説明
する。図１は本発明の一実施例である半導体装置１０の
底面図、図２（Ａ）は本発明の一実施例である半導体装
置１０の斜視図、図２（Ｂ）は半導体装置１０の側面
図、図２（Ｃ）は半導体装置１０の平面図、図３は半導
体装置１０の縦断面図である。
する。図１は本発明の一実施例である半導体装置１０の
底面図、図２（Ａ）は本発明の一実施例である半導体装
置１０の斜視図、図２（Ｂ）は半導体装置１０の側面
図、図２（Ｃ）は半導体装置１０の平面図、図３は半導
体装置１０の縦断面図である。
【００１５】各図において、１１は例えばエポキシ樹脂
よりなるパッケージであり、トランスファーモールディ
ングによりその内部に半導体チップ１５を封止してい
る。このパッケージ１１の底面には、図１に示されるよ
うに、支持リード１２ａ，１２ｂ，１３ａ，１３ｂ及び
複数の接続リード１４がパッケージ１１に対して側方に
延出するよう配設された構造となっている。支持リード
１２ａ，１２ｂと支持リード１３ａ，１３ｂはパッケー
ジ１１の両側部分に配設されており、また複数の接続リ
ード１４は支持リード１２ａ，１２ｂと支持リード１３
ａ，１３ｂとの間に配設されている。更に、支持リード
１２ａ，１２ｂ，１３ａ，１３ｂはパッケージ１１側方
に長く延出しているのに対して、接続リード１４の延出
長さは短く設定されている。
よりなるパッケージであり、トランスファーモールディ
ングによりその内部に半導体チップ１５を封止してい
る。このパッケージ１１の底面には、図１に示されるよ
うに、支持リード１２ａ，１２ｂ，１３ａ，１３ｂ及び
複数の接続リード１４がパッケージ１１に対して側方に
延出するよう配設された構造となっている。支持リード
１２ａ，１２ｂと支持リード１３ａ，１３ｂはパッケー
ジ１１の両側部分に配設されており、また複数の接続リ
ード１４は支持リード１２ａ，１２ｂと支持リード１３
ａ，１３ｂとの間に配設されている。更に、支持リード
１２ａ，１２ｂ，１３ａ，１３ｂはパッケージ１１側方
に長く延出しているのに対して、接続リード１４の延出
長さは短く設定されている。
【００１６】半導体装置１０の内部構造を図３乃至図５
を用いて説明する。図３に示されるように、前記した支
持リード１２ａ，１２ｂが形成された支持リード体１
２、及び支持リード１３ａ，１３ｂが形成された支持リ
ード体１３は、パッケージ１１の内部に広く埋設された
構造とされている。特に支持リード体１３は、パッケー
ジ１１の内部に同図中右方向に延出したステージ部１３
ｃを有しており、このステージ部１３ｃの片面に半導体
チップ１５は搭載されている。
を用いて説明する。図３に示されるように、前記した支
持リード１２ａ，１２ｂが形成された支持リード体１
２、及び支持リード１３ａ，１３ｂが形成された支持リ
ード体１３は、パッケージ１１の内部に広く埋設された
構造とされている。特に支持リード体１３は、パッケー
ジ１１の内部に同図中右方向に延出したステージ部１３
ｃを有しており、このステージ部１３ｃの片面に半導体
チップ１５は搭載されている。
【００１７】半導体チップ１５の表面には複数のボンデ
ィングパッド１６が形成されており、この各ボンディン
グパッド１６と各接続リード１４のインナーリード部１
４ｂとの間、及びボンディングパッド１６と支持リード
体１２の間には金（Ａｕ）ワイヤ１７がワイヤーボンデ
ィングされている。尚、ボンディングパッド１６と各接
続リード１４との接続はワイヤーボンディングに限定さ
れるものではなく、例えば図６に示されるように、金
（Ａｕ）ワイヤ１７に代えてテープリード１８を用いる
構成としてもよい。
ィングパッド１６が形成されており、この各ボンディン
グパッド１６と各接続リード１４のインナーリード部１
４ｂとの間、及びボンディングパッド１６と支持リード
体１２の間には金（Ａｕ）ワイヤ１７がワイヤーボンデ
ィングされている。尚、ボンディングパッド１６と各接
続リード１４との接続はワイヤーボンディングに限定さ
れるものではなく、例えば図６に示されるように、金
（Ａｕ）ワイヤ１７に代えてテープリード１８を用いる
構成としてもよい。
【００１８】金（Ａｕ）ワイヤ１７の場合、ワイヤーボ
ンディング装置の構造上の面、また金（Ａｕ）ワイヤ１
７はコストが高いためコスト低減の面等より、その径寸
法は３０μｍ程度が限度であり、これより太い径寸法と
することはできない。よって、ワイヤ１７では断面積が
小さくなり、電気的抵抗値が大きくなってしまう。しか
るに、テープリード１８の場合、リードをコストメリッ
トのある銅（Ｃｕ）で形成することができ、またテープ
により保持されるためリードの断面積を大きくとること
ができる。よって、テープリード１８を用いることによ
りボンディングパッド１６と各接続リード１４との間の
抵抗値を低く押さえることができ、かつコストの低減を
実現できる。
ンディング装置の構造上の面、また金（Ａｕ）ワイヤ１
７はコストが高いためコスト低減の面等より、その径寸
法は３０μｍ程度が限度であり、これより太い径寸法と
することはできない。よって、ワイヤ１７では断面積が
小さくなり、電気的抵抗値が大きくなってしまう。しか
るに、テープリード１８の場合、リードをコストメリッ
トのある銅（Ｃｕ）で形成することができ、またテープ
により保持されるためリードの断面積を大きくとること
ができる。よって、テープリード１８を用いることによ
りボンディングパッド１６と各接続リード１４との間の
抵抗値を低く押さえることができ、かつコストの低減を
実現できる。
【００１９】ここで、支持リード体１２，１３及び接続
リード１４（以下、これらをまとめて支持リード体等１
２-1という）の具体的構成について図１５を用いて説明
する。支持リード体等１２-1は、鉄合金板２７ａ，２７
ｂと銅合金板２７ｃを熱圧着により貼り合わせたクラッ
ド材であり、鉄合金板２７ａ，２７ｂとしては例えば鉄
（Ｆｅ）−ニッケル（Ｎｉ）合金である４２アロイ（al
loy)が選定されると共に、銅合金板２７ｃとしてはＭＦ
２０２（商品名）が選定されている。
リード１４（以下、これらをまとめて支持リード体等１
２-1という）の具体的構成について図１５を用いて説明
する。支持リード体等１２-1は、鉄合金板２７ａ，２７
ｂと銅合金板２７ｃを熱圧着により貼り合わせたクラッ
ド材であり、鉄合金板２７ａ，２７ｂとしては例えば鉄
（Ｆｅ）−ニッケル（Ｎｉ）合金である４２アロイ（al
loy)が選定されると共に、銅合金板２７ｃとしてはＭＦ
２０２（商品名）が選定されている。
【００２０】一方、各合金板２７ａ〜２７ｃの厚さ寸法
に注目すると、鉄合金板２７ａの厚さ寸法をｔ1 、鉄合
金板２７ｂの厚さ寸法をｔ2 、鉄合金板２７ａ，２７ｂ
の合計した厚さ寸法をｔ（ｔ＝ｔ1 ＋ｔ2 ）、銅合金板
２７ｃの厚さ寸法をＴとすると、支持リード体等１２-1
は鉄合金板２７ａ，２７ｂの合計した厚さ寸法ｔと銅合
金板２７ｃの厚さ寸法Ｔとの比(t/T) が、 0.3 ≦(t/T) ≦２ … となるよう構成されている。また、支持リード体等１２
-1全体の厚さ寸法をＷとすると、鉄合金板２７ａ，２７
ｂの合計した厚さ寸法ｔと支持リード体等１２-1全体の
厚さ寸法Ｗとの比(t/W) が、 0.4 ≦(t/W) ≦0.7 … となるよう構成されている。
に注目すると、鉄合金板２７ａの厚さ寸法をｔ1 、鉄合
金板２７ｂの厚さ寸法をｔ2 、鉄合金板２７ａ，２７ｂ
の合計した厚さ寸法をｔ（ｔ＝ｔ1 ＋ｔ2 ）、銅合金板
２７ｃの厚さ寸法をＴとすると、支持リード体等１２-1
は鉄合金板２７ａ，２７ｂの合計した厚さ寸法ｔと銅合
金板２７ｃの厚さ寸法Ｔとの比(t/T) が、 0.3 ≦(t/T) ≦２ … となるよう構成されている。また、支持リード体等１２
-1全体の厚さ寸法をＷとすると、鉄合金板２７ａ，２７
ｂの合計した厚さ寸法ｔと支持リード体等１２-1全体の
厚さ寸法Ｗとの比(t/W) が、 0.4 ≦(t/W) ≦0.7 … となるよう構成されている。
【００２１】上記した条件を満たす限り、各合金板２７
ａ〜２７ｃの厚さ寸法は任意に選定することができ、例
えば図１６に実施例（１）〜（５）に示すような各種の
寸法を選定することができる。尚、図１５に示すのは、
図１６に実施例（２）で示した構成である。
ａ〜２７ｃの厚さ寸法は任意に選定することができ、例
えば図１６に実施例（１）〜（５）に示すような各種の
寸法を選定することができる。尚、図１５に示すのは、
図１６に実施例（２）で示した構成である。
【００２２】支持リード体等１２-1は、半導体チップ１
５を回路基板と電気的に接続するリードとして機能する
と共に半導体チップ１５で発生する熱を外部に逃がす冷
却フィンとしても機能する。従って、支持リード体等１
２-1は、リード材に必要とされる所定の機械的強度，電
気伝導性等を満足する必要があると共に、冷却フィンの
材質に必要とされる所定の熱伝導性等を満足させる必要
がある。この各特性を単一材料で満足させるのは困難で
あるが、複数の材質の異なる板材を接合したクラッド材
を用いれば、上記各特性を満足させることができる。
５を回路基板と電気的に接続するリードとして機能する
と共に半導体チップ１５で発生する熱を外部に逃がす冷
却フィンとしても機能する。従って、支持リード体等１
２-1は、リード材に必要とされる所定の機械的強度，電
気伝導性等を満足する必要があると共に、冷却フィンの
材質に必要とされる所定の熱伝導性等を満足させる必要
がある。この各特性を単一材料で満足させるのは困難で
あるが、複数の材質の異なる板材を接合したクラッド材
を用いれば、上記各特性を満足させることができる。
【００２３】本実施例では、鉄合金板２７ａ，２７ｂと
銅合金板２７ｃを接合したクラッド材を用いることによ
り、リード材に必要とされる機械的強度，電気伝導性等
及び冷却フィンの材質に必要とされる所定の熱伝導性等
を共に満足させることを可能とした。鉄合金板２７ａ，
２７ｂは主として機械的強度を向上させる機能を奏し、
銅合金板２７ｃは電気伝導性及び熱伝導性を向上させる
機能を奏する。
銅合金板２７ｃを接合したクラッド材を用いることによ
り、リード材に必要とされる機械的強度，電気伝導性等
及び冷却フィンの材質に必要とされる所定の熱伝導性等
を共に満足させることを可能とした。鉄合金板２７ａ，
２７ｂは主として機械的強度を向上させる機能を奏し、
銅合金板２７ｃは電気伝導性及び熱伝導性を向上させる
機能を奏する。
【００２４】上記各合金板２７ａ〜２７ｃの厚さ寸法の
選定に際し、電気伝導性及び熱伝導性は半導体装置１０
の特性上特に重要な特性であるため、鉄合金板２７ａ，
２７ｂの厚さ寸法は所定の機械的強度を達成できる最小
寸法を選定することが望ましい。上記した，の範囲
は、リード材及び冷却フィンの材質に必要とされる上記
の各特性を最も効果的に実現し得る各合金板２７ａ〜２
７ｃの厚さ寸法の範囲を示したものである。
選定に際し、電気伝導性及び熱伝導性は半導体装置１０
の特性上特に重要な特性であるため、鉄合金板２７ａ，
２７ｂの厚さ寸法は所定の機械的強度を達成できる最小
寸法を選定することが望ましい。上記した，の範囲
は、リード材及び冷却フィンの材質に必要とされる上記
の各特性を最も効果的に実現し得る各合金板２７ａ〜２
７ｃの厚さ寸法の範囲を示したものである。
【００２５】尚、図１５では鉄合金板２７ａ，２７ｂの
厚さ寸法ｔ1 ，ｔ2 を等しい値とし( ｔ1 ＝ｔ2 ）、か
つ銅合金板２７ｃを鉄合金板２７ａ，２７ｂで挟んだ構
成としたが、支持リード体等１２-1の構造はこれに限定
されるものではなく、上記した，の範囲を満足する
限り、図１７（Ａ）に示すように鉄合金板２７ｄを一対
の銅合金板２７ｅ，２７ｆにより挟んだ構成としても良
く、また同図（Ｂ）に示すように鉄合金板２７ｇと銅合
金板２７ｈを夫々一枚板構造としてもよく、更には同図
（Ｃ）に示すように銅合金板２７ｉを挟む鉄合金板２７
ｊ，２７ｋの厚さ寸法を異ならせた構成としても良い。
厚さ寸法ｔ1 ，ｔ2 を等しい値とし( ｔ1 ＝ｔ2 ）、か
つ銅合金板２７ｃを鉄合金板２７ａ，２７ｂで挟んだ構
成としたが、支持リード体等１２-1の構造はこれに限定
されるものではなく、上記した，の範囲を満足する
限り、図１７（Ａ）に示すように鉄合金板２７ｄを一対
の銅合金板２７ｅ，２７ｆにより挟んだ構成としても良
く、また同図（Ｂ）に示すように鉄合金板２７ｇと銅合
金板２７ｈを夫々一枚板構造としてもよく、更には同図
（Ｃ）に示すように銅合金板２７ｉを挟む鉄合金板２７
ｊ，２７ｋの厚さ寸法を異ならせた構成としても良い。
【００２６】また、上記ステージ部１２ｃの半導体チッ
プ１５との接合位置には、半田ディップ等を行った際に
生じる熱応力を分散させるための応力分散孔（図３には
図示せず）が形成されている。この応力分散孔を設ける
ことにより、半導体装置１０に熱が印加された際、ステ
ージ部１２ｃと半導体チップ１５との熱膨張差に起因し
て発生する応力が一箇所に集中することを防止でき分散
されるため、半導体チップ１５がステージ部１２ｃから
剥離したり、パッケージ１１にパッケージ割れが発生す
ることを防止することができる。この応力分散孔の構成
は種々考えられる。
プ１５との接合位置には、半田ディップ等を行った際に
生じる熱応力を分散させるための応力分散孔（図３には
図示せず）が形成されている。この応力分散孔を設ける
ことにより、半導体装置１０に熱が印加された際、ステ
ージ部１２ｃと半導体チップ１５との熱膨張差に起因し
て発生する応力が一箇所に集中することを防止でき分散
されるため、半導体チップ１５がステージ部１２ｃから
剥離したり、パッケージ１１にパッケージ割れが発生す
ることを防止することができる。この応力分散孔の構成
は種々考えられる。
【００２７】図１８は、応力分散孔２８の各種構成例を
示している。同図（Ａ）はステージ部１２ｃを左右に貫
通した応力分散孔２８ａを示している。同図（Ｂ）は、
上下左右に十字状に延在した応力分散孔２８ｂを示して
いる。同図（Ｃ）は、中央部に十字状に形成されると共
に、その外部の４箇所に形成された応力分散孔２８ｃを
示している。同図（Ｄ）は、略Ｔ字形状をした４個の孔
より構成される応力分散孔２８ｄを示している。同図
（Ｅ）は、中心位置より放射状に延在する応力分散孔２
８ｅを示している。更に、同図（Ｆ）は、左右に４本長
く形成された応力分散孔２８ｆを示している。
示している。同図（Ａ）はステージ部１２ｃを左右に貫
通した応力分散孔２８ａを示している。同図（Ｂ）は、
上下左右に十字状に延在した応力分散孔２８ｂを示して
いる。同図（Ｃ）は、中央部に十字状に形成されると共
に、その外部の４箇所に形成された応力分散孔２８ｃを
示している。同図（Ｄ）は、略Ｔ字形状をした４個の孔
より構成される応力分散孔２８ｄを示している。同図
（Ｅ）は、中心位置より放射状に延在する応力分散孔２
８ｅを示している。更に、同図（Ｆ）は、左右に４本長
く形成された応力分散孔２８ｆを示している。
【００２８】続いて、図３におけるＡ−Ａ線に沿う断面
を図４に、また図３におけるＢ−Ｂ線に沿う断面を図５
に示し、本発明の特徴となる支持リード１２ａ，１２
ｂ，１３ａ，１３ｂ及び接続リード１４の形状について
以下詳述する。
を図４に、また図３におけるＢ−Ｂ線に沿う断面を図５
に示し、本発明の特徴となる支持リード１２ａ，１２
ｂ，１３ａ，１３ｂ及び接続リード１４の形状について
以下詳述する。
【００２９】支持リード１２ａ，１２ｂ及び支持リード
１３ａ，１３ｂは、図３に示されるように支持リード体
１２，１３に二股形状で形成されており、かつ図３に示
されるように、支持リード１３ａ，１３ｂはパッケージ
１１の近傍位置にて互いに異なる方向へ折曲されている
（具体的にはパッケージ１１に沿って折曲されてい
る）。一方、図示しないが、支持リード１２ａ，１２ｂ
も同様な構成で互いに異なる方向へ折曲されている。ま
た、前記したように支持リード１２ａ，１２ｂと支持リ
ード１３ａ，１３ｂはパッケージ１１の底面の両側位置
に配設されており、かつパッケージ１１の側方へ長く延
出するよう構成されている。
１３ａ，１３ｂは、図３に示されるように支持リード体
１２，１３に二股形状で形成されており、かつ図３に示
されるように、支持リード１３ａ，１３ｂはパッケージ
１１の近傍位置にて互いに異なる方向へ折曲されている
（具体的にはパッケージ１１に沿って折曲されてい
る）。一方、図示しないが、支持リード１２ａ，１２ｂ
も同様な構成で互いに異なる方向へ折曲されている。ま
た、前記したように支持リード１２ａ，１２ｂと支持リ
ード１３ａ，１３ｂはパッケージ１１の底面の両側位置
に配設されており、かつパッケージ１１の側方へ長く延
出するよう構成されている。
【００３０】従って、上記構成の半導体装置１０を回路
基板１９上に載置した場合、図２（Ａ），（Ｂ）に示す
ように、半導体装置１０自体で回路基板１９上に垂立状
態で立つことが可能となる。従って、半導体装置１０を
回路基板１９に実装するに際し、回路基板１９に孔等を
形成することなく半導体装置１０を回路基板１９に垂立
状態で配置することができる。よって、本発明に係る半
導体装置１０は、サーフェイス・マウント・パッケージ
の利点及びシングル・インライン・パッケージの利点を
共に有するパッケージ構造となり、実装密度，冷却効率
及び実装作業等の各面において効率化を図ることができ
る。
基板１９上に載置した場合、図２（Ａ），（Ｂ）に示す
ように、半導体装置１０自体で回路基板１９上に垂立状
態で立つことが可能となる。従って、半導体装置１０を
回路基板１９に実装するに際し、回路基板１９に孔等を
形成することなく半導体装置１０を回路基板１９に垂立
状態で配置することができる。よって、本発明に係る半
導体装置１０は、サーフェイス・マウント・パッケージ
の利点及びシングル・インライン・パッケージの利点を
共に有するパッケージ構造となり、実装密度，冷却効率
及び実装作業等の各面において効率化を図ることができ
る。
【００３１】また、前記したように半導体チップ１５は
支持リード体１３を構成するステージ部１３ｃに搭載さ
れており、また支持リード体１３の支持リード１３ａ，
１３ｂはパッケージ１１の外部に大きく延出した構造と
なっている。従って、半導体チップ１５で発生した熱
は、支持リード体１３を熱伝導してゆき支持リード１３
ａ，１３ｂで放熱される構成となる。これにより、半導
体チップ１５の発熱に対する放熱効率を向上させること
ができる。
支持リード体１３を構成するステージ部１３ｃに搭載さ
れており、また支持リード体１３の支持リード１３ａ，
１３ｂはパッケージ１１の外部に大きく延出した構造と
なっている。従って、半導体チップ１５で発生した熱
は、支持リード体１３を熱伝導してゆき支持リード１３
ａ，１３ｂで放熱される構成となる。これにより、半導
体チップ１５の発熱に対する放熱効率を向上させること
ができる。
【００３２】一方、図５に示されるように、接続リード
１４もパッケージ１１の近傍位置にて折曲された構造と
されている（具体的にはパッケージ１１に沿って折曲さ
れている）。この折曲された接続リード１４のアウター
リード部１４ａは、回路基板１９に形成さたリードパタ
ーン１９ａに半田付け接合される。従って、半導体チッ
プ１５とリードパターン１９ａとの間の距離は従来と比
べて短くなり、接続リード１４における信号伝達のロス
や外乱の侵入を有効に防止することができる。また、接
続リード１４の折曲方向は図１に示すように交互に異な
る方向となるよう構成されている。従って、隣接する各
接続リード１４間で短絡が発生することを未然に防止す
ることができると共に、回路基板１９に形成さるリード
パターン１９ａの配設ピッチを大きくとることができ
（接続リード１４の配設ピッチの２倍のピッチとするこ
とができる）、リードパターン１９ａの形成の容易化を
図ることができる。
１４もパッケージ１１の近傍位置にて折曲された構造と
されている（具体的にはパッケージ１１に沿って折曲さ
れている）。この折曲された接続リード１４のアウター
リード部１４ａは、回路基板１９に形成さたリードパタ
ーン１９ａに半田付け接合される。従って、半導体チッ
プ１５とリードパターン１９ａとの間の距離は従来と比
べて短くなり、接続リード１４における信号伝達のロス
や外乱の侵入を有効に防止することができる。また、接
続リード１４の折曲方向は図１に示すように交互に異な
る方向となるよう構成されている。従って、隣接する各
接続リード１４間で短絡が発生することを未然に防止す
ることができると共に、回路基板１９に形成さるリード
パターン１９ａの配設ピッチを大きくとることができ
（接続リード１４の配設ピッチの２倍のピッチとするこ
とができる）、リードパターン１９ａの形成の容易化を
図ることができる。
【００３３】図７乃至図１１は接続リード１４の変形例
を示している。上記してきた接続リード１４は、単に板
状部材により形成された構成であったが、半田付け性を
向上させるためには、半田付け面積を広くすることが有
効である。各図に示される接続リードは、半田付け性を
向上させたものである。尚、下記する各実施例において
も支持リード体等は上記したクラッド材が使用されてい
る。
を示している。上記してきた接続リード１４は、単に板
状部材により形成された構成であったが、半田付け性を
向上させるためには、半田付け面積を広くすることが有
効である。各図に示される接続リードは、半田付け性を
向上させたものである。尚、下記する各実施例において
も支持リード体等は上記したクラッド材が使用されてい
る。
【００３４】図７（Ａ）に示される接続リード２０は、
半田付け面積を広くするため、アウターリード部端部に
半円状の切欠２０ａを形成したものである。また、同図
（Ｂ）は、アウターリード部端部に加えて、側部にも半
円状の切欠２０ａを形成したものである。図８に示され
る接続リード２２は、凹部２２ａを形成することにより
半田付け面積を広くしたものである。この構成の場合、
接続リード２２の剛性を高めることもできる。図９に示
される接続リード２３は長手方向に長孔２３ａを穿設し
たものであり、また図１０示される接続リード２４は孔
２４ａ，２４ｂを穿設することにより半田付け面積を広
くするよう構成したものである。更に、図１１に示され
る接続リード２５は、その中央に長手方向に延在するよ
う凸条２５ａを形成したものである。この構成の場合
も、半田付け面積を広くできると共に接続リード２３の
剛性を高めることができる。上記のように、接続リード
２０〜２５を構成することにより、半田付け性の向上を
図ることができる。
半田付け面積を広くするため、アウターリード部端部に
半円状の切欠２０ａを形成したものである。また、同図
（Ｂ）は、アウターリード部端部に加えて、側部にも半
円状の切欠２０ａを形成したものである。図８に示され
る接続リード２２は、凹部２２ａを形成することにより
半田付け面積を広くしたものである。この構成の場合、
接続リード２２の剛性を高めることもできる。図９に示
される接続リード２３は長手方向に長孔２３ａを穿設し
たものであり、また図１０示される接続リード２４は孔
２４ａ，２４ｂを穿設することにより半田付け面積を広
くするよう構成したものである。更に、図１１に示され
る接続リード２５は、その中央に長手方向に延在するよ
う凸条２５ａを形成したものである。この構成の場合
も、半田付け面積を広くできると共に接続リード２３の
剛性を高めることができる。上記のように、接続リード
２０〜２５を構成することにより、半田付け性の向上を
図ることができる。
【００３５】また、図１乃至図６を用いて説明した半導
体装置１０では、ステージ部１３Ｃの片面に１個だけ半
導体チップ１５を配設した構成を示したが、図１２
（Ａ），（Ｂ）に示されるようにステージ部１３ｃの両
面に半導体チップ１５，３１，３３を配設した構成の半
導体装置３０，３２としてもよい。この構成とすること
により、半導体チップ１５の実装密度をより高密度化す
ることができる。尚、同図（Ａ）は半導体チップ１５，
３１と接続リード１４との接続を金ワイヤ１７で行った
構成を示しており、また同図（Ｂ）は半導体チップ１
５，３３と接続リード１４との接続をテープリード１８
で行った構成を示している。
体装置１０では、ステージ部１３Ｃの片面に１個だけ半
導体チップ１５を配設した構成を示したが、図１２
（Ａ），（Ｂ）に示されるようにステージ部１３ｃの両
面に半導体チップ１５，３１，３３を配設した構成の半
導体装置３０，３２としてもよい。この構成とすること
により、半導体チップ１５の実装密度をより高密度化す
ることができる。尚、同図（Ａ）は半導体チップ１５，
３１と接続リード１４との接続を金ワイヤ１７で行った
構成を示しており、また同図（Ｂ）は半導体チップ１
５，３３と接続リード１４との接続をテープリード１８
で行った構成を示している。
【００３６】更に、上記してきた半導体装置１０では、
図１に示されるように、各接続リード１４の折曲方向を
交互に異なる方向とした例を示したが、接続リードの折
曲方向は必ずしも交互に異なる方向とする必要はなく、
接続リードの本数，回路基板上におけるリードパターン
形成位置の問題等により任意に設定することが可能であ
る。よって、接続リードのピッチがそれほど密となって
いないような場合には、例えば図１３に示されるように
隣接する２本の接続リード（４１-1と４１-2、４１-3と
４１-4等）を対として、これらの対を一組として交互に
異なる方向に折曲するような構成としてもよい。
図１に示されるように、各接続リード１４の折曲方向を
交互に異なる方向とした例を示したが、接続リードの折
曲方向は必ずしも交互に異なる方向とする必要はなく、
接続リードの本数，回路基板上におけるリードパターン
形成位置の問題等により任意に設定することが可能であ
る。よって、接続リードのピッチがそれほど密となって
いないような場合には、例えば図１３に示されるように
隣接する２本の接続リード（４１-1と４１-2、４１-3と
４１-4等）を対として、これらの対を一組として交互に
異なる方向に折曲するような構成としてもよい。
【００３７】更には、図１４に示す半導体装置５０のよ
うに、接続リード５１を同一方向に折曲した構成として
もよい。特に、この半導体装置５０の場合、接続リード
５１を同一方向に折曲する構成であるため、接続リード
５１の曲げ加工を容易に行うことができると共に、検査
時においてはパッケージの片側だけを見れば回路基板と
接続リード５１との接続状態を全て検査できるため、検
査作業の簡単化を図ることきができる。
うに、接続リード５１を同一方向に折曲した構成として
もよい。特に、この半導体装置５０の場合、接続リード
５１を同一方向に折曲する構成であるため、接続リード
５１の曲げ加工を容易に行うことができると共に、検査
時においてはパッケージの片側だけを見れば回路基板と
接続リード５１との接続状態を全て検査できるため、検
査作業の簡単化を図ることきができる。
【００３８】このように、接続リードの折曲方向は特に
限定されるものではなく、半導体装置１０，４０，５０
が実装される回路基板の配置位置等により任意に選定で
きるものである。よって、半導体装置１０，４０，５０
を実装する際のフレキシビィリティを向上させることが
できる。また、半導体装置１０，４０，５０は各支持リ
ード１２ａ，１２ｂ，１３ａ，１３ｃにより回路基板上
に独自で立つ構成であるため、接続リードの折曲方向が
この半導体装置１０，４０，５０を立設する構造に影響
を与えるようなことはない。
限定されるものではなく、半導体装置１０，４０，５０
が実装される回路基板の配置位置等により任意に選定で
きるものである。よって、半導体装置１０，４０，５０
を実装する際のフレキシビィリティを向上させることが
できる。また、半導体装置１０，４０，５０は各支持リ
ード１２ａ，１２ｂ，１３ａ，１３ｃにより回路基板上
に独自で立つ構成であるため、接続リードの折曲方向が
この半導体装置１０，４０，５０を立設する構造に影響
を与えるようなことはない。
【００３９】図１９〜図２１は、回路基板１９上にパッ
ケージ１１を安定して立設させるため、補強部材を設け
た構成の半導体装置６０〜６２を示している。本願構成
の半導体装置は、回路基板１９に垂立状態で実装される
ためパッケージ１１の回路基板１９からの突出量が大で
あり外力を受け易い。上記した実施例のように、支持リ
ード１２ａ，１２ｂ，１３ａ，１３ｂを設けた構成でも
通常の外力（例えば、実装時に印加される外力等）が印
加された場合には、十分耐えることができるが、非常に
強い外力が印加された場合には薄板状の支持リード１２
ａ，１２ｂ，１３ａ，１３ｂだけでは耐えきれないおそ
れがある。この場合、パッケージ１１が倒れて接続リー
ド１４が回路基板１９から離脱してしまう等の不都合が
生じる。図１９乃至図２１で示す半導体装置６０〜６２
は、このような非常に強い外力が印加された場合におい
ても上記不都合が生じないよう構成されたものである。
ケージ１１を安定して立設させるため、補強部材を設け
た構成の半導体装置６０〜６２を示している。本願構成
の半導体装置は、回路基板１９に垂立状態で実装される
ためパッケージ１１の回路基板１９からの突出量が大で
あり外力を受け易い。上記した実施例のように、支持リ
ード１２ａ，１２ｂ，１３ａ，１３ｂを設けた構成でも
通常の外力（例えば、実装時に印加される外力等）が印
加された場合には、十分耐えることができるが、非常に
強い外力が印加された場合には薄板状の支持リード１２
ａ，１２ｂ，１３ａ，１３ｂだけでは耐えきれないおそ
れがある。この場合、パッケージ１１が倒れて接続リー
ド１４が回路基板１９から離脱してしまう等の不都合が
生じる。図１９乃至図２１で示す半導体装置６０〜６２
は、このような非常に強い外力が印加された場合におい
ても上記不都合が生じないよう構成されたものである。
【００４０】図１９に示す半導体装置６０は、各支持リ
ード１２ａ，１２ｂ，１３ａ，１３ｂ上に補強部材６３
を装着したことを特徴とするものである。この補強部材
６３は、例えば樹脂よりなる直方体形状を有するもので
あり、その下面には支持リード１２ａ，１２ｂ，１３
ａ，１３ｂと嵌合する装着溝６４が形成されている。よ
って、補強部材６３を支持リード１２ａ，１２ｂ，１３
ａ，１３ｂに装着させるには、支持リード１２ａ，１２
ｂ，１３ａ，１３ｂに装着溝６４に嵌入させつつスライ
ド装着する。
ード１２ａ，１２ｂ，１３ａ，１３ｂ上に補強部材６３
を装着したことを特徴とするものである。この補強部材
６３は、例えば樹脂よりなる直方体形状を有するもので
あり、その下面には支持リード１２ａ，１２ｂ，１３
ａ，１３ｂと嵌合する装着溝６４が形成されている。よ
って、補強部材６３を支持リード１２ａ，１２ｂ，１３
ａ，１３ｂに装着させるには、支持リード１２ａ，１２
ｂ，１３ａ，１３ｂに装着溝６４に嵌入させつつスライ
ド装着する。
【００４１】装着された状態において、補強部材６３は
パッケージ１１と当接し、これによりパッケージ１１は
補強される。この補強により、パッケージ１１に図中矢
印Ａ方向に外力が印加された場合におけるパッケージ１
１の倒れを防止することができ、接続リード１４の回路
基板１９からの離脱を有効に防止することができる。ま
た上記の構成では、補強部材６３は支持リード１２ａ，
１２ｂ，１３ａ，１３ｂに装着脱可能の構成とされてい
るため、外力が印加されるおそれがあり特に補強を必要
とする半導体装置６０に選択的に補強部材６３を装着し
て補強を行うことができる。
パッケージ１１と当接し、これによりパッケージ１１は
補強される。この補強により、パッケージ１１に図中矢
印Ａ方向に外力が印加された場合におけるパッケージ１
１の倒れを防止することができ、接続リード１４の回路
基板１９からの離脱を有効に防止することができる。ま
た上記の構成では、補強部材６３は支持リード１２ａ，
１２ｂ，１３ａ，１３ｂに装着脱可能の構成とされてい
るため、外力が印加されるおそれがあり特に補強を必要
とする半導体装置６０に選択的に補強部材６３を装着し
て補強を行うことができる。
【００４２】また、図２０に示す半導体装置６１は、支
持リード１２ａ，１２ｂ，１３ａ，１３ｂに代えてパッ
ケージ１１と一体的に補強部材６５を形成したことを特
徴とするものである。この構成の場合、パッケージ１１
と補強部材６５との接合強度が強いため、図１９で示し
た半導体装置６０の構成に比べて、より強い外力に耐え
ることができる。また、パッケージ１１と補強部材６５
は一体的にモールド形成されるため、半導体装置６０の
構成に比べて製造工程の簡単化を図ることができる。
持リード１２ａ，１２ｂ，１３ａ，１３ｂに代えてパッ
ケージ１１と一体的に補強部材６５を形成したことを特
徴とするものである。この構成の場合、パッケージ１１
と補強部材６５との接合強度が強いため、図１９で示し
た半導体装置６０の構成に比べて、より強い外力に耐え
ることができる。また、パッケージ１１と補強部材６５
は一体的にモールド形成されるため、半導体装置６０の
構成に比べて製造工程の簡単化を図ることができる。
【００４３】更に、図２１に示す半導体装置６２は、図
２０で示した半導体装置６１と類似した構成を有する
が、補強部材６６の配設位置を２箇所としたことを特徴
とするものである。このように、補強部材６６は必ずし
も４箇所配設する必要はなく、印加されることが予想さ
せる外力の強さによりその配設個数及び配設位置を適宜
選定する構成としてもよい。この構成とすることによ
り、図２０に示す半導体装置６１の構成に比べて、補強
部材６６の形成に要する樹脂の量が削減されるため、コ
ストの低減を図ることができる。
２０で示した半導体装置６１と類似した構成を有する
が、補強部材６６の配設位置を２箇所としたことを特徴
とするものである。このように、補強部材６６は必ずし
も４箇所配設する必要はなく、印加されることが予想さ
せる外力の強さによりその配設個数及び配設位置を適宜
選定する構成としてもよい。この構成とすることによ
り、図２０に示す半導体装置６１の構成に比べて、補強
部材６６の形成に要する樹脂の量が削減されるため、コ
ストの低減を図ることができる。
【００４４】一方、前記したきた各半導体装置１０，３
０，３２，５０，６０〜６２は、全て回路基板１９上に
垂立させた状態で実装する構成であるため、回路基板１
９の単位面積当たりに実装できる半導体装置数を増やす
ことができ、高密度実装が可能となる。このように複数
の半導体装置１０，３０，３２，５０，６０〜６２を実
装する場合、各半導体装置１０，３０，３２，５０，６
０〜６２を近接して並べて配設するが、実装状態におい
て隣接する半導体装置間には離間部分が発生する。よっ
て、このような離間部分を有する実装状態において各半
導体装置１０，３０，３２，５０，６０〜６２に強い外
力が印加された場合には、やはりパッケージ１１が倒れ
てしまい、接続リード１４が回路基板１９から剥離して
しまうおそれがある。
０，３２，５０，６０〜６２は、全て回路基板１９上に
垂立させた状態で実装する構成であるため、回路基板１
９の単位面積当たりに実装できる半導体装置数を増やす
ことができ、高密度実装が可能となる。このように複数
の半導体装置１０，３０，３２，５０，６０〜６２を実
装する場合、各半導体装置１０，３０，３２，５０，６
０〜６２を近接して並べて配設するが、実装状態におい
て隣接する半導体装置間には離間部分が発生する。よっ
て、このような離間部分を有する実装状態において各半
導体装置１０，３０，３２，５０，６０〜６２に強い外
力が印加された場合には、やはりパッケージ１１が倒れ
てしまい、接続リード１４が回路基板１９から剥離して
しまうおそれがある。
【００４５】図２２〜図２４に示す半導体装置７０〜７
２は、このように複数の半導体装置を並べて配設する構
造において、外力が印加されてもパッケージ１１が倒れ
ることがないよう補強を行う構成としたことを特徴とす
るものである。
２は、このように複数の半導体装置を並べて配設する構
造において、外力が印加されてもパッケージ１１が倒れ
ることがないよう補強を行う構成としたことを特徴とす
るものである。
【００４６】図２２に示す半導体装置７０は、樹脂製パ
ッケージ１１にその表面より突出した補強凸部７３を形
成したことを特徴とするものである。この補強凸部７３
はパッケージ１１に一体的に形成されており（補強凸部
７３を別体として形成しパッケージ１１に取り付ける構
成も可能である）、またその形成位置は図２３に示すよ
うに複数の半導体装置７０を並設した際、相対向する面
の２箇所に夫々形成されている。また各補強凸部７３の
突出量は、実装状態において相互に対向する補強凸部７
３同士が若干量だけ離間するよう構成されている。
ッケージ１１にその表面より突出した補強凸部７３を形
成したことを特徴とするものである。この補強凸部７３
はパッケージ１１に一体的に形成されており（補強凸部
７３を別体として形成しパッケージ１１に取り付ける構
成も可能である）、またその形成位置は図２３に示すよ
うに複数の半導体装置７０を並設した際、相対向する面
の２箇所に夫々形成されている。また各補強凸部７３の
突出量は、実装状態において相互に対向する補強凸部７
３同士が若干量だけ離間するよう構成されている。
【００４７】上記構成において、図２３に矢印Ｆで示す
強い外力が印加されたとすると、外力Ｆが印加された半
導体装置７０-1は図中左方向に倒れようとするが、パッ
ケージ１１の倒れ角が半導体装置７０-1に設けられてい
る接続リード１４が剥離するに到らない倒れ角におい
て、半導体装置７０-1の補強凸部７３は隣接する半導体
装置７０-2の補強凸部７３と当接するよう構成されてお
り、これにより二つの半導体装置７０-1，７０-2は協働
して上記外力Ｆを受ける構成となる。外力Ｆの力が更に
強い場合には、二つの半導体装置７０-1，７０-2は共に
左方向に更に倒れ、やはり各半導体装置７０-1，７０-2
に設けられている接続リード１４が剥離するに到らない
倒れ角において半導体装置７０-2の補強凸部７３は隣接
する半導体装置７０-3の補強凸部７３と当接する。
強い外力が印加されたとすると、外力Ｆが印加された半
導体装置７０-1は図中左方向に倒れようとするが、パッ
ケージ１１の倒れ角が半導体装置７０-1に設けられてい
る接続リード１４が剥離するに到らない倒れ角におい
て、半導体装置７０-1の補強凸部７３は隣接する半導体
装置７０-2の補強凸部７３と当接するよう構成されてお
り、これにより二つの半導体装置７０-1，７０-2は協働
して上記外力Ｆを受ける構成となる。外力Ｆの力が更に
強い場合には、二つの半導体装置７０-1，７０-2は共に
左方向に更に倒れ、やはり各半導体装置７０-1，７０-2
に設けられている接続リード１４が剥離するに到らない
倒れ角において半導体装置７０-2の補強凸部７３は隣接
する半導体装置７０-3の補強凸部７３と当接する。
【００４８】上記のように、補強凸部７３を設けること
により、外力Ｆは複数の各半導体装置７０-1〜７０-3で
受けられるため、半導体装置７０-1〜７０-3全体として
の外力に対する補強力は強くなり、接続リード１４の回
路基板１９からの離脱等の不都合を防止することができ
る。
により、外力Ｆは複数の各半導体装置７０-1〜７０-3で
受けられるため、半導体装置７０-1〜７０-3全体として
の外力に対する補強力は強くなり、接続リード１４の回
路基板１９からの離脱等の不都合を防止することができ
る。
【００４９】図２４に示す半導体装置７１は補強凸部７
３を２箇所設け、その配設位置を対向するパッケージ表
面の異なる側端部近傍としたことを特徴とするものであ
る。また図２５に示す半導体装置７２は、同じく補強凸
部７３を２箇所設けると共に、その配設位置を対向する
パッケージ表面の中央位置としたことを特徴とするもの
である。このように、補強凸部７４は必ずしも４箇所配
設する必要はなく、印加されることが予想させる外力の
強さによりその配設個数及び配設位置を適宜選定する構
成としてもよい。この構成とすることにより、図２２に
示す半導体装置７０の構成に比べて、補強凸部７３の形
成に要する樹脂の量が削減されるため、コストの低減を
図ることができ、かつ効率的な外力に対する補強を行う
ことができる。
３を２箇所設け、その配設位置を対向するパッケージ表
面の異なる側端部近傍としたことを特徴とするものであ
る。また図２５に示す半導体装置７２は、同じく補強凸
部７３を２箇所設けると共に、その配設位置を対向する
パッケージ表面の中央位置としたことを特徴とするもの
である。このように、補強凸部７４は必ずしも４箇所配
設する必要はなく、印加されることが予想させる外力の
強さによりその配設個数及び配設位置を適宜選定する構
成としてもよい。この構成とすることにより、図２２に
示す半導体装置７０の構成に比べて、補強凸部７３の形
成に要する樹脂の量が削減されるため、コストの低減を
図ることができ、かつ効率的な外力に対する補強を行う
ことができる。
【００５０】図２６（Ａ）は図１の半導体装置の別の変
形例８０を示す底面図である。この変形例では接続リー
ド１４のアウターリード部８１がパッケージ本体の外方
へ０．１〜０．２ｍｍだけ突出するように形成される。
装置８０では接続リード１４は第１実施例と同様、交互
に側方に延在する。接続リード１４をこのように形成す
ることにより、接続リードの接続状態の目視検査が容易
になる。
形例８０を示す底面図である。この変形例では接続リー
ド１４のアウターリード部８１がパッケージ本体の外方
へ０．１〜０．２ｍｍだけ突出するように形成される。
装置８０では接続リード１４は第１実施例と同様、交互
に側方に延在する。接続リード１４をこのように形成す
ることにより、接続リードの接続状態の目視検査が容易
になる。
【００５１】図２６（Ｂ）は図１の装置の別の変形例８
１を示す。この例ではアウターリード８１が全て同一方
向に延在する。この例でもやはり、接続リード１４の接
続状態の目視検査を容易に行うことが可能になる。
１を示す。この例ではアウターリード８１が全て同一方
向に延在する。この例でもやはり、接続リード１４の接
続状態の目視検査を容易に行うことが可能になる。
【００５２】
【発明の効果】上述の如く本発明によれば、二股状の支
持リードを相互に異なる方向に折曲することにより、支
持リードは樹脂製パッケージの両側に延在する構成とな
るため、この支持リードにより樹脂製パッケージを回路
基板上に垂立状態で載置することができ、よって回路基
板に孔等を設けることなく装置自体で回路基板上に立つ
ことができ、また接続リードが樹脂製パッケージ近傍位
置で折曲されることにより半導体チップと回路基板間の
リードの長さを短くできるため、信号伝達のロス及び外
乱の侵入を防止することができる等の特長を有する。
持リードを相互に異なる方向に折曲することにより、支
持リードは樹脂製パッケージの両側に延在する構成とな
るため、この支持リードにより樹脂製パッケージを回路
基板上に垂立状態で載置することができ、よって回路基
板に孔等を設けることなく装置自体で回路基板上に立つ
ことができ、また接続リードが樹脂製パッケージ近傍位
置で折曲されることにより半導体チップと回路基板間の
リードの長さを短くできるため、信号伝達のロス及び外
乱の侵入を防止することができる等の特長を有する。
【図１】本発明の一実施例である半導体装置の底面図で
ある。
ある。
【図２】（Ａ）は本発明の一実施例である半導体装置の
斜視図、（Ｂ）は本発明の一実施例である半導体装置の
側面図、（Ｃ）は本発明の一実施例である半導体装置の
平面図である。
斜視図、（Ｂ）は本発明の一実施例である半導体装置の
側面図、（Ｃ）は本発明の一実施例である半導体装置の
平面図である。
【図３】本発明の一実施例である半導体装置の縦断面図
である。
である。
【図４】図３におけるＡ−Ａ線に沿う断面図である。
【図５】図３におけるＢ−Ｂ線に沿う断面図である。
【図６】半導体チップと接続リードを接続するのにテー
プリードを用いた構成を示す図である。
プリードを用いた構成を示す図である。
【図７】接続リードの変形例を示す図である。
【図８】接続リードの変形例を示す図である。
【図９】接続リードの変形例を示す図である。
【図１０】接続リードの変形例を示す図である。
【図１１】接続リードの変形例を示す図である。
【図１２】図１に示す半導体装置の変形例を示す断面図
である。
である。
【図１３】図１に示す半導体装置の変形例を示す底面図
である。
である。
【図１４】図１に示す半導体装置の変形例を示す底面図
である。
である。
【図１５】支持リード体及びリードの具体的構成を示す
断面図である。
断面図である。
【図１６】鉄合金板と銅合金板の各厚さの組合せの例を
示す図である。
示す図である。
【図１７】鉄合金板と銅合金板との接合のさせ方の例を
示す図である。
示す図である。
【図１８】応力分散孔の各種の構成を示す図である。
【図１９】図１に示す半導体装置の変形例を示す図であ
る。
る。
【図２０】図１に示す半導体装置の変形例を示す図であ
る。
る。
【図２１】図１に示す半導体装置の変形例を示す図であ
る。
る。
【図２２】図１に示す半導体装置の変形例を示す図であ
る。
る。
【図２３】図２２に示す半導体装置の効果を説明するた
めの図である。
めの図である。
【図２４】図１に示す半導体装置の変形例を示す図であ
る。
る。
【図２５】図１に示す半導体装置の変形例を示す図であ
る。
る。
【図２６】（Ａ），（Ｂ）は図１に示す半導体装置の変
形例を示す図である。
形例を示す図である。
【図２７】従来の半導体装置の一例を示す斜視図であ
る。
る。
【図２８】図２６に示す半導体装置が回路基板に取り付
けられる構成を示す図である。
けられる構成を示す図である。
１０，３０，３２，５０，６０〜６２，７０〜７２，８
０，８２ 半導体装置 １１ パッケージ １２，１３ 支持リード体 １２ａ，１２ｂ，１３ａ，１３ｂ 支持リード １３ｃ ステージ部 １４，２０〜２５，４１-1〜４１-6，５１ 接続リード １４ａ，８１ アウターリード部 １４ｂ インナーリード部 １５，３１，３３ 半導体チップ １６ ボンディングパッド １７ ワイヤ １８ テープリード １９ 回路基板 １９ａ リードパターン ２７ａ，２７ｂ，２７ｄ，２７ｇ，２７ｊ，２７ｋ 鉄
合金板 ２７ｃ，２７ｅ，２７ｆ，２７ｈ，２７ｉ 銅合金板 ２８，２８ａ〜２８ｆ 応力分散孔 ６３，６５，６６ 補強部材 ６４ 装着溝 ７３ 補強凸部
０，８２ 半導体装置 １１ パッケージ １２，１３ 支持リード体 １２ａ，１２ｂ，１３ａ，１３ｂ 支持リード １３ｃ ステージ部 １４，２０〜２５，４１-1〜４１-6，５１ 接続リード １４ａ，８１ アウターリード部 １４ｂ インナーリード部 １５，３１，３３ 半導体チップ １６ ボンディングパッド １７ ワイヤ １８ テープリード １９ 回路基板 １９ａ リードパターン ２７ａ，２７ｂ，２７ｄ，２７ｇ，２７ｊ，２７ｋ 鉄
合金板 ２７ｃ，２７ｅ，２７ｆ，２７ｈ，２７ｉ 銅合金板 ２８，２８ａ〜２８ｆ 応力分散孔 ６３，６５，６６ 補強部材 ６４ 装着溝 ７３ 補強凸部
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平4−52434 (32)優先日 平４(1992)３月11日 (33)優先権主張国 日本（ＪＰ） (72)発明者 辻 和人 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 斉藤 浩治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (13)
- 【請求項１】 ステージ（１３ｃ）上に配設される半導
体チップ（１５）と、 該半導体チップ（１５）を封止
する樹脂製パッケージ（１１）と、 該樹脂製パッケージ（１１）に列設され、一端が該半導
体チップ（１５）に接続されると共に、他端が該樹脂製
パッケージ（１１）の外部に延出した複数の接続リード
（１４）と、 該樹脂製パッケージ（１１）にその一部が埋設されると
共に、該樹脂製パッケージ（１１）より第１の方向及び
第２の方向に延出し、該樹脂製パッケージ（１１）を、
回路基板（１９）上に立設した状態で実装し得る複数の
支持リード（１２ａ，１２ｂ，１３ａ，１３ｂ）とを有
しており、 該接続リード（１４）を該樹脂製パッケージ（１１）近
傍位置で折曲し、 かつ、該複数の支持リードの前記第１及び第２の方向を
相互に異なる方向にし、該樹脂製パッケージ（１１）が
該支持リードに支持されることにより該回路基板（１
９）上に垂立状態で載置される構成としたことを特徴と
する半導体装置。 - 【請求項２】 上記複数の接続リード（１４）を、交互
に又は所定の個数毎に異なる方向に折曲したことを特徴
とする請求項１の半導体装置。 - 【請求項３】 上記複数の接続リード（５１）を、同一
方向に折曲したことを特徴とする請求項１の半導体装
置。 - 【請求項４】 該半導体チップ（１５）と該接続リード
（１４）のインナーリード（１４ｂ）とを、テープリー
ド（１８）又は金ワイヤ（１７）で結線したことを特徴
とする請求項１又は２のいずれか記載の半導体装置。 - 【請求項５】 該樹脂製パッケージ（１１）内に位置す
る該支持リード（１３ａ，１３ｂ）と、上記半導体チッ
プ（１５）が配設されるステージ（１３ｃ）とを一体化
したことを特徴とする請求項１乃至３のいずれか記載の
半導体装置。 - 【請求項６】 該半導体チップ（１５）を該ステージ
（１３ｃ）を挟んで複数個配設したことを特徴とする請
求項１乃至４のいずれか記載の半導体装置。 - 【請求項７】 該支持リード（１２ａ，１２ｂ，１３
ａ，１３ｂ）及び該ステージ（１３ｃ）及び該接続リー
ド（１４，５１）を、鉄合金板（２７ａ，２７ｂ，２７
ｄ，２７ｇ，２７ｊ，２７ｋ）と銅合金板（２７ｃ，２
７ｅ，２７ｆ，２７ｈ，２７ｉ）を接合したクラッド材
により構成し、かつ該鉄合金板（２７ａ，２７ｂ，２７
ｄ，２７ｇ，２７ｊ，２７ｋ）の合計厚さ（ｔ）と該銅
合金板（２７ｃ，２７ｅ，２７ｆ，２７ｈ，２７ｉ）の
合計厚さ（Ｔ）との比（t/T)が、0.3 ≦( t/T)≦２とな
るよう構成したことを特徴とする請求項１記載の半導体
装置。 - 【請求項８】 該支持リード（１２ａ，１２ｂ，１３
ａ，１３ｂ）及び該ステージ（１３ｃ）及び該接続リー
ド（１４，５１）を、鉄合金板（２７ａ，２７ｂ，２７
ｄ，２７ｇ，２７ｊ，２７ｋ）と銅合金板（２７ｃ，２
７ｅ，２７ｆ，２７ｈ，２７ｉ）を接合したクラッド材
により構成し、かつ該鉄合金板（２７ａ，２７ｂ，２７
ｄ，２７ｇ，２７ｊ，２７ｋ）の合計厚さ（ｔ）と該支
持リード（１２ａ，１２ｂ，１３ａ，１３ｂ）または該
ステージ（１３ｃ）または該接続リード（１４，５１）
の全体の厚さ（Ｗ）との比（t/W)が、0.4 ≦（t/W)≦0.
7となるよう構成したことを特徴とする請求項１記載の
半導体装置。 - 【請求項９】 該ステージ部（１３ｃ）の該半導体チッ
プ（１５）との接合部には、応力分散孔（２８ａ〜２８
ｆ）が形成されていることを特徴とする請求項１記載の
半導体装置。 - 【請求項１０】 該支持リード（１４）上に、該回路基
板（１９）と当接することにより該回路基板（１９）上
に該樹脂製パッケージ（１１）が立設されるのを補強す
る補強部材（６３）を設けたことを特徴とする請求項１
の半導体装置。 - 【請求項１１】 該樹脂製パッケージ（１１）に、該回
路基板（１９）と当接することにより該回路基板（１
９）上に該樹脂製パッケージ（１１）が立設されるのを
補強する補強部材（６５，６６）を設けたことを特徴と
する請求項１の半導体装置。 - 【請求項１２】 該樹脂製パッケージ（１１）の側部
に、該樹脂製パッケージ（１１）の表面より突出した補
強凸部（７３）を設けたことを特徴とする請求項１の半
導体装置。 - 【請求項１３】 該接続リード（１４）は該樹脂製パッ
ケージ（１１）の側面に対応する平面を越えて側方に延
在することを特徴とする請求項１の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4123726A JPH0831559B2 (ja) | 1991-05-17 | 1992-05-15 | 半導体装置 |
Applications Claiming Priority (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-113483 | 1991-05-17 | ||
| JP11348391 | 1991-05-17 | ||
| JP16297691 | 1991-07-03 | ||
| JP3-162976 | 1991-07-03 | ||
| JP3-255415 | 1991-10-02 | ||
| JP25541591 | 1991-10-02 | ||
| JP5243492 | 1992-03-11 | ||
| JP4-52434 | 1992-03-11 | ||
| JP4123726A JPH0831559B2 (ja) | 1991-05-17 | 1992-05-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05315523A true JPH05315523A (ja) | 1993-11-26 |
| JPH0831559B2 JPH0831559B2 (ja) | 1996-03-27 |
Family
ID=27523005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4123726A Expired - Lifetime JPH0831559B2 (ja) | 1991-05-17 | 1992-05-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831559B2 (ja) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52166467U (ja) * | 1976-06-09 | 1977-12-16 | ||
| JPS60241241A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Ltd | 半導体装置 |
| JPS60242653A (ja) * | 1984-05-16 | 1985-12-02 | Daido Steel Co Ltd | リ−ドフレ−ム用複合材 |
| JPS62243348A (ja) * | 1986-04-15 | 1987-10-23 | Toshiba Corp | フラツトパツケ−ジ |
| JPS63169055A (ja) * | 1987-01-06 | 1988-07-13 | Nec Corp | シングルインラインモジユ−ル装置 |
| JPH01140844U (ja) * | 1988-03-18 | 1989-09-27 | ||
| JPH02110960A (ja) * | 1988-04-08 | 1990-04-24 | Hitachi Ltd | 半導体装置 |
| JPH02125651A (ja) * | 1988-11-04 | 1990-05-14 | Nec Corp | リードフレーム |
| JPH03104265A (ja) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | 半導体パッケージの製造方法 |
-
1992
- 1992-05-15 JP JP4123726A patent/JPH0831559B2/ja not_active Expired - Lifetime
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52166467U (ja) * | 1976-06-09 | 1977-12-16 | ||
| JPS60241241A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Ltd | 半導体装置 |
| JPS60242653A (ja) * | 1984-05-16 | 1985-12-02 | Daido Steel Co Ltd | リ−ドフレ−ム用複合材 |
| JPS62243348A (ja) * | 1986-04-15 | 1987-10-23 | Toshiba Corp | フラツトパツケ−ジ |
| JPS63169055A (ja) * | 1987-01-06 | 1988-07-13 | Nec Corp | シングルインラインモジユ−ル装置 |
| JPH01140844U (ja) * | 1988-03-18 | 1989-09-27 | ||
| JPH02110960A (ja) * | 1988-04-08 | 1990-04-24 | Hitachi Ltd | 半導体装置 |
| JPH02125651A (ja) * | 1988-11-04 | 1990-05-14 | Nec Corp | リードフレーム |
| JPH03104265A (ja) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | 半導体パッケージの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831559B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2971637B2 (ja) | 半導体装置 | |
| JP6033843B2 (ja) | ２つ以上のダイのためのマルチダイフェイスダウン積層 | |
| US10460958B2 (en) | Method of manufacturing embedded packaging with preformed vias | |
| EP0863548B1 (en) | Mounting assembly of integrated circuit device and method for production thereof | |
| US4949224A (en) | Structure for mounting a semiconductor device | |
| JP4580671B2 (ja) | 半導体装置 | |
| US5747874A (en) | Semiconductor device, base member for semiconductor device and semiconductor device unit | |
| US7217998B2 (en) | Semiconductor device having a heat-dissipation member | |
| US9437579B2 (en) | Multiple die face-down stacking for two or more die | |
| US7928557B2 (en) | Stacked package and method for manufacturing the package | |
| JPH01155633A (ja) | 半導体装置 | |
| JPH0637248A (ja) | 積み重ね半導体マルチチップモジュールおよびその製造方法 | |
| KR20160057421A (ko) | 본드 소자 및 순응성 재료 층을 갖는 마이크로전자 소자 | |
| US5299097A (en) | Electronic part mounting board and semiconductor device using the same | |
| US5861669A (en) | Semiconductor package for surface mounting | |
| US6111309A (en) | Semiconductor device | |
| US20040173898A1 (en) | Semiconductor apparatus having system-in-package arrangement with improved heat dissipation | |
| JPH05315523A (ja) | 半導体装置 | |
| JP4145879B2 (ja) | 半導体パッケージ | |
| JP4801133B2 (ja) | 半導体装置 | |
| US11842951B2 (en) | Semiconductor device for improving heat dissipation and mounting structure thereof | |
| JP3850712B2 (ja) | 積層型半導体装置 | |
| JP2001358250A (ja) | 半導体装置 | |
| JP6408661B2 (ja) | Ｔｏ−ｃａｎ型パッケージ用ヘッダーおよび半導体装置 | |
| JPH08107127A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960924 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 15 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 15 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 17 |