JPS62243348A - フラツトパツケ−ジ - Google Patents
フラツトパツケ−ジInfo
- Publication number
- JPS62243348A JPS62243348A JP61086612A JP8661286A JPS62243348A JP S62243348 A JPS62243348 A JP S62243348A JP 61086612 A JP61086612 A JP 61086612A JP 8661286 A JP8661286 A JP 8661286A JP S62243348 A JPS62243348 A JP S62243348A
- Authority
- JP
- Japan
- Prior art keywords
- flat package
- circuit board
- printed circuit
- lead
- stopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 abstract 3
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明はLSI(高密度集積回路)チップの如く複数の
導出ビンを周辺区配設してなるフラットノやツケージ(
以下FPと略す)に係シ、特にプリント基盤に自動的に
実装可能なFPに関する。
導出ビンを周辺区配設してなるフラットノやツケージ(
以下FPと略す)に係シ、特にプリント基盤に自動的に
実装可能なFPに関する。
(従来の技術)
例えばLSIやXC(集積回路)チップの如く、A?ツ
ケージの周辺に複数の導出ビンを有するFPをプリント
基盤に実装する場合に、FPに加えられる外力によシ導
出ビンが変形したシ、破損したシすることがある。その
ため従来はディップ(DIP)パッケージの場合と同様
に、FPをプリント基盤に自動的に実装することは極め
て困難であった。
ケージの周辺に複数の導出ビンを有するFPをプリント
基盤に実装する場合に、FPに加えられる外力によシ導
出ビンが変形したシ、破損したシすることがある。その
ため従来はディップ(DIP)パッケージの場合と同様
に、FPをプリント基盤に自動的に実装することは極め
て困難であった。
(発明が解決しようとする問題点)
上記の如く、従来は、FPの製造ラインにおけるプリン
ト基盤に対する実装作業は人手に頼らなければならない
ので、その量産効率を高めることは困難であった。
ト基盤に対する実装作業は人手に頼らなければならない
ので、その量産効率を高めることは困難であった。
本発明は上記従来の問題点を解消し、プリント基盤に対
するFPの実装作業を自動化し、FPの製造ラインにお
ける量産効率を高め、コストの低減と信頼性の向上とを
図ることができるFPを提供することを目的とする。
するFPの実装作業を自動化し、FPの製造ラインにお
ける量産効率を高め、コストの低減と信頼性の向上とを
図ることができるFPを提供することを目的とする。
[発明の構成]
(問題点を解決するための手段)
本発明によるFPは、複数の導出ピンを有するFPにお
いて、FPをプリント基盤に実装するとき、上記FPに
加えられる外力に抗して上記導出ピンの破損や変形を防
止するとともに、上記FPを上記プリント基盤の所定位
置に案内するガイドストッパを上記FP本体に装着して
なることを特徴とする。
いて、FPをプリント基盤に実装するとき、上記FPに
加えられる外力に抗して上記導出ピンの破損や変形を防
止するとともに、上記FPを上記プリント基盤の所定位
置に案内するガイドストッパを上記FP本体に装着して
なることを特徴とする。
(作用)
本発明によれば、FP実装時にFPに加えられる外力を
ガイドストツノ臂で受は止めることによシ導出ピンの破
損、変形を防止し、また例えばプリント基盤の所定位置
に設けられたガイドストッパ用の溝孔にガイドストツノ
jを差込むことによシ、FPをプリント基盤の所定位置
に自動的に案内するようにして、プリント基盤に対する
FPの実装作業の自動化を図ることができる。
ガイドストツノ臂で受は止めることによシ導出ピンの破
損、変形を防止し、また例えばプリント基盤の所定位置
に設けられたガイドストッパ用の溝孔にガイドストツノ
jを差込むことによシ、FPをプリント基盤の所定位置
に自動的に案内するようにして、プリント基盤に対する
FPの実装作業の自動化を図ることができる。
(実施例)
第1図および第2図はそれぞれ本発明の一実施例の構成
を示す図で、第1図は上面図、第2図は側面図である。
を示す図で、第1図は上面図、第2図は側面図である。
第1図および第2図において、1はICチップ等のFP
本体、2はFP本体10周辺に配設され、プリント基板
4の端子部(図示せず)に接続される多数の導出ぎン、
3はFP本体1例えばその4隅に装着された硬質材料か
らなるガイドストツノ母、5はプリント基盤4の所定位
置にFP本体1を実装するために、プリント基盤4の所
定位置に設けられたガイドストッパ3の差込用の溝孔で
ある。なおガイドストッパ3としては、例えばその寸法
形状を導出ピン2の寸法よシ大きくして、FP本体1の
上面に外力が加えられたとき、その外力をガイドストツ
ーJ?3で受は止め、この外力による導カビン2の破損
や変形を防止し得るように構成するとともに、ガイドス
トツ)J? 3の先端突出部をプIJ y上基盤4の溝
孔5内に差込むことにより、FP本体1をプリント基盤
4の所定位置に実装できるようになされている。
本体、2はFP本体10周辺に配設され、プリント基板
4の端子部(図示せず)に接続される多数の導出ぎン、
3はFP本体1例えばその4隅に装着された硬質材料か
らなるガイドストツノ母、5はプリント基盤4の所定位
置にFP本体1を実装するために、プリント基盤4の所
定位置に設けられたガイドストッパ3の差込用の溝孔で
ある。なおガイドストッパ3としては、例えばその寸法
形状を導出ピン2の寸法よシ大きくして、FP本体1の
上面に外力が加えられたとき、その外力をガイドストツ
ーJ?3で受は止め、この外力による導カビン2の破損
や変形を防止し得るように構成するとともに、ガイドス
トツ)J? 3の先端突出部をプIJ y上基盤4の溝
孔5内に差込むことにより、FP本体1をプリント基盤
4の所定位置に実装できるようになされている。
上記本発明の一実施例の作用について説明すると、FP
本体1をプリント基盤4に実装するとき、FP本体1の
上回に外力が加えられるが、この外力はガイドストッパ
3で受は止められ、導出ピン2には加えられないので、
外力による導出ピン2の破損や変形を防止することがで
きる。またガイド゛ ストッパ3の先端突出部をプリン
ト基盤4の溝孔5内に差込むことによシ、F’P本体1
をプリント基盤4の所定位置に自動的且つ確実に実装す
ることができる。これによりプリント基盤4に対するF
P本体1の実装作業の自動化を図ることができる。
本体1をプリント基盤4に実装するとき、FP本体1の
上回に外力が加えられるが、この外力はガイドストッパ
3で受は止められ、導出ピン2には加えられないので、
外力による導出ピン2の破損や変形を防止することがで
きる。またガイド゛ ストッパ3の先端突出部をプリン
ト基盤4の溝孔5内に差込むことによシ、F’P本体1
をプリント基盤4の所定位置に自動的且つ確実に実装す
ることができる。これによりプリント基盤4に対するF
P本体1の実装作業の自動化を図ることができる。
[発明の効果]
以上により本発明によれば次の如き優れた効果が奏せら
れる。
れる。
(1) H造うインによるFPの自動実装が可能とな
る。
る。
(2)製造ラインの全自動化によシ量産効率を高めるこ
とができる。
とができる。
(3) FP実装時における導出ピンの破損や変形を
防止することができる。
防止することができる。
(4) FP実装時における導出ピンのズレの発生を
防止できる。
防止できる。
(5)人手による実装作業によって生ずる人的トラ゛
プルの発生を防止できる。
プルの発生を防止できる。
(6)製造ラインの自動化によシコストの低減と信頼性
の向上とを図ることができる。
の向上とを図ることができる。
第1図および第2図はそれぞれ本発明の一実施例の構成
を示す上面図および側面図である。 1・・・FP本体、2・・・導出ピン、3・・・ガイド
ストツノ4,4・・・プリント基盤、5・・・溝孔。
を示す上面図および側面図である。 1・・・FP本体、2・・・導出ピン、3・・・ガイド
ストツノ4,4・・・プリント基盤、5・・・溝孔。
Claims (1)
- 複数の導出ピンを有するフラットパッケージにおいて、
フラットパッケージをプリント基盤に実装するとき、上
記フラットパッケージに加えられる外力に抗して上記導
出ピンの破損や変形を防止するとともに、上記フラット
パッケージを上記プリント基盤の所定位置に案内するガ
イドストッパを上記フラットパッケージ本体に装着して
なることを特徴とするフラットパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61086612A JPS62243348A (ja) | 1986-04-15 | 1986-04-15 | フラツトパツケ−ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61086612A JPS62243348A (ja) | 1986-04-15 | 1986-04-15 | フラツトパツケ−ジ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62243348A true JPS62243348A (ja) | 1987-10-23 |
Family
ID=13891837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61086612A Pending JPS62243348A (ja) | 1986-04-15 | 1986-04-15 | フラツトパツケ−ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62243348A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2633485A1 (fr) * | 1988-06-24 | 1989-12-29 | Toshiba Kk | Procede et appareil utilisant des pistes fictives pour connecter des composants electroniques |
JPH05315523A (ja) * | 1991-05-17 | 1993-11-26 | Fujitsu Ltd | 半導体装置 |
US5574310A (en) * | 1991-05-17 | 1996-11-12 | Fujitsu Limited | Semiconductor package for surface mounting with reinforcing members on support legs |
US5831332A (en) * | 1991-05-17 | 1998-11-03 | Fujitsu Limited | Semiconductor package for surface mounting |
-
1986
- 1986-04-15 JP JP61086612A patent/JPS62243348A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2633485A1 (fr) * | 1988-06-24 | 1989-12-29 | Toshiba Kk | Procede et appareil utilisant des pistes fictives pour connecter des composants electroniques |
JPH05315523A (ja) * | 1991-05-17 | 1993-11-26 | Fujitsu Ltd | 半導体装置 |
US5574310A (en) * | 1991-05-17 | 1996-11-12 | Fujitsu Limited | Semiconductor package for surface mounting with reinforcing members on support legs |
US5831332A (en) * | 1991-05-17 | 1998-11-03 | Fujitsu Limited | Semiconductor package for surface mounting |
US5861669A (en) * | 1991-05-17 | 1999-01-19 | Fujitsu Limited | Semiconductor package for surface mounting |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6071139A (en) | Locking assembly for securing semiconductor device to carrier substrate | |
JP3157611B2 (ja) | 表面実装パッケージ用の改良されたポストを備えた集積回路デバイス | |
JPH05501176A (ja) | 多段リード配列を持つリードフレーム | |
JPH06508002A (ja) | 回路基板に直に装着するための傾斜ばね接触リードを使用した集積回路パッケージ | |
JPS62243348A (ja) | フラツトパツケ−ジ | |
US3984739A (en) | Structure for packaging integrated circuits | |
JPH0126111Y2 (ja) | ||
JP2559170Y2 (ja) | Icキャリア | |
JPH1111574A (ja) | Icキャリア・インサート | |
US6837731B2 (en) | Locking assembly for securing a semiconductor device to a carrier substrate | |
JPH0233960A (ja) | 半導体装置 | |
JPS6217835B2 (ja) | ||
JP2572209B2 (ja) | 半導体装置用ソケット | |
KR100394774B1 (ko) | 반도체패키지용 매거진 | |
JP2986767B2 (ja) | Icソケット | |
JPS59189662A (ja) | 樹脂封止型半導体装置 | |
JP2001257443A (ja) | 端子ピンを備えた電源 | |
JPS63190346A (ja) | 半導体チップの保持と該半導体チップのリードフレームのリードへのボンディングをするための汎用リードフレームキャリアとインサート | |
JPH04277673A (ja) | 半導体装置 | |
JPS5935380A (ja) | ソケツト | |
JPH07142666A (ja) | 集積回路装置 | |
JPH06151623A (ja) | 半導体装置 | |
JPH02163957A (ja) | 半導体集積回路の樹脂封止パッケージ | |
JPH02266550A (ja) | 面実装形icパッケージ | |
JPH04112464A (ja) | 基板のコネクタ接続部の構造 |