JPH06151623A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06151623A JPH06151623A JP29425092A JP29425092A JPH06151623A JP H06151623 A JPH06151623 A JP H06151623A JP 29425092 A JP29425092 A JP 29425092A JP 29425092 A JP29425092 A JP 29425092A JP H06151623 A JPH06151623 A JP H06151623A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- pin
- socket
- displacement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Connecting Device With Holders (AREA)
Abstract
(57)【要約】
【目的】 ソケットと半導体装置との位置合わせ精度を
向上させる。 【構成】 半導体装置のパッケージ1の外周辺部の所定
位置に位置ずれ防止用切り込み2を設ける。また、半導
体装置のパッケージ1の外周辺部の所定位置に位置ずれ
防止用突起(ピン)61を設ける。また、半導体装置のパ
ッケージ1の外周辺側面にV型の溝81を設ける。
向上させる。 【構成】 半導体装置のパッケージ1の外周辺部の所定
位置に位置ずれ防止用切り込み2を設ける。また、半導
体装置のパッケージ1の外周辺部の所定位置に位置ずれ
防止用突起(ピン)61を設ける。また、半導体装置のパ
ッケージ1の外周辺側面にV型の溝81を設ける。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置のパッケー
ジに関し、特に、PGA(Pin Grid Array)の特性
検査時の位置ずれ防止に適用して有効な技術に関するも
のである。
ジに関し、特に、PGA(Pin Grid Array)の特性
検査時の位置ずれ防止に適用して有効な技術に関するも
のである。
【0002】
【従来の技術】一般的に、電気検査用ソケットは、テス
トソケットとバーンイン(エージング)ソケットに大別さ
れる。なお、テストソケット仕様は、手作業仕様とIC
テスタやアートハンドラに使用される自動化仕様とがあ
る。しかし、PGA型半導体装置(製品)においては、製
品の普及率が低いため手作業仕様、自動化仕様ソケット
の開発は遅れている。
トソケットとバーンイン(エージング)ソケットに大別さ
れる。なお、テストソケット仕様は、手作業仕様とIC
テスタやアートハンドラに使用される自動化仕様とがあ
る。しかし、PGA型半導体装置(製品)においては、製
品の普及率が低いため手作業仕様、自動化仕様ソケット
の開発は遅れている。
【0003】近年のPGA用テストソケットは多ピン化
が進んでいるため、ピンの挿入精度が重要となってく
る。これは、ソケットとパッケージとの接触を得るため
に配列された各コンタクトの接触位置に、これに対応す
るリードピンを確実に位置決めしなければならないとい
うことである。
が進んでいるため、ピンの挿入精度が重要となってく
る。これは、ソケットとパッケージとの接触を得るため
に配列された各コンタクトの接触位置に、これに対応す
るリードピンを確実に位置決めしなければならないとい
うことである。
【0004】
【発明が解決しようとする課題】本発明者は、前記従来
技術を検討した結果、以下の問題点を見い出した。
技術を検討した結果、以下の問題点を見い出した。
【0005】多ピン化によるパッケージの大型化も考え
られ、量産工場においては運搬効率が低下する。
られ、量産工場においては運搬効率が低下する。
【0006】また、従来のPGAでは、重ね合わせ運搬
ができないため多ピン製品の収納効率は低下する。これ
は、リードピンが他製品と接触するため静電破壊等を引
き起こすため実施不可である(文献:「表面実装形LS
Iパッケージの実装技術と信頼度向上」応用技術出版
(株)、P226〜227参照)。
ができないため多ピン製品の収納効率は低下する。これ
は、リードピンが他製品と接触するため静電破壊等を引
き起こすため実施不可である(文献:「表面実装形LS
Iパッケージの実装技術と信頼度向上」応用技術出版
(株)、P226〜227参照)。
【0007】また、多ピン化に伴うソケットの大型化に
ついて搬送性を考慮していない。
ついて搬送性を考慮していない。
【0008】本発明の目的は、ソケットと半導体装置と
の位置合わせ精度を向上させることが可能な技術を提供
することにある。
の位置合わせ精度を向上させることが可能な技術を提供
することにある。
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【0011】すなわち、半導体装置のパッケージの外周
辺部の所定位置に位置ずれ防止用切り込みを設ける。
辺部の所定位置に位置ずれ防止用切り込みを設ける。
【0012】また、半導体装置のパッケージの外周辺部
の所定位置に位置ずれ防止用突起(ピン)を設ける。
の所定位置に位置ずれ防止用突起(ピン)を設ける。
【0013】また、半導体装置のパッケージの外周辺側
面にV型の溝を設ける。
面にV型の溝を設ける。
【0014】
【作用】前述した手段によれば、半導体装置のパッケー
ジの外周辺部の所定位置に位置ずれ防止用切り込み、も
しくは位置ずれ防止用突起(ピン)を設けるか、又はパッ
ケージの外周辺側面にV型の溝を設けることにより、半
導体装置のリードとソケットとの合せ精度を向上させる
ことができるので、パッケージの位置ずれによるコンタ
クト不良を低減することができる。
ジの外周辺部の所定位置に位置ずれ防止用切り込み、も
しくは位置ずれ防止用突起(ピン)を設けるか、又はパッ
ケージの外周辺側面にV型の溝を設けることにより、半
導体装置のリードとソケットとの合せ精度を向上させる
ことができるので、パッケージの位置ずれによるコンタ
クト不良を低減することができる。
【0015】また、位置ずれ防止用突起(ピン)の長さが
半導体装置のリードピンの長さよりも長く(位置ずれ防
止用突起(ピン)長>リードピン長)することにより、半
導体装置の重ね合わせ運搬が実施可能となり、半導体装
置挿入効率と作業効率を向上することができる。
半導体装置のリードピンの長さよりも長く(位置ずれ防
止用突起(ピン)長>リードピン長)することにより、半
導体装置の重ね合わせ運搬が実施可能となり、半導体装
置挿入効率と作業効率を向上することができる。
【0016】また、位置ずれ防止用突起(ピン)をパッケ
ージに設けることにより、品種別のインデックスとして
も利用できる。
ージに設けることにより、品種別のインデックスとして
も利用できる。
【0017】以下、本発明の構成について、実施例とと
もに説明する。
もに説明する。
【0018】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【0019】
(実施例1)図1は、本発明の実施例1の半導体装置の
外観構成を示す斜視図である。
外観構成を示す斜視図である。
【0020】本実施例1の半導体装置は、図1に示すよ
うに、該半導体装置をソケットへ挿入する時、位置ずれ
を防止するために、パッケージ1の外周辺部の所定位置
に位置ずれ防止用切り込み2が設けられている。3はリ
ードピンである。
うに、該半導体装置をソケットへ挿入する時、位置ずれ
を防止するために、パッケージ1の外周辺部の所定位置
に位置ずれ防止用切り込み2が設けられている。3はリ
ードピンである。
【0021】図2は、本実施例1の半導体装置に対応す
るソケットの構成を示す斜視図であり、11はソケット
本体、12は位置決めピン、13は半導体装置のリード
ピン挿入部である。
るソケットの構成を示す斜視図であり、11はソケット
本体、12は位置決めピン、13は半導体装置のリード
ピン挿入部である。
【0022】前記位置ずれ防止用切り込み2とソケット
本体11に設けられている位置決めピン12とを係合す
ることにより、半導体装置をソケット本体11に挿入す
時における位置ずれを防止することできるので、位置合
わせ精度を向上することができる。
本体11に設けられている位置決めピン12とを係合す
ることにより、半導体装置をソケット本体11に挿入す
時における位置ずれを防止することできるので、位置合
わせ精度を向上することができる。
【0023】そして、前記半導体装置を収納する半導体
装置収納器31は、図3に示すように、弾性を有する材
料、例えばプラスチック等で構成される四角柱のスティ
ク32とV型溝を有する角柱33とで三支柱からなって
いる。
装置収納器31は、図3に示すように、弾性を有する材
料、例えばプラスチック等で構成される四角柱のスティ
ク32とV型溝を有する角柱33とで三支柱からなって
いる。
【0024】また、前記位置ずれ防止用切り込み2に、
図4に示すようなV型の溝4を設け、図5に示すよう
に、前記スティク32のそれぞれにフック(突起)32A
を設け、このスティク32のフック(突起)32Aと前記
位置ずれ防止用切り込み2とをスティク32の弾性を利
用して係合し、半導体装置を固定するようになってい
る。
図4に示すようなV型の溝4を設け、図5に示すよう
に、前記スティク32のそれぞれにフック(突起)32A
を設け、このスティク32のフック(突起)32Aと前記
位置ずれ防止用切り込み2とをスティク32の弾性を利
用して係合し、半導体装置を固定するようになってい
る。
【0025】(実施例2)図6は、本発明の実施例2の
半導体装置の外観構成を示す斜視図である。
半導体装置の外観構成を示す斜視図である。
【0026】本実施例2の半導体装置は、図6に示すよ
うに、該半導体装置をソケットへ挿入する時、位置ずれ
を防止するために、パッケージ1の外周辺部の角四隅の
位置に、その長さが半導体装置のリードピン3の長さよ
りも長い(位置ずれ防止用突起長>リードピン長)位置
ずれ防止用突起(ピン)61が設けられている。
うに、該半導体装置をソケットへ挿入する時、位置ずれ
を防止するために、パッケージ1の外周辺部の角四隅の
位置に、その長さが半導体装置のリードピン3の長さよ
りも長い(位置ずれ防止用突起長>リードピン長)位置
ずれ防止用突起(ピン)61が設けられている。
【0027】図7は、前記本実施例2の半導体装置に対
応するソケットの構成を示す斜視図であり、71はソケ
ット本体、72は位置決めピン穴、73は半導体装置の
リードピン挿入部である。
応するソケットの構成を示す斜視図であり、71はソケ
ット本体、72は位置決めピン穴、73は半導体装置の
リードピン挿入部である。
【0028】前記位置ずれ防止用突起(ピン)61とソケ
ット本体71に設けられている位置決めピン穴72とを
係合することにより、半導体装置をソケット本体71に
挿入する時における位置ずれを防止することができるの
で、位置合わせ精度を向上することができる。
ット本体71に設けられている位置決めピン穴72とを
係合することにより、半導体装置をソケット本体71に
挿入する時における位置ずれを防止することができるの
で、位置合わせ精度を向上することができる。
【0029】また、位置ずれ防止用突起(ピン)61の長
さが半導体装置のリードピン3の長さよりも大きく(位
置ずれ防止用突起(ピン)長>リードピン長)することに
より、半導体装置の重ね合わせ運搬が実施可能となり、
半導体装置挿入効率と作業効率を向上することができ
る。
さが半導体装置のリードピン3の長さよりも大きく(位
置ずれ防止用突起(ピン)長>リードピン長)することに
より、半導体装置の重ね合わせ運搬が実施可能となり、
半導体装置挿入効率と作業効率を向上することができ
る。
【0030】また、位置ずれ防止用突起(ピン)61をパ
ッケージに設けることにより、品種別のインデックスと
しても利用できる。
ッケージに設けることにより、品種別のインデックスと
しても利用できる。
【0031】(実施例3)図8は、本発明の実施例3の
半導体装置の外観構成を示す斜視図である。
半導体装置の外観構成を示す斜視図である。
【0032】本実施例3の半導体装置は、図8に示すよ
うに、該半導体装置をソケットへ挿入する時、位置ずれ
を防止するために、パッケージ1の外周辺側面にV型の
溝81が設けられている。
うに、該半導体装置をソケットへ挿入する時、位置ずれ
を防止するために、パッケージ1の外周辺側面にV型の
溝81が設けられている。
【0033】このようにすることにより、前記実施例1
と同様の効果を得ることができる。
と同様の効果を得ることができる。
【0034】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【0035】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【0036】半導体装置のリードとソケットとの合せ精
度を向上させることができるので、パッケージの位置ず
れによるコンタクト不良を低減することができる。
度を向上させることができるので、パッケージの位置ず
れによるコンタクト不良を低減することができる。
【0037】また、半導体装置の重ね合わせ運搬が実施
可能となり、半導体装置挿入効率と作業効率を向上する
ことができる。
可能となり、半導体装置挿入効率と作業効率を向上する
ことができる。
【0038】また、位置ずれ防止用突起(ピン)をパッケ
ージに設けることにより、品種別のインデックスとして
も利用できる。
ージに設けることにより、品種別のインデックスとして
も利用できる。
【図1】 本発明の実施例1の半導体装置の外観構成を
示す斜視図、
示す斜視図、
【図2】 前記半導体装置に対応するソケットの構成を
示す斜視図、
示す斜視図、
【図3】 前記半導体装置を収納する半導体装置収納器
の外観構成を示す斜視図、
の外観構成を示す斜視図、
【図4】 前記半導体装置の要部斜視図、
【図5】 図3に示すスティクの要部斜視図、
【図6】 本発明の実施例2の半導体装置の外観構成を
示す斜視図、
示す斜視図、
【図7】 前記半導体装置に対応するソケットの構成を
示す斜視図、
示す斜視図、
【図8】 本発明の実施例3の半導体装置の外観構成を
示す斜視図。
示す斜視図。
1…パッケージ、2…位置ずれ防止用切り込み、3…リ
ードピン、11…ソケット本体、12…位置決めピン、
13…ソケット部(リードピン挿入部)、31…半導体装
置収納器、32…四角柱のスティク、32A…フック
(突起)、33…V型溝を有する角柱、61…位置ずれ防
止用突起(ピン)、71…ソケット本体、72…位置決め
ピン穴、73…ソケット部(リードピン挿入部)、81…
V型の溝。
ードピン、11…ソケット本体、12…位置決めピン、
13…ソケット部(リードピン挿入部)、31…半導体装
置収納器、32…四角柱のスティク、32A…フック
(突起)、33…V型溝を有する角柱、61…位置ずれ防
止用突起(ピン)、71…ソケット本体、72…位置決め
ピン穴、73…ソケット部(リードピン挿入部)、81…
V型の溝。
Claims (4)
- 【請求項1】 半導体装置のパッケージの外周辺部の所
定位置に位置ずれ防止手段を設けたことを特徴とする半
導体装置。 - 【請求項2】 半導体装置のパッケージの外周辺部の所
定位置に位置ずれ防止用切り込みを設けたことを特徴と
する半導体装置。 - 【請求項3】 半導体装置のパッケージの外周辺部の所
定位置に位置ずれ防止用突起(ピン)を設けたことを特徴
とする半導体装置。 - 【請求項4】 半導体装置のパッケージの外周辺側面に
V型の溝を設けたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29425092A JPH06151623A (ja) | 1992-11-02 | 1992-11-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29425092A JPH06151623A (ja) | 1992-11-02 | 1992-11-02 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06151623A true JPH06151623A (ja) | 1994-05-31 |
Family
ID=17805297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29425092A Pending JPH06151623A (ja) | 1992-11-02 | 1992-11-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06151623A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6903375B1 (en) | 1999-07-13 | 2005-06-07 | Matsushita Electric Industrial Co., Ltd. | Solid-state image device, camera using the same, and method of manufacturing the same |
-
1992
- 1992-11-02 JP JP29425092A patent/JPH06151623A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6903375B1 (en) | 1999-07-13 | 2005-06-07 | Matsushita Electric Industrial Co., Ltd. | Solid-state image device, camera using the same, and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4744009A (en) | Protective carrier and securing means therefor | |
US4832612A (en) | Protective carrier and securing means therefor | |
US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
US4843313A (en) | Integrated circuit package carrier and test device | |
US5205741A (en) | Connector assembly for testing integrated circuit packages | |
JPH0376582B2 (ja) | ||
US20040242058A1 (en) | Electrical connector with accurate measuring benchmarks | |
US8890561B2 (en) | TCP-type semiconductor device and method of testing thereof | |
US3962719A (en) | Mounting pad and semiconductor encapsulation device combination | |
US4713022A (en) | Socket for flat pack electronic device packages | |
CN112782548A (zh) | 充电器件模型抗静电测试机台及应用于其的测试板 | |
US5266037A (en) | Gull wing IC carrier/socket system | |
JPH06151623A (ja) | 半導体装置 | |
US5075962A (en) | Method for forming leads | |
JPH0126111Y2 (ja) | ||
JPH02222568A (ja) | 半導体装置およびその製造方法、並びにその半導体装置の位置合わせ方法および位置合わせ装置 | |
JPS62243348A (ja) | フラツトパツケ−ジ | |
JPH03214753A (ja) | 半導体装置及びその位置決め部材 | |
JPH03116749A (ja) | 半導体装置用パッケージ | |
JPH0714923Y2 (ja) | エミュレ−ション・プロ−ブ | |
JPH062150Y2 (ja) | Icソケツト | |
JPH0310628Y2 (ja) | ||
JP2536696B2 (ja) | フィルムキャリア型半導体装置用キャリア | |
JPH0536869A (ja) | 集積回路の保持治具 | |
JPH04306578A (ja) | 電子デバイスソケットとそれを実装した回路基板 |