JPH04306578A - 電子デバイスソケットとそれを実装した回路基板 - Google Patents

電子デバイスソケットとそれを実装した回路基板

Info

Publication number
JPH04306578A
JPH04306578A JP3050003A JP5000391A JPH04306578A JP H04306578 A JPH04306578 A JP H04306578A JP 3050003 A JP3050003 A JP 3050003A JP 5000391 A JP5000391 A JP 5000391A JP H04306578 A JPH04306578 A JP H04306578A
Authority
JP
Japan
Prior art keywords
electronic device
circuit board
contact
terminal
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3050003A
Other languages
English (en)
Inventor
Kazuaki Nishimura
和明 西村
Hiroshi Meguro
目黒 浩
Kenichi Hashimoto
健一 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Integrated Microtechnology Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Integrated Microtechnology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Integrated Microtechnology Ltd filed Critical Fujitsu Ltd
Priority to JP3050003A priority Critical patent/JPH04306578A/ja
Publication of JPH04306578A publication Critical patent/JPH04306578A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Connecting Device With Holders (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置等電子デバイ
スのソケットおよびそれを実装した回路基板の構成に係
り、特に回路基板に実装された電子デバイスの特性をチ
ェック,計測する作業を確実化,効率化すると共に実装
密度の向上を実現して生産性の向上を図った電子デバイ
スソケットとそれを実装した回路基板に関する。
【0002】半導体装置等電子デバイスの回路基板に対
する実装工程には、実装後の電子デバイスの特性やその
変動を再確認する必要があるため実装された電子デバイ
スの各リード端子を試験機に接続して特性をチェック,
計測する工程(以下単に計測作業とする)がある。
【0003】
【従来の技術】DIP(Dual−Inline−Pa
ckage)タイプの挿入形リード端子を持つ半導体I
Cの場合を例とする図4および図5は従来の計測作業の
方法例を説明する概念図である。
【0004】なお図4および図5に共通する部材には同
一の記号を付して表わしている。図4で片面(図では下
面)に所要の導体パターン1aがパターニング形成され
ている回路基板1の他面すなわち上面には、該基板1に
穿孔されている孔1bを貫通するリード端子2aを持つ
半導体IC2がそのリード端子2aの先端側で該回路基
板1の上記導体パターン1aの電極部に半田付け接続さ
れている。
【0005】かかる実装状態にある半導体IC2の計測
作業では、例えば上記導体パターン1aのアースパター
ン1a′をピンセット状の接触子3で挟んで試験機4に
繋げると共に、該試験機4に繋がる針状接触子5aを具
えたプローブ5をマニュアル把持して該接触子5aを上
記半導体IC2の所要のリード端子2aと対応する半田
付け電極部に矢印aのように順次個々に当接せしめて行
なうようにしている。
【0006】特にこの場合には、アースパターン1a′
側の接触子3をマニュアル保持する必要がないため能率
的な計測作業が行なえるメリットがある。また他の例を
示す図5は試験治具を利用した場合を示したものである
【0007】すなわち図5で、図4同様の回路基板1に
は図4で説明した半導体IC2が半田付け接続された状
態にある。そして該半導体IC2を計測する試験機4に
繋がる試験治具6は、例えば板状絶縁体7の該半導体I
C2の各リード端子2aと対応する位置に直状のピン接
触子8がその両端を突出させて固定されて構成されてお
り、該各ピン接触子8の内の例えばアースパターン1a
′に接続するリード端子2a′に対応するピン接触子8
′のみは上記試験機4の図示されない接地端子に接続さ
れている。
【0008】そこで該試験治具6のピン接触子8を計測
端子側(図の場合では下側)のみ一点鎖線で示すAのよ
うに図示されない工具等で一括して外側に彎曲させなが
らすなわち先端を開きながら該試験治具6を矢印bのよ
うに降下接近させた後上記工具による彎曲を解除すると
、上記各ピン接触子8をA′の如く対応するリード端子
2aに接触させることができる。
【0009】次いで、該試験機4の図示されない計測端
子に繋がる針状接触子5aを具えたプローブ5をマニュ
アル把持して該接触子5aが上記半導体IC2の所要の
リード端子2aと対応するピン接触子8を矢印cの如く
に図4同様に順次個々に当接せしめて該半導体IC2の
計測を行なうようにしている。
【0010】特にこの場合には、半導体IC2が実装さ
れた回路基板1を裏返す必要がないので図4の場合より
も計測作業の能率を上げることができる。しかし前者の
場合には、回路パターンが入り組んだりICとしての集
積度が上がってリード端子間ピッチが狭くなるとマニュ
アル把持するプローブの接触させる電極部を間違えたり
隣接電極部と接触して該半導体IC2を破壊する等のこ
とがあり、また後者の場合では半導体IC2の実装密度
が高いときには上述した試験治具6の装着がしずらくな
って装着位置がズレる等の危険性が生ずることになる。
【0011】従って従来は工数をかけながら細心の注意
を払って計測作業を行なっている現状にある。
【0012】
【発明が解決しようとする課題】従来の方法では、回路
パターンが入り組んだりICとしての集積度が上がって
リード端子間ピッチが狭くなると計測作業時に細心の注
意を払わなければならず工数がかかって生産性の向上を
期待することができないと言う問題があった。
【0013】
【課題を解決するための手段】上記課題は、パッケージ
周面に該パッケージの厚さ方向に折り曲げられた複数の
挿入形リード端子を有する電子デバイスソケットであっ
て、先端から挿入されるリード端子をその両面から押圧
するコンタクトを具えた複数の接続端子と、該接続端子
を各リード端子と対応する位置に保持固定すると共に保
持固定された該接続端子をその高さ方向で余裕をもって
保護する高さを持つ周壁と該接続端子に対する電子デバ
イスの挿入位置を規定する手段とを少なくとも具えた絶
縁体とで構成し、上記接続端子の絶縁体に保持固定され
たときのコンタクトの外側に位置する舌片の先端には、
上記絶縁体の周壁内面に沿って更に外側に伸びた後内側
若しくは外側に曲げられた端部近傍に計測信号取出手段
が設けられている舌片からなる計測端子が一体化形成さ
れている電子デバイスソケットによって達成される。
【0014】また、パッケージ周面に該パッケージの厚
さ方向に折り曲げられた複数の挿入形リード端子を有す
る電子デバイスを実装する回路基板であって、前項記載
の電子デバイスソケットが、該電子デバイスソケットを
構成する接続端子のコンタクトに対する反対側の端部領
域で回路基板の所定位置に実装されて構成されている回
路基板によって達成される。
【0015】
【作用】回路基板の電子デバイス実装面側にプローブの
針状接触子を当接させる孔を持つ固定された舌片を配置
して電子デバイス実装領域を構成すると、該孔に針状接
触子の先端を挿入して接触させるだけで計測作業を行な
うことができるので該作業の効率化と隣接端子間の接触
による電子デバイスの破壊を抑制することができる。
【0016】本発明では上記舌片を電子デバイス用ソケ
ットの接続端子に付設することで電子デバイスとしての
隣接端子間の接触による破壊を抑制すると共に計測作業
の効率向上を図るようにしている。
【0017】従って該ソケットに電子デバイスを装着す
るだけで効率のよい計測作業を実現することができる。
【0018】
【実施例】図4同様にDIPタイプの挿入形リード端子
を持つ半導体ICの場合を例とする図1は本発明になる
ソケットの構成例を説明する図であり、長手方向に直交
する断面斜視図で示す(1−1) は全体構成図を,ま
た(1−2) は装着した半導体ICの計測時の状態を
それぞれ表わしている。
【0019】また図2はソケットが実装された回路基板
を示す図、図3は回路基板の実装密度を向上させたとき
の状態を示す図である。なおいずれも図4,図5と同じ
部材には同一の記号を付して表わしている。
【0020】図1で回路基板1と半導体IC2は図4,
図5で説明したものである。また本発明になるソケット
11は、上記半導体IC2のDIPタイプの各リード端
子2aがその先端から挿入し得ると共に挿入された該先
端領域を両面から押圧して該リード端子2aとの接続を
確保するために背中合わせに彎曲して対面する舌片12
a1,12a2からなるコンタクト12a を少なくと
も具えた複数の接続端子12と、上記半導体IC2の各
リード端子2aと対応する位置に設けた孔13a に該
接続端子12をコンタクト12a の反対側端部12b
 から挿入することで該接続端子12を上記リード端子
2aと接続し得る方向に保持固定できると共に保持固定
したときの該接続端子12をその高さ方向で保護する高
さを持つ周壁13b が形成されている絶縁体13とで
構成されている。
【0021】そして上記接続端子12を該絶縁体13に
固定したときのコンタクト12a の外側に位置する舌
片12a2にはその先端から上記絶縁体13の周壁13
b の内面に沿って更に外側に伸びた後端部近傍が内側
に曲げられている舌片からなる計測端子12a2′が一
体化形成されており、その端部近傍の内側に曲げられた
領域には孔12c が形成されている。
【0022】一方上記絶縁体13の接続端子12を保持
固定する領域の内側には2個の隔壁13cが該絶縁体1
3の長手方向に沿って形成されており、該隔壁13c 
の上面13d に上述した半導体IC2を載置したとき
に該半導体IC2の各リード端子2aの先端領域が上記
接続端子12のコンタクト12a 部分に挿入されるよ
うになっている。
【0023】そこで、上記絶縁体13の各孔13a に
接続端子12をその端部12b 側から挿入して該接続
端子12を絶縁体13に保持固定せしめてソケット11
を構成した後、該絶縁体13の各孔13a から突出す
る接続端子12の端部12b を図4,図5と同様に回
路基板1の孔1bに挿入して該端部12c を半田付け
接続して該ソケット11を基板1に実装し、更に上記半
導体IC2をそのパッケージ部分が隔壁13c の上面
13d に接する位置まで挿入することで(1−2) 
示す状態とすることができる。
【0024】なおこの場合には、半導体IC2の各リー
ド端子2aと接続する接続端子12に繋がる上述した計
測端子12a2′の孔12c が該半導体IC2の上部
外側に位置することになる。
【0025】従ってかかる装着状態にある半導体IC2
を計測するには、例えば回路基板1の導体パターン1a
のアースパターン1a′をピンセット状の接触子3で挟
んで試験機4に繋げると共に、該試験機4に繋がる針状
接触子5aを具えたプローブ5をマニュアル把持して該
接触子5aを上記半導体IC2の各リード端子2aと対
応する上記計測端子12a2′の孔12c に順次個々
に当接せしめることで該半導体IC2の計測を行なうこ
とができる。
【0026】特にかかる構成になるソケット11では、
プローブ5の針状接触子5aを接続端子12の孔12c
 に当接せしめればよいため該接触子5aを安定した状
態で計測端子12a2′に接触させることができると共
に該接触子5aが隣接端子間に跨がることもなく、結果
的に該半導体IC2の計測を容易且つ安全に行なうこと
ができる。
【0027】なお上記接続端子12では計測端子12a
2′の先端に設ける孔12c が内側に曲げられた領域
に形成されている場合を表わしているが、該孔形成領域
が外側に曲げられている場合でも同等の効果が得られる
ことは明らかである。
【0028】図2は図1の回路基板1に図1で説明した
ソケット11のみを所要のピッチ間隔で複数個( 図で
は3個)実装して回路基板完成体14を構成したもので
ある。 かかる回路基板完成体14では、所定の半導体IC2を
挿入するだけで図1で説明したように該半導体IC2の
実装状態における計測作業を容易且つ安全に行なうこと
ができると共に不良ICの交換作業等も容易に行なえる
メリットがある。
【0029】また回路基板1の実装密度を向上させた場
合の例を示す図3は、該回路基板1に隣接して実装され
ている例えばソケット11a,11b 間および11b
,11c 間の隣合う接続端子12の間に例えば抵抗や
コンデンサの如きデバイス15を該接続端子12の上述
した孔12c 部分で半田付け手段等で接続したもので
ある。
【0030】この場合には、該デバイス15の取付け位
置がソケット11の表面近傍であるため該取付け作業が
容易であると共に、回路基板1上に実装すべきデバイス
15がソケット11上に取り付けられるので該回路基板
1としての実装密度を容易に向上させることができる。
【0031】
【発明の効果】上述の如く本発明により、回路基板に実
装された電子デバイスの計測作業を効率化すると共に実
装密度を上げて生産性の向上を図った電子デバイスソケ
ットとそれを実装した回路基板を提供することができる
【0032】なお本発明の説明では回路基板に実装する
電子デバイスがDIPタイプの半導体ICの場合につい
て行なっているが、QFP(Quad Flat Pa
ckage)タイプの如く挿入形リード端子がパッケー
ジの四方に形成されている電子デバイスでも同等の効果
を得ることができる。
【図面の簡単な説明】
【図1】  本発明になるソケットの構成例を説明する
図、
【図2】  ソケットが実装された回路基板を示す図。
【図3】  回路基板の実装密度を向上させたときの状
態を示す図。
【図4】  従来の計測作業の方法例を説明する概念図
(その1)。
【図5】  従来の計測作業の方法例を説明する概念図
(その2)。
【符号の説明】
1    回路基板                
      1a,   導体パターン 1a′  アースパターン             
   1b    孔2    半導体IC(電子デバ
イス)2a    リード端子           
         3    接触子4    試験機
                        5
    プローブ5a    針状接触子 11,11a,11b    ソケット       
       12    接続端子12a   コン
タクト                    12
a1,12a2    舌片 12a2′計測端子                
      12b   端部12c   孔 13    絶縁体                
        13a   孔13b   周壁  
                       13
c   隔壁13d   上面

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  パッケージ周面に該パッケージの厚さ
    方向に折り曲げられた複数の挿入形リード端子を有する
    電子デバイスソケットであって、先端から挿入されるリ
    ード端子(2a)をその両面から押圧するコンタクト(
    12a)を具えた複数の接続端子(12)と、該接続端
    子(12)を各リード端子(2a)と対応する位置に保
    持固定すると共に保持固定された該接続端子(12)を
    その高さ方向で余裕をもって保護する高さを持つ周壁(
    13b) と該接続端子(12)に対する電子デバイス
    の挿入位置を規定する手段(13c) とを少なくとも
    具えた絶縁体(13)とで構成し、上記接続端子(12
    )の絶縁体(13)に保持固定されたときのコンタクト
    (12a) の外側に位置する舌片(12a2)の先端
    には、上記絶縁体(13)の周壁(13b) 内面に沿
    って更に外側に伸びた後内側若しくは外側に曲げられた
    端部近傍に計測信号取出手段が設けられている舌片から
    なる計測端子(12a2 ′) が一体化形成されてい
    ることを特徴とした電子デバイスソケット。
  2. 【請求項2】  請求項1記載の計測信号取出手段が穿
    孔された孔(12c) で構成されていることを特徴と
    した電子デバイスソケット。
  3. 【請求項3】  パッケージ周面に該パッケージの厚さ
    方向に折り曲げられた複数の挿入形リード端子を有する
    電子デバイスを実装する回路基板であって、請求項1記
    載の電子デバイスソケット(11)が、該電子デバイス
    ソケット(11)を構成する接続端子(12)のコンタ
    クト(12a) に対する反対側の端部(12b) 領
    域で回路基板(1) の所定位置に実装されて構成され
    ていることを特徴とした回路基板。
JP3050003A 1991-03-15 1991-03-15 電子デバイスソケットとそれを実装した回路基板 Withdrawn JPH04306578A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3050003A JPH04306578A (ja) 1991-03-15 1991-03-15 電子デバイスソケットとそれを実装した回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3050003A JPH04306578A (ja) 1991-03-15 1991-03-15 電子デバイスソケットとそれを実装した回路基板

Publications (1)

Publication Number Publication Date
JPH04306578A true JPH04306578A (ja) 1992-10-29

Family

ID=12846827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3050003A Withdrawn JPH04306578A (ja) 1991-03-15 1991-03-15 電子デバイスソケットとそれを実装した回路基板

Country Status (1)

Country Link
JP (1) JPH04306578A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715109A (ja) * 1993-06-22 1995-01-17 Nec Corp 電気・電子部品の表面実装用補助具
JPWO2012169645A1 (ja) * 2011-06-10 2015-02-23 三洋電機株式会社 電解コンデンサの電気的特性測定用冶具、その冶具を備えた測定装置および電解コンデンサの測定方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715109A (ja) * 1993-06-22 1995-01-17 Nec Corp 電気・電子部品の表面実装用補助具
JPWO2012169645A1 (ja) * 2011-06-10 2015-02-23 三洋電機株式会社 電解コンデンサの電気的特性測定用冶具、その冶具を備えた測定装置および電解コンデンサの測定方法

Similar Documents

Publication Publication Date Title
US5205741A (en) Connector assembly for testing integrated circuit packages
US6407566B1 (en) Test module for multi-chip module simulation testing of integrated circuit packages
JP2005010147A (ja) 検査機能付きモジュール及びその検査方法。
JPH04306578A (ja) 電子デバイスソケットとそれを実装した回路基板
IE54712B1 (en) Mounting leadless chip-carriers
US5075962A (en) Method for forming leads
KR200147597Y1 (ko) 테스트 지그
JPS5822144Y2 (ja) プロ−ブカ−ド
JPH08129048A (ja) 狭ピッチic用コンタクトボードの接地強化板
JP2535680Y2 (ja) 電子冷却素子接続装置
JPH0310628Y2 (ja)
KR0127239Y1 (ko) 반도체 장치의 메뉴얼 소켓
US20010046127A1 (en) Semiconductor package and device socket
JPH0192669A (ja) Ic測定用キャリア
JP6815176B2 (ja) プローブカード
KR100190930B1 (ko) 베어 다이의 테스트 지그
JPS6134701Y2 (ja)
KR0136814Y1 (ko) 반도체 장치의 메뉴얼 소켓
JPH01244655A (ja) 半導体装置
JP3376959B2 (ja) Icソケット
JP3019355U (ja) 半導体ウェハ等の試験用プローブカード
JPH10172703A (ja) ソケット
JPS624387A (ja) プリント回路基板
JPS6347273B2 (ja)
JPH06294841A (ja) 回路素子検査用治具

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514