JPS624387A - プリント回路基板 - Google Patents
プリント回路基板Info
- Publication number
- JPS624387A JPS624387A JP14502585A JP14502585A JPS624387A JP S624387 A JPS624387 A JP S624387A JP 14502585 A JP14502585 A JP 14502585A JP 14502585 A JP14502585 A JP 14502585A JP S624387 A JPS624387 A JP S624387A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- semiconductor device
- guide pole
- guide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プリント回路基板、特にフラットパッケージ
タイプの半導体装置を実装するものに関する。
タイプの半導体装置を実装するものに関する。
近年、装置の小型化・高密度実装のために、半導体集積
回路装置のパッケージとして、高密度実装に適し友フラ
ットパッケージ（以下ＦＰと略す）が用いられている。
回路装置のパッケージとして、高密度実装に適し友フラ
ットパッケージ（以下ＦＰと略す）が用いられている。
第２図に示すように、実装にあたりこのＦＰタイプの半
導体装置１の外部リード２が、樹脂モールド層の底面の
レベルまで折り曲げられ、その先端部４を底面と平行に
してプリント回路基板３０所定位置に半田付して実装す
る。
導体装置１の外部リード２が、樹脂モールド層の底面の
レベルまで折り曲げられ、その先端部４を底面と平行に
してプリント回路基板３０所定位置に半田付して実装す
る。
〔発明が解決しようとする問題点〕′
ところで、従来のデュアル・インライン・パッケージ（
ＤＩＰ）では、外部リードの先端部をプリント回路基板
の穴に挿入して実装するので、位置を誤って実装するこ
とがなかつ友。しかし上記のＦＰタイプでは、穴はなく
リード先端部も）プリント回路基板に平行しているので
、誤実装あるいはプリント回路基板の電極パターンから
逸脱するなどの欠点があった。上記の対策として、半導
体装置自体に突起物を設けることにより実装を確実に行
なう方法が考えられるが、半導体装置のパッケージ作成
の困難なこと。
ＤＩＰ）では、外部リードの先端部をプリント回路基板
の穴に挿入して実装するので、位置を誤って実装するこ
とがなかつ友。しかし上記のＦＰタイプでは、穴はなく
リード先端部も）プリント回路基板に平行しているので
、誤実装あるいはプリント回路基板の電極パターンから
逸脱するなどの欠点があった。上記の対策として、半導
体装置自体に突起物を設けることにより実装を確実に行
なう方法が考えられるが、半導体装置のパッケージ作成
の困難なこと。
１几保管上突起が邪魔になり不便である。
本発明の目的は、プラント回路基板を改良し、ＦＰタイ
プの半導体装置を効率よく実装を行なうようにすること
にある。
プの半導体装置を効率よく実装を行なうようにすること
にある。
本発明によるプリント回路基板は、基板上にＦ’Ｐタイ
プの半導体装置を実装するときの位置決め用ガイドポー
ルを設けたものである。
プの半導体装置を実装するときの位置決め用ガイドポー
ルを設けたものである。
ガイドポールの形状、数などは一義的でなく、パッケー
ジの形状、位置決め方法を考慮して、適宜きめることが
できる。例えばガイドポールに沿って、半導体装置を上
方から押下げて固定するなどして正しい位置に搭載でき
る。なお実施例で説明するが、ガイドポールを介して半
導体装置の電気的特性を測定し得るようにできる。
ジの形状、位置決め方法を考慮して、適宜きめることが
できる。例えばガイドポールに沿って、半導体装置を上
方から押下げて固定するなどして正しい位置に搭載でき
る。なお実施例で説明するが、ガイドポールを介して半
導体装置の電気的特性を測定し得るようにできる。
第１図は、本発明の１実施例を示す図で、第２図に示″
ｊＦＰタイプに適合させたものである。
ｊＦＰタイプに適合させたものである。
第２図のＦＰタイプの長手方向に垂直な−゛端面ａ お
よび他の端面に設けた切欠き１ｂ の内壁が、ガイドポ
ールに市うように、第１図のガイドポール１１ａ、 １
１ｂ ｔ−プリント回路基板に設けている。ガイドポー
ル１１ｍ、 １１ｂは銅・真鍮などの材質で、その太さ
は０．５〜ｔＯ朋程度にしている。
よび他の端面に設けた切欠き１ｂ の内壁が、ガイドポ
ールに市うように、第１図のガイドポール１１ａ、 １
１ｂ ｔ−プリント回路基板に設けている。ガイドポー
ル１１ｍ、 １１ｂは銅・真鍮などの材質で、その太さ
は０．５〜ｔＯ朋程度にしている。
ガイドポール１１ｍ、 １１ｂはプリント回路基板１ｏ
に半田付け、圧着などして固定しである。半導体装置１
を第１図（ａ）に示すように、ガイドポール１１４１１
ｂＫ沿って上方から押下げれば回路パターン上にリード
先端部４が所定の位置にくる。
に半田付け、圧着などして固定しである。半導体装置１
を第１図（ａ）に示すように、ガイドポール１１４１１
ｂＫ沿って上方から押下げれば回路パターン上にリード
先端部４が所定の位置にくる。
し九がってリード先端部４を半田付することによって、
迅速にかつ誤実装することなく実装できる。
迅速にかつ誤実装することなく実装できる。
上記ガイドポール１１ａ、 １１ｂ ＃′ｉ実装され次
半導体装置１の特性測定用端子として用いることができ
る。第１図（ｂ）は同図（ａ）のＡｎ断面図であるが、
プリント回路基板１０の裏面の配線パターン１２全半田
１３でガイドポール１１〜１１ｂに接続しｔものである
。したがって、ガイドポール１１ａ。
半導体装置１の特性測定用端子として用いることができ
る。第１図（ｂ）は同図（ａ）のＡｎ断面図であるが、
プリント回路基板１０の裏面の配線パターン１２全半田
１３でガイドポール１１〜１１ｂに接続しｔものである
。したがって、ガイドポール１１ａ。
１１ｂにテストグローブを接続することにより。
電位測定、あるいはオシロスコープなどの信号波形観測
ができる。
ができる。
なお、ガイドポール１１ａ、 １１ｂは材質として金属
部材を用１ｎ７ｊが１例えばプラスチック材でつくり、
表面に導電路を設けるようにしてもよいことはｈ５まで
もな込。
部材を用１ｎ７ｊが１例えばプラスチック材でつくり、
表面に導電路を設けるようにしてもよいことはｈ５まで
もな込。
本発明によれば、ガイドポールによってフラットパッケ
ージタイプの半導体装置を効率的に正しい位置にプリン
ト回路基板上に搭載することができる。さらに、プリン
ト回路基板上の電極パターンとガイドポールとを接続す
ることによって、半導体装置の極めて近い位置で電気的
特性を測定することで、プリント回路基板端の端子で測
定する場合に生じやすい信号電位のレベル低下、波形の
な′！２すなどの障害をうけず測定することができる。
ージタイプの半導体装置を効率的に正しい位置にプリン
ト回路基板上に搭載することができる。さらに、プリン
ト回路基板上の電極パターンとガイドポールとを接続す
ることによって、半導体装置の極めて近い位置で電気的
特性を測定することで、プリント回路基板端の端子で測
定する場合に生じやすい信号電位のレベル低下、波形の
な′！２すなどの障害をうけず測定することができる。
第１図は１本発明の一実施例を示す図で、同図（＆）に
７ラツトパツケージタイプの半導体装置を実装し次状態
を、同図（ｂ）に断面図を示し、第２図はフラットパッ
ケージタイプの半導体装置を示す図である。 １・・・半導体装置、 ２・・・外部リード、１ａ
・・・端面、 １６・・・切欠き、４１０ ・・
・プリント回路基板、 ４・・・リード先端部、１１ｍ
、 １１ｂ・・・ガイドポール、１２・・・配線パター
ン、１３・・・半田。
７ラツトパツケージタイプの半導体装置を実装し次状態
を、同図（ｂ）に断面図を示し、第２図はフラットパッ
ケージタイプの半導体装置を示す図である。 １・・・半導体装置、 ２・・・外部リード、１ａ
・・・端面、 １６・・・切欠き、４１０ ・・
・プリント回路基板、 ４・・・リード先端部、１１ｍ
、 １１ｂ・・・ガイドポール、１２・・・配線パター
ン、１３・・・半田。
Claims (2)
- （１）フラットパッケージタイプの半導体装置を実装す
るプリント回路基板において、該基板上に実装時の位置
決め用ガイドポールを設けたことを特徴とするプリント
回路基板。 - （２）前記ガイドポールが、プリント基板上の電気配線
と接続され、半導体装置の特性測定用の端子となる特許
請求の範囲第１項記載のプリント回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14502585A JPS624387A (ja) | 1985-07-01 | 1985-07-01 | プリント回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14502585A JPS624387A (ja) | 1985-07-01 | 1985-07-01 | プリント回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS624387A true JPS624387A (ja) | 1987-01-10 |
Family
ID=15375684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14502585A Pending JPS624387A (ja) | 1985-07-01 | 1985-07-01 | プリント回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS624387A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57149273A (en) * | 1981-02-05 | 1982-09-14 | Farmos Oy | Imidazole derivative, manufacture and medicinal composition containing same as effective component |
-
1985
- 1985-07-01 JP JP14502585A patent/JPS624387A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57149273A (en) * | 1981-02-05 | 1982-09-14 | Farmos Oy | Imidazole derivative, manufacture and medicinal composition containing same as effective component |
| JPH0261458B2 (ja) * | 1981-02-05 | 1990-12-20 | Farmos Oy |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5205741A (en) | Connector assembly for testing integrated circuit packages | |
| US4959750A (en) | Printed circuit board for carrying a mixed-component assembly | |
| JPS624387A (ja) | プリント回路基板 | |
| JPS62118555A (ja) | 集積回路パツケ−ジ | |
| CN108023014B (zh) | 电子元件 | |
| JPS60254785A (ja) | 電子素子用のスペーサ | |
| JPH03120474A (ja) | プローブカード | |
| JPS6324453Y2 (ja) | ||
| JPH03228356A (ja) | Ｉｃパッケージ | |
| JPS6020938Y2 (ja) | 半導体集積回路用部品 | |
| JPS5822144Y2 (ja) | プロ−ブカ−ド | |
| KR100201397B1 (ko) | 반도체 패키지 장착용 패키지 | |
| JPH04306578A (ja) | 電子デバイスソケットとそれを実装した回路基板 | |
| JPH0617082Y2 (ja) | コンタクトプローブユニットにおけるコンタクトピンの廻り止め構造 | |
| JPS6276539A (ja) | 電子部品用ソケツト | |
| JP2528910Y2 (ja) | コンタクトプローブ支持カバー | |
| JPH09129330A (ja) | 電子部品用ソケット | |
| JPS6138946U (ja) | フラツクス上り防止用ｉｃソケツト | |
| JPS63125168A (ja) | 面付け部品の梱包テ−プ | |
| JPH04159763A (ja) | 樹脂封止型集積回路 | |
| JPH11220057A (ja) | Ｂｇａパッケージ、及びパッケージ内半導体チップの温度測定方法 | |
| JPS6347273B2 (ja) | ||
| JPS63296991A (ja) | メモリカ−トリツジ | |
| JPH09186283A (ja) | ハイブリッドｉｃ | |
| JPH03215993A (ja) | 半導体装置用パッケージ及びその配線基板 |