JPS63296991A - メモリカ−トリツジ - Google Patents
メモリカ−トリツジInfo
- Publication number
- JPS63296991A JPS63296991A JP62131478A JP13147887A JPS63296991A JP S63296991 A JPS63296991 A JP S63296991A JP 62131478 A JP62131478 A JP 62131478A JP 13147887 A JP13147887 A JP 13147887A JP S63296991 A JPS63296991 A JP S63296991A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- connector
- semiconductor memory
- memory cartridge
- memory element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 28
- 238000003860 storage Methods 0.000 claims description 6
- 238000005452 bending Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920003002 synthetic resin Polymers 0.000 description 3
- 239000000057 synthetic resin Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、1乃至複数個の半導体メモリ素子を収納体内
に収納して成るメモリカートリッジに係り、特に2配線
基板上に実装される半導体メモリ素子の配置に関する。
に収納して成るメモリカートリッジに係り、特に2配線
基板上に実装される半導体メモリ素子の配置に関する。
従来より、例えば、ワードプロセッサ、ハンドベルトコ
ンピュータ、情報収集装置、あるいは各種計測装置等の
データファイル用電子機優として。
ンピュータ、情報収集装置、あるいは各種計測装置等の
データファイル用電子機優として。
メモリカートリッジが知られている。メモリカートリッ
ジの外観形状は、その利用形態に応じて多様のものが商
品化さ九でいるが、半導体製造技術の進展に伴って、近
年ますます小型化、薄型化される傾向にあり、IDカー
ドなどと同サイズのものも出現している。
ジの外観形状は、その利用形態に応じて多様のものが商
品化さ九でいるが、半導体製造技術の進展に伴って、近
年ますます小型化、薄型化される傾向にあり、IDカー
ドなどと同サイズのものも出現している。
第3図は従来提案されているメモリカートリッジの一例
を示す一部断面した斜視図であって、横長の矩形に形成
された収納体21内に、可撓性の配線基板22と、配線
基板22上に実装された1乃至複数個の半導体メモリ素
子23と、前記配線!&板22の一方の短辺に沿って接
続されたコネクタ24とが収納されている。尚、この図
において。
を示す一部断面した斜視図であって、横長の矩形に形成
された収納体21内に、可撓性の配線基板22と、配線
基板22上に実装された1乃至複数個の半導体メモリ素
子23と、前記配線!&板22の一方の短辺に沿って接
続されたコネクタ24とが収納されている。尚、この図
において。
収納体21は、内部の構成を明確にするため、2点鎖線
にて表しである。 ゛ 前記コネクタ24は、この図に示すように、絶縁性の合
成msをもって、外部利用機器に備えられたコネクタビ
ンを挿通するための挿通孔24aが開設されたブロック
状に形成されており、各挿通孔24a内に設定されたコ
ネクタ端子(図示せず)の末端部を前記配線基板22に
印刷形成されたリード部に接続することによって、配線
基板22と一体化される。
にて表しである。 ゛ 前記コネクタ24は、この図に示すように、絶縁性の合
成msをもって、外部利用機器に備えられたコネクタビ
ンを挿通するための挿通孔24aが開設されたブロック
状に形成されており、各挿通孔24a内に設定されたコ
ネクタ端子(図示せず)の末端部を前記配線基板22に
印刷形成されたリード部に接続することによって、配線
基板22と一体化される。
前記半導体メモリ素子23は、平面から見た形状が横長
の矩形に形成されており、相対向する2つの短辺よりリ
ード25,25aが相背向に延出されている。従来、こ
の種のメモリカートリッジにおいてtよ、横長の配線基
板22上に効率よく複数個の半導体メモリ素子23を実
装するため、半導体メモリ素子23の長手方向、即ちリ
ード25゜25aの延出方向を配線基Fi22の長手方
向(コネクタ24の設定方向と直角の方向)に向けて取
り付けている。
の矩形に形成されており、相対向する2つの短辺よりリ
ード25,25aが相背向に延出されている。従来、こ
の種のメモリカートリッジにおいてtよ、横長の配線基
板22上に効率よく複数個の半導体メモリ素子23を実
装するため、半導体メモリ素子23の長手方向、即ちリ
ード25゜25aの延出方向を配線基Fi22の長手方
向(コネクタ24の設定方向と直角の方向)に向けて取
り付けている。
ところで、メモリカートリッジは、通常ユーザが携帯す
るものであるから、携帯中に誤って折り曲げられるよう
な力を受は易い。
るものであるから、携帯中に誤って折り曲げられるよう
な力を受は易い。
この場合、メモリカートリッジは、短辺に沿つて高剛性
のコネクタ24が付設されているために短辺方向の剛性
が高く、短辺方向に曲折変形されることは少ない、然る
に、長手方向に関しては、収納体21の剛性のみによっ
て外力を支えるW造になっているために比較的剛性が低
く、第4図に示すように、長手方向に曲折され易い。
のコネクタ24が付設されているために短辺方向の剛性
が高く、短辺方向に曲折変形されることは少ない、然る
に、長手方向に関しては、収納体21の剛性のみによっ
て外力を支えるW造になっているために比較的剛性が低
く、第4図に示すように、長手方向に曲折され易い。
前記した従来のメモリカートリッジは、リード25.2
5aを剛性の低い長手方向に向けて半導体メモリ素子2
3を配線基板22上に取り付けているため、メモリカー
トリッジに不正な外力が作用し、収納体21と共に可撓
性の配線基板22が長手方向に曲折された場合、第5図
に示すように。
5aを剛性の低い長手方向に向けて半導体メモリ素子2
3を配線基板22上に取り付けているため、メモリカー
トリッジに不正な外力が作用し、収納体21と共に可撓
性の配線基板22が長手方向に曲折された場合、第5図
に示すように。
前記リード25,25aに引張力が直接作用し。
リード25.25aが切断したり、リード25゜25a
と配線基板22との接続部が剥離し易いという問題があ
る。特に、半導体メモリ素子23が所謂T A B (
Taped Automated Bonding)チ
ップである場合には、リード25 g 25 aの引張
強度が低いために、切断等の不具合を生じる虞九が高い
。
と配線基板22との接続部が剥離し易いという問題があ
る。特に、半導体メモリ素子23が所謂T A B (
Taped Automated Bonding)チ
ップである場合には、リード25 g 25 aの引張
強度が低いために、切断等の不具合を生じる虞九が高い
。
さらに、半導体メモリ素子23がこのTABチップであ
る場合には、チップ自体が配線基板22とともに湾曲し
易いため、チップが破損するといった不具合も生じ易い
。
る場合には、チップ自体が配線基板22とともに湾曲し
易いため、チップが破損するといった不具合も生じ易い
。
本発明の目的は、前記した従来技術の問題点を解決し、
半導体メモリ素子と配線基板とをつなぐリードの切断や
剥離、それにチップの破損といった不具合を生じに<<
、耐久性及び信頼性に優れたメモリカートリッジを提供
するにある。
半導体メモリ素子と配線基板とをつなぐリードの切断や
剥離、それにチップの破損といった不具合を生じに<<
、耐久性及び信頼性に優れたメモリカートリッジを提供
するにある。
本発明は、前記の目的を達成するため、半導体メモリ素
子から延出されたリードをコネクタと平行に向けて、半
導体メモリ素子を配線基板上に実装したことを特徴とす
るものである。
子から延出されたリードをコネクタと平行に向けて、半
導体メモリ素子を配線基板上に実装したことを特徴とす
るものである。
叙上のように、半導体メモリ素子から延出されたリード
をコネクタの設定方向に向けて配設すると、使用中に何
らかの原因によってメモリカートリッジに不正な外力が
作用しても配線基板がコネクタの設定方向に湾曲され難
いことからリードに引張力が作用したりチップに不正な
曲げ力が作用することがなく、リードの切断や剥離、そ
れにチップの破損といった不具合が防止される。よって
、耐久性及び信頼性に優れたメモリカートリッジを提供
することができる。
をコネクタの設定方向に向けて配設すると、使用中に何
らかの原因によってメモリカートリッジに不正な外力が
作用しても配線基板がコネクタの設定方向に湾曲され難
いことからリードに引張力が作用したりチップに不正な
曲げ力が作用することがなく、リードの切断や剥離、そ
れにチップの破損といった不具合が防止される。よって
、耐久性及び信頼性に優れたメモリカートリッジを提供
することができる。
まず1本発明の第1実施例を第1図に基づいて説明する
。第1図は第1実施例に係るメモリカートリッジの一部
断面した平面図であって、lはメモリカートリッジの全
体、2はフレーム、3は配線基板、4は半導体メモリ素
子、5はコネクタ、6は銘板を示している。
。第1図は第1実施例に係るメモリカートリッジの一部
断面した平面図であって、lはメモリカートリッジの全
体、2はフレーム、3は配線基板、4は半導体メモリ素
子、5はコネクタ、6は銘板を示している。
フレーム2は、絶縁性に優れた硬質の合成樹脂材料をも
って横長の枠形に形成されており、その上下両面に被着
された銘板6(下面側の銘板については図示を省略する
。)とによって、配線基板3、半導体メモリ素子4.コ
ネクタ5を収納する収納体を構成している。
って横長の枠形に形成されており、その上下両面に被着
された銘板6(下面側の銘板については図示を省略する
。)とによって、配線基板3、半導体メモリ素子4.コ
ネクタ5を収納する収納体を構成している。
配線基板3は、可撓性に優れた合成樹脂材料をもって横
長に形成されており、その表裏両面に、例えば半導体メ
モリ素子4の接続端子及びコネク夕端子の接続端子を含
む所望の回路パターンが印刷形成されている。
長に形成されており、その表裏両面に、例えば半導体メ
モリ素子4の接続端子及びコネク夕端子の接続端子を含
む所望の回路パターンが印刷形成されている。
前記コネクタ5は、前記した従来品と全く同様であるの
で、構成上の説明を省略する。このコネクタ5は、前記
配線基板3の一短辺に沿って設定され、配線基板3と電
気的な接続が行われたのち、前記フレーム2の一側端に
沿って凹設されたコネクタ設定部7内に嵌合固定される
。
で、構成上の説明を省略する。このコネクタ5は、前記
配線基板3の一短辺に沿って設定され、配線基板3と電
気的な接続が行われたのち、前記フレーム2の一側端に
沿って凹設されたコネクタ設定部7内に嵌合固定される
。
半導体メモリ素子4は、例えばTABチップ等従来より
この種のメモリカートリッジに実装されているものと同
様のものであって、平面から見た形状が矩形に形成され
、相対向する2つの短辺よリリード8,8aが相背向に
延出されている。この半導体メモリ素子4は、リード8
.8aの延出方向を配線基板3の短辺方向、即ちコネク
タ5の設定方向に向けて配線基板3上に取り付けられる
。
この種のメモリカートリッジに実装されているものと同
様のものであって、平面から見た形状が矩形に形成され
、相対向する2つの短辺よリリード8,8aが相背向に
延出されている。この半導体メモリ素子4は、リード8
.8aの延出方向を配線基板3の短辺方向、即ちコネク
タ5の設定方向に向けて配線基板3上に取り付けられる
。
尚、この半導体メモリ素子4としては、ROM(リード
オンリメモリ)を用いることもできろし。
オンリメモリ)を用いることもできろし。
また、RAM (ランダムアクセスメモリ)を用いるこ
ともできる。
ともできる。
銘板6は1合成樹脂板あるいは金属板にて形成されてお
り、その外面に1例えば商品名、製造者、メモリカート
リッジの仕様、その他所型の記載事項が印刷されている
。
り、その外面に1例えば商品名、製造者、メモリカート
リッジの仕様、その他所型の記載事項が印刷されている
。
前記フレーム2.配M!板3、銘板6は1例えば接着あ
るいはねじ止め等、公知に属する任意の結合手段によっ
て結合される。
るいはねじ止め等、公知に属する任意の結合手段によっ
て結合される。
尚、前記半導体メモリ素子4としてRAMを用いる場合
にはバックアップ用の電源を必要とするが、この場合、
銘板6の一部に電源交換用の蓋板を設けることもできる
。
にはバックアップ用の電源を必要とするが、この場合、
銘板6の一部に電源交換用の蓋板を設けることもできる
。
前記第1実施例のメモリカートリッジは、半導体メモリ
素子4のリード8,8aをコネクタ5の設定方向に向け
て配設したので、配線基板3がコネクタ5の設定方向に
は湾曲され難いことからり一部8,8aに引張力が作用
したり、チップに曲げ力が作用することがなく、リード
8,8aの切断や剥離、それにチップの破損が防止され
る。特に、リード8,8aの引張強度が低く、かつチッ
プが配線基板3とともに湾曲し易いTABチップの不具
合防止に有効である。
素子4のリード8,8aをコネクタ5の設定方向に向け
て配設したので、配線基板3がコネクタ5の設定方向に
は湾曲され難いことからり一部8,8aに引張力が作用
したり、チップに曲げ力が作用することがなく、リード
8,8aの切断や剥離、それにチップの破損が防止され
る。特に、リード8,8aの引張強度が低く、かつチッ
プが配線基板3とともに湾曲し易いTABチップの不具
合防止に有効である。
次に、本発明の第2実施例を第2図に基づいて説明する
。
。
第2実施例のメモリカートリッジは、第2図に示すよう
に、配線基板3の長手方向に沿ってコネクタ5が設定さ
れており、半導体メモリ素子4の相対向する2つの短辺
より延出されたリード8゜8aが、配線基板3の長手方
向に向けて配線基板3上に取り付けら九でいる。
に、配線基板3の長手方向に沿ってコネクタ5が設定さ
れており、半導体メモリ素子4の相対向する2つの短辺
より延出されたリード8゜8aが、配線基板3の長手方
向に向けて配線基板3上に取り付けら九でいる。
本第2実施例のメモリカートリッジも、前記した第1実
施例のメモリカートリッジと略同様の効果を奏する。
施例のメモリカートリッジと略同様の効果を奏する。
尚5本発明は半導体メモリ素子の配置に関するものであ
って、フレーム、配線基板、コネクタ。
って、フレーム、配線基板、コネクタ。
及び銘板の形状、構造、それに材質等が前記各実施例に
おいて説明したものに限定されるものではなく、これら
については必要に応じて適宜設計し得ることは勿論であ
る。
おいて説明したものに限定されるものではなく、これら
については必要に応じて適宜設計し得ることは勿論であ
る。
以上説明したように、本発明のメモリカー1−リッジは
、半導体メモリ素子から延出されたリードをコネクタの
延長方向と平行にして配設したので。
、半導体メモリ素子から延出されたリードをコネクタの
延長方向と平行にして配設したので。
使用中に何らかの原因によ゛つてメモリカートリッジに
不正な外力が作用しても配線基板がコネクタを曲折する
方向に湾曲され難いことからリードに引張力が作用した
りチップに曲げ力が作用することがなく、リードの切断
や剥離、それにチップの破損が防止される。よって、耐
久性及び信頼性に優れたメモリカートリッジを提供する
ことができる。
不正な外力が作用しても配線基板がコネクタを曲折する
方向に湾曲され難いことからリードに引張力が作用した
りチップに曲げ力が作用することがなく、リードの切断
や剥離、それにチップの破損が防止される。よって、耐
久性及び信頼性に優れたメモリカートリッジを提供する
ことができる。
第1図は本発明の第1実施例に係るメモリカートリッジ
の一部断面した平面図、第2図は本発明の第2実施例に
係るメモリカートリッジの一部断面した平面図、第3図
は従来のメモリカートリッジの斜視図、第4図は従来の
メモリカートリッジの変形状態を示す斜視図、第5図i
よ従来技術の問題点を説明する断面図である。 1:メモリカートリッジ、2:フレーム、3ニブリント
配線基板、4:半導体メモリ素子、5:コネクタ、6:
銘板、7:コネクタ設定部、8゜88:リード。 第1図 第3図 第5図
の一部断面した平面図、第2図は本発明の第2実施例に
係るメモリカートリッジの一部断面した平面図、第3図
は従来のメモリカートリッジの斜視図、第4図は従来の
メモリカートリッジの変形状態を示す斜視図、第5図i
よ従来技術の問題点を説明する断面図である。 1:メモリカートリッジ、2:フレーム、3ニブリント
配線基板、4:半導体メモリ素子、5:コネクタ、6:
銘板、7:コネクタ設定部、8゜88:リード。 第1図 第3図 第5図
Claims (1)
- 半導体メモリ素子及びその他の回路素子が実装された配
線基板と、この配線基板に接続して外部利用機器との電
気的接続を得るコネクタと、前記配線基板及びコネクタ
を収納する収納体とから成るメモリカートリッジにおい
て、相対向する二辺から延出されたリードを前記コネク
タと平行に向けて、前記半導体メモリ素子を前記配線基
板上に実装したことを特徴とするメモリカートリッジ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62131478A JP2618891B2 (ja) | 1987-05-29 | 1987-05-29 | メモリカートリツジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62131478A JP2618891B2 (ja) | 1987-05-29 | 1987-05-29 | メモリカートリツジ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63296991A true JPS63296991A (ja) | 1988-12-05 |
JP2618891B2 JP2618891B2 (ja) | 1997-06-11 |
Family
ID=15058914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62131478A Expired - Fee Related JP2618891B2 (ja) | 1987-05-29 | 1987-05-29 | メモリカートリツジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2618891B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002028662A1 (fr) * | 2000-10-02 | 2002-04-11 | Matsushita Electric Industrial Co., Ltd. | Support d'enregistrement de type carte et procede de fabrication dudit support |
WO2015087498A1 (ja) * | 2013-12-11 | 2015-06-18 | パナソニック株式会社 | 表示装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63239093A (ja) * | 1987-03-27 | 1988-10-05 | 日本電気株式会社 | カ−ド用モジユ−ル |
-
1987
- 1987-05-29 JP JP62131478A patent/JP2618891B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63239093A (ja) * | 1987-03-27 | 1988-10-05 | 日本電気株式会社 | カ−ド用モジユ−ル |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002028662A1 (fr) * | 2000-10-02 | 2002-04-11 | Matsushita Electric Industrial Co., Ltd. | Support d'enregistrement de type carte et procede de fabrication dudit support |
US6985363B2 (en) | 2000-10-02 | 2006-01-10 | Matsushita Electric Industrial Co., Ltd. | Card type recording medium and production method therefor |
WO2015087498A1 (ja) * | 2013-12-11 | 2015-06-18 | パナソニック株式会社 | 表示装置 |
JPWO2015087498A1 (ja) * | 2013-12-11 | 2017-03-16 | 株式会社Joled | 表示装置 |
US10159155B2 (en) | 2013-12-11 | 2018-12-18 | Joled Inc. | Display device |
Also Published As
Publication number | Publication date |
---|---|
JP2618891B2 (ja) | 1997-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4997377A (en) | Adaptor for computers | |
US5205741A (en) | Connector assembly for testing integrated circuit packages | |
JPH02239651A (ja) | 半導体装置およびその実装方法 | |
JPH023575Y2 (ja) | ||
JPS63296991A (ja) | メモリカ−トリツジ | |
US20050124186A1 (en) | Electronic device having adapter and connection method thereof | |
JP3159950B2 (ja) | 半導体パッケージ実装用ソケット | |
JPS63296990A (ja) | メモリカ−トリツジ | |
US5475569A (en) | Method of testing fine pitch surface mount IC packages | |
JPS63296989A (ja) | メモリカ−トリツジ | |
JPH0624136Y2 (ja) | 接続端子 | |
JP2738317B2 (ja) | コネクタ | |
JPS6283196A (ja) | Icカ−ド | |
JPH0132377Y2 (ja) | ||
JP2908325B2 (ja) | 表面実装用コネクタ | |
JPS61145888A (ja) | 印刷配線基板接続装置 | |
JP2879672B2 (ja) | 半導体パッケージのテスト用ソケット | |
JPS6188471A (ja) | コネクタ− | |
JP3118691B2 (ja) | カード状電子機器 | |
JPH09232479A (ja) | 半導体装置 | |
JPH09116252A (ja) | 集積回路装置の実装構造 | |
JPS6193566A (ja) | フラツトケ−ブル用中継コネクタ | |
JPS6214498A (ja) | フレキシブルプリント基板の固定構造 | |
JPH06325840A (ja) | コネクタおよびそのコネクタを組み込んだ配線基板モジュールならびに実装モジュール | |
JP3118694B2 (ja) | Pcカード用フレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |