KR20160057421A - 본드 소자 및 순응성 재료 층을 갖는 마이크로전자 소자 - Google Patents

본드 소자 및 순응성 재료 층을 갖는 마이크로전자 소자 Download PDF

Info

Publication number
KR20160057421A
KR20160057421A KR1020167009441A KR20167009441A KR20160057421A KR 20160057421 A KR20160057421 A KR 20160057421A KR 1020167009441 A KR1020167009441 A KR 1020167009441A KR 20167009441 A KR20167009441 A KR 20167009441A KR 20160057421 A KR20160057421 A KR 20160057421A
Authority
KR
South Korea
Prior art keywords
wire bonds
semiconductor die
portions
material layer
compliant material
Prior art date
Application number
KR1020167009441A
Other languages
English (en)
Inventor
벨가셈 하바
리차드 드윗 크리스프
와엘 조니
Original Assignee
인벤사스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인벤사스 코포레이션 filed Critical 인벤사스 코포레이션
Publication of KR20160057421A publication Critical patent/KR20160057421A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/745—Apparatus for manufacturing wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/1369—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16108—Disposition the bump connector not being orthogonal to the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92143—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

마이크로전자 구조체는 제1 표면에 전도성 소자들을 갖는 반도체를 포함한다. 와이어 본드들은 전도성 소자들에 연결된 베이스들 및 베이스들로부터 원격에 있는 자유 단부들을 갖고, 자유 단부들은 기판 및 베이스들로부터 원격에 있고 단부 표면들을 포함한다. 와이어 본드들은 그의 베이스들과 단부 표면들 사이에서 에지 표면들을 형성한다. 순응성 재료 층은 와이어 본드들의 베이스들에 적어도 인접한 와이어 본드들의 제1 부분들 내의 에지 표면들을 따라서 연장되고 와이어 본드들의 제1 부분들 사이의 공간들을 충전하여 와이어 본드들의 제1 부분들이 순응성 재료 층에 의해 서로 분리되게 한다. 순응성 층의 제3 표면으로부터 연장된 단부 표면들에 인접한 에지 표면들의 일부들 및 단부 표면들에 의해 와이어 본드들의 제2 부분들이 형성된다.

Description

본드 소자 및 순응성 재료 층을 갖는 마이크로전자 소자{MICROELECTRONIC ELEMENT WITH BOND ELEMENTS AND COMPLIANT MATERIAL LAYER}
본 출원의 주제는 순응성 접속 구조체들을 포함하는 외부 마이크로전자 구성요소들과 조립되는 경우 향상된 신뢰성을 달성하기 위한 구조체들을 갖는 반도체 칩을 포함하는 마이크로전자 소자, 및 마이크로전자 소자의 제조 방법에 관한 것이다.
반도체 칩은 칩의 내부 전기 회로에 접속된 전방 표면 상에 접점이 배치된 평탄체(flat body)이다. 칩은 전형적으로 패키징되어 칩 접점들에 전기 접속된 단자들을 갖는 마이크로전자 패키지를 형성한다. 이어서, 패키지의 단자들은 회로 패널과 같은 외부 마이크로전자 구성요소에 접속될 수 있다.
반도체 칩들과 같은 마이크로전자 디바이스들은 전형적으로 다른 전자 구성요소들에 대한 많은 입력 및 출력 접속부들을 필요로 한다. 반도체 칩 또는 다른 유사한 디바이스의 입력 및 출력 접점들은 일반적으로, 디바이스의 표면을 실질적으로 덮는 그리드-유사 패턴(grid-like pattern)(흔히 "에어리어 어레이(area array)"로 지칭됨)으로 또는 디바이스의 전방 표면의 각각의 에지(edge)에 인접하여 평행하게 연장될 수 있는 기다란 행(row)들로, 또는 전방 표면의 중심에 배치된다. 전형적으로, 칩들과 같은 디바이스들은 인쇄 회로 기판과 같은 기판 상에 물리적으로 실장되어야 하고, 디바이스의 접점들은 회로 기판의 전기 전도성 특징부들에 전기 접속되어야 한다.
반도체 칩들은 흔히 제조 동안에 그리고 칩을 회로 기판 또는 다른 회로 패널과 같은 외부 기판 상에 실장하는 동안에 칩의 취급을 용이하게 하는 패키지들로 제공된다. 예를 들어, 많은 반도체 칩들은 표면 실장에 적합한 패키지들로 제공된다. 이러한 일반적인 유형의 많은 패키지들이 다양한 응용들을 위해 제안되었다. 가장 흔하게는, 그러한 패키지들은 흔히 "칩 캐리어(chip carrier)"로 지칭되는 유전체 요소를 포함하는데, 이때 단자들이 유전체 상에 도금된 또는 에칭된 금속 구조체들로서 형성된다. 이들 단자는 전형적으로 칩 캐리어 자체를 따라 연장되는 폭좁은 트레이스들과 같은 특징부들에 의해 그리고 칩의 접점들과 단자들 또는 트레이스들 사이에서 연장되는 미세한 리드 또는 와이어에 의해 칩 자체의 접점들에 접속된다. 표면 실장 작업에서, 패키지는 패키지 상의 각각의 단자가 회로 기판 상의 대응하는 접촉 패드와 정렬되도록 회로 기판 상에 배치된다. 땜납 또는 다른 본딩 재료가 단자들과 접촉 패드들 사이에 제공된다. 패키지는 조립체를 가열하여 땜납을 용융 또는 "재유동(reflow)"시키거나 달리 본딩 재료를 활성화시킴으로써 영구적으로 제위치에 본딩될 수 있다.
많은 패키지들이 패키지의 단자들에 부착된 전형적으로 직경이 약 0.1 mm 및 약 0.8 mm (5 및 30 밀(mil))인 땜납 볼 형태의 땜납 질량체를 포함한다. 땜납 볼들의 어레이가 저부 표면으로부터 돌출되는 패키지는 흔히 볼 그리드 어레이(ball grid array) 또는 "BGA" 패키지로 지칭된다.랜드 그리드 어레이(land grid array) 또는 "LGA" 패키지로 지칭되는 다른 패키지들은 땜납으로부터 형성되는 얇은 층들 또는 랜드들에 의해 기판에 고정된다.이러한 유형의 패키지들은 상당히 소형일 수 있다. 흔히 "칩 스케일 패키지(chip scale package)"로 지칭되는 소정 패키지들은 패키지 내에 포함된 디바이스의 면적과 동일하거나 이보다 단지 약간 큰 회로 기판의 면적을 차지한다. 이는 조립체의 전체 크기를 감소시키고 기판 상의 다양한 디바이스들 사이의 짧은 상호접속부들의 사용을 허용한다는 점에서 유리하며, 이는 이어서 디바이스들 사이의 신호 전파 시간을 제한하여서 고속으로의 조립체의 동작을 용이하게 한다.
그러한 패키지 내의 구성요소들의 열팽창 계수("CTE")들 사이의 불일치 또는 차이는 그들의 신뢰성 및 성능에 나쁜 영향을 줄 수 있다. 일례에서, 반도체 칩은 그가 실장되는 기판 또는 인쇄 회로 기판의 CTE보다 더 낮은 CTE를 가질 수 있다. 칩이 그의 사용 사이클로 인해 가열 및 냉각을 겪음에 따라, 구성요소들은 그들의 상이한 CTE들에 따라서 팽창 및 수축할 것이다. 본 예에서, 기판은 반도체 다이보다 더 많이 그리고 더 높은 속도로 팽창할 것이다. 이는 반도체 다이 및 기판을 실장하는 것 그리고 전기적으로 접속시키는 것 둘 모두를 위하여 사용된 땜납 질량체들(또는 다른 구조체들)에 응력을 야기할 수 있다. 그러한 응력은 땜납 질량체가 반도체 다이 또는 기판 중 어느 하나 또는 둘 모두로부터 접속해제되게 할 수 있어서, 그렇지 않으면 가능하게 하는 신호 전송을 차단할 수 있다. CTE의 그러한 변동을 보완하기 위하여 다양한 구조체들이 사용되어 왔지만, 마이크로전자 패키지들에서 점점 더 활용되고 있는 미세 피치 어레이들에 적합한 스케일에 대한 유의한 양의 보완을 제공하지 못하고 있는 경우가 많다.
본 발명의 일 태양은 마이크로전자 구조체에 관한 것으로, 마이크로전자 구조체는 서로 반대편으로 향하는 제1 및 제2 표면들 및 상기 제1 표면에 있는 복수의 전기 전도성 소자들을 갖는 제1 반도체 다이를 포함한다. 구조체는 또한 전도성 소자들의 각각에 연결된 베이스들을 갖는 와이어 본드들을 포함한다. 와이어 본드들은 베이스들로부터 원격에 있는 자유 단부들을 추가로 갖고, 자유 단부들은 기판 및 베이스들로부터 원격에 있고 단부 표면들을 위에 포함한다. 와이어 본드들은 그의 베이스들과 단부 표면들 사이에서 연장된 에지 표면들을 형성한다. 순응성 재료 층이 와이어 본드들의 베이스들 외측에서 반도체 다이의 제1 표면 위에 놓이고 그로부터 연장된다. 순응성 재료 층은 와이어 본드들의 베이스들에 적어도 인접한 와이어 본드들의 에지 표면들의 제1 부분들을 따라서 추가로 연장되고 와이어 본드들의 제1 부분들 사이의 공간들을 충전하여 와이어 본드들의 제1 부분들이 순응성 재료 층에 의해 서로 분리되게 한다. 순응성 재료 층은 반도체 다이의 제1 표면으로부터 멀리 향하는 제3 표면을 추가로 갖는다. 제3 표면에 의해 덮이지 않고 그로부터 멀리 연장된 단부 표면들에 인접한 에지 표면들의 일부들 및 단부 표면들에 의해 와이어 본드들의 제2 부분들이 형성된다.
와이어 본드들의 제1 부분들은 순응성 재료에 의해 완전히 봉지될 수 있다. 추가로, 와이어 본드들의 제2 부분들은 그의 베이스들에 대해 이동가능할 수 있다. 일례에서, 순응성 재료 층은 영률이 2.5 GPa 이하일 수 있다.
와이어 본드들의 제2 부분들은 제3 표면에 대해 적어도 30도의 각으로 배치된 와이어 본드들의 축들을 따라서 연장될 수 있다. 와이어 본드들의 단부 표면들은 적어도 50 마이크로미터의 거리만큼 제3 표면 위에 위치될 수 있다. 더욱이, 와이어 본드들의 단부 표면들은 200 마이크로미터 미만의 거리로 제3 표면 위에 위치될 수 있다.
반도체 다이는 제1 표면과 제2 표면 사이에 연장된 에지 표면들을 추가로 형성하고, 순응성 재료 층은 반도체 다이의 에지 표면들과 실질적으로 동일평면이도록 순응성 재료 층의 제3 표면으로부터 반도체 다이의 제1 표면까지 연장된 에지 표면들을 추가로 포함할 수 있다. 와이어 본드들 중 적어도 하나는 와이어 본드가 그의 자유 단부와 베이스 사이에 축을 형성하도록 하는 그리고 와이어 본드가 평면을 형성하도록 하는 형상을 가질 수 있다. 그러한 예에서, 적어도 하나의 와이어 본드는 그의 만곡 부분이 평면 내에서 축으로부터 멀리 연장될 수 있다. 적어도 하나의 와이어 본드의 형상은 추가로 와이어 본드의 실질적으로 직선인 부분이 자유 단부와 만곡 부분 사이에서 축을 따라서 연장되도록 하는 형상일 수 있다.
마이크로전자 구조체는, 와이어 본드들의 제2 부분들과 연결되고 순응성 재료 층의 제3 표면과 접촉하는 전도성 금속 질량체들을 추가로 포함할 수 있다. 그러한 예에서, 전도성 금속 질량체들 중 적어도 하나는 와이어 본드들 각각의 제2 부분의 적어도 일부를 봉지한다. 전도성 금속 질량체들은 그의 재유동에 의해 와이어 본드들의 제2 부분들을 외부 전도성 특징부들과 연결시키도록 구성될 수 있다.
일례에서, 반도체 다이는 제1 영역 및 제1 영역을 둘러싸는 제2 영역을 갖는 제1 반도체 다이일 수 있다. 제1 반도체 다이의 전기 전도성 소자들은 제2 영역 내에 있을 수 있다. 마이크로전자 구조체는, 그러한 예에서, 제1 영역 내의 제1 반도체 다이 상에 실장된 제2 반도체 다이를 추가로 포함할 수 있다. 제2 반도체 다이는 제1 반도체 다이의 전도성 소자들의 적어도 일부와 전기적으로 접속될 수 있다. 순응성 재료 층은 제2 반도체 다이를 덮을 수 있다.
다른 예에서, 반도체 다이는 제1 영역 및 제1 영역을 둘러싸는 제2 영역을 갖는 제1 반도체 다이일 수 있다. 제1 반도체 다이의 전기 전도성 소자들은 제2 영역 내에 있을 수 있다. 마이크로전자 구조체는 제1 영역 내의 제1 반도체 다이 상에 실장된 제2 반도체 다이를 추가로 포함할 수 있다. 제2 반도체 다이는 서로 반대편으로 향하는 제1 및 제2 표면들 및 제1 반도체 다이의 제1 표면으로부터 멀리 향하는 제1 표면에 있는 복수의 전기 전도성 소자들을 가질 수 있다. 추가의 와이어 본드들이 제2 반도체 다이의 전도성 소자들의 각각에 연결된 베이스들을 가질 수 있다. 추가 와이어 본드들은 베이스들로부터 원격에 있는 자유 단부들을 추가로 가질 수 있고, 자유 단부들은 베이스들 및 제2 반도체 다이의 제1 표면으로부터 원격에 있을 수 있고 단부 표면들을 위에 포함할 수 있다. 와이어 본드들은 그의 베이스들과 단부 표면들 사이에서 연장된 에지 표면들을 형성할 수 있다. 순응성 재료 층은 추가로 추가 와이어 본드들의 베이스들의 외측에서 제2 반도체 다이의 제1 표면 위에 놓이고 그로부터 연장되며, 순응성 재료 층은 추가 와이어 본드들의 에지 표면들의 제1 부분들을 따라서 추가로 연장될 수 있다. 추가 와이어 본드들의 제2 부분들은 제3 표면에서 순응성 재료 층에 의해 덮이지 않고 그로부터 멀리 연장된 단부 표면들로부터 연장된 에지 표면들의 일부들 및 단부 표면들에 의해 형성될 수 있다.
본 발명의 다른 태양은 마이크로전자 패키지에 관한 것일 수 있는데, 마이크로전자 패키지는 서로 반대편으로 향하는 제1 및 제2 표면들 및 제1 표면에 있는 복수의 전기 전도성 소자들을 갖는 제1 반도체 다이를 갖는 마이크로전자 소자를 포함한다. 소자는 제1 표면에서 전도성 소자들의 각각에 연결된 베이스들 및 기판과 베이스들로부터 원격에 있는 단부 표면들을 갖는 와이어 본드들을 추가로 가질 수 있다. 와이어 본드들의 각각은 베이스로부터 그의 단부 표면까지 연장된다. 순응성 재료 층이 기판의 제1 표면의 제1 부분 위에 놓이고 그로부터 연장되고, 와이어 본드들의 제1 부분들 사이의 공간들을 충전하여 와이어 본드들의 제1 부분들이 순응성 재료 층에 의해 서로 분리되게 한다. 순응성 재료 층은 기판의 제1 표면으로부터 멀리 향하는 제3 표면을 갖고, 와이어 본드들의 제2 부분들이 제3 표면에서 순응성 재료 층에 의해 덮이지 않는 와이어 본드들의 단부 표면들의 적어도 일부들에 의해 형성된다. 패키지는 제4 표면 및 제4 표면에서 노출된 복수의 단자들을 갖는 기판을 추가로 포함한다. 마이크로전자 소자는 제3 표면이 제4 표면을 향한 채로 기판 상에 실장되고, 와이어 본드들 중 적어도 일부는 그의 제2 부분들에서 단자들의 각각에 연결된다.
와이어 본드들의 제2 부분들은 전도성 금속 질량체들에 의해 단자들에 전기적으로 그리고 기계적으로 연결될 수 있다. 마이크로전자 패키지는 기판의 제4 표면의 적어도 일부 위에 형성되고 그로부터 멀리 연장되어 마이크로전자 소자의 적어도 일부를 따라서 연장되는 성형된 유전체 층을 추가로 포함할 수 있다. 성형된 유전체 층의 영률은 순응성 재료 층의 영률보다 더 클 수 있다. 순응성 재료 층은 영률이 2.5 GPa 미만일 수 있다.
와이어 본드들은 그의 베이스들과 단부 표면들 사이에서 연장된 에지 표면들을 추가로 형성할 수 있고, 순응성 재료 층은 와이어 본드들의 베이스들에 적어도 인접하게 그리고 와이어 본드들의 제1 부분들 내에서 와이어 본드들의 에지 표면들의 일부들을 따라서 연장될 수 있다. 와이어 본드들의 단부 표면들로부터 연장된 와이어 본드들의 에지 표면들의 일부들이 순응성 재료 층의 제3 표면에서 와이어 본드들의 전체 원주들 둘레에서 순응성 재료 층에 의해 덮이지 않을 수 있다.
본 발명의 다른 태양은 마이크로전자 구조체의 제조 방법에 관한 것이다. 본 방법은 서로 반대편으로 향하는 제1 및 제2 표면들 및 제1 표면에 있는 복수의 전기 전도성 소자들을 갖는 반도체 다이 상에 와이어 본드들을 형성하는 단계를 포함한다. 와이어 본드들은 전도성 소자들의 각각에 연결된 베이스들을 갖고서 그리고 기판 및 베이스들로부터 원격에 있는 단부 표면들을 갖고서 형성된다. 와이어 본드들의 에지 표면들이 베이스들과 단부 표면들 사이에서 연장된다. 본 방법은 와이어 본드들의 베이스들 외측에서 반도체 다이의 제1 표면 위에 놓이고 그로부터 연장된 순응성 재료 층을 형성하는 단계를 추가로 포함한다. 순응성 재료는 와이어 본드들의 제1 부분들의 에지 표면들의 일부들을 따라서 연장되도록, 와이어 본드들의 제1 부분들 사이의 공간들을 충전하도록, 그리고 와이어 본드들의 제1 부분들을 서로 분리하도록 추가로 형성된다. 순응성 재료 층은 기판의 제1 표면으로부터 멀리 향하는 제3 표면을 갖도록 추가로 형성되는데, 적어도 단부 표면들 및 제3 표면으로부터 멀리 연장되도록 제3 표면에서 전도성 재료 층에 의해 덮이지 않은 와이어 본드들의 에지 표면들의 일부들에 의해 와이어 본드들의 제2 부분들이 형성된다.
본 방법은 제3 표면이 기판의 표면을 향한 채로 마이크로전자 패키지를 기판 상에 실장하는 단계를 추가로 포함할 수 있다. 기판의 표면은 그의 표면에서 단자들을 가질 수 있고, 실장하는 단계는 와이어 본드들의 제2 부분들의 적어도 일부를 단자들과 연결하는 단계를 포함할 수 있다. 와이어 본드들의 제2 부분들은 와이어 본드들의 제2 부분들과 연결된 전도성 금속 질량체들의 재유동을 포함하여 단자들과 연결될 수 있다. 전도성 금속 질량체들의 적어도 하나는 적어도 그의 재유동 이후에 와이어 본드들 각각의 제2 부분의 적어도 일부를 봉지할 수 있다. 대안적인 예에서, 와이어 본드들의 제2 부분들은 단자들과 연결된 전도성 금속 질량체들의 재유동을 포함하여 단자들과 연결될 수 있다.
본 방법은 성형된 유전체를 기판의 표면의 적어도 일부 위에 형성하는 단계, 및 그로부터 멀리 연장하여 순응성 재료 층의 적어도 일부를 따라서 그리고 반도체 다이의 적어도 일부를 따라서 연장되도록 하는 단계를 추가로 포함할 수 있다.
순응성 재료 층은 와이어 본드의 단부 표면들을 포함하여 와이어 본드들을 덮도록 반도체 다이 위에 침착될 수 있고, 순응성 재료 층을 형성하는 단계는 그의 일부를 제거하여 그의 제3 표면을 형성하고 와이어 본드들의 제2 부분들을 덮지 않도록 하는 단계를 추가로 포함할 수 있다. 대안적으로, 순응성 재료 층을 형성하는 단계는 그의 제3 표면을 형성하도록 순응성 재료를 반도체 다이 위에 성형하여 와이어 본드들의 제2 부분들이 그로부터 연장되게 하는 단계를 포함할 수 있다.
와이어 본드를 형성하는 단계는 베이스로부터 원격에 있는 와이어 본드의 단부 표면을 형성하도록 본딩 공구의 모세관을 이용하여, 적어도, 와이어 세그먼트를 2차 표면과 접촉 상태로 가압함으로써 전도성 소자들 중 하나와 연결된 와이어 세그먼트를 절단하는 단계를 포함할 수 있다.
도 1은 본 발명의 태양에 따른 마이크로전자 소자를 도시하는 단면도이다.
도 2는 도 1의 마이크로전자 소자를 포함하는 마이크로전자 패키지의 단면도이다.
도 3a 내지 도 3c는 도 1의 마이크로전자 소자에 사용될 수 있는 예시적인 와이어 본드들의 개략도이다.
도 4는 도 3a 내지 도 3c의 예시적인 와이어 본드들의 팁의 상세도이다.
도 5는 본 발명의 다른 예에 따른 대안적인 마이크로전자 소자의 단면도이다.
도 6은 본 발명의 다른 예에 따른 대안적인 마이크로전자 소자의 단면도이다.
도 7 내지 도 12는 본 발명의 다른 태양에 따른 마이크로전자 소자의 제조 방법의 단계들 동안의 인프로세스 유닛(in-process unit)의 다양한 단면도들을 도시한다.
도 13은 도 7 내지 도 12에 도시된 방법의 변형예에 사용될 수 있는 방법 단계를 도시한다.
도 14 및 도 15는 도 7 내지 도 12에 도시된 방법 및 도 13의 단계를 포함하는 변형예에 포함될 수 있는 와이어 본드의 제조 방법에서의 연속적인 단계들의 개략도를 도시한다.
이제 유사한 도면 부호들이 유사한 특징부들을 나타내는 데 사용되는 도면으로 가면, 본 발명의 실시예에 따른 마이크로전자 소자 형태일 수 있는 마이크로전자 구조체(10)가 도 1에 도시되어 있다. 도 1의 실시예는 복수의 와이어 본드들(32)이 그의 접점들(28)로부터 그의 연장 부분들(40) - 이들은 반도체 다이(12)에 인접한 부분들을 비롯한 와이어 본드들(32)의 나머지 부분들을 덮고 이 부분들을 서로 분리하는 순응성 재료 층(42) 위로 연장됨 - 까지 연장된 반도체 다이(12)(또한 반도체 칩으로도 지칭됨)의 형태인 마이크로전자 소자이다. 이어서 구조체(10)는 단독으로 또는 추가 구성요소들과 조립하여 컴퓨터 또는 다른 전자 응용예에서 사용될 수 있다.
도 1의 마이크로전자 소자(10)는 제1 표면(14) 및 제2 표면(16)을 갖는 반도체 다이(12)를 포함한다. 이러한 논의를 위하여, 제1 표면(14)은 제2 표면(16)에 반대편에 또는 그로부터 원격에 위치된 것으로서 설명될 수 있다. 그러한 설명, 및 그러한 소자들의 수직 또는 수평 위치를 나타내는 본 명세서에서 사용되는 소자들의 상대 위치의 임의의 다른 설명은 단지 도면 내의 소자들의 위치와 부합하는 예시를 목적으로 하는 것으로, 제한하는 것이 아니다.
전도성 소자들(28)은 반도체 다이(12)의 제1 표면(14)에 있다. 본 발명의 설명에서 사용되는 바와 같이, 전기 전도성 소자가 유전체 구조체를 갖는 다른 소자의 표면"에" 있는 것으로 설명되면, 이는 전기 전도성 구조체가 유전체 구조체 외측으로부터 유전체 구조체의 표면을 향하여 유전체 구조체의 표면에 직각인 방향으로 이동하는 이론적인 점과의 접촉에 이용가능하다는 것을 나타낸다. 따라서, 유전체 구조체의 표면에 있는 단자 또는 다른 전도성 구조체는 그러한 표면으로부터 돌출될 수 있거나, 그러한 표면과 높이가 동일할 수 있거나, 또는 그러한 표면에 대해 리세스(recess)되고 유전체 내의 구멍 또는 함몰부를 통하여 노출될 수 있다. 전도성 소자들(28)은 구리, 금, 니켈, 또는 구리, 금, 니켈 또는 이들의 조합 중 하나 이상을 포함하는 다양한 합금을 포함하여 그러한 응용에 대해 용인되는 다른 재료들과 같은 고체 금속 재료의 평탄하고 얇은 소자들일 수 있다. 일례에서, 전도성 소자들(28)은 실질적으로 원형일 수 있다.
마이크로전자 소자(10)는 전도성 소자들(28)의 적어도 일부에 연결된 복수의 와이어 본드들(32)을 추가로 포함한다. 와이어 본드들(32)은 그의 베이스(34)에서 전도성 소자들(28)에 연결되고, 베이스(34)로부터 그리고 반도체 다이(12)의 제1 표면(14)으로부터 원격에 있는 대응하는 자유 단부(36)로 연장되는데, 자유 단부들(36)은 와이어 본드들(32)의 연장 부분들(40) 내에 있다. 와이어 본드들(32)의 단부들(36)은, 이들이 반도체 다이(12) 또는 마이크로전자 소자(10) 내에 있고 이어서 반도체 다이(12)에 접속되는 임의의 다른 전도성 특징부들에 접속 또는 그렇지 않다면 연결되지 않는다는 점에서, 자유 단부인 것으로 특징지어진다. 다시 말하면, 자유 단부들(36)은, 예를 들어, 전도성 접점들 또는 단자들이 있는 인쇄 회로 기판("PCB") 또는 다른 기판과 같은 마이크로전자 소자(10)의 외부에 있는 구성요소의 전도성 특징부에, 직접적으로 또는 본 명세서에서 논의되는 땜납 볼 또는 다른 특징부들을 통해서와 같이 간접적으로, 전자 접속하는 것에 이용가능하다. 단부들(36)이, 예를 들어, 순응성 재료 층(42)(아래에서 추가로 설명되는 바와 같음)에 의해 미리결정된 중립 위치에 유지되거나 그와 달리 다른 외부 구성요소에 연결 또는 전기적으로 접속된다는 사실이 단부들이 "자유"롭지 않다는 것을 의미하는 것은 아니다. 역으로, 베이스(34)는, 본 명세서에서 설명되는 바와 같이, 반도체 다이(12)에 직접 또는 간접적으로 전기 접속되기 때문에 자유롭지 않다. 도 1에 도시된 바와 같이, 베이스(34)는, 베이스(34)와 단부(36) 사이에 형성된 와이어 본드(32)의 에지 표면(37)(예를 들어, 도 3a 내지 도 3c에 도시된 바와 같음)으로부터 외향으로 연장되는, 형상이 실질적으로 둥글 수 있다.
베이스(34)의 특정 크기 및 형상은 와이어 본드(32)를 형성하는 데 사용되는 재료의 유형, 와이어 본드(32)와 전도성 소자(28) 사이의 접속부의 원하는 강도, 또는 와이어 본드(32)를 형성하는 데 사용되는 특정 프로세스에 따라 가변될 수 있다. 와이어 본드들(32)을 제조하기 위한 예시적인 방법은 오트렘바(Otremba)의 미국 특허 제7,391,121호 및 미국 특허 출원 공개 제2012/0280386호("'386 공개") 및 제2005/0095835호("'835 공개", 이는 와이어 본딩의 형태로 간주될 수 있는 웨지-본딩(wedge bonding) 과정을 설명함)에서 설명되어 있으며, 이들 문헌의 개시 내용은 전체적으로 본 명세서에서 참고로 포함된다.
와이어 본드들(32)은 구리, 금, 니켈, 땜납, 알루미늄 등과 같은 전도성 재료로 제조될 수 있다. 게다가, 와이어 본드들(32)은 재료들의 조합으로, 예컨대, 구리 또는 알루미늄과 같은 전도성 재료의 코어와, 예를 들어, 코어 위에 도포된 코팅으로 제조될 수 있다. 코팅은 알루미늄, 니켈 등과 같은 제2 전도성 재료일 수 있다. 대안적으로, 코팅은 절연 재킷과 같은 절연 재료일 수 있다. 일례에서, 와이어 본드들(32)을 형성하는 데 사용되는 와이어는 두께가, 즉, 와이어의 길이에 대해 횡방향인 치수가, 약 15 pm 내지 150 pm일 수 있다. 다른 예에서, 웨지 본딩이 사용되는 것들을 포함하여, 와이어 본드들(32)은 두께가 최대 약 500 pm일 수 있다. 대체적으로, 와이어 본드는 전문화된 장비를 사용하여 접점 부분(30) 내의 전도성 소자(28)와 같은 전도성 소자 상에 형성된다.
아래에서 추가로 설명되는 바와 같이, 본 명세서에서 도시되고 설명된 유형의 와이어 본드의 형성 동안, 와이어 세그먼트의 선단부는 와이어 세그먼트가 본딩되는 수용 표면에 대해 가열 및 가압되어, 전형적으로 전도성 소자(28)의 표면에 연결된 볼(ball) 또는 볼 형상의 베이스(34)를 형성한다. 와이어 본드를 형성하기 위한 원하는 길이의 와이어 세그먼트가 본딩 공구의 외부로 인출되고, 이어서 본딩 공구는 와이어 본드를 원하는 길이로 절단할 수 있다. 알루미늄의 와이어 본드들을 형성하는 데 사용될 수 있는 웨지 본딩은, 예를 들어, 와이어의 가열된 부분이 표면에 대체적으로 평행하게 놓인 웨지를 형성하도록 수용 표면을 가로질러 드래그(drag)되는 프로세스이다. 이어서, 필요하다면, 웨지-본딩된 와이어 본드는 상향으로 만곡될 수 있고, 절단 전에 원하는 길이 또는 위치로 연장될 수 있다. 특정 실시예에서, 와이어 본드를 형성하는 데 사용되는 와이어는 단면이 원통형일 수 있다. 그와 달리, 와이어 본드 또는 웨지-본딩된 와이어 본드를 형성하기 위하여 공구로부터 공급된 와이어는, 예를 들어, 직사각형 또는 사다리꼴과 같은 다각형 단면을 가질 수 있다.
와이어 본드들(32)의 연장 부분들(40)은 복수의 와이어 본드들(32)의 각각의 연장 부분들(40)에 의해 형성된 접속 특징부의 적어도 일부를 어레이로 형성할 수 있다. 그러한 어레이는 에어리어 어레이 구성으로 형성될 수 있고, 그의 변형예가 본 명세서에서 설명된 구조체를 이용하여 구현될 수 있다. 그러한 어레이는 마이크로전자 소자(10)를 다른 마이크로전자 구조체에, 예컨대, 인쇄 회로 기판("PCB"), (도 2에 예가 도시되어 있는 마이크로전자 소자(10)에 대한 패키징된 구성의) 기판, 또는 다른 외부 구성요소들 또는 구조체들에 전기적으로 그리고 기계적으로 접속시키는 데 사용될 수 있다. 땜납 질량체들(66)(도 2)은 와이어 본드들(32)을 그러한 구성요소들 또는 구조체들의 전도성 특징부들에, 예컨대, 자유 단부들(36) 및 대응하는 단부 표면들(38)(도 3a 내지 도 3c)을 포함하는 와이어 본드들의 연장 부분들(40)을 전도성 특징부들에 전자적으로 그리고 기계적으로 부착시킴으로써, 접속시키는 데 사용될 수 있다.
마이크로전자 소자(10)는 영률이 약 2.5 GPa 미만인 유전체 재료로 형성된 순응성 재료 층(42)을 추가로 포함한다. 도 1에 도시된 바와 같이, 순응성 재료 층(42)은 와이어 본드들(32)의 베이스들(34)에 의해 달리 덮이지 않거나 또는 그들이 차지하지 않는 반도체 다이(12)의 제1 표면(14)의 일부들 위에 연장된다. 유사하게, 순응성 재료 층(42)은 와이어 본드들(32)의 베이스들(34)에 의해 달리 덮이지 않는 전도성 소자들(28)의 일부들 위에 연장된다. 순응성 재료 층(42)은 또한 베이스들(34) 및 그의 에지 표면들(37)의 적어도 일부를 포함하여 와이어 본드들(32)을 부분적으로 덮을 수 있다. 와이어 본드들(32)의 연장 부분(40)은 순응성 재료 층(42)에 의해 덮이지 않은 채 남아 있어서, 앞서 논의된 바와 같이, 와이어 본드들(32)이 순응성 재료 층(42)의 외측에 위치된 특징부 또는 소자에 대한 전기 접속에 이용가능하게 한다. 도면에 도시된 예에서, 순응성 재료 층(42)의 주 표면(44)과 같은 표면은, 예를 들어, 그에 대한 일정 수준의 기계적 지지를 제공하고 와이어 본드들(32)을 서로 분리하고 전기적으로 절연하도록 와이어 본드들(32)의 베이스들(34) 및 에지 표면들(37)의 일부들을 덮기에 충분히 큰 거리로 반도체(12)의 제1 표면(14)으로부터 이격될 수 있다. 순응성 재료 층(42)을 위한 다른 구성이 가능하다. 예를 들어, 순응성 재료 층은 다양한 높이들을 갖는 다수의 표면들을 가질 수 있다.
도 1에 도시되고 도 3a 및 도 4에 더 상세히 도시된 와이어 본드들(32)의 예는 2차 표면을 활용하는 와이어 본드들(32)을 제조하는 프로세스에 의해 와이어 본드들(32) 상에 부여될 수 있는 특정 만곡된 형상을 형성한다. 그러한 방법은 도 7 내지 도 13과 관련하여 아래에서 더 설명되고 있다. 와이어 본드들(32)의 형상은 단부 표면들(38)이 베이스(34)에 바로 인접한 와이어 본드(32)의 베이스 단부(35)와 축(50)을 따라 정렬되도록 이루어질 수 있다. 도 3a에 도시된 와이어 본드(32)의 예에서, 축은 단부 표면(38)이 베이스 단부(35)의 바로 위에 위치되도록 전도성 소자(28)에 대체로 직각이다. 그러한 구성은 어레이 형태의 복수의 와이어 본드들(32)에 유용할 수 있는데, 순응성 재료 층(42)의 주 표면(44) 상의 접속부들의 어레이는 와이어 본드들(32)이 각각 연결되는 전도성 소자들(28)의 피치와 대체적으로 매칭하는 피치를 갖기 위해 의도된다. 그러한 구성에서, 축(50)은 또한 단부 표면(38)이 베이스 단부(35)로부터 약간 오프셋되지만 여전히 베이스(34) 위에 위치되도록 접점 부분(30)에 대해 기울어져 있을 수 있다. 그러한 예에서, 축(50)은 접점 부분(30)에 대해 85° 내지 90°의 각으로 있을 수 있다.
와이어 본드(32)는 단부 표면(38)이 위에 형성되는 그의 제1 부분(52)이 대체로 축(50)의 일부를 따라서 연장되도록 구성될 수 있다. 제1 부분(52)은 (예를 들어, 축(50)의 길이에 의해 형성되는 바와 같이) 와이어 본드(32)의 전체 길이의 약 10% 내지 50%인 길이를 가질 수 있다. 와이어 본드(32)의 제2 부분(54)은 제1 부분(52)에 인접한 위치로부터 축(50)으로부터 이격된 정점(56)까지 축으로부터 멀리 연장되도록 만곡 또는 절곡될 수 있다. 제2 부분(54)은 베이스 단부(35)의 또는 그 근처의 위치에서 축(50)을 따라서 위치되도록 그리고 또한 베이스 단부(35)의 측부로부터 정점(56)까지 축(50)으로부터 멀리 연장되도록 추가로 만곡된다. 제1 부분(52)은 직선일 필요가 없거나 정확히 축(50)을 따를 필요가 없다는 것에 그리고 그에서 어느 정도의 곡률 또는 변동이 있을 수 있다는 것에 유의하여야 한다. 자체가 만곡될 수 있는 제1 부분(52)과 제2 부분(54) 사이에는 급격하거나 매끄러운 전이부(transition)들이 있을 수 있다는 것에 또한 유의하여야 한다. 그러나, 제2 부분(54)을 포함하여 도 1 및 도 3a에 도시된 와이어 본드들(32)은 축(50)이 또한 위에 놓일 수 있는 단일 평면 상에 놓이도록 추가로 구성된다는 것에 유의하여야 한다.
게다가, 와이어 본드(32)의 제1 부분(52) 및 제2 부분(54) 둘 모두는 축(50)과 교차하지 않는 그의 임의의 부분들이 모두 축(50)의 동일한 단 한쪽 편에 있도록 구성될 수 있다. 즉, 제1 및 제2 부분들(52, 54)의 일부는, 예를 들어, 제2 부분(54)에 의해 형성되는 만곡된 형상의 정점(56)에 반대편인 축(50)의 한쪽 편에 있을 수 있지만, 임의의 그러한 부분들은 축(50)이 적어도 부분적으로 교차하는 와이어 본드(32)의 영역들에 있을 것이다. 다시 말하면, 와이어 본드(32)의 제1 및 제2 부분들(52, 54)은 이들 부분 내의 에지 표면(37)이 축(50)의 단 한쪽 편에서 축(50)으로부터 단지 이격되도록 축(50)을 완전히 가로지르지 않게 구성될 수 있다. 도 3a의 예에서, 평면은 와이어 본드(32)의 예시가 나타나 있는 페이지를 따라서 있을 수 있다.
도 3b 및 도 3c는 단부들(36)이 각각의 베이스들(34) 바로 위에 위치되지 않은 와이어 본드들(32)의 예를 도시한다. 즉, 반도체 다이(12)의 제1 표면(14)이 2개의 측방향으로 연장된 것으로 생각하면, 실질적으로 평면을 형성하기 위하여, 와이어 본드들(32) 중 하나의 와이어 본드의 단부(36)는 베이스(34)의 대응하는 측방향 위치로부터 이들 측방향 중 적어도 하나의 방향으로 변위될 수 있다. 도 3b 및 도 3c에 도시된 바와 같이, 와이어 본드들(32)은 도 3a의 와이어 본드들과 동일한 대체적인 형상을 가질 수 있고 축(50)을 정의하기 위하여 와이어 본드의 베이스(34)에 바로 인접한 와이어 본드(32)의 일부와 정렬되는 단부(36)를 가질 수 있다. 유사하게, 와이어 본드들(32)은 대체로 축(50)을 따라서 연장된 제1 부분(52) 및 축(50)을 따라서 연장되는 평면을 형성하도록 축의 단 한쪽 편에 축(50)으로부터 이격된 정점(56)을 형성하도록 만곡된 제2 부분(54)을 포함할 수 있다. 그러나, 도 3b 및 도 3c의 와이어 본드들(32)은 전술된 바와 같이 정의된 축(50)이 접점 부분(30)에 대해, 예를 들어, 85° 미만의 각으로 기울어지도록 구성될 수 있다. 다른 예에서, 각(58)은 약 30° 내지 75°일 수 있다.
와이어 본드(32)는 와이어 본드의 제2 부분(54) 내에 형성된 정점(56)이 도 3b에 도시된 바와 같이 각(58)의 외부에 또는 도 3c에 도시된 바와 같이 그의 내부에 있을 수 있도록 하는 것일 수 있다. 더욱이, 축(50)은 와이어 본드(32)의 단부 표면(38)이 다수의 측방향으로 접점 부분(30)에 대해 측방향으로 변위되도록 접점 부분(30)에 대해 기울어져 있을 수 있다. 그러한 예에서, 제2 부분(54) 및 축(50)에 의해 형성된 평면은 자체가 전도성 소자(28) 및/또는 제1 표면(14)에 대해 기울어져 있을 수 있다. 그러한 각은 실질적으로 각(58)과 동일하거나 또는 상이할 수 있다. 즉, 베이스(34)에 대한 단부(36)는 2개의 측방향으로 변위될 수 있고 이들의 각각의 방향으로 동일한 또는 상이한 거리만큼 변위될 수 있다.
일례에서, 와이어 본드들(32)의 다양한 것들이 마이크로전자 소자(10) 전체를 통하여 상이한 방향으로 그리고 상이한 양으로 변위될 수 있다. 그러한 배열은 마이크로전자 소자(10)가, 반도체 다이(12)의 제1 표면(14)의 높이에 비하여 표면(44)의 높이 상에 상이하게 구성되는 연장 부분들(40)의 어레이를 갖도록 한다. 예를 들어, 어레이는 반도체 다이(12)의 제1 표면(14)에서보다 표면(44) 상에서 더 작은 전체 면적을 덮을 수 있거나 또는 더 작은 피치를 가질 수 있다. 도 1의 마이크로전자 소자(10)의 변형예에서, 와이어 본드들(32)은 도 3b, 도 3c, 또는 그들의 조합으로 도시된 바와 같이 기울어져 있을 수 있다.
도 4에 도시된 바와 같이, 와이어 본드들 중 적어도 일부의 자유 단부들(36)은 와이어 본드들(32)의 팁들(62) 상에 형성된 그의 단부 표면들(38)이, 적어도 한 방향에서, 그의 인접 부분들보다 더 좁은 비대칭 구성을 가질 수 있다. 자유 단부(36)의 좁은 팁(62)은 그의 제조를 위해 사용되는 프로세스에 의해 와이어 본드(32) 상에 부여될 수 있는데, 그의 예는 아래에서 더 논의된다. 도시된 바와 같이, 좁은 팁(62)은 그의 중심을 통과하는 축(60)이 와이어 본드(32)의 인접 부분의 중심을 통하여 축(62)으로부터 오프셋되도록 오프셋될 수 있다. 더욱이, 단부 표면(38)의 도심(centroid)(64)은 그가 인접 와이어 본드 부분으로부터 오프셋되도록 축(60)을 따라서 있을 수 있다. 와이어 본드(32)의 팁(62)은 또한 도 11에 도시된 치수들에 직각인 방향으로 좁게 될 수 있거나, 또는 와이어 본드(32)의 인접 부분과 동일한 폭일 수 있거나, 또는 어느 정도 더 넓을 수 있다. 와이어 본드들(32)의 연장 부분들(40)은 그러한 팁들을 갖는 와이어 본드들의 팁들(62) 의 모두 또는 일부를 포함할 수 있거나 또는 전체 팁들(62) 및 팁들(62)을 지나서 연장되는 와이어 본드들의 일부들을 포함할 수 있다.
앞서 논의되는 바와 같이, 와이어 본드들(32)은 마이크로전자 소자(10)를 외부 구성요소와 접속시키는 데 사용될 수 있다. 도 2는 도 1과 관련하여 설명된 바와 같을 수 있는 또는 그와 관련하여 설명된 그의 임의의 변형예일 수 있는 마이크로전자 소자(10)의 조립체(24)의 예를 도시한다. 와이어 본드들(32)의 연장 부분들(40)은 와이어 본드들(32)의 연장 부분들(40)을 따라서 그리고 접점 패드들(48)을 따라서 연장된 땜납 질량체들(66)에 의해 기판(46)의 접점 패드들(48)과 연결된다. 기판(46)은 실질적으로 평탄한 유전체 소자의 형태일 수 있다. 유전체 소자는 시트 형상일 수 있고 얇을 수 있다. 특정 실시예에서, 유전체 소자는, 제한 없이, 폴리이미드, 폴리테트라플루오로-에틸렌("PTFE"), 에폭시, 에폭시-유리, FR-4, BT 수지, 열가소성, 또는 열경화성 플라스틱 재료들과 같은, 유기 유전체 재료 또는 복합 유전체 재료들의 하나 이상의 층을 포함할 수 있다. 기판(46)의 두께는 바람직하게는 원하는 응용에 대해 대체적으로 허용가능한 두께들의 범위 내에 있고, 일례에서, 약 25 내지 500 pm일 수 있다. 기판(46)은 접점 패드들(48)에 반대편인 단자들(49)을 동일한 또는 상이한 어레이 구성으로 추가로 포함할 수 있다. 단자들(49)은 기판(46) 내의 라우팅 회로(routing circuitry)(64)에 의해 접점 패드들(48)과 접속될 수 있다.
조립체(24)는, 예를 들어, 마이크로전자 소자(10)를 향하는 기판(46)의 표면 위에 성형될 수 있는 성형된 유전체 층(68)을 추가로 포함할 수 있다. 성형된 유전체 층(68)은, 예를 들어, 봉지재(encapsulant)일 수 있고, 땜납 질량체들(66) 사이의 공간들을 충전할 수 있고, 기판(46) 및 순응성 재료 층(42)의 제3 표면(44)과 그들 사이의 영역에서 접촉할 수 있다. 성형된 유전체(68)는 추가로 기판(46)을 따라서 외향으로 그리고 순응성 재료 층(42)의 그리고 반도체 다이(12)의 에지 표면들(45, 23)을 따라서 상향으로 각각 연장될 수 있고, 선택적으로 반도체 다이(12)의 제2 표면(16) 위로 연장됨으로써 마이크로전자 소자(10)를 덮을 수 있다. 기판(46)은 패키지 조립체(24)의 외부 구성요소와의 접속을 가능하게 하기 위하여 접점 패드들(48)의 반대편에 있는 패키지 단자들, 또는 다른 구조체들을 포함할 수 있다.
다른 예에서, 마이크로전자 소자는 유사하게 기판(46) 대신에 인쇄 회로 기판("PCB")과 직접 연결될 수 있다. 그러한 PCB는 마이크로전자 소자(10)와 PCB의 접속이 마이크로전자 소자(10)의 전자 디바이스와의 조립 시에 수행될 수 있도록 그러한 디바이스 내에 조립될 수 있다. 더욱이, 그러한 조립은 성형된 유전체를 포함하지 않고서 수행될 수 있다.
본 명세서에서 설명된 바와 같은 마이크로전자 소자(10)의 그러한 조립 또는 적용에서, 와이어 본드들(32)의 구조체는, 본 명세서에서 설명된 원리에 따른 순응성 재료 층(42)의 포함과 함께, 마이크로전자 소자(10)의 패키지 조립체 내의 기판과의 또는 PCB(또는 다른 구성요소)와의 부착의 신뢰성을 향상시키는 데 도움이 될 수 있다. 특히, 이들 사이의 접속 - 마이크로전자 소자(10)의 경우에, 접속된 구성요소의 대응하는 전도성 특징부들(예컨대, 접점 패드들(48))과 와이어 본드들(32)의 연장 부분들(40) 사이에서 이루어짐 - 의 신뢰성은, 예를 들어, 반도체 다이의 접점들과 기판의 단자들 사이의 직접 접속에 비해 향상될 수 있다. 이러한 향상은 반도체 다이(12)의 전도성 소자들(28)과 기판(46)(또는 PCB 또는 다른 유사한 구조체)의 접점 패드들(48) 사이의 상대 이동을 수용하도록 와이어 본드들(32)의 굴곡되거나 만곡되는 능력에 의해 달성될 수 있다. 그러한 이동은 구성요소들의 취급, 예컨대 마이크로전자 소자(10) 또는 그의 조립체가 사용되는, 디바이스의 이동, 또는 마이크로전자 소자(10) 또는 조립체(24)의 검사에 의해 야기될 수 있다. 더욱이, 그러한 상대 이동은 구성요소들의 사용 사이클 동안 구성요소들 및/또는 주변 구조체들에 의해 생성되는 열에 의해 야기되는 구성요소들의 팽창 및 대응하는 수축에 의해 야기될 수 있다. 그러한 열팽창은 구성요소들의 열팽창 계수("CTE")와 관련되고, 상이한 구조체들 내의 구성요소들 사이의 상대 이동은 다양한 구조체들 또는 그의 재료들의 CTE의 차이 또는 부정합에 의해 야기될 수 있다. 예를 들어, 반도체 다이는 CTE가 약 2 내지 5 ppm/℃일 수 있다. 동일한 조립체에서, PCB 또는 기판은 CTE가 15 ppm/℃ 이상일 수 있다.
어느 한 구성요소의 CTE는 완성된 구조체의 CTE로 지칭되는 "합성" CTE일 수 있는데, 이는 그러한 구조체를 구성하는 주 재료의 CTE와 근사할 수 있지만 그와 정확히 매칭하지 않을 수 있고 구조체의 구성 및 상이한 CTE를 갖는 다른 재료의 존재에 좌우될 수 있다. 일례에서, 반도체 다이의 CTE는 반도체 다이를 주로 구성하는 규소 또는 다른 반도체 재료와 비슷한 정도일 수 있다. 다른 예에서, 기판(46)은 기판(46)을 구성할 수 있는 PTFE 또는 다른 유전체 재료와 비슷한 정도의 CTE를 가질 수 있다.
따라서, 재료들 사이의 CTE 부정합은 반도체 다이(12) 및 기판(46)이 동일한 온도 변화에 응답하여 상이한 속도로 그리고 상이한 양으로 팽창하기 때문에 반도체 다이(12) 및 기판(46)이 그들의 조립체(24)의 열적 사이클 동안 팽창 및 수축함에 따라 반도체 다이(12)의 전도성 소자들(28)과 기판(46)(또는 다른 구조체, 예컨대, PCB 등)의 접점 패드들(48) 사이의 상대 이동을 야기할 수 있다. 이는, 특히 기판(46) 또는 반도체 다이(12)의 주연부 영역에서 (즉, 그들의 에지 표면들(23)을 향하여) 또는 구성요소들 및/또는 전도성 소자들(28) 및 접점 패드들(46)의 특정 구성들에 따른 다른 영역들에서, 전도성 소자들(28)에 대한 접점 패드들(48)의 변위를 야기할 수 있다.
와이어 본드들(32)의 그의 각각의 길이들을 따른 가요성은 그의 단부 표면들(38)이 탄성 방식으로 베이스들(34)에 대해 변위되도록 할 수 있다. 그러한 가요성은 와이어 본드들(32)이 사이에 접속되는 관련된 전도성 소자들(28)과 접점 패드들(46)의 상대 이동을 보상하는 데 사용될 수 있다. 그러나, 와이어 본드들(32)이 가요성이기 때문에, 이들은 자체가 기판(46) 또는 다른 구조체에 대해 반도체 다이(12)를 확실하게 지지하지 못할 수도 있다. 예를 들어, 지지되지 않은 와이어 본드들(32)의 굴곡은 인접 와이어 본드들(32)이 서로 접촉하게 할 수 있고, 이는 단락을 야기할 수 있거나 또는 그렇지 않으면 와이어 본드들(32) 또는 관련 구성요소들을 손상시킬 수 있다. 따라서, 순응성 재료 층(42)은, 전도성 소자들(28)에 대한 접점 패드들(46)의 변위를 보상하도록 와이어 본드들(32)의 원하는 굴곡을 허용하면서, 와이어 본드들(32)을 서로 분리하도록 그리고 그의 높이를 따라서 구조적 강성을 부가하도록 구성된다. 따라서, 순응성 재료 층(42)은 영률이 2.5 GPa 미만인 재료와 같은 탄성 변형가능 (즉 순응성) 조성물로 제조될 수 있다. 더욱이, 전술된 바와 같은 순응성 재료 층(42)은 와이어 본드들(32)을 추가의 코팅 등의 필요 없이 서로 전기적으로 절연시키기 위하여 유전체일 수 있다. 순응성 재료 층에 적합한 재료에는 실리콘, 벤조사이클로부텐("BCB"), 에폭시, 등이 포함된다.
그러한 구조체에서, (순응성 층(42)의 변형을 필요로 하는) 순응성 층(42) 내에서 와이어 본드들(32)의 굴곡을 야기하기에 충분한 강인성 접속부인 기판(12)과의 접속부를 형성할 수 있는 마이크로전자 소자(10)를 구성하는 것이 이익일 수 있다. 와이어 본드들(132)의 연장 부분들(40)은 그러한 접속부를 달성하도록 구성될 수 있다. 예를 들어, 연장 부분들(40)은, 순응성 재료 층(42)으로부터 물리적으로 분리되도록 순응성 재료 층(42)에 의해 덮이지 않게 함으로써, 전도성 금속 질량체들(66)이 연장 부분들(40)에서 와이어 본드들(32)의 에지 표면들(37)의 적어도 일부를 완전히 둘러싸게 하고, 예를 들어, 이는 일측을 따라서 단순히 연장된 질량체(66)에 의해 달성되는 것보다 더 강인한 접속부를 제공할 수 있다. 전도성 금속 질량체(66)가 연장 부분(40)을 둘러싸도록 적절한 액세스를 제공하기 위하여, 연장 부분들(40)은 연장 부분들(40)에서의 와이어 본드들(32)의 축들(50)이 표면(44)에 대해 약 30° 내지 90°의 각을 이루도록 순응성 재료 층(42)에 대해 배향될 수 있다. 더욱이, 본드의 강도는 연장 부분들의 표면(44) 위로의 높이가 200 pm 이하이도록 와이어 본드들(32) 및 순응성 재료 층(42)을 구조화함으로써 증가될 수 있다. 일례에서, 연장 부분들(40)은 높이가 50 내지 200 pm일 수 있다.
성형된 유전체(68)가 또한 마이크로전자 소자(10)를 갖는 조립체(24) 내에 포함된 일부 예에서, 성형된 유전체는 자체가 순응성일 수 있는데, 영률이 일례에서 순응성 재료 층(42)의 영률보다 클 수 있고 추가 예에서 반도체 다이(12) 또는 기판(46)의 영률보다 작을 수 있다.
도 5 및 도 6은 다수의 반도체 다이들을 적층된 배열로 포함하는 마이크로전자 소자들(110, 210)의 예를 도시한다. 도 5의 예에서, 반도체 다이(112)의 제1 표면(114)은 제1 영역(118) 및 제2 영역(120)으로 나뉘어지는 것으로 고려된다. 제1 영역(118)은 제2 영역(120) 내에 놓이고 제1 표면(114)의 중심 부분을 포함하고 그로부터 외향으로 연장된다. 제2 영역(120)은 제1 영역(118)을 실질적으로 둘러싸고 그로부터 반도체 다이(112)의 외부 에지들까지 외향으로 연장된다. 본 예에서, 이러한 2개의 영역들을 물리적으로 분리하는 반도체 다이(112)의 구체적인 특징은 없으나, 이 영역들은 처리들 또는 그에 적용되거나 그에 포함된 특징부들에 대한 본 명세서에서의 논의를 위하여 경계가 표시되어 있다. 와이어 본드들(132)은 제2 영역(120) 내의 표면(114)에서 전도성 소자들(128)과 접속된다.
제2 반도체 다이(122)는 제1 영역(118) 내에서 반도체 다이(112) 상에 실장된다. 도 5에 도시된 예에서, 반도체 다이(122)는 반도체 다이(112) 상에 아래를 향하여 실장되고, 예를 들어, 땜납 질량체들일 수 있는 전도성 금속 질량체들(66)에 의해 반도체 다이(112)와 전기적으로 그리고 기계적으로 연결된다. 그러한 구조체에서, 제1 표면(114)을 향하는 반도체 다이(122)의 표면에서의 전도성 소자들은 제1 영역(118) 내에서 연장된 반도체 다이(112)의 표면(114)에서 라우팅 회로와 접속될 수 있다. 그러한 라우팅 회로는, 예를 들어, 제2 영역(120) 내로 연장되어 제2 영역(120) 내의 표면(114)에서 전도성 소자들(128)의 일부와 접속하는 트레이스들을 포함할 수 있다. 다른 전도성 소자들(128)은 반도체 다이(112)의 내부 구성요소들에 접속된다. 그와 같이, 와이어 본드들(132)은 순응성 층(142)의 제3 표면(144)에서 반도체 다이(112) 및 반도체 다이(122) 둘 모두와의 접속을 가능하게 하는 데 사용될 수 있다. 그러한 구조체를 달성하기 위하여, 와이어 본드들(132) 및 순응성 층(142) 둘 모두는 와이어 본드들(132)의 연장 부분들(140)이 순응성 층(142)에 의해 덮일 수 있는 반도체 다이(122) 위에 위치되기에 충분한 높이를 가질 수 있다. 마이크로전자 소자(110)는 전술된 마이크로전자 소자(10)와 유사한 방식으로 기판, PCB, 또는 다른 구조체에 실장될 수 있고, 여기서 순응성 층(142) 내의 와이어 본드들(132)이 구성요소들 사이의 CTE 부정합을 유사한 방식으로 보상할 수 있다.
도 6의 예에서, 제2 반도체 다이(222)는 제1 영역(218)에서 반도체 다이(212) 상에 실장된다. 반도체 다이는 와이어 본드들(232a)이 접속된 반도체 다이(222)를 둘러싸는 제2 영역(220) 내에 배치된 전도성 소자들(228a)을 갖는다. 그러나, 본 예에서, 반도체 다이(222)는 그의 전도성 소자들(228b)이 반도체 다이(212)의 표면(214)으로부터 멀리 향하도록 반도체 다이(212) 상에 위를 향하여 실장된다. 이러한 구조체에서, 제2 와이어 본드들(232b)은 전도성 소자들(228b)과 접속되고 전도성 소자들(228b)로부터 원격에 있는 단부들(238)까지 연장된다. 순응성 재료 층(242)은 와이어 본드들(232a)의 외측 및 반도체 다이(222)의 외측 영역에서 반도체 다이(212)의 표면(214)을 덮는다. 순응성 재료 층은 순응성 재료 층(242)이 와이어 본드들(232a, 232b)의 에지 표면들(237) 사이에서 연장되고 분리되도록 반도체 다이(222)를 추가로 덮는다. 그와 같이, 마이크로전자 소자(210)는, 전술된 마이크로전자 소자(10)와 유사한 방식으로, 와이어 본드들(232a, 232b)의 연장 부분들(240)을 그러한 구조체의 특징부들과 접속시킴으로써, 기판, PCB, 또는 다른 구조체 상에 실장될 수 있다.
그러한 구조체에서, 전술된 바와 같이, 구성요소들 사이의 CTE 부정합을 보상하기에 충분한 높이로 와이어 본드들(232a, 232b)을 구성하는 것이 바람직할 수 있다. 이러한 구조체에서, 와이어 본드들(232a, 232b)은 연장 부분들(240)에 대해 원하는 높이 및 CTE 부정합으로 인해 그들과 접속되는 특징부들의 변위에 대한 충분한 보상을 제공하기에 충분한 높이로 구성될 수 있다. 기판 상의 접점 패드들의, 예를 들어, 전도성 소자들(228a)에 대한, 변위는 변위가 그러한 구조체들의 주연부들을 향하여 더 크기 때문에 전도성 소자들(228b)에 대해서보다 더 클 수 있다. 따라서, 와이어 본드들(232b)은 높이들이 단 하나의 반도체 다이를 포함하는 유사한 크기의 마이크로전자 소자 내에 필요할 수 있는 것보다 작을 수 있다.
도 7 내지 도 12는 마이크로전자 소자(10)의 제조 방법의 다양한 단계들에 있는 마이크로전자 소자(10)를 도시한다. 도 7은 제1 표면(14)에 전도성 소자들(28)을 갖는 전술된 바와 같은 반도체 다이(12)로 이루어진 인프로세스 유닛(10')을 도시한다. 도 8에는, 와이어 본드들(32)이 반도체 다이(12)의 전도성 소자(28) 상에 형성된 인프로세스 유닛(10'')이 도시되어 있다. 그러한 와이어 본드들은 본딩 모세관을 통과하는 와이어의 선단부를 가열함으로써 조립체 내에 복수의 연속하는 와이어 본드들을 형성하도록 구성될 수 있는 특별히 조정된 장비를 사용하여 형성될 수 있다. 모세관은 전도성 소자들(28) 중 하나와 정렬되고, 따라서 이는 와이어의 선단부와 정렬된다. 이어서, 와이어 본드의 베이스(34)는 모세관의 적절한 이동에 의해 가열된 자유 단부를 전도성 소자에 대해 가압함으로써 전도성 소자(28)에 형성 및 연결된다.
원하는 길이의 와이어가 형성되는 와이어 본드의 높이를 위해 적절한 거리로 반도체 다이(12)의 제1 표면(14) 위로 연장되도록 모세관의 외부로 인출된 후에(이는 와이어의 자유 단부(36)에 대해 원하는 위치를 얻기 위한 와이어의 위치설정 및/또는 와이어 본드(32) 자체의 형상화를 또한 포함할 수 있음), 와이어는 모세관 내에 남아 있고 연속하는 와이어 본드의 형성에 사용되는 와이어의 일부로부터 단부 표면(38)에서의 와이어 본드(32)를 분리시키기 위하여 절단된다. 이러한 프로세스는 원하는 개수의 와이어 본드들이 형성될 때까지 반복된다. 전자 화염 절단(electronic flame-off)("EFO"), 다양한 형태의 절단 등을 포함하여 다양한 단계들 및 구조체들이 와이어 본드들(32)을 절단하는 데 사용될 수 있고, 그의 예들은 미국 특허 출원 제13/462,158호 및 제13/404,408호, 및 미국 특허 제8,372,741호에 제공되어 있다. 와이어 본드 절단의 추가 예는 도 14 및 도 15를 참조하여 아래에서 논의되어 있다. 전술된 와이어 본드 형성 단계들의 변형예에서, 와이어 본드들(32)은 특별히 조정된 장비를 사용하여 웨지 본딩 또는 스티치 본딩(stitch bonding)을 비롯한 에지 본딩 단계들에 의해 인프로세스 유닛(10'') 상에 형성될 수 있는데, 이는 미국 특허 출원 제13/404,408호에 설명된 바와 같다.
원하는 개수의 와이어 본드들(32)의 형성 후에, 순응성 재료 층(42)은 제위치에서 경화 또는 고형화되도록 하기 전에 도 9에 도시된 바와 같이 인프로세스 유닛(10'') 위에 원하는 재료를 유동가능 상태로 침착시킴으로써 형성될 수 있다. 이는 유닛(10')을 수용할 수 있는 순응성 재료 층(42)의 원하는 형상으로 공동을 갖는 적절히 구성된 몰드 내에 유닛(10')을 배치함으로써 수행될 수 있다. 그러한 몰드 및 그에 의해 순응성 재료 층을 형성하는 방법은 기판 상의 와이어 본드들 위에 봉지 층을 형성하기 위한 과정과 유사한 과정으로 수행될 수 있는데, 이는 개시 내용이 전체로서 본 명세서에 참고로 포함된 미국 특허 출원 공개 제2010/0232129호에 도시되고 설명되어 있다. 순응성 재료 층(42)은, 초기에 그의 표면(44)이 와이어 본드들(32)의 단부 표면들(38) 위에 이격되도록 형성될 수 있다. 단부 표면들(38)을 비롯한 연장 부분들(40)을 형성하기 위하여, 단부 표면들(38) 위에 있는 봉지 층(42)의 일부는 제거되어, 단부 표면들(38) 아래에 위치된 새로운 표면(44)을 생성할 수 있다. 대안적으로, 순응성 재료 층(42)은 표면(44)이 초기에 분리된 부분들(40)의 원하는 높이를 형성하기 위한 일정 거리로 단부 표면들(38) 아래에 있도록 형성될 수 있다. 필요한 경우 봉지 층(42)의 일부의 제거가 연삭, 건식 에칭, 레이저 에칭, 습식 에칭, 래핑(lapping), 등에 의해 달성될 수 있다. 원하는 경우, 와이어 본드들(32)의 자유 단부들(36)의 일부가 또한, 서로에 대해 실질적으로 평평한 사실상 평면인 단부 표면들(38)을 달성하기 위한 동일한 또는 추가의 단계에서 제거될 수 있다.
앞서 논의된 바와 같이, 상기 단계들 또는 그의 변형예로부터 생성된 마이크로전자 소자(10)는 기판 상에서 패키징될 수 있거나 또는 PCB 상에 실장될 수 있다. 이러한 이후 단계들 중 어느 것도 유사한 방식으로 수행될 수 있다. 도 10에 도시된 예에서, 마이크로전자 소자(10)는 와이어 본드들(32)의 연장 부분들(40) 위의 땜납 등일 수 있는 전도성 금속 질량체들(66)을 침착함으로써 외부 구성요소와의 본딩을 위해 준비될 수 있다. 질량체들(66)은 질량체들(66)이 각각의 연장 부분들(40) 상의 위치들에 적어도 일시적으로 고정된 채로 남아 있도록 냉각 및 고형화되게 할 수 있다. 도 11에 도시된 바와 같이, 도 10으로부터의 마이크로전자 소자(10)는 질량체들(66) 및 그에 따라 와이어 본드들(32)의 연장 부분들(40)이 PCB(90)의 접점 패드들(92)과 정렬된 채로 PCB와 정렬될 수 있다. 이어서, 질량체들(66)은 패드들(92)과 접촉되고, 가열되어 전도성 재료를 재유동시켜 이를 패드들(92)과 연결시키고 마이크로전자 소자(10)를 PCB(90)에 고정시킬 수 있는 데, 이는 도 12에 도시된 바와 같다.
도 10 내지 도 12의 실장 단계들의 변형예에서, 전도성 금속 질량체들(66)은 접점 패드들(92) 상에 침착될 수 있는 데, 이는 마이크로전자 소자 실장을 위한 준비 상태인 도 13에 도시된 바와 같다. 이어서, 마이크로전자 소자(10)는 와이어 본드들(32)의 연장 부분들(40)이 질량체들(66)과 (그리고, 따라서, 접점 패드들(92)과) 정렬된 채로 PCB(90) 위에 위치될 수 있다. 질량체들(66)은 가열되어 재유동을 야기할 수 있고, 마이크로전자 소자(10)는 연장 부분들(40)이 질량체들(66) - 이는 이후에 냉각되어 연장 부분들(40)과 연결될 수 있게 됨 - 내에 위치되도록 PCB(90)를 향하여 이동될 수 있다.
(도 10 내지 도 12 및 도 13으로부터의) 앞서 논의된 단계들 중 어느 것도 또한, 도 2를 참조하여 전술된 바와 같이, 전술된 바와 같이 형성된 마이크로전자 소자(10)를 패키지 조립체(24) 내의 기판(46)에 연결하는 데 사용될 수 있다. 그러한 패키지(24)는, 도 2에 도시된 바와 같이, 성형된 유전체(68)를 위에 침착하기 위해 추가로 프로세싱될 수 있고, 이는 마이크로전자 패키징 내의 성형된 유전체 형성을 위해 성형 또는 다른 곳에서 사용된 다른 방법들을 이용하여 수행될 수 있다. 대안적으로, 전도성 금속 질량체들(66)을 둘러싸는 기판(46)과 마이크로전자 소자(10) 사이의 영역에 언더필(underfill)이 침착될 수 있다.
전술된 방법 단계들의 변형예가 또한 도 5 및 도 6에 도시된 다중 다이 배열체를 형성하고 패키징하거나 또는 실장하기 위해 사용될 수 있다. 그러한 변형예에서, (본 명세서에서 논의된 임의의 방법에 의해 수행될 수 있는) 와이어 본드 형성 전에 또는 후에 제2 다이(22)가 다이(12) 상에 실장될 수 있다. 도 6의 예에서, 와이어 본드 형성 전에 다이(222)를 다이(212) 상에 실장함으로써, 연속되는 단계들 대신에, 와이어 본드들(232)이 한 번에 모두 형성되는 결과를 가져올 수 있다. 다이 실장 및 와이어 본드 형성 후에, 순응성 층들(242, 342)은 앞서 논의된 바와 같이 침착될 수 있고, 패키지들은, 이전에 논의된 바와 같이 그리고 단일 다이 마이크로전자 디바이스(10)와 동일한 방식으로, 실장될 수 있다.
도 14 및 도 15는 와이어 본드 형성에 사용될 수 있는 특정 방법 단계들 동안의 인프로세스 유닛(10')을 도시한다. 도 14에 도시된 바와 같이, 와이어 본딩 공구의 모세관(70)이 기판(12)의 제1 표면(14)에 근접하게 있다. 도 4에 개략적으로 도시된 모세관(70)은, 그와 관련된 본딩 공구(미도시)와 함께, 대체로 전술된 유형의 것일 수 있고 와이어 본드들(32)의 베이스들(34)을 반도체 다이(12)의 전도성 소자들(28)에 연결시킬 수 있다.
이러한 특정 세트의 방법 단계들에서, 원하는 길이의 와이어(74)가 형성되는 와이어 본드의 원하는 높이를 위해 모세관(70)의 외부로 인출된 후에, 와이어(77)는 모세관(70)의 면(76) 및 2차 표면(80)을 이용하여 절단되고 적절히 위치설정된다.도 14에 도시된 바와 같이, 절단 및 위치설정은 도 14에서 소자의 표면으로 개략적으로 도시된 2차 표면(80) 위의 위치로 모세관(70)을 이동시킴으로써 시작된다. 다양한 응용예에서, 2차 표면(80)은 금속 등과 같이 아래에서 설명되는 절단 응용을 위한 충분한 경도의 소자 상에 있을 수 있다. 그러한 소자는 일정 위치에서 본딩 공구에 부착되어 모세관(70)이 와이어 본딩 프로세스 동안 이동됨에 따라서 모세관(70)을 따라갈 수 있다. 다른 예에서, 소자는 반도체 다이(12)의 영역 내에서 본딩 공구에 상대적으로 고정될 수 있다.
도 14에 도시된 예에서, 모세관(70)은 2차 표면(80) 위에 위치될 수 있다. 모세관(70)이 적절히 위치된 후에, 이는, 와이어(74)의 일부가 2차 표면(80)과 와이어(74)로부터 외향으로 연장된 모세관(70)의 면(76) 사이에 있는 상태에서, 2차 표면(80)을 향하여 가압된다. 이어서, 압력이 와이어에 인가되어 면(76)을 2차 표면(80)을 향하여 이동시켜서, 이들 사이에 와이어(74)를 가압하여, 와이어(74)의 소성 변형, 예컨대, 영역(78)에서 와이어의 평탄화 또는 협착을 야기한다. 그러한 변형을 통하여, 와이어(74)의 영역(78)은 그의 어느 일 측 상에서 와이어(74)의 나머지 부분들보다 어느 정도 더 약하게 되고 베이스(34)와 접점 부분(30) 사이의 연결부보다 약하게 된다. 예를 들어, 영역(78)은 와이어(74)의 그의 어느 일 측 상의 다른 부분들에 비해 어느 정도 평탄해질 수 있거나, 수축될 수 있거나, 또는 비틀어질 수 있다.
와이어(74)의 영역(78)의 변형 후에, 이어서, 모세관(70)은 형성되는 와이어 본드(32)의 자유 단부(36)에 대한 최종 원하는 위치를 향하여 뒤로 이동된다. 이러한 위치는 베이스(43) 바로 위에 있을 수 있거나 또는 그로부터 측방향으로 변위될 수 있는데, 이는 도 3b 및 도 3c의 예를 참조하여 앞서 논의된 바와 같다. 모세관(70)의 위치는 대체적으로 자유 단부(36)의 원하는 측방향 영역에 있을 수 있고 원하는 최종 위치보다 제1 표면(14)에 단지 어느 정도 더 가까울 수 있다. 더욱이, 와이어는, 제1 부분(52) 및 제2 부분(54)을 포함하여 위에서 논의된 완성된 와이어 본드들(32)의 형상과 유사한 형상을 포함하여, 부분적으로 만곡된 채로 남아 있을 수 있다.
이어서, 모세관(70)은 모세관(70)과 베이스(34) 사이의 (모세관(70) 내에 클램핑(clamping)되거나 또는 그렇지 않으면 고정될 수 있는) 와이어(74)의 세그먼트에 장력을 인가하도록 표면(14)으로부터 멀리 이동될 수 있다. 이러한 장력은, 도 15에 도시된 바와 같이, 와이어(74)가 영역(78)에서 파단되게 하고, 이는 와이어 본드(32)를 와이어(74)의 나머지 부분으로부터 분리하여 영역(78)의 일부가 단부 표면(38)이 위에 형성된 자유 단부(36)의 팁(62)을 형성하게 한다. 영역(78)의 나머지 부분은 와이어(74)의 새로운 선단부(72') 상에 남아 있다. 이들 단계들은 와이어 본드들(32)의 어레이를 원하는 패턴으로 형성하기 위하여 반도체 다이(12)의 표면(14)에서 다른 전도성 소자들(28)에 대해 반복될 수 있다.
본 명세서의 발명이 특정 실시예들을 참고로 하여 설명되었지만, 이들 실시예들은 본 발명의 원리 및 응용에 대한 예시에 불과하다는 것을 이해해야 한다. 따라서, 많은 변형이 예시적인 실시예들에 대해 이루어질 수 있고 다른 배열이 첨부된 청구범위에 의해 한정되는 바와 같은 본 발명의 사상 및 범주로부터 벗어남이 없이 안출될 수 있다는 것을 이해하여야 한다.

Claims (21)

  1. 마이크로전자 구조체로서,
    서로 반대편으로 향하는 제1 및 제2 표면들 및 상기 제1 표면에 있는 복수의 전기 전도성 소자들을 갖는 반도체 다이;
    상기 전도성 소자들의 각각에 연결된 베이스들을 갖고, 상기 베이스들로부터 원격에 있고 상기 기판 및 상기 베이스들로부터 원격에 있고 단부 표면들을 위에 포함하는 자유 단부들을 추가로 갖고, 상기 베이스들과 단부 표면들 사이에서 연장된 에지 표면들을 형성하는 와이어 본드들; 및
    상기 와이어 본드들의 상기 베이스들 외측에서 상기 반도체 다이의 상기 제1 표면 위에 놓이고 그로부터 연장된 순응성 재료 층으로서, 상기 순응성 재료 층은 상기 와이어 본드들의 상기 베이스들에 적어도 인접한 상기 와이어 본드들의 상기 에지 표면들의 제1 부분들을 따라서 추가로 연장되고 상기 와이어 본드들의 상기 제1 부분들 사이의 공간들을 충전하여 상기 와이어 본드들의 상기 제1 부분들이 상기 순응성 재료 층에 의해 서로 분리되게 하고, 상기 순응성 재료 층은 상기 반도체 다이의 상기 제1 표면으로부터 멀리 향하는 제3 표면을 추가로 갖고, 상기 와이어 본드들의 제2 부분들이 상기 제3 표면으로부터 멀리 연장되고, 상기 제2 부분들은 상기 와이어 본드들의 상기 자유 단부들을 포함하는, 상기 순응성 재료 층을 포함하는, 마이크로전자 구조체.
  2. 제1항에 있어서, 상기 와이어 본드들의 상기 제1 부분들은 상기 순응성 재료에 의해 완전히 봉지되고, 상기 와이어 본드들의 상기 제2 부분들은 그의 상기 베이스들에 대해 이동가능한, 마이크로전자 구조체.
  3. 제1항에 있어서, 상기 순응성 재료 층은 영률이 2.5 GPa 이하인, 마이크로전자 구조체.
  4. 제1항에 있어서, 상기 와이어 본드들의 상기 제2 부분들은 상기 제3 표면에 대해 적어도 30도의 각으로 배치된 상기 와이어 본드들의 축들을 따라서 연장된, 마이크로전자 구조체.
  5. 제1항에 있어서, 상기 와이어 본드들의 상기 단부 표면들은 적어도 50 마이크로미터의 거리만큼 상기 제3 표면 위에 위치되는, 마이크로전자 구조체.
  6. 제1항에 있어서, 상기 반도체 다이는 상기 제1 표면과 상기 제2 표면 사이에 연장된 에지 표면들을 추가로 형성하고, 상기 순응성 재료 층은 상기 반도체 다이의 상기 에지 표면들과 실질적으로 동일평면이도록 상기 순응성 재료 층의 상기 제3 표면으로부터 상기 반도체 다이의 상기 제1 표면까지 연장된 에지 표면들을 추가로 포함하는, 마이크로전자 구조체.
  7. 제1항에 있어서, 상기 와이어 본드들 중 적어도 하나는 상기 와이어 본드가 그의 상기 자유 단부와 상기 베이스 사이에 축을 형성하도록 하는 그리고 상기 와이어 본드가 평면을 형성하도록 하는 형상을 갖고, 상기 적어도 하나의 와이어 본드는 그의 만곡 부분이 상기 평면 내에서 상기 축으로부터 멀리 연장되는, 마이크로전자 구조체.
  8. 제7항에 있어서, 상기 적어도 하나의 와이어 본드의 상기 형상은 추가로 상기 와이어 본드의 실질적으로 직선인 부분이 상기 자유 단부와 상기 만곡 부분 사이에서 상기 축을 따라서 연장되도록 하는 형상인, 마이크로전자 구조체.
  9. 제1항에 있어서, 상기 와이어 본드들의 상기 제2 부분들과 연결되고 상기 순응성 재료 층의 상기 제3 표면과 접촉하는 전도성 금속 질량체들을 추가로 포함하는, 마이크로전자 구조체.
  10. 제9항에 있어서, 상기 전도성 금속 질량체들 중 적어도 하나는 상기 와이어 본드들 중 하나의 상기 제2 부분의 적어도 일부를 봉지하는, 마이크로전자 구조체.
  11. 제9항에 있어서, 상기 전도성 금속 질량체들은 그의 재유동에 의해 상기 와이어 본드들의 상기 제2 부분들을 외부 전도성 특징부들과 연결시키도록 구성된, 마이크로전자 구조체.
  12. 제1항에 있어서, 상기 반도체 다이는
    제1 영역 및 상기 제1 영역을 둘러싸는 제2 영역을 갖는 제1 반도체 다이이고;
    상기 제1 반도체 다이의 상기 전기 전도성 소자들은 상기 제2 영역 내에 있고;
    상기 마이크로전자 구조체는 상기 제1 영역 내의 상기 제1 반도체 다이 상에 실장된 제2 반도체 다이를 추가로 포함하고, 상기 제2 반도체 다이는 상기 제1 반도체 다이의 상기 전도성 소자들의 적어도 일부와 전기적으로 접속되고;
    상기 순응성 재료 층은 상기 제2 반도체 다이를 덮는, 마이크로전자 구조체.
  13. 제1항에 있어서,
    상기 반도체 다이는 제1 영역 및 상기 제1 영역을 둘러싸는 제2 영역을 갖는 제1 반도체 다이이고;
    상기 제1 반도체 다이의 상기 전기 전도성 소자들은 상기 제2 영역 내에 있고;
    상기 마이크로전자 구조체는 상기 제1 영역 내의 상기 제1 반도체 다이 상에 실장된 제2 반도체 다이를 추가로 포함하고, 상기 제2 반도체 다이는 서로 반대편으로 향하는 제1 및 제2 표면들 및 상기 제1 반도체 다이의 상기 제1 표면으로부터 멀리 향하는 상기 제1 표면에 있는 복수의 전기 전도성 소자들을 갖고, 추가의 와이어 본드들이 상기 제2 반도체 다이의 상기 전도성 소자들의 각각에 연결된 베이스들을 갖고, 상기 추가 와이어 본드들은 상기 베이스들로부터 원격에 있는 자유 단부들을 추가로 갖고, 상기 자유 단부들은 상기 베이스들 및 상기 제2 반도체 다이의 상기 제1 표면으로부터 원격에 있고 상기 단부 표면들을 위에 포함하고, 상기 와이어 본드들은 그의 상기 베이스들과 단부 표면들 사이에서 연장된 에지 표면들을 형성하고;
    상기 순응성 재료 층은 추가로 상기 추가 와이어 본드들의 상기 베이스들의 외측에서 상기 제2 반도체 다이의 상기 제1 표면 위에 놓이고 그로부터 연장되며, 상기 순응성 재료 층은 상기 추가 와이어 본드들의 상기 에지 표면들의 제1 부분들을 따라서 추가로 연장되고, 상기 추가 와이어 본드들의 제2 부분들은 상기 제3 표면에서 상기 순응성 재료 층에 의해 덮이지 않고 그로부터 멀리 연장된 상기 단부 표면들로부터 연장된 상기 에지 표면들의 일부들 및 상기 단부 표면들에 의해 형성되는, 마이크로전자 구조체.
  14. 마이크로전자 패키지로서,
    서로 반대편으로 향하는 제1 및 제2 표면들 및 상기 제1 표면에 있는 복수의 전기 전도성 소자들을 갖는 제1 반도체 다이;
    상기 제1 표면에서 상기 전도성 소자들의 각각에 연결된 베이스들 및 상기 기판 및 상기 베이스들로부터 원격에 있는 단부 표면들을 갖고, 각각이 상기 베이스로부터 상기 단부 표면까지 연장된 와이어 본드들; 및
    상기 기판의 상기 제1 표면의 제1 부분 위에 놓이고 그로부터 연장된 순응성 재료 층으로서, 상기 순응성 재료 층은 상기 와이어 본드들의 제1 부분들 사이의 공간들을 충전하여 상기 와이어 본드들의 상기 제1 부분들이 상기 순응성 재료 층에 의해 서로 분리되게 하고, 상기 순응성 재료 층은 상기 기판의 상기 제1 표면으로부터 멀리 향하는 제3 표면을 갖고, 상기 와이어 본드들의 제2 부분들이 상기 제3 표면으로부터 멀리 연장되고, 상기 제2 부분들은 상기 와이어 본드들의 상기 자유 단부들을 포함하는, 상기 순응성 재료 층을 포함하는, 마이크로전자 소자; 및
    제4 표면 및 상기 제4 표면에서 노출된 복수의 단자들을 갖는 기판을 포함하고,
    상기 마이크로전자 소자는 상기 제3 표면이 상기 제4 표면을 향한 채로 상기 기판 상에 실장되고, 상기 와이어 본드들 중 적어도 일부는 그의 상기 제2 부분들에서 상기 단자들의 각각에 연결되는, 마이크로전자 패키지.
  15. 제14항에 있어서, 상기 와이어 본드들의 상기 제2 부분들은 전도성 금속 질량체들에 의해 상기 단자들에 전기적으로 그리고 기계적으로 연결되는, 마이크로전자 패키지.
  16. 제14항에 있어서, 상기 기판의 상기 제4 표면의 적어도 일부 위에 형성되고 그로부터 멀리 연장되어 상기 마이크로전자 소자의 적어도 일부를 따라서 연장되는 성형된 유전체 층을 추가로 포함하는, 마이크로전자 패키지.
  17. 제16항에 있어서, 상기 성형된 유전체 층의 영률은 상기 순응성 재료 층의 영률보다 더 큰, 마이크로전자 패키지.
  18. 제14항에 있어서, 상기 순응성 재료 층은 영률이 2.5 GPa 미만인, 마이크로전자 패키지.
  19. 제14항에 있어서, 상기 와이어 본드들은 그의 상기 베이스들과 단부 표면들 사이에서 연장된 에지 표면들을 추가로 형성하고, 상기 순응성 재료 층은 상기 와이어 본드들의 상기 베이스들에 적어도 인접하게 그리고 상기 와이어 본드들의 상기 제1 부분들에서 상기 와이어 본드들의 상기 에지 표면들의 일부들을 따라서 연장되는, 마이크로전자 패키지.
  20. 제19항에 있어서, 상기 와이어 본드들의 상기 단부 표면들로부터 연장된 상기 와이어 본드들의 상기 에지 표면들의 일부들이 상기 순응성 재료 층의 상기 제3 표면에서 상기 와이어 본드들의 전체 원주들 둘레에서 상기 순응성 재료 층에 의해 덮이지 않는, 마이크로전자 패키지.
  21. 마이크로전자 구조체의 제조 방법으로서,
    서로 반대편으로 향하는 제1 및 제2 표면들 및 상기 제1 표면에 있는 복수의 전기 전도성 소자들을 갖는 반도체 다이 상에 와이어 본드들을 형성하는 단계로서, 상기 와이어 본드들은 상기 전도성 소자들의 각각에 연결된 베이스들을 갖고서 그리고 상기 기판 및 상기 베이스들로부터 원격에 있는 단부 표면들을 갖고서 형성되며, 상기 와이어 본드들의 에지 표면들이 상기 베이스들과 상기 단부 표면들 사이에서 연장되는, 상기 와이어 본드들을 형성하는 단계; 및
    상기 와이어 본드들의 상기 베이스들 외측에서 상기 반도체 다이의 상기 제1 표면 위에 놓이고 그로부터 연장된 순응성 재료 층을 형성하는 단계로서, 상기 순응성 재료는 상기 와이어 본드들의 제1 부분들의 상기 에지 표면들의 일부들을 따라서 연장되도록, 상기 와이어 본드들의 상기 제1 부분들 사이의 공간들을 충전하도록, 그리고 상기 와이어 본드들의 상기 제1 부분들을 서로 분리하도록 추가로 형성되고, 상기 순응성 재료 층은 상기 기판의 상기 제1 표면으로부터 멀리 향하는 제3 표면을 갖되 상기 와이어 본드들의 제2 부분들이 상기 제3 표면으로부터 멀리 연장된 채로 추가로 형성되고, 상기 제2 부분들은 상기 와이어 본드들의 상기 자유 단부들을 포함하는, 상기 순응성 재료 층을 형성하는 단계를 포함하는, 방법.
KR1020167009441A 2013-09-16 2014-09-15 본드 소자 및 순응성 재료 층을 갖는 마이크로전자 소자 KR20160057421A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/027,571 US20150076714A1 (en) 2013-09-16 2013-09-16 Microelectronic element with bond elements to encapsulation surface
US14/027,571 2013-09-16
PCT/US2014/055695 WO2015039043A2 (en) 2013-09-16 2014-09-15 Microelectronic element with bond elements to encapsulation surface

Publications (1)

Publication Number Publication Date
KR20160057421A true KR20160057421A (ko) 2016-05-23

Family

ID=51627374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167009441A KR20160057421A (ko) 2013-09-16 2014-09-15 본드 소자 및 순응성 재료 층을 갖는 마이크로전자 소자

Country Status (4)

Country Link
US (2) US20150076714A1 (ko)
KR (1) KR20160057421A (ko)
TW (1) TWI540693B (ko)
WO (1) WO2015039043A2 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9258952B2 (en) * 2009-10-07 2016-02-16 Rain Bird Corporation Volumetric budget based irrigation control
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9379078B2 (en) * 2013-11-07 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. 3D die stacking structure with fine pitches
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9165904B1 (en) * 2014-06-17 2015-10-20 Freescale Semiconductor, Inc. Insulated wire bonding with EFO before second bond
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10685943B2 (en) * 2015-05-14 2020-06-16 Mediatek Inc. Semiconductor chip package with resilient conductive paste post and fabrication method thereof
US9646946B2 (en) 2015-10-07 2017-05-09 Invensas Corporation Fan-out wafer-level packaging using metal foil lamination
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) * 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
IT201700055983A1 (it) 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore, dispositivo a semiconduttore e circuito corrispondenti
WO2019022942A1 (en) 2017-07-24 2019-01-31 Cerebras Systems Inc. APPARATUS AND METHOD FOR FIXING SUBSTRATES WITH VARIABLE THERMAL EXPANSION COEFFICIENTS
EP3659055A4 (en) 2017-07-24 2021-04-28 Cerebras Systems Inc. DEVICE AND METHOD FOR MULTI-CHIP CONNECTION
US10242891B2 (en) 2017-08-24 2019-03-26 Cerebras Systems Inc. Apparatus and method for securing components of an integrated circuit
JP2021527743A (ja) * 2018-06-18 2021-10-14 デュポン エレクトロニクス インコーポレイテッド 可撓性電気導電性ペースト及びそれを使用して製造されるデバイス
US11145530B2 (en) 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit
CN113130408A (zh) 2019-12-31 2021-07-16 奥特斯奥地利科技与系统技术有限公司 部件承载件及制造部件承载件的方法
US11171103B2 (en) 2020-01-06 2021-11-09 International Business Machines Corporation Solder ball dimension management
CN116373209A (zh) * 2023-06-05 2023-07-04 宁波中车时代传感技术有限公司 一种塑封电流检测装置的制作方法及塑封电流检测装置

Family Cites Families (769)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2230663A (en) 1940-01-18 1941-02-04 Alden Milton Electric contact and wire assembly mechanism
DE1439262B2 (de) 1963-07-23 1972-03-30 Siemens AG, 1000 Berlin u. 8000 München Verfahren zum kontaktieren von halbleiterbauelementen durch thermokompression
US3358897A (en) 1964-03-31 1967-12-19 Tempress Res Co Electric lead wire bonding tools
US3430835A (en) 1966-06-07 1969-03-04 Westinghouse Electric Corp Wire bonding apparatus for microelectronic components
US3623649A (en) 1969-06-09 1971-11-30 Gen Motors Corp Wedge bonding tool for the attachment of semiconductor leads
DE2119567C2 (de) 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
DE2228703A1 (de) 1972-06-13 1974-01-10 Licentia Gmbh Verfahren zum herstellen einer vorgegebenen lotschichtstaerke bei der fertigung von halbleiterbauelementen
JPS5150661A (ko) 1974-10-30 1976-05-04 Hitachi Ltd
US4072816A (en) 1976-12-13 1978-02-07 International Business Machines Corporation Integrated circuit package
US4067104A (en) 1977-02-24 1978-01-10 Rockwell International Corporation Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components
US4213556A (en) 1978-10-02 1980-07-22 General Motors Corporation Method and apparatus to detect automatic wire bonder failure
US4327860A (en) 1980-01-03 1982-05-04 Kulicke And Soffa Ind. Inc. Method of making slack free wire interconnections
US4422568A (en) 1981-01-12 1983-12-27 Kulicke And Soffa Industries, Inc. Method of making constant bonding wire tail lengths
US4437604A (en) 1982-03-15 1984-03-20 Kulicke & Soffa Industries, Inc. Method of making fine wire interconnections
JPS59189069A (ja) 1983-04-12 1984-10-26 Alps Electric Co Ltd 電気部品の端子のハンダ塗布装置
JPS61125062A (ja) 1984-11-22 1986-06-12 Hitachi Ltd ピン取付け方法およびピン取付け装置
US4667267A (en) 1985-01-22 1987-05-19 Rogers Corporation Decoupling capacitor for pin grid array package
US4604644A (en) 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4642889A (en) 1985-04-29 1987-02-17 Amp Incorporated Compliant interconnection and method therefor
JPS61269345A (ja) 1985-05-24 1986-11-28 Hitachi Ltd 半導体装置
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US4716049A (en) 1985-12-20 1987-12-29 Hughes Aircraft Company Compressive pedestal for microminiature connections
US4924353A (en) 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
JPS62158338A (ja) 1985-12-28 1987-07-14 Tanaka Denshi Kogyo Kk 半導体装置
US4793814A (en) 1986-07-21 1988-12-27 Rogers Corporation Electrical circuit board interconnect
US4695870A (en) 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
JPS62226307A (ja) 1986-03-28 1987-10-05 Toshiba Corp ロボツト装置
US4771930A (en) 1986-06-30 1988-09-20 Kulicke And Soffa Industries Inc. Apparatus for supplying uniform tail lengths
JPS6397941A (ja) 1986-10-14 1988-04-28 Fuji Photo Film Co Ltd 感光材料
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
DE3703694A1 (de) 1987-02-06 1988-08-18 Dynapert Delvotec Gmbh Ball-bondverfahren und vorrichtung zur durchfuehrung derselben
JP2642359B2 (ja) 1987-09-11 1997-08-20 株式会社日立製作所 半導体装置
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
JPS6412769A (en) 1987-07-07 1989-01-17 Sony Corp Correction circuit for image distortion
US4804132A (en) 1987-08-28 1989-02-14 Difrancesco Louis Method for cold bonding
US4845354A (en) 1988-03-08 1989-07-04 International Business Machines Corporation Process control for laser wire bonding
JPH01313969A (ja) 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
US4998885A (en) 1989-10-27 1991-03-12 International Business Machines Corporation Elastomeric area array interposer
US5077598A (en) 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing
US5095187A (en) 1989-12-20 1992-03-10 Raychem Corporation Weakening wire supplied through a wire bonder
AU645283B2 (en) 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
CA2034700A1 (en) 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
US5376403A (en) 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5948533A (en) 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US5083697A (en) 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
US4975079A (en) 1990-02-23 1990-12-04 International Business Machines Corp. Connector assembly for chip testing
US4999472A (en) 1990-03-12 1991-03-12 Neinast James E Electric arc system for ablating a surface coating
US5241456A (en) 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5067382A (en) 1990-11-02 1991-11-26 Cray Computer Corporation Method and apparatus for notching a lead wire attached to an IC chip to facilitate severing the wire
KR940001149B1 (ko) 1991-04-16 1994-02-14 삼성전자 주식회사 반도체 장치의 칩 본딩 방법
JPH04346436A (ja) 1991-05-24 1992-12-02 Fujitsu Ltd バンプ製造方法とバンプ製造装置
US5316788A (en) 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
US5203075A (en) 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
US5133495A (en) 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
JPH06510122A (ja) 1991-08-23 1994-11-10 エヌチップ　インコーポレイテッド パッケージされていない集積回路のバーン・イン技術
US5220489A (en) 1991-10-11 1993-06-15 Motorola, Inc. Multicomponent integrated circuit package
US5238173A (en) 1991-12-04 1993-08-24 Kaijo Corporation Wire bonding misattachment detection apparatus and that detection method in a wire bonder
JP2931936B2 (ja) 1992-01-17 1999-08-09 株式会社日立製作所 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置
US5241454A (en) 1992-01-22 1993-08-31 International Business Machines Corporation Mutlilayered flexible circuit package
US5831836A (en) 1992-01-30 1998-11-03 Lsi Logic Power plane for semiconductor device
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5438224A (en) 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5494667A (en) 1992-06-04 1996-02-27 Kabushiki Kaisha Hayahibara Topically applied hair restorer containing pine extract
WO1994003036A1 (en) 1992-07-24 1994-02-03 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US6054756A (en) 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US5977618A (en) 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US20050062492A1 (en) 2001-08-03 2005-03-24 Beaman Brian Samuel High density integrated circuit apparatus, test probe and methods of use thereof
US5371654A (en) 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US6295729B1 (en) 1992-10-19 2001-10-02 International Business Machines Corporation Angled flying lead wire bonding process
JP2716336B2 (ja) 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
JPH06268101A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US5340771A (en) 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US5811982A (en) 1995-11-27 1998-09-22 International Business Machines Corporation High density cantilevered probe for electronic devices
US7368924B2 (en) 1993-04-30 2008-05-06 International Business Machines Corporation Probe structure having a plurality of discrete insulated probe tips projecting from a support surface, apparatus for use thereof and methods of fabrication thereof
US20030048108A1 (en) 1993-04-30 2003-03-13 Beaman Brian Samuel Structural design and processes to control probe position accuracy in a wafer test probe assembly
JPH06333931A (ja) 1993-05-20 1994-12-02 Nippondenso Co Ltd 半導体装置における微細電極の製造方法
JP2981385B2 (ja) 1993-09-06 1999-11-22 シャープ株式会社 チップ部品型ｌｅｄの構造及びその製造方法
US5346118A (en) 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US6741085B1 (en) 1993-11-16 2004-05-25 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US6835898B2 (en) 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
WO1995026047A1 (en) 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
US5578869A (en) 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
US5615824A (en) 1994-06-07 1997-04-01 Tessera, Inc. Soldering with resilient contacts
US5802699A (en) 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
JPH07335783A (ja) 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5468995A (en) 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US6828668B2 (en) 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5989936A (en) 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US6117694A (en) 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US5656550A (en) 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5541567A (en) 1994-10-17 1996-07-30 International Business Machines Corporation Coaxial vias in an electronic substrate
US5495667A (en) 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
US6826827B1 (en) 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5736074A (en) 1995-06-30 1998-04-07 Micro Fab Technologies, Inc. Manufacture of coated spheres
US5971253A (en) 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US5872051A (en) 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5874781A (en) 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5886412A (en) 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
US5810609A (en) 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
US5766987A (en) 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
JPH09134934A (ja) 1995-11-07 1997-05-20 Sumitomo Metal Ind Ltd 半導体パッケージ及び半導体装置
JP3332308B2 (ja) 1995-11-07 2002-10-07 新光電気工業株式会社 半導体装置及びその製造方法
US5718361A (en) 1995-11-21 1998-02-17 International Business Machines Corporation Apparatus and method for forming mold for metallic material
US5731709A (en) 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
US7166495B2 (en) 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
JP3146345B2 (ja) * 1996-03-11 2001-03-12 アムコー テクノロジー コリア インコーポレーティド バンプチップスケール半導体パッケージのバンプ形成方法
US6000126A (en) 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US6821821B2 (en) 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
DE19618227A1 (de) 1996-05-07 1997-11-13 Herbert Streckfus Gmbh Verfahren und Vorrichtung zum Verlöten von elektronischen Bauelementen auf einer Leiterplatte
KR100186333B1 (ko) 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
JPH10135221A (ja) 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法
JPH10135220A (ja) 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法
EP2270845A3 (en) 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
US6492719B2 (en) 1999-07-30 2002-12-10 Hitachi, Ltd. Semiconductor device
US5976913A (en) 1996-12-12 1999-11-02 Tessera, Inc. Microelectronic mounting with multiple lead deformation using restraining straps
US6121676A (en) 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6133072A (en) 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US6054337A (en) 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US5736785A (en) 1996-12-20 1998-04-07 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat
JP3400279B2 (ja) 1997-01-13 2003-04-28 株式会社新川 バンプ形成方法
US5898991A (en) 1997-01-16 1999-05-04 International Business Machines Corporation Methods of fabrication of coaxial vias and magnetic devices
US5839191A (en) 1997-01-24 1998-11-24 Unisys Corporation Vibrating template method of placing solder balls on the I/O pads of an integrated circuit package
JPH1118364A (ja) 1997-06-27 1999-01-22 Matsushita Electric Ind Co Ltd キャプスタンモータ
KR100543836B1 (ko) 1997-08-19 2006-01-23 가부시키가이샤 히타치세이사쿠쇼 멀티칩 모듈 구조체 및 그 제작 방법
CA2213590C (en) 1997-08-21 2006-11-07 Keith C. Carroll Flexible circuit connector and method of making same
JP3859318B2 (ja) 1997-08-29 2006-12-20 シチズン電子株式会社 電子回路のパッケージ方法
US6525414B2 (en) 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
JP3937265B2 (ja) 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
JP3262531B2 (ja) 1997-10-02 2002-03-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 曲げられたフライング・リード・ワイヤ・ボンデイング・プロセス
JP2978861B2 (ja) 1997-10-28 1999-11-15 九州日本電気株式会社 モールドｂｇａ型半導体装置及びその製造方法
US6038136A (en) 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
JP3393800B2 (ja) 1997-11-05 2003-04-07 新光電気工業株式会社 半導体装置の製造方法
JPH11219984A (ja) 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US6222136B1 (en) 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6002168A (en) 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
JPH11163022A (ja) 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
US6124546A (en) 1997-12-03 2000-09-26 Advanced Micro Devices, Inc. Integrated circuit chip package and method of making the same
US6260264B1 (en) 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US6052287A (en) 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
US5973391A (en) 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
JPH11220082A (ja) 1998-02-03 1999-08-10 Oki Electric Ind Co Ltd 半導体装置
JP3536650B2 (ja) 1998-02-27 2004-06-14 富士ゼロックス株式会社 バンプ形成方法および装置
JPH11260856A (ja) 1998-03-11 1999-09-24 Matsushita Electron Corp 半導体装置及びその製造方法並びに半導体装置の実装構造
US5933713A (en) 1998-04-06 1999-08-03 Micron Technology, Inc. Method of forming overmolded chip scale package and resulting product
US6222276B1 (en) 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
KR100260997B1 (ko) 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6329224B1 (en) 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6180881B1 (en) 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
JPH11330134A (ja) 1998-05-12 1999-11-30 Hitachi Ltd ワイヤボンディング方法およびその装置並びに半導体装置
KR100266693B1 (ko) 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
KR100265563B1 (ko) 1998-06-29 2000-09-15 김영환 볼 그리드 어레이 패키지 및 그의 제조 방법
US6414391B1 (en) 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6164523A (en) 1998-07-01 2000-12-26 Semiconductor Components Industries, Llc Electronic component and method of manufacture
US6399426B1 (en) 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US5854507A (en) 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6515355B1 (en) 1998-09-02 2003-02-04 Micron Technology, Inc. Passivation layer for packaged integrated circuits
JP2000091383A (ja) 1998-09-07 2000-03-31 Ngk Spark Plug Co Ltd 配線基板
US6194250B1 (en) 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
US6158647A (en) 1998-09-29 2000-12-12 Micron Technology, Inc. Concave face wire bond capillary
US6684007B2 (en) 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US6268662B1 (en) 1998-10-14 2001-07-31 Texas Instruments Incorporated Wire bonded flip-chip assembly of semiconductor devices
JP3407275B2 (ja) 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
US6332270B2 (en) 1998-11-23 2001-12-25 International Business Machines Corporation Method of making high density integral test probe
US6255126B1 (en) 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
KR100502222B1 (ko) 1999-01-29 2005-07-18 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장방법 및 그 장치
US6206273B1 (en) 1999-02-17 2001-03-27 International Business Machines Corporation Structures and processes to create a desired probetip contact geometry on a wafer test probe
KR100319609B1 (ko) 1999-03-09 2002-01-05 김영환 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6177729B1 (en) 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
US6211574B1 (en) 1999-04-16 2001-04-03 Advanced Semiconductor Engineering Inc. Semiconductor package with wire protection and method therefor
JP2000323516A (ja) 1999-05-14 2000-11-24 Fujitsu Ltd 配線基板の製造方法及び配線基板及び半導体装置
US6258625B1 (en) 1999-05-18 2001-07-10 International Business Machines Corporation Method of interconnecting electronic components using a plurality of conductive studs
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6238949B1 (en) 1999-06-18 2001-05-29 National Semiconductor Corporation Method and apparatus for forming a plastic chip on chip package module
JP4367730B2 (ja) 1999-06-25 2009-11-18 株式会社エンプラス Ｉｃソケット及び該ｉｃソケットのバネ手段
US6228687B1 (en) 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
TW417839U (en) 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
JP5333337B2 (ja) 1999-08-12 2013-11-06 富士通セミコンダクター株式会社 半導体装置の製造方法
US6168965B1 (en) 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
KR101084526B1 (ko) 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
US6867499B1 (en) 1999-09-30 2005-03-15 Skyworks Solutions, Inc. Semiconductor packaging
JP3513444B2 (ja) 1999-10-20 2004-03-31 株式会社新川 ピン状ワイヤ等の形成方法
JP2001127246A (ja) 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
US6362525B1 (en) 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
JP3619410B2 (ja) 1999-11-18 2005-02-09 株式会社ルネサステクノロジ バンプ形成方法およびそのシステム
JP3798597B2 (ja) 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP3566156B2 (ja) 1999-12-02 2004-09-15 株式会社新川 ピン状ワイヤ等の形成方法
KR100426494B1 (ko) 1999-12-20 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
US6790757B1 (en) 1999-12-20 2004-09-14 Agere Systems Inc. Wire bonding method for copper interconnects in semiconductor devices
KR20010061849A (ko) 1999-12-29 2001-07-07 박종섭 웨이퍼 레벨 패키지
JP2001196407A (ja) 2000-01-14 2001-07-19 Seiko Instruments Inc 半導体装置および半導体装置の形成方法
US6710454B1 (en) 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
JP2001319992A (ja) 2000-02-28 2001-11-16 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP2001339011A (ja) 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP3980807B2 (ja) 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
JP2001274196A (ja) 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置
US6581276B2 (en) 2000-04-04 2003-06-24 Amerasia International Technology, Inc. Fine-pitch flexible connector, and method for making same
KR100583491B1 (ko) 2000-04-07 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6531335B1 (en) 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
JP2001326236A (ja) 2000-05-12 2001-11-22 Nec Kyushu Ltd 半導体装置の製造方法
JP2001326304A (ja) 2000-05-15 2001-11-22 Toshiba Corp 半導体装置及びその製造方法
US6522018B1 (en) 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
US6647310B1 (en) 2000-05-30 2003-11-11 Advanced Micro Devices, Inc. Temperature control of an integrated circuit
US6717245B1 (en) 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US6531784B1 (en) 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US6395199B1 (en) 2000-06-07 2002-05-28 Graftech Inc. Process for providing increased conductivity to a material
US6560117B2 (en) 2000-06-28 2003-05-06 Micron Technology, Inc. Packaged microelectronic die assemblies and methods of manufacture
US6525413B1 (en) 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
US6476583B2 (en) 2000-07-21 2002-11-05 Jomahip, Llc Automatic battery charging system for a battery back-up DC power supply
JP2002050871A (ja) 2000-08-02 2002-02-15 Casio Comput Co Ltd ビルドアップ回路基板およびその製造方法
SE517086C2 (sv) 2000-08-08 2002-04-09 Ericsson Telefon Ab L M Förfarande för säkring av lodkulor och eventuella komponenter, vilka är fästa på en och samma sida av ett substrat
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6462575B1 (en) 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
JP2002076250A (ja) 2000-08-29 2002-03-15 Nec Corp 半導体装置
US6614103B1 (en) 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
JP3874062B2 (ja) 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
US6507104B2 (en) 2000-09-07 2003-01-14 Siliconware Precision Industries Co., Ltd. Semiconductor package with embedded heat-dissipating device
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
JP4505983B2 (ja) 2000-12-01 2010-07-21 日本電気株式会社 半導体装置
JP3798620B2 (ja) 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US6734539B2 (en) 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
KR100393102B1 (ko) 2000-12-29 2003-07-31 앰코 테크놀로지 코리아 주식회사 스택형 반도체패키지
AUPR244801A0 (en) 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)
US6388322B1 (en) 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump
US6653170B1 (en) * 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US6472743B2 (en) 2001-02-22 2002-10-29 Siliconware Precision Industries, Co., Ltd. Semiconductor package with heat dissipating structure
KR100401020B1 (ko) 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
JP2002280414A (ja) 2001-03-22 2002-09-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002289769A (ja) 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 積層型半導体装置およびその製造方法
SG108245A1 (en) 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
US6874910B2 (en) 2001-04-12 2005-04-05 Matsushita Electric Works, Ltd. Light source device using LED, and method of producing same
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6825552B2 (en) 2001-05-09 2004-11-30 Tessera, Inc. Connection components with anisotropic conductive material interconnection
TW544826B (en) 2001-05-18 2003-08-01 Nec Electronics Corp Flip-chip-type semiconductor device and manufacturing method thereof
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6900528B2 (en) 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
US6754407B2 (en) 2001-06-26 2004-06-22 Intel Corporation Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board
US20030006494A1 (en) 2001-07-03 2003-01-09 Lee Sang Ho Thin profile stackable semiconductor package and method for manufacturing
US6486545B1 (en) 2001-07-26 2002-11-26 Amkor Technology, Inc. Pre-drilled ball grid array package
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
JP4023159B2 (ja) 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
US6550666B2 (en) 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
US7605479B2 (en) 2001-08-22 2009-10-20 Tessera, Inc. Stacked chip assembly with encapsulant layer
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
SG117395A1 (en) 2001-08-29 2005-12-29 Micron Technology Inc Wire bonded microelectronic device assemblies and methods of manufacturing same
US6864166B1 (en) 2001-08-29 2005-03-08 Micron Technology, Inc. Method of manufacturing wire bonded microelectronic device assemblies
US6787926B2 (en) 2001-09-05 2004-09-07 Taiwan Semiconductor Manufacturing Co., Ltd Wire stitch bond on an integrated circuit bond pad and method of making the same
US20030057544A1 (en) 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
US6476506B1 (en) 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor
DE10297316T5 (de) 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
JP2003122611A (ja) 2001-10-11 2003-04-25 Oki Electric Ind Co Ltd データ提供方法及びサーバ装置
JP4257771B2 (ja) 2001-10-16 2009-04-22 シンジーテック株式会社 導電性ブレード
US20030094666A1 (en) 2001-11-16 2003-05-22 R-Tec Corporation Interposer
JP3875077B2 (ja) 2001-11-16 2007-01-31 富士通株式会社 電子デバイス及びデバイス接続方法
JP2003174124A (ja) 2001-12-04 2003-06-20 Sainekkusu:Kk 半導体装置の外部電極形成方法
KR100435813B1 (ko) 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
JP3507059B2 (ja) 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
JP2003197669A (ja) 2001-12-28 2003-07-11 Seiko Epson Corp ボンディング方法及びボンディング装置
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW548816B (en) 2002-01-23 2003-08-21 Via Tech Inc Formation method of conductor pillar
JP3935370B2 (ja) 2002-02-19 2007-06-20 セイコーエプソン株式会社 バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US6653723B2 (en) 2002-03-09 2003-11-25 Fujitsu Limited System for providing an open-cavity low profile encapsulated semiconductor package
KR100452819B1 (ko) 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
US6979230B2 (en) 2002-03-20 2005-12-27 Gabe Cherian Light socket
JP2003318327A (ja) 2002-04-22 2003-11-07 Mitsui Chemicals Inc プリント配線板および積層パッケージ
US7323767B2 (en) 2002-04-25 2008-01-29 Micron Technology, Inc. Standoffs for centralizing internals in packaging process
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7078822B2 (en) 2002-06-25 2006-07-18 Intel Corporation Microelectronic device interconnects
US6906415B2 (en) 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
JP4601892B2 (ja) 2002-07-04 2010-12-22 ラムバス・インコーポレーテッド 半導体装置および半導体チップのバンプ製造方法
JP2004047702A (ja) 2002-07-11 2004-02-12 Toshiba Corp 半導体装置積層モジュール
US6756252B2 (en) 2002-07-17 2004-06-29 Texas Instrument Incorporated Multilayer laser trim interconnect method
US6987032B1 (en) 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
WO2004017399A1 (en) 2002-08-16 2004-02-26 Tessera, Inc. Microelectronic packages with self-aligning features
TW549592U (en) 2002-08-16 2003-08-21 Via Tech Inc Integrated circuit package with a balanced-part structure
US6740546B2 (en) 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
US6964881B2 (en) 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP3765778B2 (ja) 2002-08-29 2006-04-12 ローム株式会社 ワイヤボンディング用キャピラリ及びこれを用いたワイヤボンディング方法
JP2004095799A (ja) 2002-08-30 2004-03-25 Toshiba Corp 半導体装置およびその製造方法
US20040041757A1 (en) 2002-09-04 2004-03-04 Ming-Hsiang Yang Light emitting diode display module with high heat-dispersion and the substrate thereof
US7294928B2 (en) 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7246431B2 (en) 2002-09-06 2007-07-24 Tessera, Inc. Methods of making microelectronic packages including folded substrates
US7071547B2 (en) 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US7229906B2 (en) 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
WO2004032186A2 (en) 2002-09-30 2004-04-15 Advanced Interconnect Technologies Limited Thermal enhanced package for block mold assembly
US7045884B2 (en) 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
US7057269B2 (en) 2002-10-08 2006-06-06 Chippac, Inc. Semiconductor multi-package module having inverted land grid array (LGA) package stacked over ball grid array (BGA) package
US6989122B1 (en) 2002-10-17 2006-01-24 National Semiconductor Corporation Techniques for manufacturing flash-free contacts on a semiconductor package
TW567601B (en) 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
TWI221664B (en) 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
JP2004172157A (ja) 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置
US20050176233A1 (en) 2002-11-15 2005-08-11 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
JP2004172477A (ja) 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
JP4464041B2 (ja) 2002-12-13 2010-05-19 キヤノン株式会社 柱状構造体、柱状構造体を有する電極、及びこれらの作製方法
JP2004200316A (ja) 2002-12-17 2004-07-15 Shinko Electric Ind Co Ltd 半導体装置
US20050161814A1 (en) 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
KR100621991B1 (ko) 2003-01-03 2006-09-13 삼성전자주식회사 칩 스케일 적층 패키지
JP2004221257A (ja) 2003-01-14 2004-08-05 Seiko Epson Corp ワイヤボンディング方法及びワイヤボンディング装置
JP2006518944A (ja) 2003-02-25 2006-08-17 テッセラ，インコーポレイテッド バンプを有するボールグリッドアレー
TW583757B (en) 2003-02-26 2004-04-11 Advanced Semiconductor Eng A structure of a flip-chip package and a process thereof
US20040217471A1 (en) 2003-02-27 2004-11-04 Tessera, Inc. Component and assemblies with ends offset downwardly
JP3885747B2 (ja) 2003-03-13 2007-02-28 株式会社デンソー ワイヤボンディング方法
JP2004343030A (ja) 2003-03-31 2004-12-02 North:Kk 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2004319892A (ja) 2003-04-18 2004-11-11 Renesas Technology Corp 半導体装置の製造方法
JP2004327855A (ja) 2003-04-25 2004-11-18 Nec Electronics Corp 半導体装置およびその製造方法
JP4199588B2 (ja) 2003-04-25 2008-12-17 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
DE10320646A1 (de) 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
JP4145730B2 (ja) 2003-06-17 2008-09-03 松下電器産業株式会社 半導体内蔵モジュール
KR100604821B1 (ko) 2003-06-30 2006-07-26 삼성전자주식회사 적층형 볼 그리드 어레이 패키지 및 그 제조방법
US20040262728A1 (en) 2003-06-30 2004-12-30 Sterrett Terry L. Modular device assemblies
JP2005033141A (ja) 2003-07-11 2005-02-03 Sony Corp 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造
US7227095B2 (en) 2003-08-06 2007-06-05 Micron Technology, Inc. Wire bonders and methods of wire-bonding
KR100537892B1 (ko) 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
KR100546374B1 (ko) 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
US7372151B1 (en) 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
JP2005093551A (ja) 2003-09-12 2005-04-07 Genusion:Kk 半導体装置のパッケージ構造およびパッケージ化方法
JP3999720B2 (ja) 2003-09-16 2007-10-31 沖電気工業株式会社 半導体装置およびその製造方法
US7061096B2 (en) 2003-09-24 2006-06-13 Silicon Pipe, Inc. Multi-surface IC packaging structures and methods for their manufacture
US7224056B2 (en) 2003-09-26 2007-05-29 Tessera, Inc. Back-face and edge interconnects for lidded package
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
JP4272968B2 (ja) 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
JP4167965B2 (ja) 2003-11-07 2008-10-22 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路用部材の製造方法
KR100564585B1 (ko) 2003-11-13 2006-03-28 삼성전자주식회사 이중 스택된 ｂｇａ 패키지 및 다중 스택된 ｂｇａ 패키지
TWI227555B (en) 2003-11-17 2005-02-01 Advanced Semiconductor Eng Structure of chip package and the process thereof
KR100621992B1 (ko) 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
JP2005183923A (ja) 2003-11-28 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7345361B2 (en) 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
JP2005175019A (ja) 2003-12-08 2005-06-30 Sharp Corp 半導体装置及び積層型半導体装置
JP5197961B2 (ja) * 2003-12-17 2013-05-15 スタッツ・チップパック・インコーポレイテッド マルチチップパッケージモジュールおよびその製造方法
DE10360708B4 (de) 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
JP4334996B2 (ja) 2003-12-24 2009-09-30 株式会社フジクラ 多層配線板用基材、両面配線板およびそれらの製造方法
US7495644B2 (en) 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
JP3917133B2 (ja) 2003-12-26 2007-05-23 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理ｌｓｉ
US6900530B1 (en) 2003-12-29 2005-05-31 Ramtek Technology, Inc. Stacked IC
US6917098B1 (en) 2003-12-29 2005-07-12 Texas Instruments Incorporated Three-level leadframe for no-lead packages
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US8207604B2 (en) 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7176043B2 (en) 2003-12-30 2007-02-13 Tessera, Inc. Microelectronic packages and methods therefor
JP2005203497A (ja) 2004-01-14 2005-07-28 Toshiba Corp 半導体装置およびその製造方法
US20050173807A1 (en) 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
US8399972B2 (en) 2004-03-04 2013-03-19 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
US7198987B1 (en) 2004-03-04 2007-04-03 Skyworks Solutions, Inc. Overmolded semiconductor package with an integrated EMI and RFI shield
US7095105B2 (en) 2004-03-23 2006-08-22 Texas Instruments Incorporated Vertically stacked semiconductor device
JP4484035B2 (ja) 2004-04-06 2010-06-16 セイコーエプソン株式会社 半導体装置の製造方法
US8092734B2 (en) 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US7629695B2 (en) * 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US6962864B1 (en) 2004-05-26 2005-11-08 National Chung Cheng University Wire-bonding method for chips with copper interconnects by introducing a thin layer
US7233057B2 (en) 2004-05-28 2007-06-19 Nokia Corporation Integrated circuit package with optimized mold shape
TWI255022B (en) 2004-05-31 2006-05-11 Via Tech Inc Circuit carrier and manufacturing process thereof
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
TWI250596B (en) 2004-07-23 2006-03-01 Ind Tech Res Inst Wafer-level chip scale packaging method
JP3956965B2 (ja) 2004-09-07 2007-08-08 日立エーアイシー株式会社 チップ部品型発光装置及びそのための配線基板
US7290448B2 (en) 2004-09-10 2007-11-06 Yamaha Corporation Physical quantity sensor, lead frame, and manufacturing method therefor
CN1755929B (zh) 2004-09-28 2010-08-18 飞思卡尔半导体（中国）有限公司 形成半导体封装及其结构的方法
JP4385329B2 (ja) 2004-10-08 2009-12-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7595548B2 (en) 2004-10-08 2009-09-29 Yamaha Corporation Physical quantity sensor and manufacturing method therefor
US20060087013A1 (en) 2004-10-21 2006-04-27 Etron Technology, Inc. Stacked multiple integrated circuit die package assembly
US8646675B2 (en) 2004-11-02 2014-02-11 Hid Global Gmbh Laying apparatus, contact-making apparatus, movement system, laying and contact-making unit, production system, method for production and a transponder unit
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
TW200631111A (en) 2004-11-04 2006-09-01 Koninkl Philips Electronics Nv Nanotube-based circuit connection approach
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
KR100674926B1 (ko) 2004-12-08 2007-01-26 삼성전자주식회사 메모리 카드 및 그 제조 방법
US7301770B2 (en) 2004-12-10 2007-11-27 International Business Machines Corporation Cooling apparatus, cooled electronic module, and methods of fabrication thereof employing thermally conductive, wire-bonded pin fins
JP4504798B2 (ja) 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
JP2006186086A (ja) 2004-12-27 2006-07-13 Itoo:Kk プリント基板のはんだ付け方法およびブリッジ防止用ガイド板
KR100843137B1 (ko) 2004-12-27 2008-07-02 삼성전자주식회사 반도체 소자 패키지
DE102005006333B4 (de) 2005-02-10 2007-10-18 Infineon Technologies Ag Halbleiterbauteil mit mehreren Bondanschlüssen und gebondeten Kontaktelementen unterschiedlicher Metallzusammensetzung und Verfahren zur Herstellung desselben
DE102005006995B4 (de) 2005-02-15 2008-01-24 Infineon Technologies Ag Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
KR100867038B1 (ko) 2005-03-02 2008-11-04 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
KR100630741B1 (ko) 2005-03-04 2006-10-02 삼성전자주식회사 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US7939934B2 (en) 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US20060216868A1 (en) 2005-03-25 2006-09-28 Advanced Semiconductor Engineering Inc. Package structure and fabrication thereof
US7582963B2 (en) 2005-03-29 2009-09-01 Texas Instruments Incorporated Vertically integrated system-in-a-package
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
TWI284394B (en) 2005-05-12 2007-07-21 Advanced Semiconductor Eng Lid used in package structure and the package structure of having the same
JP2006324553A (ja) 2005-05-20 2006-11-30 Renesas Technology Corp 半導体装置及びその製造方法
US7216794B2 (en) 2005-06-09 2007-05-15 Texas Instruments Incorporated Bond capillary design for ribbon wire bonding
JP4322844B2 (ja) 2005-06-10 2009-09-02 シャープ株式会社 半導体装置および積層型半導体装置
CN100550367C (zh) 2005-07-01 2009-10-14 皇家飞利浦电子股份有限公司 电子器件
TWI294757B (en) 2005-07-06 2008-03-11 Delta Electronics Inc Circuit board with a through hole wire, and forming method thereof
US7476608B2 (en) 2005-07-14 2009-01-13 Hewlett-Packard Development Company, L.P. Electrically connecting substrate with electrical device
US7355289B2 (en) 2005-07-29 2008-04-08 Freescale Semiconductor, Inc. Packaged integrated circuit with enhanced thermal dissipation
TWI263313B (en) 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
JP5522561B2 (ja) 2005-08-31 2014-06-18 マイクロン テクノロジー， インク． マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
US7675152B2 (en) 2005-09-01 2010-03-09 Texas Instruments Incorporated Package-on-package semiconductor assembly
US20070080360A1 (en) 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
KR101241650B1 (ko) 2005-10-19 2013-03-08 엘지이노텍 주식회사 엘이디 패키지
US7504716B2 (en) 2005-10-26 2009-03-17 Texas Instruments Incorporated Structure and method of molded QFN device suitable for miniaturization, multiple rows and stacking
US8810031B2 (en) 2005-10-26 2014-08-19 Industrial Technology Research Institute Wafer-to-wafer stack with supporting pedestal
JP2007123595A (ja) 2005-10-28 2007-05-17 Nec Corp 半導体装置及びその実装構造
US8183682B2 (en) 2005-11-01 2012-05-22 Nxp B.V. Methods of packaging a semiconductor die and package formed by the methods
JP4530975B2 (ja) 2005-11-14 2010-08-25 株式会社新川 ワイヤボンディング方法
JP2007142042A (ja) 2005-11-16 2007-06-07 Sharp Corp 半導体パッケージとその製造方法，半導体モジュール，および電子機器
US7344917B2 (en) 2005-11-30 2008-03-18 Freescale Semiconductor, Inc. Method for packaging a semiconductor device
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7378726B2 (en) 2005-12-28 2008-05-27 Intel Corporation Stacked packages with interconnecting pins
JP4530984B2 (ja) 2005-12-28 2010-08-25 株式会社新川 ワイヤボンディング装置、ボンディング制御プログラム及びボンディング方法
JP2007194436A (ja) 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
JP2007201254A (ja) 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
JP2007208159A (ja) 2006-02-06 2007-08-16 Hitachi Ltd 半導体装置
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
TWI295115B (en) 2006-02-13 2008-03-21 Ind Tech Res Inst Encapsulation and methods thereof
JP2007234845A (ja) 2006-03-01 2007-09-13 Nec Corp 半導体装置
US7759782B2 (en) 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
US7390700B2 (en) 2006-04-07 2008-06-24 Texas Instruments Incorporated Packaged system of semiconductor chips having a semiconductor interposer
JP5598787B2 (ja) 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法
US7242081B1 (en) 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US7910385B2 (en) 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
DE102006022360B4 (de) 2006-05-12 2009-07-09 Infineon Technologies Ag Abschirmvorrichtung
US7780064B2 (en) 2006-06-02 2010-08-24 Asm Technology Singapore Pte Ltd Wire bonding method for forming low-loop profiles
JP4961848B2 (ja) 2006-06-12 2012-06-27 日本電気株式会社 金属ポストを有する配線基板、半導体装置及び半導体装置モジュールの製造方法
US20070290325A1 (en) 2006-06-16 2007-12-20 Lite-On Semiconductor Corporation Surface mounting structure and packaging method thereof
US7967062B2 (en) 2006-06-16 2011-06-28 International Business Machines Corporation Thermally conductive composite interface, cooled electronic assemblies employing the same, and methods of fabrication thereof
WO2008014633A1 (en) 2006-06-29 2008-02-07 Intel Corporation Apparatus, system, and method for wireless connection in integrated circuit packages
KR100792352B1 (ko) 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
KR100800478B1 (ko) 2006-07-18 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조방법
US20080023805A1 (en) 2006-07-26 2008-01-31 Texas Instruments Incorporated Array-Processed Stacked Semiconductor Packages
JP5132101B2 (ja) 2006-07-27 2013-01-30 新光電気工業株式会社 スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法
US8048479B2 (en) 2006-08-01 2011-11-01 Qimonda Ag Method for placing material onto a target board by means of a transfer board
JP2008039502A (ja) 2006-08-03 2008-02-21 Alps Electric Co Ltd 接触子およびその製造方法
US7486525B2 (en) 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier
KR100809696B1 (ko) 2006-08-08 2008-03-06 삼성전자주식회사 사이즈가 상이한 복수의 반도체 칩이 적층된 멀티 칩패키지 및 그 제조방법
US20080042265A1 (en) 2006-08-15 2008-02-21 Merilo Leo A Chip scale module package in bga semiconductor package
US7425758B2 (en) 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
KR20080020069A (ko) 2006-08-30 2008-03-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR100891516B1 (ko) 2006-08-31 2009-04-06 주식회사 하이닉스반도체 적층 가능한 에프비지에이 타입 반도체 패키지와 이를이용한 적층 패키지
US7683460B2 (en) 2006-09-22 2010-03-23 Infineon Technologies Ag Module with a shielding and/or heat dissipating element
KR100770934B1 (ko) 2006-09-26 2007-10-26 삼성전자주식회사 반도체 패키지와 그를 이용한 반도체 시스템 패키지
TWI336502B (en) 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
TWI312561B (en) 2006-10-27 2009-07-21 Advanced Semiconductor Eng Structure of package on package and method for fabricating the same
KR100817073B1 (ko) 2006-11-03 2008-03-26 삼성전자주식회사 휨방지용 보강부재가 기판에 연결된 반도체 칩 스택 패키지
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US8174119B2 (en) 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
WO2008065896A1 (fr) 2006-11-28 2008-06-05 Kyushu Institute Of Technology Procédé de fabrication d'un dispositif semi-conducteur ayant une structure d'électrode à double face et dispositif semi-conducteur fabriqué par le procédé
US7659617B2 (en) 2006-11-30 2010-02-09 Tessera, Inc. Substrate for a flexible microelectronic assembly and a method of fabricating thereof
US7537962B2 (en) 2006-12-22 2009-05-26 Stats Chippac Ltd. Method of fabricating a shielded stacked integrated circuit package system
JP2008166439A (ja) 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
US8598717B2 (en) 2006-12-27 2013-12-03 Spansion Llc Semiconductor device and method for manufacturing the same
DE102007062787A1 (de) 2006-12-29 2008-07-17 Qimonda Ag Kupferdrahtbonden auf organischen Lötschutzmaterialien
KR100757345B1 (ko) 2006-12-29 2007-09-10 삼성전자주식회사 플립 칩 패키지 및 그의 제조 방법
US20080156518A1 (en) 2007-01-03 2008-07-03 Tessera, Inc. Alignment and cutting of microelectronic substrates
TWI332702B (en) 2007-01-09 2010-11-01 Advanced Semiconductor Eng Stackable semiconductor package and the method for making the same
JP5347222B2 (ja) 2007-01-10 2013-11-20 富士通株式会社 半導体装置の製造方法
US7719122B2 (en) 2007-01-11 2010-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. System-in-package packaging for minimizing bond wire contamination and yield loss
KR100827667B1 (ko) 2007-01-16 2008-05-07 삼성전자주식회사 기판 내에 반도체 칩을 갖는 반도체 패키지 및 이를제조하는 방법
JP4823089B2 (ja) 2007-01-31 2011-11-24 株式会社東芝 積層型半導体装置の製造方法
WO2008093414A1 (ja) 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US8685792B2 (en) 2007-03-03 2014-04-01 Stats Chippac Ltd. Integrated circuit package system with interposer
KR101460141B1 (ko) 2007-03-05 2014-12-02 인벤사스 코포레이션 관통 비아에 의해 전면 컨택트에 연결되는 배면 컨택트를 갖는 칩
US20080217708A1 (en) 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package
JP5010316B2 (ja) 2007-03-16 2012-08-29 日本電気株式会社 金属ポストを有する配線基板、半導体装置
US7517733B2 (en) 2007-03-22 2009-04-14 Stats Chippac, Ltd. Leadframe design for QFN package with top terminal leads
US8183684B2 (en) 2007-03-23 2012-05-22 Semiconductor Components Industries, Llc Semiconductor device and method of manufacturing the same
TWI335070B (en) 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
US8198716B2 (en) 2007-03-26 2012-06-12 Intel Corporation Die backside wire bond technology for single or stacked die package
WO2008120755A1 (ja) 2007-03-30 2008-10-09 Nec Corporation 機能素子内蔵回路基板及びその製造方法、並びに電子機器
JP4926787B2 (ja) 2007-03-30 2012-05-09 アオイ電子株式会社 半導体装置の製造方法
US7589394B2 (en) 2007-04-10 2009-09-15 Ibiden Co., Ltd. Interposer
JP5003260B2 (ja) 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
US7994622B2 (en) 2007-04-16 2011-08-09 Tessera, Inc. Microelectronic packages having cavities for receiving microelectric elements
KR20080094251A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조방법
JP5601751B2 (ja) 2007-04-26 2014-10-08 スパンション エルエルシー 半導体装置
US20080280393A1 (en) 2007-05-09 2008-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming package structures
US20080284045A1 (en) 2007-05-18 2008-11-20 Texas Instruments Incorporated Method for Fabricating Array-Molded Package-On-Package
TWI371809B (en) 2007-06-04 2012-09-01 Advanced Semiconductor Eng Wafer structure and method for fabricating the same
US7872335B2 (en) 2007-06-08 2011-01-18 Broadcom Corporation Lead frame-BGA package with enhanced thermal performance and I/O counts
JP2008306128A (ja) 2007-06-11 2008-12-18 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
KR100865125B1 (ko) 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
US7576415B2 (en) 2007-06-15 2009-08-18 Advanced Semiconductor Engineering, Inc. EMI shielded semiconductor package
TW200908819A (en) * 2007-06-15 2009-02-16 Ngk Spark Plug Co Wiring substrate with reinforcing member
JP5179787B2 (ja) 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7944034B2 (en) 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
US7911805B2 (en) 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
KR20090007120A (ko) 2007-07-13 2009-01-16 삼성전자주식회사 봉지부를 통하여 재배선을 달성하는 웨이퍼 레벨 적층형패키지 및 그 제조방법
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
JP2009044110A (ja) 2007-08-13 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
SG150396A1 (en) 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
KR101329355B1 (ko) 2007-08-31 2013-11-20 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
KR101365621B1 (ko) 2007-09-04 2014-02-24 서울반도체 주식회사 열 방출 슬러그들을 갖는 발광 다이오드 패키지
JP2009064966A (ja) 2007-09-06 2009-03-26 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法ならびに半導体装置
US9330945B2 (en) 2007-09-18 2016-05-03 Stats Chippac Ltd. Integrated circuit package system with multi-chip module
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
KR100902128B1 (ko) 2007-09-28 2009-06-09 삼성전기주식회사 방열 인쇄회로기판 및 반도체 칩 패키지
US8558379B2 (en) 2007-09-28 2013-10-15 Tessera, Inc. Flip chip interconnection with double post
JP2009088254A (ja) 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
KR20090033605A (ko) 2007-10-01 2009-04-06 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
US20090091009A1 (en) 2007-10-03 2009-04-09 Corisis David J Stackable integrated circuit package
US8008183B2 (en) 2007-10-04 2011-08-30 Texas Instruments Incorporated Dual capillary IC wirebonding
US7834464B2 (en) 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
TWI389220B (zh) 2007-10-22 2013-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
FR2923081B1 (fr) 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
GB0721957D0 (en) 2007-11-08 2007-12-19 Photonstar Led Ltd Ultra high thermal performance packaging for optoelectronics devices
JP2009123863A (ja) 2007-11-14 2009-06-04 Tessera Interconnect Materials Inc バンプ構造形成方法及びバンプ構造
EP2220430A4 (en) 2007-11-19 2010-12-22 Nexxus Lighting Inc APPARATUS AND METHODS FOR THE THERMAL MANAGEMENT OF LIGHT EMITTING DIODES
US20090127686A1 (en) 2007-11-21 2009-05-21 Advanced Chip Engineering Technology Inc. Stacking die package structure for semiconductor devices and method of the same
KR100886100B1 (ko) 2007-11-29 2009-02-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP2009135398A (ja) 2007-11-29 2009-06-18 Ibiden Co Ltd 組合せ基板
US7902644B2 (en) 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
US7696631B2 (en) 2007-12-10 2010-04-13 International Business Machines Corporation Wire bonding personalization and discrete component attachment on wirebond pads
US7964956B1 (en) 2007-12-10 2011-06-21 Oracle America, Inc. Circuit packaging and connectivity
US8390117B2 (en) 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
US7706144B2 (en) 2007-12-17 2010-04-27 Lynch Thomas W Heat dissipation system and related method
JP2009158593A (ja) 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
US20090170241A1 (en) 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
US20090166873A1 (en) 2007-12-27 2009-07-02 Advanced Chip Engineering Technology Inc. Inter-connecting structure for semiconductor device package and method of the same
JP4989614B2 (ja) 2007-12-28 2012-08-01 サムソン エルイーディー カンパニーリミテッド． 高出力ｌｅｄパッケージの製造方法
WO2009096950A1 (en) 2008-01-30 2009-08-06 Kulicke And Soffa Industries, Inc. Wire loop and method of forming the wire loop
US20090194829A1 (en) 2008-01-31 2009-08-06 Shine Chung MEMS Packaging Including Integrated Circuit Dies
US8120186B2 (en) 2008-02-15 2012-02-21 Qimonda Ag Integrated circuit and method
US8258015B2 (en) 2008-02-22 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with penetrable film adhesive
US7956456B2 (en) * 2008-02-27 2011-06-07 Texas Instruments Incorporated Thermal interface material design for enhanced thermal performance and improved package structural integrity
US8018065B2 (en) 2008-02-28 2011-09-13 Atmel Corporation Wafer-level integrated circuit package with top and bottom side electrical connections
KR101501739B1 (ko) 2008-03-21 2015-03-11 삼성전자주식회사 반도체 패키지 제조 방법
US7919871B2 (en) 2008-03-21 2011-04-05 Stats Chippac Ltd. Integrated circuit package system for stackable devices
US8525214B2 (en) 2008-03-25 2013-09-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader with thermal via
US8072079B2 (en) 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
CN101978490B (zh) 2008-03-31 2012-10-17 株式会社村田制作所 电子元器件组件及该电子元器件组件的制造方法
JP5043743B2 (ja) 2008-04-18 2012-10-10 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US7741156B2 (en) 2008-05-27 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming through vias with reflowed conductive material
KR20090123680A (ko) 2008-05-28 2009-12-02 주식회사 하이닉스반도체 적층 반도체 패키지
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
US8021907B2 (en) 2008-06-09 2011-09-20 Stats Chippac, Ltd. Method and apparatus for thermally enhanced semiconductor package
WO2009154761A1 (en) 2008-06-16 2009-12-23 Tessera Research Llc Stacking of wafer-level chip scale packages having edge contacts
US7932170B1 (en) 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
DE102008048420A1 (de) 2008-06-27 2010-01-28 Qimonda Ag Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
US7969009B2 (en) 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
TWI473553B (zh) 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
JP5339800B2 (ja) 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
TWI372453B (en) 2008-09-01 2012-09-11 Advanced Semiconductor Eng Copper bonding wire, wire bonding structure and method for processing and bonding a wire
TWI573201B (zh) 2008-07-18 2017-03-01 聯測總部私人有限公司 封裝結構性元件
US8923004B2 (en) 2008-07-31 2014-12-30 Micron Technology, Inc. Microelectronic packages with small footprints and associated methods of manufacturing
WO2010014103A1 (en) 2008-07-31 2010-02-04 Skyworks Solutions, Inc. Semiconductor package with integrated interference shielding and method of manufacture therof
US8004093B2 (en) 2008-08-01 2011-08-23 Stats Chippac Ltd. Integrated circuit package stacking system
US7800810B2 (en) 2008-08-06 2010-09-21 Spatial Photonics, Inc. Packaging and testing of multiple MEMS devices on a wafer
TW201007924A (en) 2008-08-07 2010-02-16 Advanced Semiconductor Eng Chip package structure
US20100044860A1 (en) 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
KR100997793B1 (ko) 2008-09-01 2010-12-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR20100033012A (ko) 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US7842541B1 (en) 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
US8237257B2 (en) 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
US8063475B2 (en) 2008-09-26 2011-11-22 Stats Chippac Ltd. Semiconductor package system with through silicon via interposer
WO2010041630A1 (ja) 2008-10-10 2010-04-15 日本電気株式会社 半導体装置及びその製造方法
JP5185062B2 (ja) 2008-10-21 2013-04-17 パナソニック株式会社 積層型半導体装置及び電子機器
MY149251A (en) * 2008-10-23 2013-07-31 Carsem M Sdn Bhd Wafer-level package using stud bump coated with solder
KR101461630B1 (ko) 2008-11-06 2014-11-20 삼성전자주식회사 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
TW201023308A (en) 2008-12-01 2010-06-16 Advanced Semiconductor Eng Package-on-package device, semiconductor package and method for manufacturing the same
KR101011863B1 (ko) 2008-12-02 2011-01-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR101015651B1 (ko) 2008-12-05 2011-02-22 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
JP2010135671A (ja) 2008-12-08 2010-06-17 Panasonic Corp 半導体装置及びその製造方法
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US7898083B2 (en) 2008-12-17 2011-03-01 Texas Instruments Incorporated Method for low stress flip-chip assembly of fine-pitch semiconductor devices
US8012797B2 (en) 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
TWI499024B (zh) 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
JP2010199528A (ja) 2009-01-27 2010-09-09 Tatsuta System Electronics Kk ボンディングワイヤ
JP2010177597A (ja) 2009-01-30 2010-08-12 Sanyo Electric Co Ltd 半導体モジュールおよび携帯機器
US20100200981A1 (en) 2009-02-09 2010-08-12 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
JP2010206007A (ja) 2009-03-04 2010-09-16 Nec Corp 半導体装置及びその製造方法
JP5471605B2 (ja) 2009-03-04 2014-04-16 日本電気株式会社 半導体装置及びその製造方法
US8115283B1 (en) 2009-07-14 2012-02-14 Amkor Technology, Inc. Reversible top/bottom MEMS package
US8106498B2 (en) 2009-03-05 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual board-on-chip structure and method of manufacture thereof
DE102009001461A1 (de) 2009-03-11 2010-09-16 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
US8258010B2 (en) 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
US20100244276A1 (en) 2009-03-25 2010-09-30 Lsi Corporation Three-dimensional electronics package
US20110068478A1 (en) 2009-03-26 2011-03-24 Reza Argenty Pagaila Integrated circuit packaging system with package stacking and method of manufacture thereof
US8194411B2 (en) 2009-03-31 2012-06-05 Hong Kong Applied Science and Technology Research Institute Co. Ltd Electronic package with stacked modules with channels passing through metal layers of the modules
US8053814B2 (en) 2009-04-08 2011-11-08 International Business Machines Corporation On-chip embedded thermal antenna for chip cooling
US8039316B2 (en) 2009-04-14 2011-10-18 Stats Chippac Ltd. Integrated circuit packaging system with stacked integrated circuit and heat spreader with openings and method of manufacture thereof
JP2010251483A (ja) 2009-04-14 2010-11-04 Renesas Electronics Corp 半導体装置およびその製造方法
US20100289142A1 (en) 2009-05-15 2010-11-18 Il Kwon Shim Integrated circuit packaging system with coin bonded interconnects and method of manufacture thereof
US8020290B2 (en) 2009-06-14 2011-09-20 Jayna Sheats Processes for IC fabrication
TWI379367B (en) * 2009-06-15 2012-12-11 Kun Yuan Technology Co Ltd Chip packaging method and structure thereof
US20120153444A1 (en) 2009-06-18 2012-06-21 Rohm Co., Ltd Semiconductor device
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
JP5214554B2 (ja) 2009-07-30 2013-06-19 ラピスセミコンダクタ株式会社 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
US8183678B2 (en) 2009-08-04 2012-05-22 Amkor Technology Korea, Inc. Semiconductor device having an interposer
US20110209908A1 (en) 2009-08-06 2011-09-01 Advanced Chip Engineering Technology Inc. Conductor package structure and method of the same
KR101124102B1 (ko) 2009-08-24 2012-03-21 삼성전기주식회사 발광 소자 패키지용 기판 및 이를 포함하는 발광 소자 패키지
EP2290686A3 (en) 2009-08-28 2011-04-20 STMicroelectronics S.r.l. Method to perform electrical testing and assembly of electronic devices
US7923304B2 (en) 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof
US8264091B2 (en) 2009-09-21 2012-09-11 Stats Chippac Ltd. Integrated circuit packaging system with encapsulated via and method of manufacture thereof
US8008121B2 (en) 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US8390108B2 (en) 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US8169065B2 (en) 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
TW201123387A (en) 2009-12-25 2011-07-01 xiang-hua Wang Thermal-electric separated metal PCB with a chip carrier.
TWI392066B (zh) 2009-12-28 2013-04-01 矽品精密工業股份有限公司 封裝結構及其製法
JP5550369B2 (ja) 2010-02-03 2014-07-16 新日鉄住金マテリアルズ株式会社 半導体用銅ボンディングワイヤとその接合構造
JP2011166051A (ja) 2010-02-15 2011-08-25 Panasonic Corp 半導体装置及び半導体装置の製造方法
US7990711B1 (en) 2010-02-24 2011-08-02 International Business Machines Corporation Double-face heat removal of vertically integrated chip-stacks utilizing combined symmetric silicon carrier fluid cavity and micro-channel cold plate
US7928552B1 (en) 2010-03-12 2011-04-19 Stats Chippac Ltd. Integrated circuit packaging system with multi-tier conductive interconnects and method of manufacture thereof
US9496152B2 (en) 2010-03-12 2016-11-15 STATS ChipPAC Pte. Ltd. Carrier system with multi-tier conductive posts and method of manufacture thereof
KR101667656B1 (ko) 2010-03-24 2016-10-20 삼성전자주식회사 패키지-온-패키지 형성방법
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8564141B2 (en) 2010-05-06 2013-10-22 SK Hynix Inc. Chip unit and stack package having the same
US8558392B2 (en) 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
US8288854B2 (en) 2010-05-19 2012-10-16 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for making the same
US8217502B2 (en) 2010-06-08 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with multipart conductive pillars and method of manufacture thereof
US20120001336A1 (en) 2010-07-02 2012-01-05 Texas Instruments Incorporated Corrosion-resistant copper-to-aluminum bonds
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
KR20120007839A (ko) 2010-07-15 2012-01-25 삼성전자주식회사 적층형 반도체 패키지의 제조방법
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
JP5713598B2 (ja) 2010-07-20 2015-05-07 新光電気工業株式会社 ソケット及びその製造方法
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
KR101683814B1 (ko) 2010-07-26 2016-12-08 삼성전자주식회사 관통 전극을 구비하는 반도체 장치
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8304900B2 (en) 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
US8076184B1 (en) 2010-08-16 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming wafer-level multi-row etched leadframe with base leads and embedded semiconductor die
US8518746B2 (en) 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
US8354297B2 (en) 2010-09-03 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming different height conductive pillars to electrically interconnect stacked laterally offset semiconductor die
US8080445B1 (en) 2010-09-07 2011-12-20 Stats Chippac, Ltd. Semiconductor device and method of forming WLP with semiconductor die embedded within penetrable encapsulant between TSV interposers
US20120063090A1 (en) 2010-09-09 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling mechanism for stacked die package and method of manufacturing the same
US8409922B2 (en) 2010-09-14 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe interposer over semiconductor die and TSV substrate for vertical electrical interconnect
US8415704B2 (en) 2010-09-22 2013-04-09 Ut-Battelle, Llc Close-packed array of light emitting devices
US8349735B2 (en) 2010-09-22 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive TSV with insulating annular ring
US9224647B2 (en) 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
JP5616739B2 (ja) 2010-10-01 2014-10-29 新日鉄住金マテリアルズ株式会社 複層銅ボンディングワイヤの接合構造
US20120080787A1 (en) 2010-10-05 2012-04-05 Qualcomm Incorporated Electronic Package and Method of Making an Electronic Package
CN102024782B (zh) 2010-10-12 2012-07-25 北京大学 三维垂直互联结构及其制作方法
JP2012104790A (ja) 2010-10-12 2012-05-31 Elpida Memory Inc 半導体装置
US8618646B2 (en) 2010-10-12 2013-12-31 Headway Technologies, Inc. Layered chip package and method of manufacturing same
JP5591653B2 (ja) 2010-10-27 2014-09-17 東和精工株式会社 ラベル剥離機
US8263435B2 (en) 2010-10-28 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of stacking semiconductor die in mold laser package interconnected by bumps and conductive vias
US8697492B2 (en) 2010-11-02 2014-04-15 Tessera, Inc. No flow underfill
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
JPWO2012067177A1 (ja) 2010-11-17 2014-05-12 株式会社フジクラ 配線板及びその製造方法
KR20120056052A (ko) 2010-11-24 2012-06-01 삼성전자주식회사 반도체 패키지
US8502387B2 (en) 2010-12-09 2013-08-06 Stats Chippac Ltd. Integrated circuit packaging system with vertical interconnection and method of manufacture thereof
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US8772817B2 (en) 2010-12-22 2014-07-08 Cree, Inc. Electronic device submounts including substrates with thermally conductive vias
US8736065B2 (en) 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
KR101215271B1 (ko) 2010-12-29 2012-12-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조물 및 반도체 패키지 구조물의 제조 방법
US20120184116A1 (en) 2011-01-18 2012-07-19 Tyco Electronics Corporation Interposer
US8766436B2 (en) 2011-03-01 2014-07-01 Lsi Corporation Moisture barrier for a wire bond
US8508045B2 (en) 2011-03-03 2013-08-13 Broadcom Corporation Package 3D interconnection and method of making same
US8841765B2 (en) 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
US9508622B2 (en) 2011-04-28 2016-11-29 Freescale Semiconductor, Inc. Method for protecting copper wire bonds on aluminum pads of a semiconductor device from corrosion
US8476115B2 (en) 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) * 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8669646B2 (en) 2011-05-31 2014-03-11 Broadcom Corporation Apparatus and method for grounding an IC package lid for EMI reduction
US9117811B2 (en) 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
US9006031B2 (en) 2011-06-23 2015-04-14 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB package with standoff conductive layer over encapsulant bumps
KR20130007049A (ko) 2011-06-28 2013-01-18 삼성전자주식회사 쓰루 실리콘 비아를 이용한 패키지 온 패키지
US9449941B2 (en) 2011-07-07 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting function chips to a package to form package-on-package
US8476770B2 (en) 2011-07-07 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for forming through vias
US8487421B2 (en) 2011-08-01 2013-07-16 Tessera, Inc. Microelectronic package with stacked microelectronic elements and method for manufacture thereof
US8937309B2 (en) 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US20130037929A1 (en) 2011-08-09 2013-02-14 Kay S. Essig Stackable wafer level packages and related methods
US20130040423A1 (en) * 2011-08-10 2013-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Multi-Chip Wafer Level Packaging
US8988895B2 (en) 2011-08-23 2015-03-24 Tessera, Inc. Interconnection elements with encased interconnects
US20130049218A1 (en) 2011-08-31 2013-02-28 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation
KR101800440B1 (ko) 2011-08-31 2017-11-23 삼성전자주식회사 다수의 반도체 칩들을 가진 반도체 패키지 및 그 형성 방법
US8816404B2 (en) 2011-09-16 2014-08-26 Stats Chippac, Ltd. Semiconductor device and method of forming stacked semiconductor die and conductive interconnect structure through an encapsulant
US9177832B2 (en) 2011-09-16 2015-11-03 Stats Chippac, Ltd. Semiconductor device and method of forming a reconfigured stackable wafer level package with vertical interconnect
KR101900423B1 (ko) 2011-09-19 2018-09-21 삼성전자주식회사 반도체 메모리 장치
TWI501254B (zh) 2011-10-03 2015-09-21 Invensas Corp 用於具有正交窗之多晶粒導線結合總成之短線最小化
KR101906408B1 (ko) * 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US20130087915A1 (en) 2011-10-10 2013-04-11 Conexant Systems, Inc. Copper Stud Bump Wafer Level Package
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US9105552B2 (en) 2011-10-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
KR101297015B1 (ko) 2011-11-03 2013-08-14 주식회사 네패스 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
US9196588B2 (en) 2011-11-04 2015-11-24 Invensas Corporation EMI shield
US8916781B2 (en) 2011-11-15 2014-12-23 Invensas Corporation Cavities containing multi-wiring structures and devices
US8552556B1 (en) 2011-11-22 2013-10-08 Amkor Technology, Inc. Wafer level fan out package
US8912651B2 (en) 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
TWI464031B (zh) 2011-12-14 2014-12-11 Univ Yuan Ze 抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法
KR101924388B1 (ko) 2011-12-30 2018-12-04 삼성전자주식회사 재배선 구조를 갖는 반도체 패키지
US8680684B2 (en) 2012-01-09 2014-03-25 Invensas Corporation Stackable microelectronic package structures
US9258922B2 (en) 2012-01-18 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. PoP structures including through-assembly via modules
KR20130090143A (ko) 2012-02-03 2013-08-13 삼성전자주식회사 패키지-온-패키지 타입의 반도체 패키지 및 그 제조방법
US8742576B2 (en) 2012-02-15 2014-06-03 Oracle International Corporation Maintaining alignment in a multi-chip module using a compressible structure
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US20130234317A1 (en) 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
US9082763B2 (en) 2012-03-15 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure for substrates and methods of forming
US9842798B2 (en) 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
KR20130111780A (ko) 2012-04-02 2013-10-11 삼성전자주식회사 Ｅｍｉ 차폐부를 갖는 반도체 장치
US8922005B2 (en) 2012-04-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US8978247B2 (en) 2012-05-22 2015-03-17 Invensas Corporation TSV fabrication using a removable handling structure
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9171790B2 (en) 2012-05-30 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US20130323409A1 (en) 2012-05-31 2013-12-05 Skyworks Solutions, Inc. Systems and methods for controlling electromagnetic interference for integrated circuit modules
US8948712B2 (en) 2012-05-31 2015-02-03 Skyworks Solutions, Inc. Via density and placement in radio frequency shielding applications
US8981559B2 (en) 2012-06-25 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US8742597B2 (en) 2012-06-29 2014-06-03 Intel Corporation Package substrates with multiple dice
US8653626B2 (en) 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US10115671B2 (en) 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US8642393B1 (en) 2012-08-08 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of forming same
US8828860B2 (en) 2012-08-30 2014-09-09 International Business Machines Corporation Double solder bumps on substrates for low temperature flip chip bonding
US9443797B2 (en) 2012-09-14 2016-09-13 STATS ChipPAC Pte. Ltd. Semiconductor device having wire studs as vertical interconnect in FO-WLP
US8963339B2 (en) 2012-10-08 2015-02-24 Qualcomm Incorporated Stacked multi-chip integrated circuit package
US8975726B2 (en) 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
KR101419597B1 (ko) 2012-11-06 2014-07-14 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9418971B2 (en) 2012-11-08 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure including a thermal isolation material and method of forming the same
US9412661B2 (en) 2012-11-21 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming package-on-package structure
US9401338B2 (en) 2012-11-29 2016-07-26 Freescale Semiconductor, Inc. Electronic devices with embedded die interconnect structures, and methods of manufacture thereof
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US20140175657A1 (en) 2012-12-21 2014-06-26 Mihir A. Oka Methods to improve laser mark contrast on die backside film in embedded die packages
US8729714B1 (en) 2012-12-31 2014-05-20 Intel Mobile Communications GmbH Flip-chip wafer level package and methods thereof
US9378982B2 (en) 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US8940630B2 (en) 2013-02-01 2015-01-27 Invensas Corporation Method of making wire bond vias and microelectronic package having wire bond vias
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US8907500B2 (en) 2013-02-04 2014-12-09 Invensas Corporation Multi-die wirebond packages with elongated windows
US20140225248A1 (en) 2013-02-13 2014-08-14 Qualcomm Incorporated Power distribution and thermal solution for direct stacked integrated circuits
US9209081B2 (en) 2013-02-21 2015-12-08 Freescale Semiconductor, Inc. Semiconductor grid array package
US20140239490A1 (en) 2013-02-26 2014-08-28 Unimicron Technology Corporation Packaging substrate and fabrication method thereof
US20140239479A1 (en) 2013-02-26 2014-08-28 Paul R Start Microelectronic package including an encapsulated heat spreader
US9461025B2 (en) 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
US9299670B2 (en) 2013-03-14 2016-03-29 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9419667B2 (en) 2013-04-16 2016-08-16 Skyworks Solutions, Inc. Apparatus and methods related to conformal coating implemented with surface mount devices
KR20140126598A (ko) 2013-04-23 2014-10-31 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR101771064B1 (ko) 2013-06-28 2017-08-24 인텔 아이피 코포레이션 주문형 집적 회로(asic) 상의 마이크로 전자기계 시스템(mems)
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
KR102161173B1 (ko) 2013-08-29 2020-09-29 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9012263B1 (en) 2013-10-31 2015-04-21 Freescale Semiconductor, Inc. Method for treating a bond pad of a package substrate
US9379078B2 (en) 2013-11-07 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. 3D die stacking structure with fine pitches
KR101631934B1 (ko) 2013-11-13 2016-06-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조물 및 그 제작 방법
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9653442B2 (en) 2014-01-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and methods of forming same
US9196586B2 (en) 2014-02-13 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including an embedded surface mount device and method of forming the same
US9362161B2 (en) 2014-03-20 2016-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming 3D dual side die embedded build-up semiconductor package
US9318452B2 (en) 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US9437459B2 (en) 2014-05-01 2016-09-06 Freescale Semiconductor, Inc. Aluminum clad copper structure of an electronic component package and a method of making an electronic component package with an aluminum clad copper structure
US20150340305A1 (en) 2014-05-20 2015-11-26 Freescale Semiconductor, Inc. Stacked die package with redistribution layer
US10325876B2 (en) 2014-06-25 2019-06-18 Nxp Usa, Inc. Surface finish for wirebonding
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
KR101640341B1 (ko) 2015-02-04 2016-07-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding

Also Published As

Publication number Publication date
US20170025390A1 (en) 2017-01-26
US20150076714A1 (en) 2015-03-19
WO2015039043A3 (en) 2015-05-07
TWI540693B (zh) 2016-07-01
TW201521160A (zh) 2015-06-01
US10008477B2 (en) 2018-06-26
WO2015039043A2 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
US10008477B2 (en) Microelectronic element with bond elements to encapsulation surface
TWI588949B (zh) 具有整合式承載表面的微電子封裝
JP6291555B2 (ja) 封止表面に至るワイヤボンドを有するパッケージ・オン・パッケージアセンブリ
JP6408986B2 (ja) Ｂｖａインタポーザ
US7476962B2 (en) Stack semiconductor package formed by multiple molding and method of manufacturing the same
US9397025B2 (en) Semiconductor device and method for manufacturing thereof
TWI419287B (zh) 用於四面扁平無引線封裝之方法及裝置
US20140210062A1 (en) Leadframe-Based Semiconductor Package Having Terminals on Top and Bottom Surfaces
USRE45932E1 (en) Semiconductor device and method of manufacturing the same
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
US8610288B2 (en) Semiconductor device with stacked semiconductor chips
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
US6191370B1 (en) Ball grid array semiconductor package and method of fabricating the same
JP2011018797A (ja) 半導体装置及び半導体装置の製造方法
US20090321920A1 (en) Semiconductor device and method of manufacturing the same
US20100320598A1 (en) Semiconductor device and fabrication method thereof
US20200176365A1 (en) Integrated circuit package with lead lock
US9190370B2 (en) Semiconductor device utilizing redistribution layers to couple stacked die
JPH06252334A (ja) 半導体装置
US20150243623A1 (en) Semiconductor device grid array package
KR19990051002A (ko) 적층형 패키지 및 그 제조방법
KR20230015402A (ko) 기판 구조, 그 제조 및 패키징 방법
KR100753795B1 (ko) 반도체 패키지 및 그 제조 방법
JP2011233672A (ja) 半導体装置および半導体装置の製造方法
JP2008021710A (ja) 半導体モジュールならびにその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application