JPH10135220A - バンプ形成方法 - Google Patents

バンプ形成方法

Info

Publication number
JPH10135220A
JPH10135220A JP8287156A JP28715696A JPH10135220A JP H10135220 A JPH10135220 A JP H10135220A JP 8287156 A JP8287156 A JP 8287156A JP 28715696 A JP28715696 A JP 28715696A JP H10135220 A JPH10135220 A JP H10135220A
Authority
JP
Japan
Prior art keywords
wire
capillary
ball
hole
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8287156A
Other languages
English (en)
Inventor
Yoshiki Suzuki
芳規 鈴木
Michio Muraida
道夫 村井田
Yoshishige Nakada
圭成 中田
Kazutaka Suzuki
一高 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP8287156A priority Critical patent/JPH10135220A/ja
Publication of JPH10135220A publication Critical patent/JPH10135220A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]

Abstract

(57)【要約】 【課題】 ワイヤ切断を安定して行えるバンプ形成方法
を提供する。 【解決手段】 キャピラリ１１の孔１１ａに挿通された
ワイヤ１２の先端に熱を加えてボール１２ａを形成し、
ワイヤ先端のボール１２ａを端子電極１４に押し付けて
接合し、接合後はキャピラリ１１のみを上方に移動さ
せ、この状態で放電電極１５に電流，電圧を印加し孔１
１ａの先端に放電を生じさせる。これにより、ワイヤ１
２に放電よる亀裂が形成され、該ワイヤ１２がキャピラ
リ１１の孔先端にて切断される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子回路素子や回
路基板に接続用のバンプ（突起導体）を形成するバンプ
形成方法に関するものである。
【０００２】
【従来の技術】ＩＣ，ＬＳＩ等の電子回路素子と回路基
板との接続方法としてフリップチップボンディング法が
知られている。この方法は、素子底面の端子電極に形成
されたバンプと回路基板の導体とを半田等を用いて電気
的に接続、または、素子底面の端子電極と回路基板の導
体に形成されたバンプとを半田等を用いて電気的に接続
する方法である。上記のバンプは周知のワイヤバンプで
あり、ワイヤボンダーによって電子回路素子の端子電極
または回路基板の導体に予め形成される。
【０００３】ここで、図７を参照して従来のバンプ形成
方法について説明する。ちなみに、図中の１０１はキャ
ピラリ、１０２はワイヤ、１０３は電子回路素子、１０
４は素子底面に設けられた端子電極である。
【０００４】バンプ形成に際しては、まず、図７（ａ）
に示すように、キャピラリ１０１の孔１０１ａに挿通さ
れたワイヤ１０２の先端に熱を加えてボール１０２ａを
形成する。次に、キャピラリ１０１をワイヤ１０２と一
緒に下方向に移動させてボール１０２ａを端子電極１０
４に熱圧着し、同図（ｂ）に示すように、圧着後はキャ
ピラリ１０１のみを上方向に移動させる。次に、同図
（ｃ）に示すように、キャピラリ１０１を上昇位置から
横方向に移動させてワイヤ１０２をボール近くで引きち
ぎるようにして切断する。
【０００５】
【発明が解決しようとする課題】上記従来のバンプ形成
方法では、ワイヤ１０２をボール近くで切断するように
しているが、同一位置でワイヤ切断を行うことが難しい
ことから切断位置にバラツキを生じ易く、切断位置がボ
ール１０２ａに近すぎると該ボール１０２ａに凹みが形
成されたり全体形状が歪む等の不具合を発生する。
【０００６】本発明は上記事情に鑑みてなされたもの
で、その目的とするところは、ワイヤ切断を安定して行
えるバンプ形成方法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、キャピラリの孔に挿通されたワイヤの先
端に熱を加えてボールを形成し、該ボールをキャピラリ
を用いて電子回路素子の端子電極または回路基板の導体
に接合し、接合されたボールをワイヤから切断するバン
プ形成方法において、ボール接合後にボール及びワイヤ
を接合位置に残したままキャピラリをボールから引き離
し、ワイヤをキャピラリの孔先端にて、且つボールから
充分に離れた位置で切断する、ことをその主たる特徴と
する。
【０００８】本発明によれば、ボール接合後にボール及
びワイヤを接合位置に残したままキャピラリをボールか
ら引き離し、ワイヤをキャピラリの孔先端にて、且つボ
ールから充分に離れた位置で切断することにより、ワイ
ヤをキャピラリの孔先端で安定して切断できる。また、
接合されたボールから充分に離れた位置でワイヤを切断
しているので、ワイヤ切断の影響が該ボールに及ぶこと
を防止できる。
【０００９】
【発明の実施の形態】 ［第１の実施形態］図１は本発明の第１の実施形態を示
すもので、図中の１１はキャピラリ、１２はワイヤ、１
３はＩＣ，ＬＳＩ等の電子回路素子、１４は素子底面に
設けられた端子電極、１５は放電電極である。
【００１０】キャピラリ１１の先端には平坦面が形成さ
れ、内部中央にはワイヤ１２を挿通するための孔１１ａ
が形成されている。
【００１１】放電電極１５は、キャピラリ１１の側面に
付設されており、図示省略の電源装置から電流，電圧が
印加されたときに、孔１１ａの先端、換言すれば、ワイ
ヤ１２の孔先端部分に放電を生じさせる。
【００１２】ワイヤ１２は銅，アルミニウム，金等の金
属から成るが、金を用いれば表面酸化の問題を排除し
て、バンプ形成後の電子回路素子１３を回路基板に良好
に接続できる。
【００１３】バンプ形成に際しては、まず、図１（ａ）
に示すように、キャピラリ１１の孔１１ａに挿通された
ワイヤ１２の先端に、ガス炎や静電放電等により熱を加
えてボール１２ａを形成する。
【００１４】次に、同図（ｂ）に示すように、キャピラ
リ１１をワイヤ１２と一緒に下方向に移動させて、ワイ
ヤ先端のボール１２ａを端子電極１４に押し付けて熱圧
着や超音波等の手法により接合する。この接合時、ボー
ル１２ａはキャピラリ１１の下面により押し潰されて太
鼓形状となる。
【００１５】次に、同図（ｃ）に示すように、キャピラ
リ１１のみを上方に移動させる。このときのキャピラリ
１１の上方移動量は、接合されたボール１２ａの上面と
キャピラリ１１の先端との間隔が該ボール１２ａの高さ
寸法よりも大きくなるように設定する。
【００１６】そして、キャピラリ１１を上昇位置に停止
させた状態で、放電電極１５に電流，電圧を印加し、孔
１１ａの先端に放電を生じさせる。これにより、ワイヤ
１２に放電よる亀裂が形成され、該ワイヤ１２がキャピ
ラリ１１の孔先端にて切断される。
【００１７】次に、同図（ｄ）に示すように、キャピラ
リ１１をワイヤ１２と一緒に上昇位置から上方向に移動
させ、上記の切断部位を境としてワイヤ１２の引き離し
を行う。上記の放電によってワイヤ１２が完全に切断さ
れず部分的にくっついている場合でも、キャピラリ１１
をワイヤ１２と一緒に移動させる際の引っ張り力によっ
てワイヤ１２を完全に切断することができる。
【００１８】ワイヤ切断後のボール１２ａ（バンプ）に
は長めのワイヤ部分が残るが、該ワイヤ部分は、フリッ
プチップボンディング法によって電子回路素子１３を図
示省略の回路基板に接続する際に押し潰されてバンプに
吸収されるため、接続上は特段問題とはならない。
【００１９】このように本実施形態のバンプ形成方法に
よれば、ワイヤ１２の孔先端部分に放電を生じさせてワ
イヤ切断を行うので、ワイヤ１２をキャピラリ１１の孔
先端で安定して切断することができる。
【００２０】また、接合されたボール１２ａから充分に
離れた位置でワイヤ１２を切断しているので、ワイヤ切
断の影響が該ボール１２ａに及ぶことを防止して、凹み
が形成されたり全体形状が歪む等の不具合を回避するこ
とができる。
【００２１】尚、上記実施形態に係るバンプ形成方法
は、回路基板の導体にバンプを形成する場合にも適用で
きる。また、図示例では放電によるワイヤ切断位置と孔
１１ａの端縁とを一致させたものを例示したが、該ワイ
ヤ切断位置は孔１１ａの端縁から多少下がった位置であ
ってもよい。
【００２２】［第２の実施形態］図２は本発明の第２の
実施形態を示すもので、図中の２１はキャピラリ、２２
はワイヤ、２３はＩＣ，ＬＳＩ等の電子回路素子、２４
は素子底面に設けられた端子電極、２５は集光レンズ、
２６はレーザ光である。
【００２３】キャピラリ２１の先端には平坦面が形成さ
れ、内部中央にはワイヤ２２を挿通するための孔２１ａ
が形成されている。
【００２４】レーザ光２６は、ワイヤ切断に必要なエネ
ルギーを有しており、図示省略のＹＡＧレーザ等から出
射され、集光レンズ２５を介してワイヤ２２の孔先端部
分に照射される。
【００２５】ワイヤ２２は銅，アルミニウム，金等の金
属から成るが、金を用いれば表面酸化の問題を排除し
て、バンプ形成後の電子回路素子２３を回路基板に良好
に接続できる。
【００２６】バンプ形成に際しては、まず、図２（ａ）
に示すように、キャピラリ２１の孔２１ａに挿通された
ワイヤ２２の先端に、ガス炎や静電放電等により熱を加
えてボール２２ａを形成する。
【００２７】次に、同図（ｂ）に示すように、キャピラ
リ２１をワイヤ２２と一緒に下方向に移動させて、ワイ
ヤ先端のボール２２ａを端子電極２４に押し付けて熱圧
着や超音波等の手法により接合する。この接合時、ボー
ル２２ａはキャピラリ２１の下面により押し潰されて太
鼓形状となる。
【００２８】次に、同図（ｃ）に示すように、キャピラ
リ２１のみを上方に移動させる。このときのキャピラリ
２１の上方移動量は、接合されたボール２２ａの上面と
キャピラリ２１の先端との間隔が該ボール２２ａの高さ
寸法よりも大きくなるように設定する。
【００２９】そして、キャピラリ２１を上昇位置に停止
させた状態で、レーザ光２６を集光レンズ２５を介して
ワイヤ２２の孔先端部分に照射する。これにより、ワイ
ヤ２２のレーザ光照射部分が溶融，消失して、該ワイヤ
２２がキャピラリ２１の孔先端にて切断される。
【００３０】次に、同図（ｄ）に示すように、キャピラ
リ２１をワイヤ２２と一緒に上昇位置から上方向に移動
させ、上記の切断部位を境としてワイヤ２２の引き離し
を行う。上記のレーザ光照射によってワイヤ２２が完全
に切断されず部分的にくっついている場合でも、キャピ
ラリ２１をワイヤ２２と一緒に移動させる際の引っ張り
力によってワイヤ２２を完全に切断することができる。
【００３１】ワイヤ切断後のボール２２ａ（バンプ）に
は長めのワイヤ部分が残るが、該ワイヤ部分は、フリッ
プチップボンディング法によって電子回路素子２３を図
示省略の回路基板に接続する際に押し潰されてバンプに
吸収されるため、接続上は特段問題とはならない。
【００３２】このように本実施形態のバンプ形成方法に
よれば、ワイヤ２２の孔先端部分にレーザ光２６を照射
してワイヤ切断を行うので、ワイヤ２２をキャピラリ２
１の孔先端で安定して切断することができる。
【００３３】また、接合されたボール２２ａから充分に
離れた位置でワイヤ２２を切断しているので、ワイヤ切
断の影響が該ボール２２ａに及ぶことを防止して、凹み
が形成されたり全体形状が歪む等の不具合を回避するこ
とができる。
【００３４】尚、上記実施形態に係るバンプ形成方法
は、回路基板の導体にバンプを形成する場合にも適用で
きる。また、図示例ではレーザ光照射によるワイヤ切断
位置を孔２１ａの端縁よりも低くしたものを例示した
が、該ワイヤ切断位置は孔２１ａの端縁と一致していて
もよい。
【００３５】［第３の実施形態］図３は本発明の第３の
実施形態を示すもので、図中の３１はキャピラリ、３２
はワイヤ、３３はＩＣ，ＬＳＩ等の電子回路素子、３４
は素子底面に設けられた端子電極、３５はエアノズル、
３６は吹き出しエアである。
【００３６】キャピラリ３１の先端には平坦面が形成さ
れ、内部中央にはワイヤ３２を挿通するための孔３１ａ
が形成されている。
【００３７】吹き出しエア３６は、ワイヤ切断に必要な
圧力を有しており、エアノズル３５の先端からワイヤ３
２の孔先端部分に吹き付けられる。
【００３８】ワイヤ３２は銅，アルミニウム，金等の金
属から成るが、金を用いれば表面酸化の問題を排除し
て、バンプ形成後の電子回路素子３３を回路基板に良好
に接続できる。
【００３９】バンプ形成に際しては、まず、図３（ａ）
に示すように、キャピラリ３１の孔３１ａに挿通された
ワイヤ３２の先端に、ガス炎や静電放電等により熱を加
えてボール３２ａを形成する。
【００４０】次に、同図（ｂ）に示すように、キャピラ
リ３１をワイヤ３２と一緒に下方向に移動させて、ワイ
ヤ先端のボール３２ａを端子電極３４に押し付けて熱圧
着や超音波等の手法により接合する。この接合時、ボー
ル３２ａはキャピラリ３１の下面により押し潰されて太
鼓形状となる。
【００４１】次に、同図（ｃ）に示すように、キャピラ
リ３１のみを上方に移動させる。このときのキャピラリ
３１の上方移動量は、接合されたボール３２ａの上面と
キャピラリ３１の先端との間隔が該ボール３２ａの高さ
寸法よりも大きくなるように設定する。
【００４２】そして、キャピラリ３１を上昇位置に停止
させた状態で、エアノズル３５からの吹き出しエア３６
をワイヤ３２の孔先端部分に吹き付ける。これにより、
ワイヤ３２のエア吹き付け部分が破断され、該ワイヤ３
２がキャピラリ３１の孔先端にて切断される。
【００４３】次に、同図（ｄ）に示すように、キャピラ
リ３１をワイヤ３２と一緒に上昇位置から上方向に移動
させ、上記の切断部位を境としてワイヤ３２の引き離し
を行う。上記のエア吹き付けによってワイヤ３２が完全
に切断されず部分的にくっついている場合でも、キャピ
ラリ３１をワイヤ３２と一緒に移動させる際の引っ張り
力によってワイヤ３２を完全に切断することができる。
【００４４】ワイヤ切断後のボール３２ａ（バンプ）に
は長めのワイヤ部分が残るが、該ワイヤ部分は、フリッ
プチップボンディング法によって電子回路素子３３を図
示省略の回路基板に接続する際に押し潰されてバンプに
吸収されるため、接続上は特段問題とはならない。
【００４５】このように本実施形態のバンプ形成方法に
よれば、ワイヤ３２の孔先端部分にエア３６を吹き付け
てワイヤ切断を行うので、ワイヤ３２をキャピラリ３１
の孔先端で安定して切断することができる。
【００４６】また、接合されたボール３２ａから充分に
離れた位置でワイヤ３２を切断しているので、ワイヤ切
断の影響が該ボール３２ａに及ぶことを防止して、凹み
が形成されたり全体形状が歪む等の不具合を回避するこ
とができる。
【００４７】尚、上記実施形態に係るバンプ形成方法
は、回路基板の導体にバンプを形成する場合にも適用で
きる。また、図示例ではエア吹き付けによるワイヤ切断
位置を孔３１ａの端縁よりも低くしたものを例示した
が、該ワイヤ切断位置は孔３１ａの端縁と一致していて
もよい。
【００４８】［第４の実施形態］図４は本発明の第４の
実施形態を示すもので、図中の４１はキャピラリ、４２
はワイヤ、４３はＩＣ，ＬＳＩ等の電子回路素子、４４
は素子底面に設けられた端子電極である。
【００４９】キャピラリ４１は、ワイヤ４２の締め付け
とその解除を可能とした複数のチャック片から成るか、
或いは、先端部のみをチャック部として構成されてお
り、図示省略の駆動機構による締め付け動作を可能とし
ている。また、キャピラリ４１の先端には平坦面が形成
され、内部中央にはワイヤ４２を挿通するための孔４１
ａが形成されている。
【００５０】ワイヤ４２は銅，アルミニウム，金等の金
属から成るが、金を用いれば表面酸化の問題を排除し
て、バンプ形成後の電子回路素子４３を回路基板に良好
に接続できる。
【００５１】バンプ形成に際しては、まず、図４（ａ）
に示すように、キャピラリ４１の孔４１ａに挿通された
ワイヤ４２の先端に、ガス炎や静電放電等により熱を加
えてボール４２ａを形成する。
【００５２】次に、同図（ｂ）に示すように、キャピラ
リ４１をワイヤ４２と一緒に下方向に移動させて、ワイ
ヤ先端のボール４２ａを端子電極４４に押し付けて熱圧
着や超音波等の手法により接合する。この接合時、ボー
ル４２ａはキャピラリ４１の下面により押し潰されて太
鼓形状となる。
【００５３】次に、同図（ｃ）に示すように、キャピラ
リ４１のみを上方に移動させる。このときのキャピラリ
４１の上方移動量は、接合されたボール４２ａの上面と
キャピラリ４１の先端との間隔が該ボール４２ａの高さ
寸法よりも大きくなるように設定する。
【００５４】そして、キャピラリ４１を上昇位置に停止
させた状態で、該キャピラリ４１のチャック片またはチ
ャック部を動作させてワイヤ４２を締め付けて保持す
る。この締め付けにより、ワイヤ４２の孔先端部分に
は、キャピラリ４１の先端エッジによって傷が付けられ
る。
【００５５】次に、同図（ｄ）に示すように、キャピラ
リ４１を上昇位置から横方向或いは斜め上方向に移動さ
せる。これにより、ワイヤ４２に引っ張り力が加えられ
て傷部分が拡大し、該ワイヤ４２がキャピラリ４１の孔
先端にて切断される。
【００５６】ワイヤ切断後のボール４２ａ（バンプ）に
は長めのワイヤ部分が残るが、該ワイヤ部分は、フリッ
プチップボンディング法によって電子回路素子４３を図
示省略の回路基板に接続する際に押し潰されてバンプに
吸収されるため、接続上は特段問題とはならない。
【００５７】このように本実施形態のバンプ形成方法に
よれば、ワイヤ４２の孔先端部分にキャピラリ４１のエ
ッジによって傷を付け、ワイヤ４２に引っ張り力を加え
てワイヤ切断を行うので、ワイヤ４２をキャピラリ４１
の孔先端で安定して切断することができる。
【００５８】また、接合されたボール４２ａから充分に
離れた位置でワイヤ４２を切断しているので、ワイヤ切
断の影響が該ボール４２ａに及ぶことを防止して、凹み
が形成されたり全体形状が歪む等の不具合を回避するこ
とができる。
【００５９】尚、上記実施形態に係るバンプ形成方法
は、回路基板の導体にバンプを形成する場合にも適用で
きる。
【００６０】［第５の実施形態］図５は本発明の第５の
実施形態を示すもので、図中の５１はキャピラリ、５２
はワイヤ、５３はＩＣ，ＬＳＩ等の電子回路素子、５４
は素子底面に設けられた端子電極、５５はカッターであ
る。
【００６１】キャピラリ５１の先端には平坦面が形成さ
れ、内部中央にはワイヤ５２を挿通するための孔５１ａ
が形成されている。
【００６２】カッター５５は、上記キャピラリ５１の側
面に移動可能に装着され、図示省略の駆動機構による往
復動作を可能としている。
【００６３】ワイヤ５２は銅，アルミニウム，金等の金
属から成るが、金を用いれば表面酸化の問題を排除し
て、バンプ形成後の電子回路素子５３を回路基板に良好
に接続できる。
【００６４】バンプ形成に際しては、まず、図５（ａ）
に示すように、キャピラリ５１の孔５１ａに挿通された
ワイヤ５２の先端に、ガス炎や静電放電等により熱を加
えてボール５２ａを形成する。
【００６５】次に、同図（ｂ）に示すように、キャピラ
リ５１をワイヤ５２と一緒に下方向に移動させて、ワイ
ヤ先端のボール５２ａを端子電極５４に押し付けて熱圧
着や超音波等の手法により接合する。この接合時、ボー
ル５２ａはキャピラリ５１の下面により押し潰されて太
鼓形状となる。
【００６６】次に、同図（ｃ）に示すように、キャピラ
リ５１のみを斜め上方に移動させる。このときのキャピ
ラリ５１の斜め上方移動量は、接合されたボール５２ａ
の上面とキャピラリ５１の先端との間隔が該ボール５２
ａの高さ寸法よりも大きくなるように設定する。
【００６７】そして、キャピラリ５１を上昇位置に停止
させた状態で、カッター５５をキャピラリ５１の側面に
沿って下方向に移動させてワイヤ５２に押し付ける。こ
れにより、ワイヤ５２のカッター押し付け部分が破断さ
れ、該ワイヤ５２がキャピラリ５１の孔先端にて切断さ
れる。
【００６８】次に、同図（ｄ）に示すように、キャピラ
リ５１をワイヤ５２と一緒に上昇位置から横方向または
上方向に移動させ、上記の切断部位を境としてワイヤ５
２の引き離しを行う。上記のカッター押し付けによって
ワイヤ５２が完全に切断されず部分的にくっついている
場合でも、キャピラリ５１をワイヤ５２と一緒に移動さ
せる際の引っ張り力によってワイヤ５２を完全に切断す
ることができる。
【００６９】ワイヤ切断後のボール５２ａ（バンプ）に
は長めのワイヤ部分が残るが、該ワイヤ部分は、フリッ
プチップボンディング法によって電子回路素子５３を図
示省略の回路基板に接続する際に押し潰されてバンプに
吸収されるため、接続上は特段問題とはならない。
【００７０】このように本実施形態のバンプ形成方法に
よれば、ワイヤ５２の孔先端部分にカッター５５を押し
付けてワイヤ切断を行うので、ワイヤ５２をキャピラリ
５１の孔先端で安定して切断することができる。
【００７１】また、接合されたボール５２ａから充分に
離れた位置でワイヤ５２を切断しているので、ワイヤ切
断の影響が該ボール５２ａに及ぶことを防止して、凹み
が形成されたり全体形状が歪む等の不具合を回避するこ
とができる。
【００７２】尚、上記実施形態に係るバンプ形成方法
は、回路基板の導体にバンプを形成する場合にも適用で
きる。また、図示例ではカッター押し付けによるワイヤ
切断位置を孔５１ａの端縁よりも低くしたものを例示し
たが、該ワイヤ切断位置は孔５１ａの端縁と一致してい
てもよい。
【００７３】［第６の実施形態］図６は本発明の第６の
実施形態を示すもので、図中の６１はキャピラリ、６２
はワイヤ、６３はＩＣ，ＬＳＩ等の電子回路素子、６４
は素子底面に設けられた端子電極である。
【００７４】キャピラリ６１の先端には平坦面が形成さ
れ、内部中央にはワイヤ６２を挿通するための孔６１ａ
が形成されている。
【００７５】ワイヤ６２は、切り込みやプレス溝等によ
る歪み部分Ｇを長手方向に等間隔で有している。このワ
イヤ６２は銅，アルミニウム，金等の金属から成るが、
金を用いれば表面酸化の問題を排除して、バンプ形成後
の電子回路素子６３を回路基板に良好に接続できる。
【００７６】バンプ形成に際しては、まず、図６（ａ）
に示すように、キャピラリ６１の孔６１ａに挿通された
ワイヤ６２の先端に、ガス炎や静電放電等により熱を加
えてボール６２ａを形成する。
【００７７】次に、同図（ｂ）に示すように、キャピラ
リ６１をワイヤ６２と一緒に下方向に移動させて、ワイ
ヤ先端のボール６２ａを端子電極６４に押し付けて熱圧
着や超音波等の手法により接合する。この接合時、ボー
ル６２ａはキャピラリ６１の下面により押し潰されて太
鼓形状となる。
【００７８】次に、同図（ｃ）に示すように、キャピラ
リ６１及びワイヤ６２を上方に移動させ、ワイヤ６２に
引っ張り力を加える。これにより、ワイヤ６２が歪み部
分Ｇで引きちぎられ、該ワイヤ６２がキャピラリ６１の
孔先端にて切断される。
【００７９】ワイヤ切断後のボール６２ａ（バンプ）に
は長めのワイヤ部分が残るが、該ワイヤ部分は、フリッ
プチップボンディング法によって電子回路素子６３を図
示省略の回路基板に接続する際に押し潰されてバンプに
吸収されるため、接続上は特段問題とはならない。
【００８０】このように本実施形態のバンプ形成方法に
よれば、ワイヤ６２に予め歪み部分Ｇを形成しておき、
該ワイヤ６２に引っ張り力を加えて歪み部分Ｇでワイヤ
切断を行うので、歪み部分Ｇが孔先端に位置するように
しておけば、ワイヤ６２をキャピラリ６１の孔先端で安
定して切断することができる。
【００８１】また、接合されたボール６２ａから充分に
離れた位置でワイヤ６２を切断しているので、ワイヤ切
断の影響が該ボール６２ａに及ぶことを防止して、凹み
が形成されたり全体形状が歪む等の不具合を回避するこ
とができる。
【００８２】尚、上記実施形態に係るバンプ形成方法
は、回路基板の導体にバンプを形成する場合にも適用で
きる。また、図示例ではワイヤ６２の歪み部分Ｇの位置
を孔６１ａの端縁よりも低くしたものを例示したが、該
歪み部分Ｇの位置は孔６１ａの端縁と一致していてもよ
い。
【００８３】
【発明の効果】以上詳述したように、本発明によれば、
ワイヤをキャピラリの孔先端で安定して切断できると共
に、ワイヤ切断の影響がボールに及ぶことを防止でき
る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す図
【図２】本発明の第２の実施形態を示す図
【図３】本発明の第３の実施形態を示す図
【図４】本発明の第４の実施形態を示す図
【図５】本発明の第５の実施形態を示す図
【図６】本発明の第６の実施形態を示す図
【図７】従来のバンプ形成方法を示す図
【符号の説明】
１１…キャピラリ、１１ａ…孔、１２…ワイヤ、１２ａ
…ボール、１３…電子回路素子、１４…端子電極、１５
…放電電極、２１…キャピラリ、２１ａ…孔、２２…ワ
イヤ、２２ａ…ボール、２３…電子回路素子、２４…端
子電極、２５…集光レンズ、２６…レーザ光、３１…キ
ャピラリ、３１ａ…孔、３２…ワイヤ、３２ａ…ボー
ル、３３…電子回路素子、３４…端子電極、３５…エア
ノズル、２６…吹き出しエア、４１…キャピラリ、４１
ａ…孔、４２…ワイヤ、４２ａ…ボール、４３…電子回
路素子、４４…端子電極、５１…キャピラリ、５１ａ…
孔、５２…ワイヤ、５２ａ…ボール、５３…電子回路素
子、５４…端子電極、５５…カッター、６１…キャピラ
リ、６１ａ…孔、６２…ワイヤ、６２ａ…ボール、Ｇ…
歪み部分、６３…電子回路素子、６４…端子電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 一高 東京都台東区上野６丁目16番20号 太陽誘 電株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 キャピラリの孔に挿通されたワイヤの先
    端に熱を加えてボールを形成し、該ボールをキャピラリ
    を用いて電子回路素子の端子電極または回路基板の導体
    に接合し、接合されたボールをワイヤから切断するバン
    プ形成方法において、 ボール接合後にボール及びワイヤを接合位置に残したま
    まキャピラリをボールから引き離し、ワイヤをキャピラ
    リの孔先端にて、且つボールから充分に離れた位置で切
    断する、 ことを特徴とするバンプ形成方法。
  2. 【請求項２】 接合されたボールからワイヤ切断位置ま
    での距離が、接合されたボールの高さ寸法よりも大き
    い、 ことを特徴とする請求項１記載のバンプ形成方法。
  3. 【請求項３】 ワイヤの孔先端部分に放電を生じさせて
    ワイヤ切断を行う、 ことを特徴とする請求項１または２記載のバンプ形成方
    法。
  4. 【請求項４】 ワイヤの孔先端部分にレーザ光を照射し
    てワイヤ切断を行う、 ことを特徴とする請求項１または２記載のバンプ形成方
    法。
  5. 【請求項５】 ワイヤの孔先端部分にエアを吹き付けて
    ワイヤ切断を行う、 ことを特徴とする請求項１または２記載のバンプ形成方
    法。
  6. 【請求項６】 ワイヤの孔先端部分にキャピラリのエッ
    ジによって傷を付け、ワイヤに引っ張り力を加えてワイ
    ヤ切断を行う、 ことを特徴とする請求項１または２記載のバンプ形成方
    法。
  7. 【請求項７】 ワイヤの孔先端部分にカッターを押し付
    けてワイヤ切断を行う、 ことを特徴とする請求項１または２記載のバンプ形成方
    法。
  8. 【請求項８】 ワイヤに歪み部分を等間隔で予め形成し
    ておき、該ワイヤに引っ張り力を加えてワイヤ切断を行
    う。ことを特徴とする請求項１または２記載のバンプ形
    成方法。
JP8287156A 1996-10-29 1996-10-29 バンプ形成方法 Withdrawn JPH10135220A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8287156A JPH10135220A (ja) 1996-10-29 1996-10-29 バンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8287156A JPH10135220A (ja) 1996-10-29 1996-10-29 バンプ形成方法

Publications (1)

Publication Number Publication Date
JPH10135220A true JPH10135220A (ja) 1998-05-22

Family

ID=17713811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8287156A Withdrawn JPH10135220A (ja) 1996-10-29 1996-10-29 バンプ形成方法

Country Status (1)

Country Link
JP (1) JPH10135220A (ja)

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393454B1 (ko) * 1999-12-02 2003-08-02 가부시키가이샤 신가와 핀 형상 와이어등의 형성방법
US6687988B1 (en) 1999-10-20 2004-02-10 Kabushiki Kaisha Shinkawa Method for forming pin-form wires and the like
US7227095B2 (en) * 2003-08-06 2007-06-05 Micron Technology, Inc. Wire bonders and methods of wire-bonding
WO2014014643A1 (en) * 2012-07-17 2014-01-23 Kulicke And Soffa Industries, Inc. Methods of forming wire interconnect structures
CN104170083A (zh) * 2012-02-24 2014-11-26 英闻萨斯有限公司 用于具有至封装表面的线键合的堆叠封装组件的方法
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9553076B2 (en) 2010-07-19 2017-01-24 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US9570382B2 (en) 2010-07-19 2017-02-14 Tessera, Inc. Stackable molded microelectronic packages
US9570416B2 (en) 2004-11-03 2017-02-14 Tessera, Inc. Stacked packaging improvements
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9601454B2 (en) 2013-02-01 2017-03-21 Invensas Corporation Method of forming a component having wire bonds and a stiffening layer
US9615456B2 (en) 2012-12-20 2017-04-04 Invensas Corporation Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US9691731B2 (en) 2011-05-03 2017-06-27 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9728527B2 (en) 2013-11-22 2017-08-08 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9761558B2 (en) 2011-10-17 2017-09-12 Invensas Corporation Package-on-package assembly with wire bond vias
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9812402B2 (en) 2015-10-12 2017-11-07 Invensas Corporation Wire bond wires for interference shielding
US9842745B2 (en) 2012-02-17 2017-12-12 Invensas Corporation Heat spreading substrate with embedded interconnects
US9852969B2 (en) 2013-11-22 2017-12-26 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9953914B2 (en) 2012-05-22 2018-04-24 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9984901B2 (en) 2005-12-23 2018-05-29 Tessera, Inc. Method for making a microelectronic assembly having conductive elements
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires

Cited By (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6687988B1 (en) 1999-10-20 2004-02-10 Kabushiki Kaisha Shinkawa Method for forming pin-form wires and the like
KR100393454B1 (ko) * 1999-12-02 2003-08-02 가부시키가이샤 신가와 핀 형상 와이어등의 형성방법
US7227095B2 (en) * 2003-08-06 2007-06-05 Micron Technology, Inc. Wire bonders and methods of wire-bonding
US7977597B2 (en) 2003-08-06 2011-07-12 Micron Technology, Inc. Wire bonders and methods of wire-bonding
US9570416B2 (en) 2004-11-03 2017-02-14 Tessera, Inc. Stacked packaging improvements
US9984901B2 (en) 2005-12-23 2018-05-29 Tessera, Inc. Method for making a microelectronic assembly having conductive elements
US9553076B2 (en) 2010-07-19 2017-01-24 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US9570382B2 (en) 2010-07-19 2017-02-14 Tessera, Inc. Stackable molded microelectronic packages
US10128216B2 (en) 2010-07-19 2018-11-13 Tessera, Inc. Stackable molded microelectronic packages
US10062661B2 (en) 2011-05-03 2018-08-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9691731B2 (en) 2011-05-03 2017-06-27 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US10593643B2 (en) 2011-05-03 2020-03-17 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US11424211B2 (en) 2011-05-03 2022-08-23 Tessera Llc Package-on-package assembly with wire bonds to encapsulation surface
US11189595B2 (en) 2011-10-17 2021-11-30 Invensas Corporation Package-on-package assembly with wire bond vias
US11735563B2 (en) 2011-10-17 2023-08-22 Invensas Llc Package-on-package assembly with wire bond vias
US9761558B2 (en) 2011-10-17 2017-09-12 Invensas Corporation Package-on-package assembly with wire bond vias
US10756049B2 (en) 2011-10-17 2020-08-25 Invensas Corporation Package-on-package assembly with wire bond vias
US9842745B2 (en) 2012-02-17 2017-12-12 Invensas Corporation Heat spreading substrate with embedded interconnects
TWI553754B (zh) * 2012-02-24 2016-10-11 英帆薩斯公司 用於藉由至密封表面之導線接合之疊合封裝組合之方法
JP2015508240A (ja) * 2012-02-24 2015-03-16 インヴェンサス・コーポレイション 封止面へのワイヤボンドを有するパッケージオンパッケージアセンブリのための方法
CN104170083A (zh) * 2012-02-24 2014-11-26 英闻萨斯有限公司 用于具有至封装表面的线键合的堆叠封装组件的方法
US9691679B2 (en) 2012-02-24 2017-06-27 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US10510659B2 (en) 2012-05-22 2019-12-17 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10170412B2 (en) 2012-05-22 2019-01-01 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9953914B2 (en) 2012-05-22 2018-04-24 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10153247B2 (en) 2012-07-17 2018-12-11 Kulicke And Soffa Industries, Inc. Methods of forming wire interconnect structures
WO2014014643A1 (en) * 2012-07-17 2014-01-23 Kulicke And Soffa Industries, Inc. Methods of forming wire interconnect structures
US9865560B2 (en) 2012-07-17 2018-01-09 Kulicke And Soffa Industries, Inc. Methods of forming wire interconnect structures
JP2015533258A (ja) * 2012-07-17 2015-11-19 クリック アンド ソッファ インダストリーズ、インク． ワイヤ配線構造を形成する方法
US9502371B2 (en) 2012-07-17 2016-11-22 Kulicke And Soffa Industries, Inc. Methods of forming wire interconnect structures
US9917073B2 (en) 2012-07-31 2018-03-13 Invensas Corporation Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US10297582B2 (en) 2012-08-03 2019-05-21 Invensas Corporation BVA interposer
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9615456B2 (en) 2012-12-20 2017-04-04 Invensas Corporation Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface
US9601454B2 (en) 2013-02-01 2017-03-21 Invensas Corporation Method of forming a component having wire bonds and a stiffening layer
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10290613B2 (en) 2013-11-22 2019-05-14 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9728527B2 (en) 2013-11-22 2017-08-08 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9852969B2 (en) 2013-11-22 2017-12-26 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10629567B2 (en) 2013-11-22 2020-04-21 Invensas Corporation Multiple plated via arrays of different wire heights on same substrate
US10529636B2 (en) 2014-01-17 2020-01-07 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US11404338B2 (en) 2014-01-17 2022-08-02 Invensas Corporation Fine pitch bva using reconstituted wafer with area array accessible for testing
US9837330B2 (en) 2014-01-17 2017-12-05 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9947641B2 (en) 2014-05-30 2018-04-17 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US10806036B2 (en) 2015-03-05 2020-10-13 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10559537B2 (en) 2015-10-12 2020-02-11 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10115678B2 (en) 2015-10-12 2018-10-30 Invensas Corporation Wire bond wires for interference shielding
US11462483B2 (en) 2015-10-12 2022-10-04 Invensas Llc Wire bond wires for interference shielding
US9812402B2 (en) 2015-10-12 2017-11-07 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US10325877B2 (en) 2015-12-30 2019-06-18 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10658302B2 (en) 2016-07-29 2020-05-19 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Similar Documents

Publication Publication Date Title
JPH10135220A (ja) バンプ形成方法
JPH10135221A (ja) バンプ形成方法
JP3584930B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004281514A (ja) ワイヤボンディング方法
JP2003243436A (ja) バンプの形成方法、バンプ付き半導体素子及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
US6892927B2 (en) Method and apparatus for bonding a wire to a bond pad on a device
JP3014461B2 (ja) 絶縁線をボンディングする方法並びに該方法を実施する装置
US20050092815A1 (en) Semiconductor device and wire bonding method
JP2010103259A (ja) ボンディング方法
JP3570551B2 (ja) ワイヤボンディング方法
CN114496822A (zh) 一种芯片封装中铝垫键合方法及其应用
JPH10135218A (ja) バンプ及びバンプ形成方法
JPH0530058B2 (ja)
JP2586811B2 (ja) はんだバンプ形成方法
JP3243906B2 (ja) 半導体装置と外部端子との接合方法
JPH05275428A (ja) バンプの形成方法
JPH06244230A (ja) ボンディング電極を有する装置およびボンディング電極の製造方法
JP2798040B2 (ja) 半導体装置の製造方法
JPH10190209A (ja) 回路モジュールの製造方法
JP2003282629A (ja) 超音波フリップチップ実装方法
JPH06216505A (ja) プリント配線板への端子の接続方法
JP2002280416A (ja) フレキシブル配線板とｉｃチップとのマトリックス接合方法
JPH0729942A (ja) 電子装置のリペア方法
JP3457196B2 (ja) ボールボンディング方法
JPH11186315A (ja) ワイヤボンディング装置及びそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040106