JP2007142042A - 半導体パッケージとその製造方法，半導体モジュール，および電子機器 - Google Patents

半導体パッケージとその製造方法，半導体モジュール，および電子機器 Download PDF

Info

Publication number
JP2007142042A
JP2007142042A JP2005331812A JP2005331812A JP2007142042A JP 2007142042 A JP2007142042 A JP 2007142042A JP 2005331812 A JP2005331812 A JP 2005331812A JP 2005331812 A JP2005331812 A JP 2005331812A JP 2007142042 A JP2007142042 A JP 2007142042A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor package
cutting
image sensor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005331812A
Other languages
English (en)
Inventor
Kazuhiro Ishikawa
和弘 石川
Shoitsu Nishida
勝逸 西田
Kazuya Fujita
和弥 藤田
Takahiro Nakahashi
孝博 仲橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005331812A priority Critical patent/JP2007142042A/ja
Priority to KR1020087014476A priority patent/KR100995874B1/ko
Priority to US12/085,152 priority patent/US20090256229A1/en
Priority to CN2006800426116A priority patent/CN101310381B/zh
Priority to PCT/JP2006/321898 priority patent/WO2007058073A1/ja
Priority to TW095142301A priority patent/TWI336590B/zh
Publication of JP2007142042A publication Critical patent/JP2007142042A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】半導体パッケージとそれに接合される搭載部材とが高精度に位置合わせされるとともに、小型化も可能な半導体モジュールを実現する。
【解決手段】本発明のカメラモジュール１は、半導体パッケージ１０に、レンズ部材２０が取り付けられている。半導体パッケージ１０は、配線基板１３上に実装されたイメージセンサ１１と、配線基板１３とイメージセンサ１１とを電気的に接続するワイヤ１５とを備えており、モールド樹脂１４によってワイヤ１５を含めてイメージセンサ１１を樹脂封止されている。モールド樹脂１４の表面の周縁部には、段差部１８が形成されており、この段差部１８とレンズホルダ２２の突起部２３との嵌合により、半導体パッケージ１０とレンズ部材２０とが接合される。
【選択図】図１

Description

本発明は、半導体パッケージとその製造方法，その半導体パッケージを備えた半導体モジュール，および、その半導体モジュールを備えた電子機器に関するものである。
近年、携帯電話，携帯情報端末，パソコン，デジタルスチルカメラ等、様々な電子機器に、撮像素子を用いた電子式のカメラが使用されている。現在、これらの電子式のカメラには、小型化と低コスト化とが要求されている。このため、多くの電子機器に、イメージセンサ（半導体チップ）とレンズとが一体化（ワンパッケージ化）された小型のカメラモジュールも使用されてきている。
このように、カメラモジュールの小型化の需要が高まっているが、イメージセンサとレンズを支持するレンズホルダとの位置決めに使う領域も、モジュールサイズに対して大きな影響を及ぼすようになってきている。
例えば、特許文献１〜４には、小型のカメラモジュールが開示されている。図６〜９は、それぞれ、特許文献１〜４に開示されたカメラモジュールの構造を示す断面図である。
図６に示されるように、特許文献１のカメラモジュール１００では、基板１１３上に、イメージセンサや信号処理回路等を含む半導体チップ１１１が実装されており、この半導体チップ１１１が、中空構造のカバー用枠部材１１４およびカバー用部材１１８の開口部に取り付けられた赤外光遮光用光学部材１１２により覆われている。そして、カバー用部材１１８および赤外光遮光用光学部材１１２が、レンズホルダ１２２内に密封されている。レンズホルダ１２２は、カバー用枠部材１１４の外周部分の、基板１１１の半導体パチップ１実装面に残された部分に接合されている。このように、カメラモジュール１００は、半導体チップ１１１，カバー用枠部材１１４，およびレンズホルダ１２２が、基板１１３の同一基準面上に接合されている。
また、図７（ａ）および図７（ｂ）に示されるように、特許文献２のカメラモジュールでは、基板２１３上の半導体チップ（イメージセンサ）２１１が、ハウジング２１４内に、密封されている。このハウジング２１４には、環状加工によるラウンド形成側面を有する段差部２１８が形成されている。そして、ハウジング２１４の段差部２１８に、レンズホルダ２２２が圧入されることにより、特別な固定手段を使用せずに、遊ぶことなく固定されるようになっている。
また、図８に示されるように、特許文献３のカメラモジュール３００では、基板３１３上の半導体チップ３１１が樹脂成形部３１４に、レンズを嵌め込んだレンズホルダ（樹脂製鏡筒）３２２が取り付けられている。
また、図９に示されるように、特許文献４のカメラモジュール４００では、基板４１３上に実装された半導体チップ４１１と、半導体チップ４１１と基板４１３とを接続するワイヤ４１５を含めて樹脂封止された封止部４１４を有する半導体パッケージ４１０に、レンズホルダ４２２が搭載されている。
特開２０００−１２５２１２号公報（２０００年４月２８日公開） 特開２００３−１１０９４６号公報（２００３年４月１１日公開） 特開２００５−１８４６３０号公報（２００５年７月７日公開） 特開２００４−２９６４５３号公報（２００４年１０月２１日公開）
このようなカメラモジュールでは、小型化だけでなく、半導体チップとレンズ部材との位置合わせも、重要となる。この位置合わせが不十分であれば、カメラとしての機能も悪くなる。従って、この位置合わせは、高精度に行う必要がある。
しかしながら、上記従来の構成では、カメラモジュールの小型化と、半導体チップとレンズ部材との高精度な位置合わせとを十分に満足できない。
まず、特許文献１〜３の構成では、半導体チップ（半導体チップ１１１・２１１，３１１）およびワイヤ２１５・３１５を含めて樹脂封止されていない。このため、カメラモジュール全体のサイズ（基板サイズ）は、半導体チップのサイズよりも、大幅に大きくなる。
しかも、特許文献１の構成では、図６に示されるように、半導体チップ１１１を封止する１０８の全体が、レンズホルダ１２２により覆われている。つまり、特許文献１の構成では、レンズホルダ１２２の基板１１３面内の位置は、半導体チップ１１１を覆う中空構造のカバー用枠部材１１８によって固定される構造になっているが、基板１１３には、チップ１１１の実装エリアに加えて、カバー用枠部材１１８、及びレンズホルダ１２２の接合領域が必要となる。基板１１３の外形サイズは、半導体チップ１１１のサイズよりも大きくなる。
同様に、特許文献２の構成では、図７に示されるように、半導体チップ１１１を封止するカバー用部材１１８の全体が、レンズホルダ１２２により覆われている。このため、半導体チップサイズよりも、さらに基板サイズが大きくなってしまう。
また、特許文献２の構成では、図７（ｂ）に示されるように、圧入されたレンズホルダ２２２は、半導体チップを封止する段差部２１８からはみ出している。さらに、特許文献２の構成では、圧入により段差部２１８とレンズホルダ２２２とを接合している。しかし、圧入では接着剤を用いないため、段差部２１８を非常に精密に形成しなければならない。
また、特許文献２の構成では、段差部２１８の形状が円形であるために、段差成型は、専用のハウジング成型金型で行う必要がある。また、特許文献３の構成では、樹脂形成部３１４が、トランスファー成型、射出成型等によって成型されたものである。しかし、段差形成にこのような専用金型等を用いて成型する方法だと、形状やサイズの異なる段差を形成するには、それぞれ専用の金型が必要となる。従って、部品点数も増加してしまうとともに、段差形成の汎用性が極めて低く、段差部の種類ごとに多大な設備投資が必要となる。また、専用金型が必要になると、部品点数も増加してしまう。
また、特許文献４の構成では、レンズホルダ４２２の底面と、モールド樹脂１４の表面との面接触により、半導体パッケージ４１０とレンズホルダ４２２との位置合わせを行っている。しかしながら、この場合、光軸方向（縦方向・鉛直方向）の位置合わせは可能であるものの、水平方向（横方向）の位置合わせが不十分となってしまう。このため、光軸ずれを招来する可能性がある。
このように、従来は、半導体パッケージに搭載部材を取り付けた半導体モジュールを構成すると、半導体モジュールの小型化と、半導体パッケージと搭載部材との位置合わせとを十分に満足することができない。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、半導体モジュールの小型化と、半導体モジュールを構成する半導体パッケージと搭載部材との高精度な位置合わせとを満足する半導体モジュールの実現することにある。また、本発明の別の目的は、そのような半導体モジュールに好適に利用される半導体パッケージおよびその製造方法と、その半導体モジュールの利用方法を提供することにある。
本発明に係る半導体パッケージは、上記の課題を解決するために、配線基板上に実装された半導体チップと、上記配線基板と半導体チップとを電気的に接続する接続部とを備え、上記接続部を含めて上記半導体チップを樹脂封止する樹脂封止部が形成された半導体パッケージであって、上記樹脂封止部の表面の周縁部に、段差部が形成されていることを特徴としている。
上記の構成によれば、基板と光学素子とを電気的に接続する接続部を含めて樹脂封止されている。つまり、本発明に係る半導体パッケージは、いわゆるチップサイズパッケージである。従って、光学素子と略同等サイズの超小型化の半導体パッケージを実現できる。
さらに、上記の構成によれば、樹脂封止部の周縁部に、段差部が形成されている。これにより、半導体パッケージに、この段差部に嵌合する搭載部材を取り付けることによって、縦方向および横方向に高精度に位置合わせされたモジュールに適した半導体パッケージを提供できる。
本発明に係る半導体パッケージでは、上記段差部は、上記周縁部全域に形成されていることが好ましい。これにより、半導体パッケージとそれに搭載される搭載部材との位置合わせ、より確実に行うことができる。
本発明に係る半導体パッケージでは、上記段差部は、樹脂封止部の樹脂が除去された切欠部であることが好ましい。これにより、段差部を切削などにより形成できるため、段差部の形成が容易となる。
本発明に係る半導体パッケージでは、上記半導体チップは、イメージセンサであってもよい。これにより、カメラモジュールに好適な、半導体パッケージを提供できる。
本発明に係る半導体パッケージの製造方法は、上記の課題を解決するために、配線基板上に実装された半導体チップと、上記配線基板と半導体チップとを電気的に接続する接続部とを備え、上記接続部を含めて上記半導体チップを樹脂封止する樹脂封止部が形成された半導体パッケージの製造方法であって、上記樹脂封止部の表面の周縁部に、段差部を形成する段差形成工程を含むことを特徴としている。
上記の方法によれば、段差形成工程を有するため、前述のような超小型化であり、縦方向および横方向に高精度に位置合わせされたモジュールに適した半導体パッケージを製造できる。
本発明に係る半導体パッケージの製造方法では、上記段差形成工程は、単一の基板に形成された複数の半導体パッケージを分割して、単一の基板から、複数の半導体パッケージを形成することが好ましい。これにより、半導体パッケージを、簡便に大量生産できる。
本発明に係る半導体パッケージの製造方法では、上記段差形成工程は、上記複数の半導体パッケージにおける隣接する半導体パッケージ間を、個々の半導体パッケージに分割されないように切削する第１切削工程と、第１切削工程により形成された切削部位を、さらに切削して個々の半導体パッケージに分割する第２切削工程とを含むことが好ましい。
上記の方法によれば、第１切削工程による切削部位が、隣接する半導体パッケージの段差部となる。これにより、１回の切削で、同時に隣接する半導体パッケージに段差部を形成することができる。
しかも、上記の方法では、段差形成工程を切削により行うことができるため、段差形成工程の汎用性を高められるとともに、段差形成工程にかかる設備投資を抑制することも可能である。
本発明に係る半導体パッケージの製造方法では、第１切削工程では、第２切削工程よりも太い切削手段を用いることが好ましい。これにより、第１切削工程と第２切削工程とで同じダイシングブレード等の切削手段を用いる場合よりも、段差部を少ない切削回数で形成することができる。
本発明に係る半導体モジュールは、上記の課題を解決するために、前記いずれかに記載の半導体パッケージに、搭載部材が取り付けられた半導体モジュールであって、上記搭載部材は、上記半導体パッケージの段差部に嵌合する嵌合部を有しており、上記段差部と嵌合部とによって、半導体パッケージと搭載部材とが接合されていることを特徴としている。これにより、小型であると共に、縦方向および横方向に高精度に位置合わせされた半導体モジュールを提供できる。
本発明に係る半導体モジュールでは、上記段差部と嵌合部とが、接着剤を介して接合されていることが好ましい。この構成では、段差部と嵌合部との接合が、接着剤により行われる。このため、段差部は、段差部と嵌合部との位置合わせができる程度の精度で形成すればよい。つまり、圧入の場合のように、嵌合部に合致（適合）するように段差部を精密に形成しなくてもよい。従って、段差部の形成が容易となる。
本発明に係る半導体モジュールでは、上記搭載部材は、レンズホルダにレンズが保持されたレンズ部材であることが好ましい。これにより、小型であると共に、縦方向および横方向に高精度に位置合わせされたカメラモジュールを提供できる。
本発明に係る電子機器は、前記いずれかの半導体モジュールを備えている。これにより、小型であると共に、縦方向および横方向に高精度に位置合わせされた半導体モジュールを備えた電子機器を提供できる。
本発明に係る半導体パッケージは、以上のように、樹脂封止部の表面の周縁部に、段差部が形成されている構成である。
それゆえ、超小型化の半導体パッケージを実現できるとともに、半導体パッケージに、この段差部に嵌合する搭載部材を取り付けることによって、縦方向および横方向に高精度に位置合わせされたモジュールに適した半導体パッケージを提供できる。
本発明の一実施形態について図１ないし図５に基づいて説明する。
（１）本発明に係るカメラモジュール
図１は、本実施形態のカメラモジュール１の断面図である。カメラモジュール１は、半導体パッケージ１０に、レンズ部材２０が取り付けられ、これらが一体化された構成である。
図２は、半導体パッケージ１０の断面図であり、図３は、半導体パッケージ１０の上面図である。半導体パッケージ１０は、プリント配線基板（以下「配線基板」とする）１３上に、イメージセンサ１１が実装された構成である。
配線基板１３は、配線パターンが形成された基板である。配線基板１３のイメージセンサ１１実装面には、ワイヤーボンド端子１３ａが、その反対面（裏面）には、外部接続用電極１３ｂが、それぞれ設けられている。ワイヤーボンド端子１３ａと外部接続用電極１３ｂとは、互いに電気的に接続されている。
イメージセンサ１１は、半導体チップからなる固体撮像素子であり、図示しないリッドが取り付けられた構成である。イメージセンサ１１は、ダイボンド材１７によって、配線基板１３に固着されている。そして、イメージセンサ１１のパッド（図示せず）と、配線基板１３のワイヤーボンド端子１３ａとが、ワイヤ（接続部）１５によって、電気的に接続される。なお、ダイボンド材１７は、ペースト状のものでもシート状のものでも構わない。
イメージセンサ１１の表面には、画素エリアが形成されている。この画素エリアは、レンズ部材２０から入射される光を透過する領域（光透過領域）である。イメージセンサ１１の画素エリア（光透過領域）には、樹脂１６を介して、ガラス１２が取り付けられている。つまり、イメージセンサ１１の画素エリアは、ガラス１２に覆われている。
半導体パッケージ１０では、このような配線基板１３上の各部材が、モールド樹脂（樹脂形成部；樹脂）４により封止されている。すなわち、半導体パッケージ１０は、いわゆるＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）構造である。つまり、半導体パッケージ１０では、イメージセンサ１１が、イメージセンサ１１と配線基板１３とを電気的に接続するワイヤ１５も含めて、モールド樹脂１４により封止されている。このため、半導体パッケージ１０は、超小型化、超薄型化に適した構成となっている。半導体パッケージ１０は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の各種プラスチックパッケージであってもよい。
なお、モールド樹脂１４による封入は、半導体パッケージ１０の光透過領域以外の領域に対して行われている。従って、ガラス１２の表面はモールド樹脂１４に覆われておらず、イメージセンサ１１の画素エリア（光透過領域）には、光が透過する。
次に、レンズ部材２０は、図１に示されるように、レンズ２１と、レンズホルダ（レンズ保持部）２２とから構成されるレンズユニットである。
レンズホルダ２２は、レンズ２１を保持（支持）する枠体である。レンズ２１は、レンズホルダ２２の中央上方に保持されている。
このような半導体パッケージ１０とレンズ部材２０とは、イメージセンサ１１とレンズ２１との光学中心が重なる（一致する）ように、配置される。
ここで、カメラモジュール１の特徴部分について説明する。カメラモジュール１は、半導体パッケージ１０とレンズ部材２０との取り付け構造に、最大の特徴がある。
具体的には、半導体パッケージ１０では、モールド樹脂１４の表面の周縁部（外周部）に、段差部１８が形成されている。図３に示されるように、本実施形態の半導体パッケージ１０では、段差部１８は、モールド樹脂１４表面の周縁部全域に形成されている。なお、本実施形態では、段差部１８は、モールド樹脂１４が除去された切欠部である。段差部１８は、後述のように、モールド成型されたモールド樹脂１４の部分を切削加工により形成できる。
一方、図１に示されるように、レンズホルダ２２の外側部には、下方（半導体パッケージ１０の方向）に突出して延びる、突起部２３が形成されている。突起部２３は、段差部１８に嵌合するような形状である。本実施形態では、前述のように、段差部１８は、モールド樹脂１４の外周部全域に形成されているため、突起部２３も段差部１８に対応して、レンズホルダ２２の外周部全域に形成されている。また、突起部２３は、配線基板１３のサイズ（図１の基板サイズ）を越えないように形成されているため、レンズホルダ２２が配線基板１３からはみ出さない。
カメラモジュール１は、段差部１８と突起部２３とによって、半導体パッケージ１０とレンズ部材２０とが接合されている。本実施形態では、段差部１８と突起部２３とは、図示しない接着剤により接合される。
カメラモジュール１では、イメージセンサ１１とレンズ２１との距離（焦点距離）が、所定値に設定されている。このため、段差部１８の深さ（高さ）は、その焦点距離に応じて設定される。また、突起部２３の長さも、焦点距離に応じて、段差部１８に嵌合するように設定される。これにより、カメラモジュール１では、半導体パッケージ１０とレンズ部材２０との、光軸方向（縦方向；上下方向）の位置合わせが可能となる。
さらに、カメラモジュール１は、段差部１８と突起部２３との噛み合いにより、半導体パッケージ１０とレンズ部材２０とが接合される。つまり、カメラモジュール１では、突起部２３が、段差部１８にフタをするようなっている。段差部１８と突起部２３とは、互いに嵌合するため、半導体パッケージ１０とレンズ部材２０との、面方向（横方向；左右方向）の位置合わせも可能となる。
このように、本実施形態のカメラモジュール１では、段差部１８と突起部２３とによって、半導体パッケージ１０とカメラモジュール２０との位置合わせを、光軸方向およびモールド樹脂１４の面方向共に行うことができるため、高精度位置合わせが可能となる。
以上のように、本実施形態のカメラモジュール１は、半導体パッケージ１０と、レンズ部材２０とが、一体化して構成されている。また、半導体パッケージ１０に形成されたモールド樹脂１４の表面の周縁部には、段差部１８が形成されている。さらに、レンズ部材２０は、半導体パッケージ１０の段差部１８に嵌合する突起部２３を有している。そして、カメラモジュール１は、段差部１８と突起部２３の接合によって、半導体パッケージ１０にレンズ部材２０が取り付けられた構成である。
これにより、段差部１８と突起部２３との嵌合によって、半導体パッケージ１０とレンズ部材２０とを接合できる。このため、半導体パッケージ１０とレンズ部材２０とを、光軸方向だけでなく、面方向にも位置合わせすることができる。従って、より高精度な位置合わせが可能である。
また、半導体パッケージ１０は、ワイヤ１５を含めてパッケージされているため、より小型のカメラモジュール１を提供することができる。
なお、段差部１８は、ワイヤ１５が露出しない範囲で形成することができる。このため、段差部１８の高さ（深さ）の調整することによって、どのような焦点距離にも対応することができる。また、例えば、イメージセンサ１１と配線基板１３とを電気的に接続しているワイヤ１５の直上部分に、レンズ部材２０を設置することも可能である。このため、カメラモジュール１を顕著に小型化できる。
また、本実施形態のカメラモジュール１では、モールド樹脂１４の周縁部全域（４辺の外周）に形成されている。このため、半導体パッケージ１０とレンズ部材２０との位置決めを、より確実に行うことができる。
なお、段差部１８は、モールド樹脂１４表面の周縁部全域に形成されることに限定されるものではなく、半導体パッケージ１０と、それに取り付けるレンズ部材２０との位置決め（光軸方向（縦方向）および横方向）を行うことができれば、モールド樹脂１４の周縁部に部分的に（つまり周縁部の少なくとも一部に）形成してもよい。例えば、四角形の半導体パッケージ１０の場合、対向する２辺に段差部１８を形成することによっても、位置決めは可能である。
また、本実施形態のカメラモジュール１では、段差部１８は、モールド樹脂１４が除去された切欠部である。これにより、後述するように、段差部１８を容易に形成することができる。
なお、本実施形態では、切欠部である段差部１８が凹形状（凹部）であり、突起部２３が凸形状（凸部）の関係である。しかし、逆に、段差部１８を凸形状とし、突起部２３を凹形状としてもよい。突起部２３を、半導体パッケージ１０とは反対側（図１の突出部２３とは反対方向）に突出させれば、突起部２３を凹形状とすることができる。これにより、本実施形態と同様に、段差部１８と突起部２３とが嵌合する。
また、本実施形態のカメラモジュール１では、段差部１８と突起部２３とが、接着剤により接合されている。このため、段差部１８は、段差部１８に突起部２３を搭載する際の、位置合わせができる程度に形成すればよい。従って、突起部２３に合致（適合）するように、段差部１８を精密に形成しなくてもよい。
また、本実施形態のカメラモジュール１は、半導体パッケージ１０に実装された半導体チップがイメージセンサ１１であり、半導体パッケージ１０にレンズ部材２０が搭載された構成である。これにより、高精度に位置合わせされたカメラモジュール１を提供できる。
このようなカメラモジュール１は、デジタルスチルカメラ，ビデオカメラ，防犯カメラ，または、携帯電話用・車両搭載用・インタホン用のカメラ等、種々の撮像装置（電子機器）に好適に利用できる。
なお、イメージセンサ１１は、信号処理等の回路を含み他の機能を含むものでも、他の機能を含まないものでも構わない。つまり、本実施形態では、配線基板１３上にイメージセンサ１１が実装されているが、配線基板１３上に実装される部品は、イメージセンサ１１以外のＩＣまたはチップ部品等を有していてもよい。例えば、イメージセンサ１１に加え、ＩＣチップを積層してスタック構造とすることもできる。この場合、イメージセンサ１７は、一番上に配置される。
また、本実施形態では、本発明に係る半導体パッケージとして、半導体チップがイメージセンサ１１である半導体パッケージについて説明した。しかし、半導体パッケージ１０に実装される半導体チップは、イメージセンサ１１のような受光素子以外にも、発光素子などの各種光学素子にも適用可能である。
なお、本実施形態では、本発明に係る半導体モジュールとして、半導体パッケージ１０にレンズ部材２０が搭載されたカメラモジュール１について説明した。しかし、本発明はこれに限定されるものではなく、半導体パッケージ１０に搭載されることによって、半導体モジュールを構成するものであれば適用可能である。
また、本実施形態では、図１に示されるように、モールド樹脂１４の表面とレンズホルダ２２とに間隔があるが、この部分に凹凸や部品が存在しない場合は、この間隔がなくこれらが互いに接触していてもよい。この部分を接触させることで、より安定した光軸方向（鉛直方向）の位置決めが可能になり、レンズ部材２０によりモールド樹脂１４への衝撃（半導体パッケージ１０への衝撃）を緩和することができる。なお、この場合は、段差部１８は水平方向の位置決めのみに使用し、焦点距離はレンズホルダ２２の厚さで制御を行うことができる。
（２）カメラモジュールの製造方法
次に、図４および図５（ａ）〜図５（ｃ）に基づいて、カメラモジュール１の製造方法について説明する。図４および図５（ａ）〜図５（ｃ）は、カメラモジュール１における半導体パッケージ１０の製造工程を示す図である。
カメラモジュール１の製造方法は、半導体パッケージ１０に段差部１８を形成する段差部形成工程を有することを特徴としている。
本実施形態では、図４に示されるように、１枚の基板３０を分割して、１枚の基板３０から複数の半導体パッケージ１０を製造する。なお、基板３０は、複数の配線基板１３が等間隔に格子状に配列された連基板である。
具体的には、まず、図５（ａ）に示されるように、段差部１８が形成されていない半導体パッケージ１０を形成する。複数の半導体パッケージ１０は、１つの基板３０に含まれる複数の配線基板１０に対して、イメージセンサ１１の実装、ワイヤ１５によるイメージセンサ１１と配線基板１３との電気的に接続により製造できる。
すなわち、図５（ａ）の半導体パッケージ１０は、例えば、下記の（Ａ）〜（Ｄ）の工程によって形成できる。
（Ａ）ダイボンド材１７によるイメージセンサ１１の配線基板１３への固着する工程；
（Ｂ）イメージセンサ１１のパッドと配線基板１３のワイヤーボンド端子１３ａとをワイヤ１５によって接続する工程；
（Ｃ）イメージセンサ１１の画素エリアに、ガラス１２を取り付ける工程；および
（Ｄ）ワイヤ１５を含めてイメージセンサ１１をモールド樹脂１４により封止する工程。
なお、（Ｄ）工程では、イメージセンサ１１が実装された配線基板１３は、連基板（基板３０）の状態で、モールド成型される。モールド成型は、各イメージセンサ１１に樹脂１６で取り付けられたガラス１２に覆われている部分（光透過領域）以外の部分を、モールド樹脂１４で覆うことによって行う。また、ここまでの工程は、例えば、本発明の出願人によって出願した特許文献４に記載の方法を参考にして、実施できる。
次に、図５（ｂ）および図５（ｃ）に示されるように、図５（ａ）の半導体パッケージ１０に段差部１８を形成する（段差形成工程）。
本実施形態では、この段差形成工程では、隣接する半導体パッケージ１０・１０に同時に段差部１８を形成した後（第１切削工程）、隣接する半導体パッケージ１０・１０を個々の半導体パッケージ１０に分割する（第２切削工程）。
具体的には、第１切削工程では、図５（ｂ）に示されるように、図５（ａ）のように形成された格子状に配列された半導体パッケージ１０において、隣接する半導体パッケージ１０・１０間のモールド樹脂１４を、ダイシングブレード４１ａにより切削する。ここでの切削は、隣接する半導体パッケージ１０・１０が、個々の半導体パッケージ１０に分割されないように、かつ、ワイヤ１５が露出しない程度に行う。これにより、ダイシングブレード４１ａによる切削部位１９が、隣接する半導体パッケージ１０・１０に段差部１９が形成されることになる。第１切削工程では、このような、ダイシングブレード４１ａによる切削を、半導体パッケージ１０の４辺に対して行う。
次に、第２切削工程では、図５（ｂ）の切削部位１９を、再度ダイシング加工することにより、個片の半導体パッケージ１０に分割する。すなわち、図５（ｃ）に示されるように、図５（ｂ）におけるダイシングブレード４１ａによる切削部位１９を、さらに、ダイシングブレード４１ｂによって切削することによって、隣接する半導体パッケージ１０・１０を、個々の半導体パッケージ１０に分割する。
このように、第１切削工程では、ダイシングブレード４１ａにより、隣接する半導体パッケージ１０・１０に同時に段差部１８を形成することができる。さらに、段差部１８の２倍の太さのダイシングブレード４１ａを用いることによって、１回のダイシングにより、段差部１８を形成することができる。しかも、図４に示されるような基板３０を用いれば、１回のダイシングにより、複数の半導体パッケージ１０に、切削部位１９（段差部１８）を形成することもできる。
なお、切削部位１９（段差部１８）の形状および深さは、ダイシングブレード４１ａによるダイシング加工の切削の深さと幅の調節により、任意に変更できる。
以上のように、本実施形態のカメラモジュールの製造方法は、半導体パッケージ１０のモールド樹脂１４表面の周縁部に、段差部１８を形成する段差形成工程を含んでいる。
これにより、半導体パッケージ１０とレンズ部材２０との位置合わせを、高精度かつ簡便に行うことのできるカメラモジュール１を製造できる。
また、上記段差形成工程は、単一の基板３０から、複数の半導体パッケージ１０を形成している。これにより、半導体パッケージ１０およびカメラモジュール１の大量生産が、簡便になる。
また、上記段差形成工程は、単一の基板３０に形成された複数の半導体パッケージ１０における隣接する半導体パッケージ１０・１０間を、個々の半導体パッケージ１０に分割されないように切削する第１切削工程と、第１切削工程により形成された切削部位を、さらに切削して個々の半導体パッケージ１０に分割する第２切削工程とを含んでいる。
これにより、段差部１８の形成と、個々の半導体パッケージ１０への分割とを、ダイシングにより行うことができる。このため、段差形成のコストを低減することができる。また、切削により段差部１８を形成するため、金型を用いて段差部１８を形成する場合と比較して、段差形成の汎用性を高められるとともに、設備投資を抑制も可能である。
また、第１切削工程で用いるダイシングブレード４１ａの刃は、第２切削工程で用いるダイシングブレード４１ｂの刃よりも太い。これにより、第１切削工程と第２切削工程とで同じダイシングブレード４１ｂを用いる場合よりも、段差部１８を少ない切削回数で形成することができる。
なお、本実施形態では、複数の半導体パッケージ１０を個々の半導体パッケージ１０に分割する前に、ダイシング加工の切削の深さと幅を調整することにより段差部１８を形成する方法を示したが、段差部１８の形成方法はこれに限定されるものではない。例えば、第１切削工程において、ダイシングブレード４１ｂを用いて、複数回ダイシング加工を行うことによって、切削部位１９（段差部１８）を形成してもよい。また、段差部１８を形成する前に、基板２０を個々の半導体パッケージ１０に分割した後、分割した半導体パッケージ１０に、切削により段差部１８を形成してもよい。また、段差部１８が形成されるような金型を用いて、モールド成型して、段差部１８を形成してもよい。
また、本発明を、以下のように表現することもできる。
〔１〕本発明に係る半導体パッケージは、画素エリアに樹脂１６を用いてガラス１２を取り付けたイメージセンサ１１を、ワイヤーボンド端子１３ａ、及びこれと電気的に接続されている外部接続用電極１３ｂを持つ配線基板１３にダイボンド材１７で接着し、イメージセンサ１１のパッドと配線基板１３のワイヤーボンド端子１３ａとがワイヤ１５で電気的に接続され、イメージセンサ１１のガラス１２に覆われていない部分が、モールド樹脂１４で封止された四角形の半導体パッケージであって、少なくとも対向する２辺の外周部（周縁部）の、イメージセンサ１１が実装されている側の面のモールド樹脂１４に外形ラインと平行な段差部１８（段差構造）を有する半導体パッケージであるともいえる。
〔２〕前記〔１〕に記載の半導体パッケージにおいて、上記外周部の段差部１８が、パッケージの外形成型時に切削加工にて形成されたものであってもよい。
〔３〕本発明に係るカメラモジュールは、レンズ２１と、前記外周部の段差部１８と合致する突起部２３を持ち、レンズ２１を支持する枠体（レンズホルダ２２）からなる光学部品（レンズ部材２０）を、前記〔１〕に記載の半導体パッケージに、光学部品の外周部の突起部２３が合致するように取り付けたことを特徴とするものであるともいえる。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明によれば、より小型なカメラモジュールを安価に提供することができるため、例えば、デジタルスチルカメラ，ビデオカメラ，防犯カメラ，または、携帯電話用・車両搭載用・インタホン用のカメラ等、種々の撮像装置に好適に利用できる。
本発明に係るカメラモジュールの断面図である。 図１のカメラモジュールにおける半導体パッケージの断面図である。 図２の半導体パッケージの上面図である。 図２の半導体パッケージの製造工程を示す図である。 （ａ）および（ｂ）は、本発明に係るカメラモジュールの製造工程を示す工程図である。 特許文献１に記載のカメラモジュールの断面図である。 （ａ）および（ｂ）は、特許文献２に記載のカメラモジュールの断面図である。 特許文献３に記載のカメラモジュールの断面図である。 特許文献４に記載のカメラモジュールの断面図である。
符号の説明
１ カメラモジュール（半導体モジュール）
１０ 半導体パッケージ
１１ イメージセンサ（半導体チップ）
１３ プリント配線基板（配線基板）
１４ モールド樹脂（樹脂形成部．樹脂）
１５ ワイヤ（接続部）
１８ 段差部（切欠部）
１９ 切削部位
２０ レンズ部材（搭載部材）
２１ レンズ
２２ レンズホルダ
２３ 突起部（嵌合部）
３０ 基板
４１ａ・４１ｂ ダイシングブレード（切削手段）

Claims (12)

  1. 配線基板上に実装された半導体チップと、上記配線基板と半導体チップとを電気的に接続する接続部とを備え、
    上記接続部を含めて上記半導体チップを樹脂封止する樹脂封止部が形成された半導体パッケージであって、
    上記樹脂封止部の表面の周縁部に、段差部が形成されていることを特徴とする半導体パッケージ。
  2. 上記段差部は、上記周縁部全域に形成されていることを特徴とする請求項１に記載の半導体パッケージ。
  3. 上記段差部は、樹脂封止部の樹脂が除去された切欠部であることを特徴とする請求項１に記載の半導体パッケージ。
  4. 上記半導体チップは、イメージセンサであることを特徴とする請求項１に記載の半導体パッケージ。
  5. 配線基板上に実装された半導体チップと、上記配線基板と半導体チップとを電気的に接続する接続部とを備え、上記接続部を含めて上記半導体チップを樹脂封止する樹脂封止部が形成された半導体パッケージの製造方法であって、
    上記樹脂封止部の表面の周縁部に、段差部を形成する段差形成工程を含むことを特徴とする半導体パッケージの製造方法。
  6. 上記段差形成工程は、単一の基板に形成された複数の半導体パッケージを分割して、単一の基板から、複数の半導体パッケージを形成することを特徴とする請求項５に記載の半導体パッケージの製造方法。
  7. 上記段差形成工程は、
    上記複数の半導体パッケージにおける隣接する半導体パッケージ間を、個々の半導体パッケージに分割されないように切削する第１切削工程と、
    第１切削工程により形成された切削部位を、さらに切削して個々の半導体パッケージに分割する第２切削工程とを含むことを特徴とする請求項６に記載の半導体パッケージの製造方法。
  8. 第１切削工程では、第２切削工程よりも太い切削手段を用いることを特徴とする請求項６に記載の半導体パッケージの製造方法。
  9. 請求項１〜４のいずれか１項に記載の半導体パッケージに、搭載部材が取り付けられた半導体モジュールであって、
    上記搭載部材は、上記半導体パッケージの段差部に嵌合する嵌合部を有しており、
    上記段差部と嵌合部とによって、半導体パッケージと搭載部材とが接合されていることを特徴とする半導体モジュール。
  10. 上記段差部と嵌合部とが、接着剤を介して接合されていることを特徴とする請求項９に記載の半導体モジュール。
  11. 上記搭載部材は、レンズホルダにレンズが保持されたレンズ部材であることを特徴とする請求項９または１０に記載の半導体モジュール。
  12. 請求項９〜１１のいずれか１項に記載の半導体モジュールを備えた電子機器。
JP2005331812A 2005-11-16 2005-11-16 半導体パッケージとその製造方法，半導体モジュール，および電子機器 Pending JP2007142042A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005331812A JP2007142042A (ja) 2005-11-16 2005-11-16 半導体パッケージとその製造方法，半導体モジュール，および電子機器
KR1020087014476A KR100995874B1 (ko) 2005-11-16 2006-11-01 반도체 패키지, 반도체 모듈, 그 제조 방법, 및 전자 기기
US12/085,152 US20090256229A1 (en) 2005-11-16 2006-11-01 Semiconductor Package, Method for Manufacturing the Same, Semiconductor Module, and Electronic Device
CN2006800426116A CN101310381B (zh) 2005-11-16 2006-11-01 半导体封装及其制造方法、半导体模块和电子设备
PCT/JP2006/321898 WO2007058073A1 (ja) 2005-11-16 2006-11-01 半導体パッケージとその製造方法、半導体モジュール、および電子機器
TW095142301A TWI336590B (en) 2005-11-16 2006-11-15 Semiconductor package, semiconductor module and production method thereof, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005331812A JP2007142042A (ja) 2005-11-16 2005-11-16 半導体パッケージとその製造方法，半導体モジュール，および電子機器

Publications (1)

Publication Number Publication Date
JP2007142042A true JP2007142042A (ja) 2007-06-07

Family

ID=38048462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005331812A Pending JP2007142042A (ja) 2005-11-16 2005-11-16 半導体パッケージとその製造方法，半導体モジュール，および電子機器

Country Status (6)

Country Link
US (1) US20090256229A1 (ja)
JP (1) JP2007142042A (ja)
KR (1) KR100995874B1 (ja)
CN (1) CN101310381B (ja)
TW (1) TWI336590B (ja)
WO (1) WO2007058073A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040689A (ja) * 2008-08-04 2010-02-18 Taiyo Yuden Co Ltd 回路モジュール及び回路モジュールの製造方法
JP2011204994A (ja) * 2010-03-26 2011-10-13 Yamatake Corp 光学パッケージ、及び光学パッケージとレンズの接合方法

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7811861B2 (en) * 2008-08-01 2010-10-12 Tong Hsing Electronic Industries Ltd. Image sensing device and packaging method thereof
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
TWI416192B (zh) * 2011-02-09 2013-11-21 Himax Imagimg Inc 鏡頭模組與製造鏡頭模組之光圈的方法
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
JP5998962B2 (ja) * 2013-01-31 2016-09-28 三菱電機株式会社 半導体光装置
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US20170256576A1 (en) * 2016-03-02 2017-09-07 Semiconductor Components Industries, Llc High reliability housing for a semiconductor package
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
JPWO2018092318A1 (ja) * 2016-11-21 2019-01-24 オリンパス株式会社 内視鏡用撮像モジュール、および内視鏡
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US11662541B2 (en) 2017-11-07 2023-05-30 Ams Sensors Singapore Pte. Ltd. Optoelectronic modules having locking assemblies and methods for manufacturing the same
CN108933151B (zh) * 2018-07-26 2024-02-13 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构以及封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55175249U (ja) * 1979-06-04 1980-12-16
JP2002134661A (ja) * 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003110946A (ja) * 2001-09-11 2003-04-11 Samsung Electro Mech Co Ltd 撮像素子モジュールパッケージ
JP2004296453A (ja) * 2003-02-06 2004-10-21 Sharp Corp 固体撮像装置、半導体ウエハ、光学装置用モジュール、固体撮像装置の製造方法及び光学装置用モジュールの製造方法
JP2005184630A (ja) * 2003-12-22 2005-07-07 Mitsui Chemicals Inc 撮像装置用の半導体チップ収納用筐体と撮像装置
JP2006344898A (ja) * 2005-06-10 2006-12-21 Renesas Technology Corp 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762796B1 (en) * 1998-08-10 2004-07-13 Olympus Optical Co., Ltd. Image pickup module having integrated lens and semiconductor chip
JP2003333437A (ja) * 2002-05-13 2003-11-21 Rohm Co Ltd イメージセンサモジュールおよびその製造方法
US20040124486A1 (en) * 2002-12-26 2004-07-01 Katsumi Yamamoto Image sensor adapted for reduced component chip scale packaging
JP2004319530A (ja) * 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
US7199438B2 (en) * 2003-09-23 2007-04-03 Advanced Semiconductor Engineering, Inc. Overmolded optical package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55175249U (ja) * 1979-06-04 1980-12-16
JP2002134661A (ja) * 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003110946A (ja) * 2001-09-11 2003-04-11 Samsung Electro Mech Co Ltd 撮像素子モジュールパッケージ
JP2004296453A (ja) * 2003-02-06 2004-10-21 Sharp Corp 固体撮像装置、半導体ウエハ、光学装置用モジュール、固体撮像装置の製造方法及び光学装置用モジュールの製造方法
JP2005184630A (ja) * 2003-12-22 2005-07-07 Mitsui Chemicals Inc 撮像装置用の半導体チップ収納用筐体と撮像装置
JP2006344898A (ja) * 2005-06-10 2006-12-21 Renesas Technology Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040689A (ja) * 2008-08-04 2010-02-18 Taiyo Yuden Co Ltd 回路モジュール及び回路モジュールの製造方法
JP2011204994A (ja) * 2010-03-26 2011-10-13 Yamatake Corp 光学パッケージ、及び光学パッケージとレンズの接合方法

Also Published As

Publication number Publication date
CN101310381B (zh) 2010-10-13
TW200733728A (en) 2007-09-01
WO2007058073A1 (ja) 2007-05-24
KR100995874B1 (ko) 2010-11-22
KR20080070067A (ko) 2008-07-29
TWI336590B (en) 2011-01-21
CN101310381A (zh) 2008-11-19
US20090256229A1 (en) 2009-10-15

Similar Documents

Publication Publication Date Title
JP2007142042A (ja) 半導体パッケージとその製造方法，半導体モジュール，および電子機器
JP4204368B2 (ja) 光学装置用モジュール及び光学装置用モジュールの製造方法
US7964945B2 (en) Glass cap molding package, manufacturing method thereof and camera module
US9966401B2 (en) Package for image sensor with outer and inner frames
US7863702B2 (en) Image sensor package and method of manufacturing the same
KR100928231B1 (ko) 고체 촬상 장치 및 그것을 구비한 전자기기
JP4724145B2 (ja) カメラモジュール
US20110115974A1 (en) Integrated lens and chip assembly for a digital camera
CN102761697A (zh) 基于晶片的照相模块及其制造方法
US20060223216A1 (en) Sensor module structure and method for fabricating the same
CN101159279A (zh) 半导体摄像元件及其制法、半导体摄像元件模块及装置
JP2004327918A (ja) 固体撮像装置およびその製造方法
CN104576570A (zh) 电子部件、电子装置以及用于制造电子部件的方法
JP4466552B2 (ja) 固体撮像装置の製造方法
JP2008277593A (ja) 回路基板、それを用いた光学デバイス、カメラモジュール、およびその製造方法
JP2007518275A (ja) 光センサを実装するための方法
JP2005129721A (ja) 固体撮像装置
TWI564610B (zh) 攝像模組及其製造方法
JP2006005612A (ja) 撮像モジュール
JP4147171B2 (ja) 固体撮像装置およびその製造方法
JP2006269784A (ja) 撮像装置
JP4578168B2 (ja) 固体撮像装置の製造方法
KR100764410B1 (ko) 이미지센서 모듈 및 그 제조방법
JP2006074243A (ja) カメラモジュールの製造方法
JP2004134876A (ja) 光モジュール及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100326

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100507

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110726