JP6291555B2 - 封止表面に至るワイヤボンドを有するパッケージ・オン・パッケージアセンブリ - Google Patents

封止表面に至るワイヤボンドを有するパッケージ・オン・パッケージアセンブリ Download PDF

Info

Publication number
JP6291555B2
JP6291555B2 JP2016207566A JP2016207566A JP6291555B2 JP 6291555 B2 JP6291555 B2 JP 6291555B2 JP 2016207566 A JP2016207566 A JP 2016207566A JP 2016207566 A JP2016207566 A JP 2016207566A JP 6291555 B2 JP6291555 B2 JP 6291555B2
Authority
JP
Japan
Prior art keywords
wire bond
substrate
sealing layer
microelectronic
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016207566A
Other languages
English (en)
Other versions
JP2017041643A (ja
Inventor
広陽 佐藤
広陽 佐藤
カン，テッキュ
ハーバ，ベルガセム
オズボーン，フィリップ・アール
ワン，ウェイ‐シュン
チャウ，エリス
モハメッド，イリヤス
憲仁 益田
憲仁 益田
和男 佐久間
和男 佐久間
聖昭 橋本
聖昭 橋本
稲太郎 黒澤
稲太郎 黒澤
智幸 菊地
智幸 菊地
Original Assignee
テッセラ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テッセラ，インコーポレイテッド filed Critical テッセラ，インコーポレイテッド
Publication of JP2017041643A publication Critical patent/JP2017041643A/ja
Application granted granted Critical
Publication of JP6291555B2 publication Critical patent/JP6291555B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/043—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/17179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45155—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)

Description

［関連出願の相互参照］
本願は、２０１１年５月３日に出願された韓国特許出願第１０−２０１１−００４１８４３号の優先権を主張するものであり、その開示内容は、参照することによって、ここに含まれるものとする。
半導体チップのような超小型電子素子は、典型的には、他の電子コンポーネントに対する多くの入力／出力接続部を必要としている。半導体チップまたは同等の素子の入力／出力接点は、一般的には、（「エリアアレイ」と一般的に呼ばれる）素子の表面を実質的に覆うグリッド状パターンまたは素子の前面の各縁と平行にかつ該縁に隣接して延在する細長の列、または該前面の中心に配置されている。典型的には、チップのような素子は、印刷回路基板のような基板に物理的に実装されるようになっており、素子の接点は、回路基板の導電特徴部に電気的に接続されるようになっている。
半導体チップは、一般的に、チップの製造中および回路基板または他の回路パネルのような外部基板上へのチップの実装中におけるチップの取扱いを容易にするパッケージの形態で提供されている。例えば、多くの半導体チップは、表面実装に適するパッケージの形態で提供されている。この一般的な形式の多くのパッケージが、種々の用途に対して提案されてきている。最も一般的には、このようなパッケージは、誘電体上にメッキまたはエッチングされた金属構造体として形成された端子を有する、「チップキャリア」と一般的に呼ばれる誘電体要素を備えている。これらの端子は、典型的には、チップキャリア自体に沿って延在する薄いトレースのような特徴部およびチップの接点と端子またはトレースとの間に延在する細いリードまたはワイヤによって、チップ自体の接点に接続されるようになっている。表面実装作業において、パッケージは、パッケージ上の各端子が回路基板上の対応する接触パッドに真っ直ぐに並ぶように、回路基板上に配置されることになる。半田または他の接合材料が、端子と接触パッドとの間に設けられることになる。パッケージは、半田を溶融または「リフロー」させるかまたは他の方法によって接合材料を活性化させるために、アセンブリを加熱することによって、適所に恒久的に接合されることになる。
多くのパッケージは、パッケージの端子に取り付けられる半田ボールの形態にある半田塊を備えている。半田ボールは、典型的には、約０．１ｍｍおよび約０．８ｍｍ（５ミルおよび３０ミル）の直径を有している。底面から突出する半田ボールのアレイを有するパッケージは、ボールグリッドアレイ（ＢＧＡ）パッケージと一般的に呼ばれている。ランドグリッドアレイ（ＬＧＡ）パッケージと呼ばれる他のパッケージは、半田から形成された薄い層またはランドによって基板に固定されるようになっている。この種のパッケージは、極めて小形化することができる。「チップスケールパッケージ」と一般的に呼ばれるいくつかのパッケージは、パッケージ内に組み入れられた素子の面積と等しいかまたはわずかに大きい回路基板の面積を占めることになる。これは、アセンブルの全体の大きさを縮小し、基板上の種々の素子間の相互接続部を短縮することができ、これによって、素子間の信号伝搬時間を制限し、アセンブリの高速作動を容易にするという点において、有利である。
パッケージ化された半導体チップは、多くの場合、「積層」配置の形態で提供されている。この積層配置では、１つのパッケージが、例えば、回路基板上に実装され、他のパッケージが、第１のパッケージの上に実装されることになる。これらの配置によって、多くの異なるチップを回路基板の単一の設置面積内に実装することができ、パッケージ間の相互接続部を短縮することによって、高速作動をさらに促進させることができる。多くの場合、この相互接続距離は、チップ自体の厚みよりもわずかに大きくなっている。チップパッケージのスタック内において相互接続を達成するために、（最上部のパッケージを除けば）各パッケージの両側に機械的かつ電気的接続をもたらすための構造体を設ける必要がある。これは、例えば、チップが実装される基板の両側に接触パッドまたはランドを設けることによって、行われてきている。パッドは、導電ビアなどによって基板を通って接続されることになる。下側基板の上面上の接点と次に高い基板の底面上の接点との間の間隙を橋掛けするために、半田ボールなどが用いられてきている。半田ボールは、接点を接続するために、チップの高さよりも大きくなっていなければならない。積層チップ配置および相互接続構造の例は、特許文献１に記載されている。この開示内容は、参照することによって、その全体がここに含まれるものとする。
超小型電子パッケージを回路基板に接続するために、また超小型電子パッケージングにおける他の接続部を得るために、細長のポストまたはピンの形態にあるマイクロ接点要素が用いられることがある。場合によっては、１つまたは複数の金属層を含む金属構造をマイクロ接点が得られるようにエッチングすることによって、マイクロ接点が形成されることもある。エッチングプロセスは、マイクロ接点の大きさを制限することになる。従来のエッチングプロセスは、典型的には、ここでは「アスペクト比」と呼ばれる高さ／最大幅の比率の大きいマイクロ接点を形成することができない。適切な高さおよび互いに隣接するマイクロ接点間の極めて小さいピッチまたは間隔を有するマイクロ接点のアレイを形成することは、困難であるかまたは不可能である。さらに、従来のエッチングプロセスによって形成されたマイクロ接点の形態は、制限されている。
米国特許出願公開第２０１０／０２３２１２９号明細書
当技術分野における前述の発展のすべてにも関わらず、超小型電子パッケージの製造および試験におけるさらに一層の改良が望まれている。
本開示の一実施形態は、超小型電子パッケージに関する。超小型電子パッケージは、第１の領域および第２の領域、および第１の表面および第１の表面から遠く離れた第２の表面を有する基板を備えている。少なくとも１つの超小型電子素子が、第１の領域内において第１の表面の上に重なっている。導電要素が、第２の領域内において基板の第１の表面および第２の表面の少なくとも１つに露出しており、導電要素の少なくともいくつかは、少なくとも１つの超小型電子素子に電気的に接続されている。超小型電子パッケージは、導電要素のそれぞれに接合された基部と、基板から遠く離れてかつ基部から遠く離れた端面とを有するワイヤボンドをさらに備えており、各ワイヤボンドは、その基部と端面との間に延在する縁面を画定している。誘電体封止層が、第１または第２の表面の少なくとも１つから延在しており、ワイヤボンドが封止層によって互いに分離されるようにワイヤボンド間の空間を充填している。封止層は、基板の少なくとも第２の領域の上に重なっており、ワイヤボンドの未封止部分は、少なくとも封止層によって覆われていないワイヤボンドの端面の一部によって画定されている。基板は、リードフレームであってもよく、導電要素は、リードフレームのリードであってもよい。
ワイヤボンドの未封止部分は、ワイヤボンドの端面と、封止層によって覆われていない、端面に隣接する縁面の一部と、によって画定されていてもよい。ワイヤボンドの未封止部分の少なくともいくつかに接触する酸化保護層が含まれていてもよい。ワイヤボンドの少なくとも１つの端面に隣接する少なくとも一部は、封止層の表面と実質的に直交していてもよい。前述の導電要素は、第１の導電要素とされ、超小型電子パッケージは、ワイヤボンドの未封止部分に電気的に接続された複数の第２の導電要素をさらに備えていてもよい。このような実施形態では、第２の導電要素は、第１の導電要素と接触しないようになっていてもよい。第２の導電要素は、第１のワイヤボンドの少なくともいくつかの端面に接合された複数のスタッドバンプを備えていてもよい。。
ワイヤボンドの少なくとも１つは、その基部と未封止部分との間で実質的に直線に沿って延在していてもよく、該実質的な直線は、基板の第１の表面に関して９０°未満の角度をなしていてもよい。付加的または代替的に、ワイヤボンドの少なくとも１つの縁面は、端面に隣接する第１の部分と、端面から第１の部分によって分離された第２の部分とを有していてもよく、第１の部分は、第２の部分が延在する方向から離れる方向に延在していてもよい。
本開示の他の実施形態は、代替的な超小型電子パッケージに関する。このような超小型電子パッケージは、第１の領域および第２の領域、および第１の表面および第１の表面から遠く離れた第２の表面を有する基板を備えている。少なくとも１つの超小型電子素子が、第１の領域内において第１の表面の上に重なっている。導電要素が、第２の領域内において基板の第１の表面および第２の表面の少なくとも１つに露出しており、導電要素の少なくともいくつかは、少なくとも１つの超小型電子素子に電気的に接続されている。超小型電子パッケージは、導電要素のそれぞれに接合された基部と、基板から遠く離れてかつ基部から遠く離れた端面とを有する複数のワイヤボンドをさらに備えている。各ワイヤボンドは、その基部と端面との間に延在する縁面を画定している。誘電体封止層が、第１または第２の表面の少なくとも１つから延在しており、ワイヤボンドが封止層によって互いに分離されるように、ワイヤボンド間の空間を充填している。封止層は、基板の少なくとも第２の領域の上に重なっており、ワイヤボンドの未封止部分は、少なくとも封止層によって覆われていないワイヤボンドの端面に隣接する縁面の一部によって画定されている。
封止層は、ワイヤボンドを形成した後に、誘電体材料を第１の基板上に堆積させ、次いで、堆積した誘電体材料を硬化させることによって、基板上に形成された一体化層とすることができる。一体化封止層の形成は、誘電体材料の成形を含んでいる。
未封止部分の少なくとも１つは、少なくとも封止層によって覆われていない端面の一部によってさらに画定されていてもよい。封止層によって覆われていない縁面の一部は、封止層の表面と実質的に平行の方向に延在する最長寸法を有していてもよい。封止層によって覆われず、封止層の表面と実質的に平行に延在する縁面の一部の長さは、ワイヤボンドの断面幅よりも大きくなっていてもよい。
前述の実施形態のいずれかにおいて、基板の第１の表面は、第１および第２の方向に延在していてもよく、各横方向は、第１および第２の表面間において基板の厚みの方向を横断していてもよい。ワイヤボンドの少なくとも１つの未封止部分は、少なくとも１つのワイヤボンドが接合された導電要素から横方向の少なくとも１つにおいてさらに変位していてもよい。ワイヤボンドの少なくとも１つは、その基部と端面との間に実質的に湾曲した部分を備えていてもよい。少なくとも１つのワイヤボンドの未封止部分は、超小型電子素子の主面の上に重なっていてもよい。
前述の実施形態のいずれかにおいて、半田ボールが、ワイヤボンドの少なくとも１つの未封止部分に接合されるようになっていてもよい。
加えて、前述の実施形態のいずれかにおいて、封止層は、少なくとも１つの表面を備えることができ、ワイヤボンドの未封止部分は、少なくとも１つの表面の１つにおいて、封止層によって覆われないようになっていてもよい。少なくとも１つの表面は、基板の第１の表面と実質的に平行の主面を含むことができ、ワイヤボンドの少なくとも１つの未封止部分は、主面において封止層によって覆われないようになっていてもよい。少なくとも１つのワイヤボンドの未封止部分は、主面と実質的に同一平面をなしていてもよい。代替的に、 少なくとも１つのワイヤボンドの未封止部分は、主面の上方に延在していてもよい。少なくとも１つの表面は、基板の第１の表面から第１の距離を隔てた主面と、基板の第１の表面から第１の距離よりも短い第２の距離を隔てた凹面とを備えていてもよく、ワイヤボンドの少なくとも１つの未封止部分は、凹面において封止層によって覆われないようになっていてもよい。少なくとも１つの表面は、基板の第１の表面から大きな角度で離れる方に延在する側面を含んでいてもよく、少なくとも１つのワイヤボンドの未封止部分は、側面において封止層によって覆われないようになっていてもよい。封止層は、封止層の表面から基板に向かって延在するように形成された空洞を有していてもよく、ワイヤボンドの１つの未封止部分は、空洞内に配置されていてもよい。
さらに、前述の実施形態のいずれかにおいて、ワイヤボンドは、銅、金、アルミニウム、および半田からなる群から選択された少なくとも一種の材料から本質的になっているとよい。ワイヤボンドの少なくとも１つは、その長さに沿って長軸を画定しており、各ワイヤボンドは、長軸に沿って延在する第１の材料の内層と、長軸から遠く離れ、このようなワイヤボンドの長さ方向に延在する長さを有する第２の材料の外層と、を備えていてもよい。このような実施形態では、第１の材料は、銅、金、ニッケル、およびアルミニウムの一種とすることができ、第２の材料は、銅、金、ニッケル、アルミニウム、および半田の一種とすることができる。
前述の実施形態のいずれかにおいて、複数のワイヤボンドは、第１のワイヤボンドとされ、超小型電子パッケージは、超小型電子素子上の接点に接合された基部と接点から遠く離れた端面とを有する少なくとも１つの第２のワイヤボンドをさらに備えていてもよい。少なくとも１つの第２のワイヤボンドは、基部と端面との間に延在する縁面を画定しており、少なくとも１つの第２のワイヤボンドの未封止部分は、このような第２のワイヤボンドの端面または封止層によって覆われていないこのような第２のワイヤボンドの縁面の少なくとも１つの一部によって画定されていてもよい。少なくとも１つの超小型電子素子は、第１の超小型電子素子とされ、超小型電子パッケージは、第１の超小型電子素子の上に少なくとも部分的に重なる少なくとも１つの第２の超小型電子素子をさらに備えていてもよい。このような実施形態では、該ワイヤボンドは、第１のワイヤボンドとされ、超小型電子パッケージは、超小型型電子素子上の接点に接合された基部と、接点から遠く離れた端面とを有する少なくとも１つの第２のワイヤボンドを有していてもよい。少なくとも１つの第２のワイヤボンドは、基部と端面との間に延在する縁面を画定しており、第２のワイヤボンドの未封止部分は、このような第２のワイヤボンドの端面の一部または封止層によって覆われていないこのような第２のワイヤボンドの縁面の少なくとも１つによって画定されていてもよい。
前述の実施形態のいずれかにおいて、ワイヤボンドの第１のものは、第１の信号電位を送るように適合されており、ワイヤボンドの第２のものは、第１の信号電位と異なる第２の信号電位を同時に送るように適合されているとよい。
前述の実施形態のいずれかは、封止層の表面に沿って延在する再分配層をさらに備えていてもよい。再分配層は、封止層の主面に隣接する第１の面を有する再分配基板を備えていてもよく、再分配層は、第１の表面から遠く離れた第２の表面と、再分配基板の第１の表面上に露出し、ワイヤボンドのそれぞれの未封止部分と真っ直ぐに並んで機械的に接続された第１の導電パッドと、基板の第２の表面に露出し、第１の導電パッドに電気的に接続された第２の導電パッドと、をさらに備えていてもよい。
さらに他の実施形態では、超小型電子アセンブリは、前述の実施形態のいずれかによる第１の超小型電子パッケージを備えている。該アセンブリは、第１の表面および第２の表面を有する基板を有する第２の超小型電子パッケージをさらに備えているとよい。第２の超小型電子層が、第１の表面に実装されているとよく、接触パッドが、第２の表面に露出し、第２の超小型電子素子に電気的に接続されているとよい。第２の超小型電子パッケージは、第２の超小型電子パッケージの第２の表面が誘電体封止層の表面の少なくとも一部の上に重なるように、かつ接触パッドの少なくともいくつかがワイヤボンドの未封止部分の少なくともいくつかに電気的かつ機械的に接続されるように、第１の超小型電子パッケージに実装されているとよい。
本開示の他の実施形態は、第１の領域および第２の領域と第１の表面および第１の表面から遠く離れた第２の表面とを有し、横方向に延在している、基板を備える超小型電子パッケージに関する。超小型電子素子が、第１の領域内において第１の表面の上に重なっており、基板から遠く離れた主面を有している。導電要素が、第２の領域内において基板の第１の表面に露出しており、導電要素の少なくともいくつかは、超小型電子素子に電気的に接続されている。超小型電子パッケージは、第１の導電要素のそれぞれに接合された基部と、基板から遠く離れてかつ基部から遠く離れた端面とを有するワイヤボンドをさらに備えている。各ワイヤボンドは、その基部と端面との間に延在する縁面を画定している。誘電体封止層が、第１または第２の表面の少なくとも１つから延在しており、ワイヤボンドが誘電体層によって互いに分離されるように、ワイヤボンド間の空間を充填している。封止層は、基板の少なくとも第２の領域の上に重なっており、ワイヤボンドの未封止部分は、封止層によって覆われていないワイヤボンドの端面の少なくとも一部によって画定されている。少なくとも１つのワイヤボンドの未封止部分は、未封止部分が超小型電子素子の主面の上に重なるように、少なくとも１つのワイヤボンドが接続された導電要素から第１の表面に沿って少なくとも１つの横方向に変位している。
導電要素は、第１の所定の形態の第１のアレイに配置されていてもよく、ワイヤボンドの未封止部分は、第１の所定の形態と異なる第２の所定の形態の第２のアレイに配置されていてもよい。第１の所定の形態は、第１のピッチによって特徴付けられていてもよく、第２の所定の形態は、第１のピッチよりも細い第２のピッチによって特徴付けられていてもよい。絶縁層が、超小型電子素子の少なくとも表面を覆って延在していてもよい。絶縁層は、超小型電子素子の表面と、超小型電子素子の主面の上に重なる未封止部分を有する少なくとも１つのワイヤボンドと、の間に配置されていてもよい。ワイヤボンドのそれぞれの複数の未封止部分は、超小型電子素子の主面の上に重なっていてもよい。
本発明の一実施形態による超小型電子アセンブリは、前述の実施形態による第１の超小型電子パッケージを備えている。該アセンブリは、第１の表面および第２の表面を有する基板と、第１の表面に取り付けられた超小型電子素子と、第２の表面に露出し、超小型電子素子に電気的に接続された接触パッドと、を備える第２の超小型電子パッケージをさらに備えているとよい。第２の超小型電子パッケージは、第２のパッケージの第２の表面が誘電体層の表面の少なくとも一部の上に重なるように、かつ接触パッドの少なくともいくつかがワイヤボンドの未封止部分の少なくともいくつかに電気的かつ機械的に接続されるように、第１の超小型電子パッケージに取り付けられているとよい。
第１の超小型電子パッケージの導電要素は、第１の所定の形態の第１のアレイに配置されていてもよく、第２の超小型電子パッケージの接触パッドは、第１の所定の形態と異なる第２の所定の形態の第２のアレイに配置されていてもよい。第１の超小型電子パッケージのワイヤボンドの未封止部分の少なくともいくつかは、第２の所定の形態に対応する第３のアレイに配置されていてもよい。第１の所定の形態は、第１のピッチによって特徴付けられていてよく、第２の形態は、第１のピッチよりも細い第２のピッチによって特徴付けられていてもよい。
本発明のさらに他の実施形態は、超小型電子パッケージを製造する方法に関する。この方法は、誘電体封止層を処理中ユニット上に形成するステップを含んでいる。処理中ユニットは、第１の表面およびそこから遠く離れた第２の表面を有する基板と、基板の第１の表面に実装された超小型電子素子と、第１の表面に露出した複数の導電要素と、を備えている。導電要素の少なくともいくつかは、超小型電子素子に電気的に接続されている。処理中ユニットは、導電要素に接合された基部および基部から遠く離れた端面を有するワイヤボンをさらに備えている。各ワイヤボンドは、基部と端面との間に延在する縁面を画定している。封止層は、第１の表面およびワイヤボンドの一部を少なくとも部分的に覆うように形成されており、ワイヤボンドの未封止部分は、封止層によって覆われていない端面または縁面の少なくとも１つの一部によって画定されている。処理中ユニットの基板は、リードフレームであってもよく、導電要素は、リードフレームのリードであってもよい。スタッドバンプが、ワイヤボンドの少なくとも１つの封止部分上に形成されてもよい。半田ボールが、ワイヤボンドの少なくとも１つの未封止部分上に堆積されるようになっていてもよい。
封止層を形成するステップは、誘電体材料塊を第１の表面およびワイヤボンドの実質的に全てを覆って堆積させ、その未封止部分を画定するために、誘電体材料塊の部分を除去し、ワイヤボンドの一部を露出させることを含んでいてもよい。変更形態では、ワイヤボンドの少なくとも１つは、導電要素の少なくとも２つの各々に接合されたループをなすように延ばされていてもよい。誘電体材料塊は、第１の表面および少なくとも１つのワイヤボンドループを少なくとも部分的に覆うように堆積されてもよく、誘電体材料塊の一部を除去するステップは、少なくとも１つのワイヤボンドループを封止層によって覆われていないそれぞれの自由端を有する第１および第２のワイヤボンドに切断し、その未封止部分を形成するように、少なくとも１つのワイヤボンドループの一部を除去することをさらに含んでいてもよい。ワイヤの第１の端を導電要素に接合し、ワイヤを第１の表面から離れる方向に引き出し、次いで、ワイヤを第１の表面に沿って少なくとも横方向に引き出し、次いで、ワイヤを第２の導電要素の方に引き出し、かつワイヤを第２の導電要素に接合することを含むステップによって、ループが形成されてもよい。
誘電体材料塊を基板の第１の表面から離れた位置から、ワイヤボンドの少なくとも１つが誘電体材料塊を貫通するように、ワイヤボンドの上に押圧し、基板の第１の表面に接触させることによって、封止層が処理中ユニット上に形成されてもよい。ワイヤボンドは、金、銅、アルミニウム、または半田から本質的になるワイヤから作製されているとよい。第１のワイヤボンドは、アルミニウムを含んでいてもよく、ワイヤボンドは、ウエジボンディングによって、導電要素に接合されるようになっていてもよい。封止層を形成するステップは、付加的または代替的に、封止層の主面から基板の方に延在する少なくとも１つの空洞を形成することを含んでいてもよく、少なくとも１つの空洞は、ワイヤボンドの１つの未封止部分を包囲していてもよい。少なくとも１つの空洞は、基板上に誘電体封止材料を堆積させた後、封止材料の湿式エッチング、乾式エッチング、またはレーザーエッチングの少なくとも１つによって形成されるようになっていてもよい。少なくとも１つの空洞は、基板および少なくとも１つのワイヤボンド上に誘電体封止材料を堆積した後、ワイヤボンドの少なくとも１つの所定位置から犠牲材料の塊の少なくとも一部を除去することによって、形成されるようになっていてもよい。封止層を形成するステップは、犠牲材料の塊の一部が封止層の主面上に露出し、犠牲材料の塊の露出部が、ワイヤボンドの自由端の近くの部分を包囲し、封止層の一部を該自由端の近くの部分から離間するように行われてもよい。ワイヤボンドの少なくとも１つは、その長さに沿って長軸を画定しており、各ワイヤボンドは、長軸に沿って延在する第１の材料の内層と、長軸から遠く離れてこのようなワイヤボンドの長さに沿って延在する長さを有する犠牲材料の塊によって形成された外層と、を備えていてもよい。犠牲材料の塊の第２の部分が基部に隣接して残るような空洞を形成するように、犠牲材料の塊の第１の部分が除去されるようになっていてもよい。
基板の第１の表面は、横方向に延在しているとよく、ワイヤボンドの少なくとも１つの未封止部分は、ワイヤボンドの端面が少なくとも１つのワイヤボンドが接合された導電要素から横方向の少なくとも１つにおいて変位するように、形成されてもよい。従って、処理中ユニットは、ワイヤボンドの少なくとも１つが導電要素と少なくとも１つのワイヤボンドの端面との間に配置された実質的に湾曲した部分を備えるように、ワイヤボンドを形成するステップを含むように形成されてもよい。
さらに他の変更形態では、基板は、第１の領域および第２の領域を備えており、超小型電子素子は、第１の領域の上に重なって、基板から遠く離れた主面を有している。第１の導電要素は、第２の領域内に配置されているとよく、処理中ユニットは、ワイヤボンドの少なくとも１つの少なくとも一部が超小型電子素子の主面の上に重なるように、ワイヤボンドを形成するステップを含むように、形成されるとよい。
ワイヤボンドは、その長さに沿って長軸を画定しており、ワイヤボンドは、長軸に沿って延在する第１の材料の内層と、長軸から遠く離れてワイヤボンドの長さに沿って延在する第２の材料の外層と、を備えていてもよい。このような変更形態では、第１の材料は、銅であるとよく、第２の材料は、半田であるとよい。封止層を形成するステップの後、ワイヤボンドの内層の縁面の一部を露出させるために、第２の材料の一部が除去され、誘電体層の表面から延在する空洞を形成するようになっていてもよい。
本開示のさらに他の実施形態は、第１の領域および第２の領域を有する基板であって、第１の表面および第１の表面から遠く離れた第２の表面を有している、基板を備える超小型電子パッケージに関する。少なくとも１つの超小型電子素子が、第１の領域内において第１の表面の上に重なっており、導電要素が、第２の領域内において基板の第１の表面に露出しており、導電要素の少なくともいくつかは、少なくとも１つの超小型電子素子に電気的に接続されている。複数のボンド要素は、各々、第１の基部、第２の基部、および基部間に延在する縁面を有しており、第１の基部は、導電要素の１つに接合されている。縁面は、接触パッドから基板から遠く離れた縁面の頂部に延在する第１の部分を備えている。縁面は、頂部から第２の基部に延在する第２の部分をさらに備えており、第２の基部は、基板の特徴部に接合されている。誘電体封止層が、第１または第２の表面の少なくとも１つから延在しており、ボンド要素が封止層によって互いに分離されるように、ボンド要素の第１および第２の部分間の空間および複数のボンド要素間の空間を充填している。封止層は、少なくとも基板の第２の領域の上に重なっている。ボンド要素の未封止部分は、封止層によって覆われていない頂部の周りのボンド要素の縁面の少なくとも一部によって画定されている。
前述の実施形態の変更形態では、ボンド要素は、ワイヤボンドである。このような変更形態では、基板の第２の基部が接合される基板の特徴部は、第１の基部が接続される導電要素であってもよい。代替的に、基板の第２の基部が接合される基板の特徴部は、第１の基部が接合される導電要素と異なる各導電要素であってもよい。第２の基部が接合されるこのような導電要素は、超小型電子要素に電気的に接続されなくてもよい。代替的な変更形態では、ボンド要素は、ボンドリボンである。このような変更形態では、第１の基部の一部は、各接触パッドの一部に沿って延在し、第２の基部が接合される特徴部は、各接触パッドの一部に沿って延在する第１の基部の長さ部分であってもよい。
この実施形態では、基板の第１の表面は、第１および第２の横方向に延在しており、各横方向は、第１および第２の表面間において基板の厚みの方向を横断している。ワイヤボンドの少なくとも１つの未封止部分は、少なくとも１つのワイヤボンドが接合された導電要素から横方向の少なくとも１つにおいて変位しているとよい。さらに、少なくとも１つのワイヤボンドの未封止部分は、超小型電子素子の主面の上に重なっていてもよい。
本開示のさらに他の実施形態は、超小型電子アセンブリを製造する方法に関する。この実施形態の方法は、前述の実施形態によって作製された第１の超小型電子パッケージを第２の超小型電子パッケージに接合するステップを含んでおり、第２の超小型電子パッケージは、第１の表面を有する基板および基板の第１の表面に露出した複数の接点を備えており、第１の超小型電子パッケージを第２の超小型電子パッケージに接合するステップは、第１の超小型電子パッケージのワイヤボンドの未封止部分を第２の超小型電子パッケージの接点に電気的かつ機械的に接続することを含んでいる。
本発明のさらに他の実施形態は、超小型電子パッケージを製造する代替的な方法に関する。この実施形態の方法は、誘電体材料塊を処理中ユニットを覆って配置するステップを含んでいる。該処理中ユニットは、第１の表面およびそこから遠く離れた第２の表面を有する基板と、第１の表面に露出した複数の薄い導電要素と、薄い導電要素のそれぞれに接合された基部と、基板から遠く離れてかつ基部から遠く離れた端面と、を有するワイヤボンドと、を備えている。各ワイヤボンドは、その基部と端面との間に延在する縁面を画定している。この方法は、ワイヤボンドが誘電体材料塊を貫通するように、誘電体材料塊をワイヤボンドの上に押圧し、基板の第１の表面に接触させることによって、封止層を処理中ユニット上に形成するステップも含んでいる。従って、封止層は、ワイヤボンドが封止層によって互いに分離されるように、ワイヤボンド間の空間を充填し、封止層は、基板の少なくとも第２の領域の上に重なっている。第１のワイヤボンドの未封止部分は、第１のワイヤボンドの一部が封止層によって覆われないように、ワイヤボンドが封止層の一部を貫通することによって形成されるようになっている。
本開示のさらに他の実施形態は、超小型電子パッケージを製造する代替的な方法に関する。この実施形態の方法は、誘電体封止層を処理中ユニット上に形成するステップを含んでいる。該処理中ユニットは、第１の表面およびそこから遠く離れた第２の表面を有する基板と、第１の表面に露出した複数の薄い導電要素と、薄い導電要素の少なくとも２つのそれぞれに第１の基部および第２の基部において接合されたワイヤループと、を備えている。封止層は、第１の表面および少なくとも１つのワイヤループを少なくとも部分的に覆うように形成されている。この方法は、ワイヤループの各々を、第１および第２の基部のそれぞれに対応する個別のワイヤボンドに分断するように、封止層の一部およびワイヤループの一部を除去するステップをさらに含んでいる。ワイヤボンドは、基板から遠く離れかつ基部から離れた端面を有しており、各ワイヤボンドは、その基部と端面との間に延在する縁面を画定している。封止層は、ワイヤボンドが封止層によって分離されるように、ワイヤボンド間の空間を充填している。ワイヤボンドは、封止層によって少なくとも部分的に覆われていないワイヤボンドの自由端によって形成された未封止部分を有している。
本開示の他の実施形態は、前述の実施形態の１つによる超小型電子パッケージまたは超小型電子アセンブリと、超小型電子パッケージに電気的に接続された１つまたは複数の他の電子コンポーネントとを備えるシステムに関する。システムは、ハウジングをさらに備えることができ、超小型電子パッケージまたは超小型電子アセンブリおよび他の電子コンポーネントがハウジングに実装されているとよい。
本発明の一実施形態による超小型電子パッケージを示す図である。 図１の超小型電子パッケージの上面図である。 本発明の代替的実施形態による超小型電子パッケージを示す図である。 本発明の代替的実施形態による超小型電子パッケージを示す図である。 本発明の代替的実施形態による超小型電子パッケージを示す図である。 本発明の一実施形態による超小型電子パッケージを備える積層超小型電子アセンブリを示す図である。 本発明の代替的実施形態による超小型電子パッケージを示す図である。 図８Ａ−８Ｅは、本発明の種々の実施形態による超小型電子パッケージの一部の詳細図である。 本発明の代替的実施形態による超小型電子パッケージの一部の詳細図である。 図１０Ａ−１０Ｄは、本発明の種々の実施形態による超小型電子パッケージの一部の詳細図である。 本発明の一実施形態による超小型電子パッケージを製造する種々のステップ中の超小型電子パッケージを示す図である。 本発明の一実施形態による超小型電子パッケージを製造する種々のステップ中の超小型電子パッケージを示す図である。 本発明の一実施形態による超小型電子パッケージを製造する種々のステップ中の超小型電子パッケージを示す図である。 本発明の一実施形態による超小型電子パッケージを製造する種々のステップ中の超小型電子パッケージを示す図である。 本発明の代替的実施形態による製造ステップ中の超小型電子パッケージを示す図である。 図１６Ａ−１６Ｃは、本発明の一実施形態による超小型電子パッケージを製造する種々のステップ中の超小型電子パッケージの一部の詳細図である。 図１７Ａ−１７Ｃは、本発明の代替的実施形態による超小型電子パッケージを製造する種々のステップ中の超小型電子パッケージの一部の詳細図である。 本発明の代替的実施形態による超小型電子パッケージの上面図である。 本発明の代替的実施形態による超小型電子パッケージの一部の上面図である。 本発明のさらに他の代替的実施形態による超小型電子パッケージの上面図である。 請求項２０の超小型電子パッケージの正面図である。 本発明のさらに他の代替的実施形態による超小型電子パッケージの正面図である。 本発明のさらに他の実施形態によるシステムを示す図である。 本発明のさらに他の代替的実施形態による超小型電子パッケージの正面図である。 本発明のさらに他の代替的実施形態による超小型電子パッケージの正面図である。 図２５の実施形態の変更形態による超小型電子パッケージの上面図である。 本発明のさらに他の代替的実施形態による超小型電子パッケージの正面図である。 図２７の実施形態の変更形態による超小型電子パッケージの上面図である。
以下、図面について説明する。これらの図面では、同様の特徴部を指すのに同様の参照番号が用いられている。本発明の一実施形態による超小型電子アセンブリ１０が、図１に示されている。図１の実施形態は、コンピュータまたは他の電子用途に用いられる半導体チップアセンブリのようなパッケージ化された超小型電子素子の形態にある超小型電子アセンブリである。
図１の超小型電子アセンブリは、第１の表面１４および第２の表面１６を有する基板１２を備えている。基板１２は、典型的には、実質的に平坦な誘電体要素の形態にある。誘電体要素は、シート状であるとよく、かつ薄くなっているとよい。特定の実施形態では、誘電体要素は、有機誘電体材料または複合誘電体材料、例えば、制限されるものではないが、ポリイミド、ポリテトラフルオロエチレン（ＰＴＦＥ）、エポキシ、エポキシーガラス、ＦＲ−４、ＢＴ樹脂、熱可塑性または熱硬化性プラスチック材料の１層または複層から構成されている。第１の表面１４および第２の表面１６は、好ましくは、互いに実質的に平行であり、表面１４，１６と直交する距離だけ互いに離間しており、この距離が基板１２の厚みを画定している。基板１２の厚みは、好ましくは、本願にとって略許容できる厚みの範囲内にある。一実施形態では、第１の表面１４と第２の表面１６との間の距離は、約２５μｍから５００μｍの間である。ここでの説明の目的から、第１の表面１４は、第２の表面１６の反対側に位置すると記載されることがあり、または第２の表面１６から遠く離れて位置していると記載されることがある。このような要素の垂直または水平位置を示すこのような記載およびここに用いられる相対位置に関する任意の他の記載は、図面内のこれらの要素の位置に対応する説明を行うことのみを目的とするものであり、制限的なものではない。
好ましい実施形態では、基板１２は、第１の領域１８と第２の領域２０とに分割されていると考えられる。第１の領域１８は、第２の領域２０内に位置しており、基板１２の中央部分を含んでおり、そこから外方に延在している。第２の領域２０は、第１の領域１８を実質的に包囲しており、そこから外方に基板１２の外縁まで延在している。この実施形態では、基板自体のどのような特徴部も２つの境域を特に物理的に分割していないが、これらの領域は、処理または該処理に適用されるかまたは含まれる特徴部に関する本明細書における説明のために画定されている。
超小型電子素子２２は、第１の領域１８内において、基板１２の第１の表面１４に実装されている。超小型電子素子２２は、半導体チップであってもよいし、または他の同等の素子であってもよい。図１の実施形態では、超小型電子素子２２は、所謂、従来式の配置、具体的には、「フェイスアップ」配置で第１の表面１４に実装されている。このような実施形態では、ワイヤリード２４を用いて、超小型電子素子２２を第１の表面１４に露出した複数の導体要素２８のいくつかに電気的に接続することができる。ワイヤリード２４は、トレース（図示せず）または基板１２内の他の導電特徴部に接合され、これらのトレースまたは他の導電特徴部が、導電要素２８に接続されるようになっているとよい。
これらの導電要素２８は、基板１２の第１の表面１４に露出したそれぞれの「接点」またはパッド３０を含んでいる。この説明において導電要素が誘電体構造を有する他の要素の表面に「露出している」という記述がなされたとき、この記述は、該導電要素が誘電体構造の外側から誘電体構造の表面に向かって該表面と直交する方向に移動する理論点との接触に利用できることを示している。従って、誘電体構造の表面に露出した端子または他の導電要素は、このような表面から突出していてもよいし、このような表面と同一面をなしていてもよいし、またはこのような表面に対して窪んでいるが、誘電体構造の孔または凹みを通して露出していてもよい。導電要素２８は、平坦な薄い要素であるとよく、この導電要素２８のパッド３０が、基板１２の第１の表面１４に露出している。一実施形態では、導電要素２８は、実質的に円形状であり、トレース（図示せず）によって、互いに相互接続されており、または超小型電子素子２２に相互接続されるようになっている。導電要素２８は、基板１２の少なくともの第２の領域２０内に形成されているとよい。付加的に、いくつかの実施形態では、導電要素２８は、さらに第１の領域１８内に形成されていてもよい。このような配列は、超小型電子素子１２２（図３）を、所謂、「フリップチップ」配置で基板１１２に実装するとき、特に有用である。この配置では、超小型電子素子１２２の接点が、超小型電子素子１２２の下方に位置する半田バンプ１２６などによって、第１の領域１１８内における導電要素１２８に接続されることになる。図２２に示されている他の構成では、超小型電子素子６２２は、基板６１２上にフェイスダウン実装され、基板６１２の外向き表面、例えば、表面６１６を超えて延在するワイヤリード６２４によって、チップ上の導電特徴部に電気的に接続されるようになっている。図示されているこの実施形態では、ワイヤリード６２４は、基板６１２の開口６２５内を通っており、オーバモールド材６９９によって封止されるようになっている。
一実施形態では、導電要素２８は、固体金属材料、例えば、銅、金、ニッケル、またはこのような用途に許容される他の材料、例えば、銅、金、ニッケル、またはこれらの組合せの一種または複数種を含む種々の合金から形成されている。
導電要素２８の少なくともいくつかは、基板１２の第２の表面１６に露出した対応する第２の導電要素４０、例えば、導電パッドに相互接続されるようになっている。このような相互接続は、基板１２に形成されたビア４１を用いて行われるとよい。ビア４１は、導電要素２８，４０と同じ材料とすることができる導電金属によって導通されているかまたは該導電金属によって充填されているとよい。任意選択的に、導電要素４０は、基板１２上のトレースによって、さらに相互接続されているとよい。
超小型電子アセンブリ１０は、複数のワイヤボンド３２をさらに備えている、ワイヤボンド３２は、導電要素２８の少なくともいくつかに、例えば、そのパッド３０上に接合されている。ワイヤボンド３２は、その基部３４において導電要素２８に接合されており、それぞれの基部３４および基板１２から遠く離れた自由端３６まで延在している。ワイヤボンド３２の端３６は、それらが超小型電子素子２２または超小型電子素子２２に接続される超小型電子アセンブリ１０内の任意の他の特徴部に電気的に接続されておらず、または接合されていないという点において、自由であると特徴付けられる。換言すれば、自由端３６は、半田ボールまたはここで検討される他の特徴部によって、直接的または間接的にアセンブリ１０の外部の導電特徴部に電気的に接続されるのに利用できるようになっている。端３６が、例えば、封止層４２によって所定位置に保持されているという事実または他の導電特徴部に接合されるかまたは電気的に接続されるようになっているという事実は、任意のこのような特徴部が超小型電子素子２２に電気的に接続されない限り、ここに記載される「自由」ではないことを意味しない。逆に、基部３４は、ここに述べるように、超小型電子素子２２に直接的または間接的に電気的に接続されているので、自由ではない。図１に示されているように、基部３４は、実質的に丸い形状を有しており、基部３４と端３６との間に画定されたワイヤボンド３２の縁面３７から外方に広がっている。基部３４の具体的な大きさおよび形状は、ワイヤボンド３２を形成するために用いられる材料の種類、ワイヤボンド３２と導電要素２８との間の接続の所望の強度、またはワイヤボンド３２を形成するために用いられる具体的なプロセスによって、変更可能である。ワイヤボンドを作製するための例示的な方法は、（ワイヤボンディングの１つの形態とみなされるウエッジボンディング方法を記載している）Otrembaに付与された米国特許第７，３９１，１２１号および米国特許出願公開第２００５／００９５８３５号に記載されている。これらの開示内容は、参照することによって、それらの全体がここに含まれるものとする。ワイヤボンド３２が、追加的または代替的に、基板１２の第２の表面１６に露出した導電要素４０に接合され、そこから離れる方に延在するようになっている代替的な実施形態も可能である。
ワイヤボンド３２は、銅、金、ニッケル、半田、アルミニウムなどの導電材料から作製されているとよい。付加的に、ワイヤボンド３２は、材料の組合せ、例えば、銅またはアルミニウムのような導電材料のコアと該コアに施された皮膜との組合せから作製されていてもよい。この皮膜は、アルミニウム、ニッケル、などの第２の導電材料とすることができる。代替的に、この皮膜は、絶縁被覆のような絶縁材料であってもよい。一実施形態では、ワイヤボンド３２を形成するのに用いられるワイヤは、約１５μｍから１５０μｍの厚み、すなわち、ワイヤの長さを横断する方向の寸法を有している。ウエッジボンディングが用いられる他の実施形態では、ワイヤボンド３２は、最大約５００μｍの厚みを有しているとよい。一般的に、ワイヤボンドは、当技術分野において周知の専用機器を用いて、導電要素２８、パッド、トレース、などのような導電要素上に形成されるようになっている。ワイヤセグメントの先端が加熱され、該ワイヤセグメントが接合される受け面に加圧され、これによって、典型的には、導電要素２８の表面に接合されたボールまたはボール状基部３４が形成されることになる。ワイヤボンドを形成するための所望の長さのワイヤセグメントがボンディング工具の外に引き出され、次いで、該工具が所望の長さのワイヤボンドに切断することになる。アルミニウムのワイヤボンドを形成するのに用いられるウエッジボンディングは、例えば、ワイヤの加熱された部分が受け面を横切って引き出され、表面と略平行のウエッジを形成するプロセスである。次いで、ウエッジボンディングされたワイヤボンドは、必要に応じて、上方に曲げられ、所望の長さまたは所望の位置に延ばされ、この後、切断されることになる。特定の実施形態では、ワイヤボンドを形成するのに用いられるワイヤは、円筒状の断面を有していてもよい。または、ワイヤボンドまたはウエッジボンディングされるワイヤボンドを形成するために工具から送給されるワイヤは、例えば、矩形、台形などの多角形断面を有していてもよい。
ワイヤボンド３２の自由端３６は、端面３８を有している。これらの端面３８は、複数のワイヤボンド３２のそれぞれの端面３８によって形成されたアレイ配置の接点の少なくとも一部を形成することになる。図２は、端面３８によって形成されたこのようなアレイ配置の接点の例示的なパターンを示している。このようなアレイは、エリアアレイ形態で形成されているとよい。種々のこのようなエリアアレイ形態が、ここに記載される構造を用いて、実現されることになる。このようなアレイを用いて、超小型電子アセンブリ１０を他の超小型電子構造、例えば、印刷回路基板（ＰＣＢ）、または図６にその例が示されている他のパッケージ化された超小型電子素子に電気的かつ機械的に接続することができる。このような積層配置では、ワイヤボンド３２および導電要素２８，４０は、多数の電子信号を伝送し、それぞれの電子信号は、種々の信号が単一スタック内の種々の超小型電子素子によって処理されることを可能とするための種々の信号電位を有している。半田塊５２を用いて、例えば、端面３８を導電要素４０に電気的または機械的に取り付けることによって、このようなスタック内の超小型電子アセンブリを相互接続することができる。
超小型電子アセンブリ１０は、誘電体材料から形成された封止層４２をさらに備えている。図１の実施形態では、封止層４２は、基板１２の第１の表面１４の（超小型電子素子２２または導電要素２８によって覆われていない、すなわち、占有されていない）部分を覆って形成されている。同様に、封止層４２は、導電要素２８のそのパッド３０を含む（ワイヤボンド３２によって覆われていない）部分を覆って形成されている。また、封止層４２は、超小型電子素子２２、および基部３４および縁面３７の少なくとも一部を含むワイヤボンド３２も実質的に覆っているとよい。ワイヤボンド３２の一部は、封止層４２によって覆われないようになっており、この部分は、未封止部分と呼ばれることもある。この未封止部分によって、ワイヤボンドを封止層４２の外側に配置された特徴部または要素に対して電気的接続させることが可能になる。一実施形態では、ワイヤボンド３２の端面３８は、封止層４２の主面４４内において封止層４２によって覆われていない。端面３８が封止層４２によって覆われていないのに加えてまたはそれに代わって、縁面３７の一部が封止層４２によって覆われていない他の実施形態も可能である。換言すれば、封止層４２は、ワイヤボンド３６の一部、例えば、端面３８、縁面３７、またはこれらの２つの組合せを除けば、第１の表面１４およびその上方の超小型電子アセンブリ１０の全てを覆っているとよい。図示されている実施形態では、表面、例えば、封止層４２の主面４４は、超小型電子素子２２を覆うのに十分な距離だけ基板１２の第１の表面１４から離間しているとよい。従って、ワイヤボンド３２の端３８が表面４４と同一平面をなしている超小型電子アセンブリ１０の実施形態は、超小型電子素子２２よりも高い位置に延在するワイヤボンド３２およびフリップチップ接続のための任意の下部半田バンプを備えている。しかし、封止層４２の他の構成も可能である。例えば、封止層は、種々の高さを有する多数の表面を有することができる。このような構成では、端３８が位置する表面４４は、超小型電子素子２２の上向き面より高くてもよいしまたは低くてもよい。
封止層４２は、超小型電子アセンブリ１０内の他の要素、特に、ワイヤボンド３２を保護するように機能する。これによって、超小型電子アセンブリの試験中、移送中または他の超小型電子構造への組立中に損傷しにくいより堅牢な構造をもたらすことが可能である。封止層４２は、米国特許出願公開第２０１０／０２３２１２９号に記載されているような絶縁特性を有する誘導体材料から形成されているとよい。この開示内容は、参照することによって、その全体がここに含まれるものとする。
図３は、一実施形態によるワイヤボンド１３２を有する超小型電子アセンブリ１１０を示している。これらのワイヤボンド１３２は、そのそれぞれの基部３４の真上に位置しない端１３６を有している。すなわち、基板１１２の第１の表面１１４が平面を実質的に画定するために２つの横方向に延在していることを考慮すると、ワイヤボンド１３２の少なくとも１つの端１３６は、これらの横方向の少なくとも１つにおいて、基部１３４の対応する横方向位置から変位している。図３に示されているように、ワイヤボンド１３２は、図１の実施形態におけるように、その長軸に沿って実質的に真っ直ぐになっているが、該長軸は、基板１１２の第１の表面１１４に対して角度１４６で傾斜している。図３の断面図は、第１の表面１１４と直交する第１の平面における角度１４６のみを示しているが、ワイヤボンド１３２は、第１の平面および第１の表面１１４と直交する他の面において第１の表面１１４に対して傾斜していてもよい。このような角度は、角度１４６と実質的に等しくてもよいし、または異なっていてもよい。すなわち、基部１３４に対する端１３６の変位は、２つの横方向において生じていてもよく、これらの方向における変位の大きさは、同じであってもよいし、または異なっていてもよい。
一実施形態では、ワイヤボンド１３２のそれぞれが、アセンブリ１１０の全体にわたって、種々の方向において種々の大きさに変位していてもよい。このような構成によって、アセンブリ１１０は、基板１２の水準におけるアレイと比較して、表面１４４の水準において異なって構成されたアレイを有することが可能である。例えば、表面１４４におけるアレイは、基板１１２の第１の表面１１４におけるアレイと比較して、第１の表面１１４におけるよりも小さい全面積を覆うことができ、または第１の表面１４４におけるよりも小さいピッチを有することができる。さらに、いくつかのワイヤボンド１３２は、超小型電子要素１２２の上方に位置する端１３８を有することができ、これによって、種々の大きさのパッケージ化された超小型電子要素の積層装置に対応することができる。図１９に示されている他の例では、ワイヤボンド１３２は、以下のように、すなわち、ワイヤボンド１３２Ａの端１３６Ａが他のワイヤボンド１３４Ｂの基部１３４Ｂの実質的に上方に位置し、かつワイヤボンド１３４Ｂの端１３２Ｂが他の箇所に位置するように、構成されている。このような配置は、第２の表面１１６上の対応する接点アレイの位置と比較して、接点アレイ内において接触端面１３６の相対位置を変更させたものとみなすことができる。このようなアレイ内において、超小型電子アセンブリの用途または他の要件に依存して、望み通りに、接触端面の相対位置を変化または変更させることができる。
図４は、さらに他の実施形態による超小型電子サブアセンブリ２１０を示している。このアセンブリ２１０は、基部２３４に対して横方向位置に変位した端２３６を備えるワイヤボンド２３２を有している。図４の実施形態では、ワイヤボンド１３２は、湾曲部分２４８を備えることによって、この横方向変位を達成している。湾曲部分２４８は、ワイヤボンド形成プロセス中の追加的なステップにおいて、例えば、ワイヤ部分を所望の長さに引き出す間に形成されるようになっている。このステップは、（単一機械の使用を含む）市販のワイヤボンディング機器を用いて行うことができる。
湾曲部分２４８は、ワイヤボンド２３２の端２３６の所望の位置を得るために、必要に応じて、種々の形状を取ることができる。例えば、湾曲部分２４８は、種々の形状のＳ曲線として、例えば、図４に示されている形状のＳ曲線または（図５に示されているような）よりなめらかな形状のＳ曲線として形成されるとよい。付加的に、湾曲部分２４８は、端２３６よりも基部２３４の近くに配置されていてもよいし、またはその逆に、端２３６よりも基部２３４の遠くに配置されていてもよい。湾曲部分２４８は、螺旋またはループの形態にあってもよいし、または多数の方向の曲線の組合せまたは種々の形状または特性の組合せであってもよい。
図５は、さらに他の例示的な実施形態による超小型電子パッケージ３１０を示している。このパッケージ３１０は、基部３３４と端３３６との間で種々の相対的な横方向変位をもたらす種々の形状を有するワイヤボンド３３２の組合せを有している。いくつかのワイヤボンド３３２Ａは、実質的に真っ直ぐであり、それらの端３３６Ａは、それぞれの基部３３４Ａの上方に位置している。一方、他のワイヤボンド３３２Ｂは、端３３６Ｂと基部３３４Ｂとの間にいくらかの相対的横方向変位をもたらすいくらか湾曲した部分３４８Ｂを備えている。さらに、いくつかのワイヤボンド３３２Ｃは、弧状の形状を有する湾曲部分３４８Ｃを有しており、その結果、端３３６Ｃが、関連する基部３３４Ｃから端３３４Ｂよりも大きく横方向に変位している。図５は、このようなワイヤボンドの例示的な対３３２Ｃｉ，３３２Ｃｉｉも示している。これらの対のワイヤボンド３３２Ｃｉ，３３２Ｃｉｉは、基板レベルのアレイの同一列に配置された基部３３４Ｃｉ，３３４Ｃｉｉと、対応する表面レベルのアレイの互いに異なる列に配置された端３３６Ｃｉ，３３６Ｃｉｉとを有している。
さらに他の変更形態によるワイヤボンド３３２Ｄも示されている。このワイヤボンド３３２Ｄは、側面４７において封止層３４２によって覆われないように構成されている。しかし、自由端３３６Ｄが覆われていない図示の実施形態では、縁面３３７Ｄの一部も付加的または代替的に封止層３４２によって覆われていない。このような構成は、超小型電子アセンブリ１０を適切な特徴部に電気的に接続することによって接地するため、または超小型電子アセンブリ３１０の横方向に配置された他の特徴部に機械的または電気的に接続するために用いられるようになっている。加えて、図５は、主面３４２よりも基板１２の近くに位置する凹面３４５を画定するために、エッチング、成形、または他の方法によって形成された封止層３４２の一領域を示している。１つまたは複数のワイヤボンド、例えば、ワイヤボンド３３２Ａは、この凹面３４５に沿った領域内において覆われていない。図５に示されている例示的な実施形態では、端面３３８Ａおよび縁面３３７Ａの一部は、封止層３４２によって覆われていない。このような構成は、例えば、半田ボールなどによって、他の導電要素に接続することが可能である。具体的には、半田が縁面３３７Ａに沿ってウィッキングすることを可能とし、端面３３８への接合に加えて、縁面３３７Ａへの接合が可能になる。ワイヤボンドの一部が凹面３４５に沿って封止層３４２によって覆われていない他の構成、例えば、端面が凹面３４５と実質的に同一面をなす実施形態、または封止層３４２の任意の他の表面に関してここに示されている他の構成も可能である。同様に、ワイヤボンド３３２Ｄの一部が側面３４７に沿って封止層３４２によって覆われていない他の構成は、封止層の主面の変更形態に対して本明細書において説明する構成と同様のものとすることができる。
図５は、２つの超小型電子素子３２２，３５０を有する超小型電子アセンブリ３１０をさらに示している。超小型電子素子３２２，３５０は、超小型電子素子３５０が超小型電子３２２上にフェイスアップ積層される例示的な配置にある。この配置では、超小型電子素子３２２を基板３１２上の導電要素に電気的に接続するために、リード３２４が用いられている。超小型電子素子３５０を超小型電子アセンブリ３１０の種々の他の特徴部に接続するために、種々のリードが用いられている。例えば、リード３８０が超小型電子素子３５０を基板３１２の導電特徴部に電気的に接続し、リード３８２が超小型電子素子３５０を超小型電子要素３２２に電気的に接続している。さらに、ワイヤボンド３３２のそれぞれと構造が類似しているワイヤボンド３８４を用いて、超小型電子素子３５０に電気的に接続された封止層３４２の表面３４４上の接触面３８６を形成している。これを用いて、封止層３４２の上から、他の超小型電子アセンブリの特徴部を超小型電子素子３５０に直接的に電気的接続することができる。このようなリードは、例えば、超小型電子素子３２２がそれに取り付けられた超小型電子素子３５０を有することなく存在するとき、超小型電子素子３２２に接続されてもよい。開口（図示せず）が 封止層３４２に形成されていてもよい。この開口は、表面３４４から、例えば、リード３８０に沿ってある箇所まで延在し、これによって、外面３４４に配置された要素への電気的接続のためのリード３８０へのアクセスがもたらされることになる。同様の開口が、他のリードまたはワイヤボンド３３２のいずれかの上方、例えば、その端３３６Ｃから離れる箇所においてワイヤボンド３３２Ｃの上方に形成されていてもよい。このような実施形態では、端３３６Ｃは、表面３４４の下方に位置しており、開口が端３３６Ｃへの電気的接続に対して唯一のアクセスをもたらすことになる。
図６は、超小型電子アセンブリ４１０，４８８の積層パッケージを示している。このような装置では、半田塊５２がアセンブリ４１０の端面４３８をアセンブリ４８８の導電要素４４０に電気的かつ機械的に接続している。積層パッケージは、追加的なアセンブリを含むことができ、最終的には、電子デバイスに用いられるＰＣＢ４９０などの接点４９２に取り付けられるようになっている。このような積層装置では、ワイヤボンド４３２および導電要素４３０は、多数の電子信号を伝送することができ、それぞれの電子信号は、種々の信号が種々の超小型電子素子、例えば、単一スタック内における超小型電子要素４２２または超小型電子素子４８９によって処理されることを可能にする種々の信号電位を有している。
図６における例示的な構成では、ワイヤボンド４３２は、湾曲部分４４８を有するように構成されており、これによって、ワイヤボンド４３２の端４３６の少なくともいくつかが超小型電子素子４２２の主面４２４の上に重なる領域内に延在することになる。このような領域は、超小型電子素子４２２の外周によって画定されており、そこから上方に延在している。このような構成の例が、図１８の基板４１２の第１の表面４１４の方を向いている図に示されている。具体的には、ワイヤボンド４３２は、基板４１２の前面４２５にフリップチップ接合された超小型電子素子４２２の主裏面の上に重なっている。他の構成（図５）では、超小型電子素子４２２は、基板３１２にフェイスアップ実装されており、この場合、前面３２５が基板３１２から離れる方を向き、少なくとも１つのワイヤボンド３３６が超小型電子素子３２２の前面の上に重なっている。一実施形態では、このようなワイヤボンド３３６は、超小型電子素子３２２に電気的に接続されていない。基板３１２に接合されたワイヤボンド３３６は、超小型電子素子３５０の前面または裏面の上にも重なっているとよい。図１８に示されている超小型電子アセンブリ４１０の実施形態では、導電要素４２８は、第１のアレイを形成するパターンに配置されている。この第１のアレイでは、導電要素４２８が、超小型電子素子４２２を包囲する行列に配置され、かつ個々の導電要素４２８間に所定のピッチを有している。ワイヤボンド４３２は、それぞれの基部４３４が導電要素４２８によって設定された第１のアレイのパターンに従うように、導電要素４２８に接合されている。しかし、ワイヤボンド４３２は、そのそれぞれの端４３６が第２のアレイ配置による異なるパターンに配置されるように、構成されている。図示されている実施形態では、第２のアレイのピッチは、第１のアレイのピッチと異なっていてもよく、場合によっては、第１のアレイのピッチよりも小さくなっていてもよい。しかし、第２のアレイのピッチが第１のアレイのピッチよりも大きくなっている他の実施形態、またはワイヤボンド４３２の端４３６は存在しているが、導電要素４２８が所定のアレイに配置されていない他の実施形態も可能である。さらにまた、導電要素４２８は、基板４１２の全体にわたって複数組のアレイに配置されるように構成されていてもよいし、ワイヤボンド４３２は、端４３６が種々の組のアレイまたは単一のアレイに配置されるように構成されていてもよい。
図６は、超小型電子素子４２２の基板に沿って延在する絶縁層４２１をさらに示している。絶縁層４２１は、ワイヤボンドを形成する前に、誘電体材料または他の電気的絶縁材料から形成されている。絶縁層４２１は、超小型電子素子が、その上方に延在するワイヤボンド４２３のいずれにも接触しないように保護することができる。特に、絶縁層４２１は、ワイヤボンド間の電気的短絡およびワイヤボンドと超小型電子素子４２２との間の短絡を避けることができる。このように、絶縁層４２１は、ワイヤボンド４３２と超小型電子素子４２２との間の意図しない電気的接触による誤動作または可能性のある損傷を避けることができる。
図６，１８に示されているワイヤボンド配置によって、超小型電子アセンブリ４１０を他の超小型電子アセンブリ、例えば、超小型電子アセンブリ４８８に接続することが可能になる。もしこのようなワイヤボンド配置を用いないと、場合によっては、例えば、超小型アセンブリ４８８および超小型電子素子４２２の相対的な大きさによって、アセンブリの接続を行うことができないことがある。図６の実施形態では、超小型電子アセンブリ４８８は、接触パッド４４０のいくつかが超小型電子素子４２２の前面４２４または裏面４２６の面積よりも小さい面積内のアレイに含まれるように、寸法決めされている。実質的に垂直な導電特徴部、例えば、ワイヤボンド４３２に代わるピラーを有する超小型電子アセンブリでは、導電要素４２８とパッド４４０との間の直接的な接続を行うことができない。一方、図６に示されているように、適切に構成された湾曲部分４４８を有するワイヤボンド４３２は、超小型電子アセンブリ４１０と超小型電子アセンブリ４８８との間に必要な電気接続部をもたらすのに適切な位置に端４３６を有している。このような装置を用いて、積層パッケージ、例えば、超小型電子アセンブリ４１８が所定のパッドアレイを有するＤＲＡＭチップなどであり、超小型電子素子４２２がＤＲＡＭチップを制御するように構成された論理チップである積層パッケージを作製することができる。これによって、単一形式のＤＲＡＭチップを種々の大きさの種々の論理チップ、例えば、ＤＲＡＭチップよりも大きいチップと共に用いることができる。何故なら、ワイヤボンド４３２は、ＤＲＡＭチップに対して望ましい接続部を形成するのに必要とされるように配置された端４３６を有しているからである。代替的な実施形態では、超小型電子パッケージ４１０は、他の構成の印刷回路基板４９０上に実装されており、ワイヤボンド４３２の露出面４３６は、回路基板４９０のパッド４９２に電気的に接続されている。さらに、このような実施形態では、他の超小型電子パッケージ、例えば、修正形態のパッケージ４８８が、パッド４４０に接合された半田ボール４５２によって、パッケージ４１０上に実装されることになる。
図７は、封止層４２の表面４４に沿って延在する再分配層５４を有する図１に示されている形式の超小型電子アセンブリ１０を示している。図７に示されているように、トレース５８が、ワイヤボンド３２の端面３８に電気的に接続された内部接触パッド６１に電気的に接続されており、再分配層５４の基板５６内を通って、基板５６に表面６に露出した接触パッド６０まで延在している。次いで、追加的な超小型電子アセンブリが、半田塊などによって、接触パッド６０に接続されている。ファンアウト層として知られる再分配層５４と同様の構造が基板１２の第２の表面１６に沿って延在していてもよい。もしファンアウト層が設けられていない場合、超小型電子アセンブリ１０を導電要素４０と異なる形態のアレイに接続することができないが、ファンアウト層によって、超小型電子アセンブリ１０を導電要素４０と異なる形態のアレイに接続することが可能になる。
図８Ａ−８Ｅは、図１−７と同様の構造のワイヤボンド３２の端３６またはその近傍の構造に対して実施された種々の構成を示している。図８Ａは、空洞６４が封止層４２の一部に形成された構造を示している。この空洞６４において、ワイヤボンド３２の端３６が封止層の副面４３の上方に突出している。図示されている実施形態では、端面３８は、封止層４２の主面４４の下方に位置しており、空洞６４は、電子構造が端面３８に接続することを可能にするために端面３８を表面４４に露出させるように構成されている。端面３８が表面４４と実質的に同じ高さにあるかまたは表面４４の上方に離間する他の実施形態も可能である。さらに、空洞６４は、端３６の近くのワイヤボンド３２の縁面３７の一部が空洞６４内において封止層４２によって覆われないように、構成されていてもよい。これによって、アセンブリ１０の外側からのワイヤボンド３２への接続、例えば、半田接続を、端面３８と端３６の近くの縁面３７の覆われていない部分との両方に対して行うことが可能になる。このような接続は、図８Ｂに示されており、この場合、半田塊５２を用いて、第２の基板９４へのより頑健な接続をもたらすことができる。一実施形態では、空洞６４は、表面４４の下方に約１０μｍから５０μｍの深さを有しており、約１００μｍから３００μｍの幅を有している。図８Ｂは、テーパ側壁６５を有する図８Ａと同様の構造を示している。さらに、図８は、第２の超小型電子アセンブリ９４を示している。このアセンブリ９４は、その基板９８の表面に露出した接触パッド９６において、半田塊５２によってワイヤボンド３２に電気的かつ機械的に接続されている。
空洞６４は、所望の空洞６４の領域において封止層４２の一部を除去することによって形成されるようになっている。これは、レーザーエッチング、湿式エッチング、ラッピング、などを含む周知のプロセスによって、行われることになる。代替的に、封止層４２が射出成形によって形成される実施形態では、空洞６４は、型内に対応する特徴部を備えることによって形成されることになる。このようなプロセスは、米国特許出願公開第２０１０／０２３２１２９号において検討されている。この開示内容は、参照することによって、その全体が含まれるものになる。図８Ｂに示されている空洞６４のテーパ形状は、空洞６４の形成に用いられる特定のエッチングプロセスの結果として生じたものである。
図８Ｃ，８Ｅは、ワイヤボンド３２上に実質的に丸い端部分７０を備える端構造を示している。丸い端部分７０は、基部３４と端３６との間のワイヤボンド３２の部分の断面よりも広い断面を有するように，構成されている。さらに、丸い端部分７０は、移行部において，ワイヤボンド３２の縁面３７から外方に延在する縁面７１を備えている。丸い縁部分７０は、表面７１の方向の変化によって封止層４２が３方から端を包囲する係留特徴部をもたらすことによって、ワイヤボンド３２を封止層４２内に固定するように作用することになる。これによって、ワイヤボンド３２が基板１２上の導電要素２８から離脱し、その結果、電気接続不能をもたらすことが防がれることになる。加えて、丸い端部分７０は、表面４４において電気接続部が行われる封止層４２によって覆われていない表面積を拡げることができる。図８Ｅに示されているように、丸い端部分７０を表面４４の上方に延在させることもできる。代替的に、図８Ｃに示されているように、丸い端部分７０は、表面４４と実質的に同一平面の表面をもたらすように研磨されていてもよいし、または他の方法によって平坦化されていてもよく、この場合、丸い端部分７０の該表面は、ワイヤボンド３２の断面よりも大きい面積を有することになる。
丸い端部分７０は、ワイヤボンド３２を作製するために用いられるワイヤの端に火炎または火花の形態にある局部的な加熱を施すことによって形成されるとよい。周知のワイヤボンディング機械は、ワイヤを切断した直後にこのステップを行うように修正されるとよい。このプロセスでは、熱がワイヤの端を溶融することになる。液状金属のこの局部的な部分は、その表面張力によって丸くなり、金属が冷却されると、その形状が維持されることになる。
図８Ｄは、ワイヤボンド３２の端３６が封止層４２の主面４４の上方に離間した表面３８を備える超小型電子アセンブリ１０の構成を示している。このような構成は、特に、表面４４の上方の（封止層４２によって覆われていない）縁面３７の一部に沿ってウィッキングする半田塊６８によってより堅牢な接続部をもたらすことによって、空洞６４に関して前述したのと同様の利得を得ることができる。一実施形態では、端面３８は、約１０μｍから５０μｍの距離だけ表面４２から上方に離間されている。付加的に、図８Ｄの実施形態および縁面３７の一部が封止層４２の表面の上方において封止層４２によって覆われていない他の実施形態のいずれにおいても、端は、そこに形成された保護層を含むことができる。このような層の例として、酸化保護層、例えば、金から作製された保護層、酸化物皮膜、またはＯＳＰが挙げられる。
図９は、ワイヤボンド３２の端面３８に形成されたスタッドバンプ７２を有する超小型電子アセンブリ１０の実施形態を示している。このようなバンプ７２は、超小型電子アセンブリ１０を作製した後、端面４４の上に別の改質されたワイヤボンドを施し、任意選択的に表面４４の一部に沿って延ばすことによって、形成されるようになっている。改質されたワイヤボンドは、ワイヤを長さ方向に引き出すことなく、その基部の近くで切断されるかまたは他の方法によって分断されることになる。いくらかの金属を含むスタッドバンプ７２は、ＵＢＭのようなボンディング層を最初に施すことなく、端３８に直接施され、これによって、半田によって直接濡れないボンドパッドへの導電相互接続を形成することになる。これは、ワイヤボンド３２が非濡れ性の金属から作製されるときに有益である。一般的に、銅、ニッケル、銀、プラチナ、および金の一種または複数種から本質的になるスタッドバンプをこのように施すことができる。図９は、追加的な超小型電子アセンブリへの電気的または機械的な接続のためにスタッドバンプ７２を覆って形成された半田塊６８を示している。
図１０Ａ−１０Ｄは、屈曲形状または湾曲形状を備えるワイヤボンド３２の端３６の形態を示している。各実施形態では、ワイヤボンド３２の端３６は、その一部７４が封止層４２の表面４４と実質的に平行に延在するように屈曲されており、これによって、縁面７６の少なくとも一部が、例えば、主面４４によって覆われないようになっている。縁面３７のこの部分は、表面４４から上方に延在していてもよいし、または表面と実質的に同一面をなして延在するように研磨されているか、または他の方法によって平坦化されていてもよい。図１０Ａの実施形態では、ワイヤボンド３２は、端３６の一部７４に急峻な屈曲部を有している。この急峻な屈曲部は、表面４４と平行に延在し、表面４４と実質的に直交する端面３８で終端している。図１０Ｂは、表面４４と平行になっている端３６の一部７４の近くに図１０Ａに示されているよりも緩慢に屈曲した部分を有する端３６を示している。図３，４，５に示されているようなワイヤボンドの一部が、表面４４と実質的に平行の部分と、表面４４において封止層４２によって覆われていない縁面の一部を有する端を備える他の構成も可能である。加えて、図１０Ｂの実施形態は、その端にフック部分７５を備えている。このフック部分７５によって、端面３８は、封止層４２内において表面４４の下方に位置することになる。これは、封止層４２内から位置ずれしにくいより頑健な構造を端３６にもたらしている。図１０Ｃ，１０Ｄは、封止層４２に形成された空洞６４によって、表面４４に沿った箇所が封止層４２によって覆われていない以外は、図１０Ａ，１０Ｂに示されているのと同様の構造を示している。これらの空洞は、図８Ａ，８Ｂに関して前述したのと同様の構造を有している。表面４４と平行に延在する部分７４を備える端３６は、覆われていない細長の縁面７５によって、接続される表面積を大きくすることができる。このような部分７４の長さは、ワイヤボンド３２を作製するために用いられるワイヤの断面の幅よりも大きい。
図１１−１５は、超小型電子アセンブリ１０の製造方法の種々のステップにおける超小型電子アセンブリ１０を示している。図１１は、超小型電子素子２２を第１の領域１８内において基板１２の第１の表面１４上に電気的かつ機械的に接続するステップにおける超小型電子アセンブリ１０’を示している。超小型電子素子２２は、半田塊２６によってフリップチップ配置で基板１２上に実装されているものとして、図１１に示されている。代替的に、図１に示されているようなフェイスアップボンディングが代わって用いられてもよい。図１１に示されている方法ステップの実施形態では、誘電体アンダーフィル層６６が、超小型電子素子２２と基板１２との間に設けられている。
図１２は、基板１２の第１の表面１４上に露出した導電要素２８のパッド３０に施されたワイヤボンド３２を有する超小型電子アセンブリ１０’’を示している。前述したように、ワイヤボンド３２は、ワイヤセグメントの端を加熱し、該端を軟化させ、その軟化した端を導電要素２８に加圧し、これによって、導電要素２８に接合部を堆積させ、基部３４を形成することによって、施されている。次いで、ワイヤは、導電要素２８から離れる方に引き出され、必要に応じて、切断されるかまたは他の方法によって分断される前に、ワイヤボンド３２の端３６および端面３８をもたらす特定の形状に処理されることになる。代替的に、ワイヤボンド３２は、ウエッジボンディングによって、例えば、アルミニウムワイヤから形成されてもよい。ウエッジボンディングは、ワイヤの端に隣接する一部を加熱し、該加熱された部分に加えられた圧力によって、該加熱された部分を導電要素２８に沿って引き出すことによって、形成されるようになっている。このようなプロセスは、米国特許第７，３９１，１２１号にさらに記載されている。この内容は、参照することによって、その全体がここに含まれることになる。
図１３において、封止層４２を基板の第１の表面１４の上に施し、そこからワイヤボンド３２の縁面３７に沿って上方に延ばすことによって、封止層４２が超小型電子アセンブリ１０’’’に加えられている。封止層４２は、アンダーフィル層６６も覆っている。封止層４２は、図１２に示されている超小型電子アセンブリ１０’の上に樹脂を堆積させることによって、形成されている。これは、アセンブリ１０’を受け入れる所望の形状の封止層４２に対応する空洞を有するように適切に形作られた型内に、アセンブリ１０’を配置することによって行われる。このような型および該型によって封止層を形成する方法は、米国特許出願公開第２０１０／０２３２１２９号に図示され、かつ記載されている。この開示内容は、参照することによって、その全体がここに含まれるものとする。代替的に、封止層４２は、少なくとも部分的に柔軟な材料によって所望の形状に予め作製されるようになっていてもよい。この構成では、誘電体材料の柔軟な特性によって、封止層４２をワイヤボンド３２および超小型電子素子２２を覆う適切な位置に押し込むことが可能になる。このようなステップでは、ワイヤボンド３２は、柔軟な材料を貫通し、これによってそれぞれの孔を形成し、該孔に沿って、封止層４２が縁面３７に接触することになる。さらに、超小型電子素子２２が柔軟材料を変形させ、その結果、超小型電子素子２２が柔軟材料内に受け入れられるようになる。柔軟な誘電体材料を圧縮し、端面３８を外面４４上に露出させることができる。代替的に、過剰な誘電体材料を封止層から除去し、これによって、ワイヤボンド３２の端面３８を露出させる表面４４を形成するようになっていてもよいし、または表面６３内の位置において端面３８を露出させる空洞６４を形成するようになっていてもよい。
図１３に示されている実施形態では、最初、封止層の表面４４がワイヤボンド３２の端面３８から上方に離間するように、封止層が形成されている。端面３８を露出させるために、端面３８の上方の封止層４２の部分が除去され、これによって、図１４に示されているように、端面４２と実質的に同一の平面をなす新しい面４４’を露出させるようになっている。代替的に、図８Ａ，８Ｂに示されているように、端面３８が封止層４２によって覆われないようになっている空洞６４が形成されてもよい。さらに他の代替例では、封止層４２は、表面４４が予め端面４８と実質的に同一の平面をなすように、または図８Ｄに示されているように表面４４が端面４８の下方に位置するように、形成されてもよい。封止層４２の一部の除去は、必要に応じて、研磨、ドライエッチング、レーザーエッチング、湿式エッチング、ラッピング、などによってなされるとよい。必要に応じて、ワイヤボンド３２の端３６の一部は、同時に除去されてもよく、または表面４４と実質的に同一の平面をなす実質的に平坦な端面３８をもたらす追加的なステップがなされてもよい。必要に応じて、このようなステップの後に空洞６４が形成されてもよいし、または図１０に示されているようなスタッドバンプが施されてもよい。次いで、得られた超小型電子アセンブリ１０は、ＰＣＢ上に取り付けられるか、またはさらに他のアセンブリ、例えば、図６に示されているような積層パッケージ内に組み入れられることになる。
図１５に示されている代替的実施形態では、ワイヤボンド３２は、最初、ワイヤループ８６の対の部分３２’として形成されている。この実施形態では、ループ８６は、前述したようにワイヤボンドの形態で作製されている。ワイヤセグメントは、上方に引き出され、次いで、屈曲され、基板１３の第１の表面１４の方向の１つの成分を少なくとも有する方向において、隣接する導電要素２８の上に実質的に重なる位置まで引き出される。次いで、ワイヤは、隣接する導電要素２８の近くの位置まで実質的に下方に引き出され、この後、切断されるかまたは他の方法によって分断されることになる。次いで、ワイヤは、加熱され、堆積ボンディングなどによって隣接する導電要素２８に接続され、ループ８６を形成することになる。次いで、封止層４２が、ループ８６を実質的に覆うように形成される。次いで、封止層４２の一部が、ループ８６の一部も除去するプロセスを用いて、研磨、エッチング、などによって除去され、これによって、ループは、切断され、その２つの部分３２’に分割され、これによって、封止層４２上に形成された表面４４に沿った位置において封止層４２によって覆われていない端面３８を有するワイヤボンド３２が形成されることになる。続いて、前述したように、仕上げステップがアセンブリ１０に対して施されることになる。
図１６Ａ−１６Ｃは、前述したようにワイヤボンド３２の端３６を包囲する空洞６４を作製する代替的実施形態を示している。図１６Ａは、図１−６に関して前述した一般形式のワイヤボンド３２を示している。ワイヤボンド３２は、その端３６に施された犠牲材料の塊７８を有している。犠牲材料塊７８は、その形成中に材料の表面張力によって実質的に球形になっているとよく、または当業者によって理解されるような他の所望の形状になっているとよい。犠牲材料塊７８は、ワイヤボンド３２の端３６を半田ペースト内に浸漬し、その端を被覆することによって形成されるとよい。半田ペーストの粘度は、ウィッキングする半田塊の量および端３６に付着するための表面張力を制御するために、浸漬の前に調整されるようになっている。従って、これによって、端３６に施される塊７８の大きさが影響を受けることになる。代替的に、塊７８は、溶融可能な材料をワイヤボンド３２の端３６上に堆積させることによって形成されてもよい。他の可能な塊７８は、端上の個々の半田ボールまたは他の塊であってもよく、または後で除去される（超小型電子コンポーネントの製造に用いられる）銅または金のフラッシュメッキのような他の材料を用いる他の手段によるものであってもよい。
図１６Ｂでは、アセンブリ１０に加えられた誘電体層４２が示されている。誘電体層４２は、ワイヤボンド３２の縁面３７に沿って上方に延在している。誘電体層は、犠牲材料塊７８の表面の一部に沿っても延在しており、これによって、ワイヤボンド３２の端から離間している。続いて、犠牲材料塊７８は、例えば、溶媒内での洗浄または洗い流し、溶融、化学エッチング、または他の技術によって、除去され、これによって、除去される前の塊７８の形状と実質的に逆の形状の空洞６８が誘電体層４２に生じ、縁面３７の一部がワイヤボンド３２の端３６の近くに露出することになる。
代替的に、犠牲材料塊７８は、ワイヤボンド３２の縁面３７に沿って延ばすことによってワイヤボンド３２の実質的に全てを覆うように、形成されてもよい。この構成は、図１７Ａに示されている。このような皮膜は、前述したようにアセンブリ１０上にワイヤボンド３２を形成した後、ワイヤボンド３２に施されてもよいし、またはワイヤボンド３２を作製するために用いられるワイヤへの皮膜として施されてもよい。これは、本質的に、被覆ワイヤまたは２部分ワイヤ、例えば、銅の内部コアおよび半田皮膜を有する２部品ワイヤの形態にあるとよい。図１７Ｂは、犠牲塊７８の縁面７９に沿って延在するようにワイヤボンド３２および犠牲塊７８に施された誘電体層４２を示している。これによって、誘電体層４２は、実質的にその長さに沿って、ワイヤボンド３２から離間していることになる。
図１７Ｃは、犠牲材料塊７８の一部を除去し、端３６の周りに空洞６４を形成し、縁面３７の一部を露出させたことによって得られた構造を示している。このような実施形態では、犠牲材料塊７８の大半または少なくとも一部が、誘電体層４２とワイヤボンド３２との間の適所に残されている。図１７Ｃは、ワイヤボンド３２を他の超小型電子構造１０Ａの接触パッド４０Ａに電気的かつ機械的に接続している半田塊５２をさらに示している。
図２０，２１は、ワイヤボンド５３２がリードフレーム構造上に形成された超小型電子アセンブリ５１０のさらに他の実施形態を示している。リードフレーム構造の例は、米国特許第７，１７６，５０６号および第６，７６５，２８７号に図示され、かつ記載されている。これらの開示内容は、参照することによってここに含まれるものとする。一般的に、リードフレームは、導電金属、例えば、銅のシートから形成された構造体であり、該導電金属のシートは、複数のリードを含むセグメントにパターン化されている。リードフレームは、パドルおよびフレームをさらに備えている。フレームは、もし用いられるなら、アセンブリの製造中に、リードおよびパドルを固定するために用いられることになる。一実施形態では、ダイまたはチップのような超小型電子素子は、パドルにフェイスアップ接合され、ワイヤボンドを用いて、リードに電気的に接続されるようになっている。代替的に、超小型電子素子は、超小型電子素子の下方に延在するリード上に直接実装されるようになっていてもよい。このような実施形態では、超小型電子素子上の接点は、半田ボールなどによって、それぞれのリードに電気的に接続されることになる。その結果、リードを用いて、超小型電子素子に対して信号電位を送るための種々の他の導電構造への電気接続部を形成することができる。封止層が上方に形成されたこの構造のアセンブリが完成すると、個別のリードを形成するために、フレームの一時的な要素がリードフレームのリードおよびパドルから除去されることになる。この開示の目的から、個別のリード５１３およびパドル５１５は、（一体的に形成された導電要素５２８をその一部として備える）基板５１２を連携して形成するセグメント化された部分と考えられる。さらに、この実施形態では、パドル５１５は、基板５１２の第１の領域５１８内にあるとみなされ、リード５１３は第２の領域５２０内にあるとみなされる。図２１の立面図にも示されているワイヤボンド５２４は、パドル５１５に支持された超小型電子素子２２をリード５１５の導電要素５２８に接続している。ワイヤボンド５３２は、その基部５３４において、リード５１５上の付加的な導電要素５２８にさらに接合されているとよい。封止層５４２は、ワイヤボンド５３２の端５３８が表面５４４内の位置に露出するように、アセンブリ５１０上に形成されている。ワイヤボンド５３２は、本明細書の他の実施形態に関して前述した構造に対応する構造を備える場合、封止層５４２によって覆われていない付加的または代替的な部分を有していてもよい。
図２４−２６は、超小型電子パッケージ８１０のさらに他の代替的実施形態を示している。超小型電子パッケージ８１０は、閉ループワイヤボンド８３２を有している。この実施形態のワイヤボンド８３２は、図２４に示されているように、互いに隣接する導電要素８２８ａ，８２８ｂに接合された２つの基部８３４ａ，８３４ｂを備えている。代替的に、基部８３４ａ，８３４ｂのいずれもが、図２５,２６に示されているように、共通の導電要素８２８に接合されていてもよい。このような実施形態では、ワイヤボンド８３２は、２つの基部８３４ａ，８３４ｂ間にループ状に延在する縁面８３７を画定している。従って、縁面８３７は、それぞれの部分８３７ａ，８３７ｂとして、基部から基板８１２の上方の封止層８４２の表面８４４における頂部８３９に向かって、上方に延在している。封止層８４２は、縁面部分８３７ａ，８３７ｂの少なくともいくつかに沿って延在し、それぞれの部分を互いに分離すると共にパッケージ８１０の他のワイヤボンド８３２から分離している。頂部８３９において、縁面８３７の少なくとも一部は、封止層８４２によって覆われていない。従って、他の超小型電子コンポーネントまたは他のコンポーネント、例えば、キャパシタまたはインダクタのような種々の素子とすることができる他のコンポーネントへの電気的相互接続に、ワイヤボンド８３２を利用することができる。図２４―２６に示されているように、ワイヤボンド８３２は、頂部８３９が基板８１２の表面を横断する少なくとも１つの方向において導電要素８２８から位置ずれするように、形成されている。一例では、頂部８３９は、超小型電子素子８２０の主面の上に重なっており、または超小型電子素子８２０が真っ直ぐに並んでいる基板８１２の第１の領域の上に重なっている。ワイヤボンド８３２の他の構成、例えば、頂部８３９が他の実施形態において検討したワイヤボンドの端面の位置のいずれかに配置される構成も可能である。さらに、頂部８３９は、図８Ａに示されているように、孔内において露出するようになっていてもよい。さらにまた、頂部８３９は、細長く延在し、図１０Ａ−１０Ｄにおいて縁面に関して示されているように、表面８４４に延在するその長さ部分が露出していてもよい。１つの基部から延在するのではなく２つの基部８３４ａ，８３４ｂ間に延在するワイヤボンド８３２によって支持された頂部８３９の周りの露出した縁８３７の形態にある接続特徴部を設けることによって、主面８４４によって画定された方向における接続特徴部のより正確な配置が達成されることになる。
図２７，２８は、図２４−２６の実施形態の変更形態を示している。この変更形態では、ワイヤボンド８３４に代わって、ボンドリボン９３４が用いられている。ボンドリボンは、導電材料、例えば、ワイヤボンドの形成のための前述した材料のいずれかからなる略平坦片であるとよい。ボンドリボン構造は、略円形断面のワイヤボンドと対照的に、厚みよりも幅が広くなっている。図２７に示されているように、ボンドリボン９３４は、各々、導電要素９２８の一部に沿って延在して接合された第１の基部９３４ａを備えている。リボンボンド９３２の第２の基部９３４ｂは、第１の基部９３４aの一部に接合されている。縁面９３７が、２つの対応する部分９３７ａ，９３７ｂとして、基部９３４ａ，９３４ｂ間において頂部９３９に延在している。頂部９３９の領域における縁面の一部は、主面９４４の一部に沿って、封止材９４２によって覆われていない。本明細書において検討された他の実施形態に用いられるワイヤボンドに関して説明したようなさらに他の変更形態も可能である。
前述した構造は、種々の電子システムの構築に利用可能である。例えば、本発明のさらに他の実施形態によるシステム７１１は、前述の超小型電子アセンブリ７１０を他の電子コンポーネント７１３，７１５と併用することができる。図示されている例では、コンポーネント７１３は、半導体チップであり、コンポーネント７１５は、ディスプレイスクリーンであるが、どのような他のコンポーネントが用いられてもよい。もちろん、説明を明瞭にするために、図２３には２つの付加的なコンポーネントしか示されていないが、システムは、どのような数のこのようなコンポーネントを備えていてもよい。前述の超小型電子アセンブリ７１０は、例えば、図１に関連して前述した超小型電子アセンブリであってもよいし、図６に関連して説明した複数の超小型電子アセンブリを含む構造であってもよい。アセンブリ７１０は、図２−２２に記載した実施形態のいずれか１つをさらに含んでいてもよい。さらに他の態様では、多数の変更形態がもたらされてもよいし、どのような数のこのような構造が用いられてもよい。
超小型電子アセンブリ７１０およびコンポーネント７１３，７１５は、破線によって概略的に描かれている共通ハウジング７１９内に実装されており、必要に応じて、互いに電気的に相互接続され、所望の回路を形成するようになっている。図示されている例示的なシステムでは、該システムは、柔軟な印刷回路基板のような回路パネル７１７を含んでおり、回路パネルは、コンポーネントを互いに相互接続する多数の導体７２１を備えている。これらの導体の１つのみが図２３に示されている。しかし、これは単なる例示にすぎず、電気的接続をなすどのような適切な構造が用いられてもよい。
ハウジング７１９は、例えば、携帯電話または携帯情報端末に用いられる形式の携帯ハウジングとして描かれており、スクリーン７１５がこのハウジングの表面に露出している。超小型電子アセンブリ７１０が撮像チップのような光感応要素を含んでいる場合、レンズ７２３または他の光学素子が光を構造体に導くために設けられてもよい。ここでも、図２３に示されている簡素化されたシステムは、単なる例示にすぎず、例えば、前述の構造体を用いて、他のシステム、例えば、デスクトップコンピュータ、ルーターなどのような定置構造と一般的に見なされるシステムを作製することも可能である。
本発明をここでは特定の実施形態を参照して説明してきたが、これらの実施形態は、本発明の原理および用途の単なる例示にすぎないことを理解されたい。従って、例示的な実施形態に対して多くの修正がなされてもよいこと、および添付の請求項に記載される本発明の精神および範囲から逸脱することなく、他の構成が考案されてもよいことを理解されたい。
なお、原出願の特許請求の範囲は、以下の通りである。
［請求項１］
超小型電子パッケージにおいて、
第１の領域および第２の領域を有する基板であって、第１の表面および前記第１の表面から遠く離れた第２の表面を有している、基板と、
前記第１の領域内において前記第１の表面の上に重なる少なくとも１つの超小型電子素子と、
前記第２の領域内において前記基板の前記第１の表面および前記第２の表面の少なくとも１つに露出した導電要素であって、前記導電要素の少なくともいくつかは、前記少なくとも１つの超小型電子素子に電気的に接続されている、導電要素と、
前記導電要素のそれぞれに接合された基部と、前記基板から遠く離れてかつ前記基部から遠く離れた端面とを有する複数のワイヤボンドであって、各ワイヤボンドは、その前記基部と前記端面との間に延在する縁面を画定しており、第１のワイヤボンドは、第１の信号電位を送るように構成されており、第２のワイヤボンドは、前記第１の信号電位と異なる第２の信号電位を同時に送るように構成されている、複数のワイヤボンドと、
前記第１または第２の表面の少なくとも１つから延在する誘電体封止層であって、前記封止層は、前記ワイヤボンドが前記封止層によって互いに分離されるように前記ワイヤボンド間の空間を充填しており、前記封止層は、前記基板の少なくとも前記第２の領域の上に重なっており、前記ワイヤボンドの未封止部分は、少なくとも前記封止層によって覆われていない前記ワイヤボンドの前記端面の一部によって画定されている、誘電体封止層と、
を備えている、ことを特徴とする超小型電子パッケージ。
［請求項２］
前記基板は、リードフレームであり、前記導電要素は、前記リードフレームのリードである、ことを特徴とする請求項１に記載の超小型電子パッケージ。
［請求項３］
前記ワイヤボンドの前記未封止部分は、前記ワイヤボンドの前記端面と、前記封止層によって覆われていない前記端面に隣接する前記縁面の一部と、によって画定されている、ことを特徴とする請求項１に記載の超小型電子パッケージ。
［請求項４］
前記ワイヤボンドの前記未封止部分の少なくともいくつかに接触する酸化保護層をさらに備えている、ことを特徴とする請求項３に記載の超小型電子パッケージ。
［請求項５］
前記ワイヤボンドの少なくとも１つの前記端面に隣接する少なくとも一部は、前記封止層の表面と実質的に直交している、ことを特徴とする請求項１に記載の超小型電子パッケージ。
［請求項６］
前記導電要素は、第１の導電要素であり、
前記超小型電子パッケージは、前記ワイヤボンドの前記未封止部分に電気的に接続された複数の第２の導電要素をさらに備えており、
前記第２の導電要素は、前記第１の導電要素と接触していない、ことを特徴とする請求項１に記載の超小型電子パッケージ。
［請求項７］
前記第２の導電要素は、前記第１のワイヤボンドの少なくともいくつかの前記端面に接合された複数のスタッドバンプを備えている、ことを特徴とする請求項６に記載の超小型電子パッケージ。
［請求項８］
前記ワイヤボンドの少なくとも１つは、その前記基部と前記未封止部分との間で実質的に直線に沿って延在しており、前記実質的な直線は、前記基板の前記第１の表面に対して９０°未満の角度をなしている、ことを特徴とする請求項１に記載の超小型電子パッケージ。
［請求項９］
前記ワイヤボンドの少なくとも１つの前記縁面は、前記端面に隣接する第１の部分と、前記端面から前記第１の部分によって分離された第２の部分とを有しており、
前記第１の部分は、前記第２の部分が延在する方向から離れる方向に延在している、ことを特徴とする請求項１に記載の超小型電子パッケージ。
［請求項１０］
超小型電子パッケージにおいて、
第１の領域および第２の領域を有する基板であって、第１の表面および前記第１の表面から遠く離れた第２の表面を有している、基板と、
前記第１の領域内において前記第１の表面の上に重なる少なくとも１つの超小型電子素子と、
前記第２の領域内において前記基板の前記第１の表面および前記第２の表面の少なくとも１つに露出した導電要素であって、前記導電要素の少なくともいくつかは、前記少なくとも１つの超小型電子素子に電気的に接続されている、導電要素と、
前記導電要素のそれぞれに接合された基部と、前記基板から遠く離れてかつ前記基部から遠く離れた端面とを有する複数のワイヤボンドであって、各ワイヤボンドは、その前記基部と前記端面との間に延在する縁面を画定しており、第１の前記ワイヤボンドは、第１の信号電位を送るように構成されており、第２の前記ワイヤボンドは、前記第１の信号電位と異なる第２の信号電位を同時に送るように構成されている、複数のワイヤボンドと、
前記第１または第２の表面の少なくとも１つから延在する誘電体封止層であって、前記封止層は、前記ワイヤボンドが前記封止層によって互いに分離されるように、前記ワイヤボンド間の空間を充填しており、前記封止層は、前記基板の少なくとも前記第２の領域の上に重なっており、前記ワイヤボンドの未封止部分は、少なくとも前記封止層によって覆われていない前記ワイヤボンドの前記端面に隣接する前記縁面の一部によって画定されている、誘電体封止層と、
を備えている、ことを特徴とする超小型電子パッケージ。
［請求項１１］
前記未封止部分の少なくとも１つは、前記封止層によって覆われていない前記端面の少なくとも一部によってさらに画定されている、ことを特徴とする請求項１０に記載の超小型電子パッケージ。
［請求項１２］
前記封止層によって覆われていない前記縁面の前記一部は、前記封止層の前記表面と実質的に平行の方向に延在する最長寸法を有している、ことを特徴とする請求項１０に記載の超小型電子パッケージ。
［請求項１３］
前記封止層によって覆われず、前記封止層の前記表面と実質的に平行に延在する前記縁面の前記一部の長さは、前記ワイヤボンドの断面幅よりも大きくなっている、ことを特徴とする請求項１２に記載の超小型電子パッケージ。
［請求項１４］
前記封止層は、前記ワイヤボンドを形成した後に、誘電体材料を前記第１の表面上に堆積させ、前記堆積した誘電体材料を硬化させることによって、前記基板上に形成された一体化層である、ことを特徴とする請求項１または１０に記載の超小型電子パッケージ。
［請求項１５］
前記一体化封止層は、前記誘電体材料を含んでいる、ことを特徴とする請求項１１に記載の超小型電子パッケージ。
［請求項１６］
前記基板の前記第１の表面は、第１および第２の横方向に延在しており、
各横方向は、前記第１および第２の表面間において前記基板の厚みの方向を横断しており、
前記ワイヤボンドの少なくとも１つの前記未封止部分は、前記少なくとも１つのワイヤボンドが接合された前記導電要素から前記横方向の少なくとも１つにおいて変位している、ことを特徴とする請求項１または１０に記載の超小型電子パッケージ。
［請求項１７］
前記ワイヤボンドの少なくとも１つは、その前記基部と前記端面との間に実質的に湾曲した部分を備えている、ことを特徴とする請求項１６に記載の超小型電子パッケージ。
［請求項１８］
前記少なくとも１つのワイヤボンドの前記未封止部分は、前記超小型電子素子の主面の上に重なっている、ことを特徴とする請求項１６に記載の超小型電子パッケージ。
［請求項１９］
前記ワイヤボンドの少なくとも１つの前記未封止部分に接合された半田ボールをさらに備えている、ことを特徴とする請求項１または１０に記載の超小型電子パッケージ。
［請求項２０］
前記封止層は、少なくとも１つの表面を備えており、前記ワイヤボンドの前記未封止部分は、前記少なくとも１つの表面で覆われていない、ことを特徴とする請求項１または１０に記載の超小型電子パッケージ。
［請求項２１］
前記少なくとも１つの表面は、前記基板の前記第１の表面と実質的に平行の主面を含んでおり、
前記ワイヤボンドの少なくとも１つの前記未封止部分は、前記主面において前記封止層によって覆われていない、ことを特徴とする請求項２０に記載の超小型電子パッケージ。
［請求項２２］
少なくとも１つのワイヤボンドの前記未封止部分は、前記主面と実質的に同一平面をなしている、ことを特徴とする請求項２１に記載の超小型電子パッケージ。
［請求項２３］
少なくとも１つのワイヤボンドの前記未封止部分は、前記主面の上方に延在している、ことを特徴とする請求項２１に記載の超小型電子パッケージ。
［請求項２４］
前記少なくとも１つの表面は、前記基板の前記第１の表面から第１の距離を隔てた主面と、前記基板の前記第１の表面から前記第１の距離よりも短い第２の距離を隔てた凹面とを備えており、
前記ワイヤボンドの少なくとも１つの前記未封止部分は、前記凹面において前記封止層によって覆われていない、ことを特徴とする請求項２０に記載の超小型電子パッケージ。
［請求項２５］
前記少なくとも１つの表面は、前記基板の第１の表面対して大きな角度で離れる方に延在する側面を含んでおり、
少なくとも１つのワイヤボンドの未封止部分は、前記側面において前記封止層によって覆われていない、ことを特徴とする請求項２０に記載の超小型電子パッケージ。
［請求項２６］
前記封止層は、前記封止層の表面から前記基板に向かって延在するように形成された空洞を有しており、
前記ワイヤボンドの１つの前記未封止部分は、前記空洞内に配置されている、ことを特徴とする請求項１または１０に記載の超小型電子パッケージ。
［請求項２７］
前記ワイヤボンドは、銅、金、アルミニウム、および半田からなる群から選択された少なくとも一種の材料から本質的になっている、ことを特徴とする請求項１または１０に記載の超小型電子パッケージ。
［請求項２８］
前記ワイヤボンドの少なくとも１つは、その長さに沿って長軸を画定しており、
各ワイヤボンドは、前記長軸に沿って延在する第１の材料の内層と、前記長軸から遠く離れ、このようなワイヤボンドの長さ方向に延在する長さを有する第２の材料の外層と、を備えている、ことを特徴とする請求項１または１０に記載の超小型電子パッケージ。
［請求項２９］
前記第１の材料は、銅、金、ニッケル、およびアルミニウムの一種であり、
前記第２の材料は、銅、金、ニッケル、アルミニウム、および半田の一種である、ことを特徴とする請求項２８に記載の超小型電子パッケージ。
［請求項３０］
前記複数のワイヤボンドは、第１のワイヤボンドであり、
前記超小型電子パッケージは、前記超小型電子素子上の接点に接合された基部と前記接点から遠く離れた端面とを有する少なくとも１つの第２のワイヤボンドをさらに備えており、
前記少なくとも１つの第２のワイヤボンドは、前記基部と前記端面との間に延在する縁面を画定しており、
前記少なくとも１つの第２のワイヤボンドの未封止部分は、第２のワイヤボンドの前記端面または前記封止層によって覆われていない第２のワイヤボンドの前記縁面の少なくとも一部によって画定されている、ことを特徴とする請求項１または１０に記載の超小型電子パッケージ。
［請求項３１］
前記少なくとも１つの超小型電子素子は、第１の超小型電子素子であり、
前記超小型電子パッケージは、前記第１の超小型電子素子の上に少なくとも部分的に重なる少なくとも１つの第２の超小型電子素子をさらに備えており、
前記ワイヤボンドは、第１のワイヤボンドであり、
前記超小型電子パッケージは、前記超小型型電子素子上の接点に接合された基部と、前記接点から遠く離れた端面とを有する少なくとも１つの第２のワイヤボンドを有しており、
前記少なくとも１つの第２のワイヤボンドは、前記基部と前記端面との間に延在する縁面を画定しており、
前記第２のワイヤボンドの未封止部分は、このような第２のワイヤボンドの前記端面の一部または前記封止層によって覆われていないこのような第２のワイヤボンドの前記縁面の少なくとも１つによって画定されている、ことを特徴とする請求項１または１０に記載の超小型電子パッケージ。
［請求項３２］
前記封止層の前記表面に沿って延在する再分配層をさらに備えており、
前記再分配層は、前記封止層の主面に隣接する第１の面を有する再分配基板を備えており、
前記再分配層は、
前記第１の表面から遠く離れた第２の表面と、
前記再分配基板の前記第１の表面上に露出し、前記ワイヤボンドのそれぞれの未封止部分と真っ直ぐに並んで機械的に接続された第１の導電パッドと、
前記基板の前記第２の表面に露出し、前記第１の導電パッドに電気的に接続された第２の導電パッドと、をさらに備えている、ことを特徴とする請求項１または１０に記載の超小型電子パッケージ。
［請求項３３］
超小型電子アセンブリにおいて、
請求項１または１０に記載の第１の超小型電子パッケージと、
第１の表面および第２の表面を有する基板と、前記第１の表面に実装された第２の超小型電子素子と、前記第２の表面に露出し、前記第２の超小型電子素子に電気的に接続された接触パッドと、を備える第２の超小型電子パッケージと、
を備えており、
前記第２の超小型電子パッケージは、前記第２の超小型電子パッケージの前記第２の表面が前記誘電体封止層の前記表面の少なくとも一部の上に重なるように、かつ前記接触パッドの少なくともいくつかが前記ワイヤボンドの前記未封止部分の少なくともいくつかに電気的かつ機械的に接続されるように、前記第１の超小型電子パッケージに実装されている、ことを特徴とする超小型電子アセンブリ。
［請求項３４］
超小型電子パッケージにおいて、
第１の領域および第２の領域を有する基板であって、第１の表面および前記第１の表面から遠く離れた第２の表面を有し、横方向に延在している、基板と、
前記第１の領域内において前記第１の表面の上に重なる超小型電子素子であって、前記基板から遠く離れた主面を有している、超小型電子素子と、
前記第２の領域内において前記基板の前記第１の表面に露出した導電要素であって、前記導電要素の少なくともいくつかは、前記超小型電子素子に電気的に接続されている、導電要素と、
前記第１の導電要素のそれぞれに接合された基部と、前記基板から遠く離れてかつ前記基部から遠く離れた端面とを有するワイヤボンドであって、各ワイヤボンドは、その前記基部と前記端面との間に延在する縁面を画定しており、第１のワイヤボンドは、第１の信号電位を送るように構成されており、第２のワイヤボンドは、前記第１の信号電位と異なる第２の信号電位を同時に送るように構成されている、ワイヤボンドと、
前記第１または第２の表面の少なくとも１つから延在する誘電体封止層であって、前記封止層は、前記ワイヤボンドが前記誘電体層によって互いに分離されるように、前記ワイヤボンド間の空間を充填しており、前記封止層は、前記基板の少なくとも前記第２の領域の上に重なっており、前記ワイヤボンドの未封止部分は、少なくとも前記封止層によって覆われていない前記ワイヤボンドの前記端面の一部によって画定されている、誘電体封止層と、
を備えており、
少なくとも１つのワイヤボンドの前記未封止部分は、前記未封止部分が前記超小型電子素子の前記主面の上に重なるように、前記少なくとも１つのワイヤボンドが接続された前記導電要素から前記第１の表面に沿って少なくとも１つの横方向に変位している、ことを特徴とする超小型電子アセンブリ。
［請求項３５］
前記導電要素は、第１の所定の形態の第１のアレイに配置されており、
前記ワイヤボンドの前記未封止部分は、前記第１の所定の形態と異なる第２の所定の形態の第２のアレイに配置されている、ことを特徴とする請求項３４に記載の超小型電子アセンブリ。
［請求項３６］
前記第１の所定の形態は、第１のピッチによって特徴付けられており、
前記第２の所定の形態は、前記第１のピッチよりも細い第２のピッチによって特徴付けられている、ことを特徴とする請求項３５に記載の超小型電子パッケージ。
［請求項３７］
絶縁層が、前記超小型電子素子の少なくとも表面を覆って延在しており、
前記絶縁層は、前記超小型電子素子の前記表面と、前記超小型電子素子の前記主面の上に重なる未封止部分を有する前記少なくとも１つのワイヤボンドと、の間に配置されている、ことを特徴とする請求項３４に記載の超小型電子パッケージ。
［請求項３８］
前記ワイヤボンドのそれぞれの複数の前記未封止部分は、前記超小型電子素子の前記主面の上に重なっている、ことを特徴とする請求項３４に記載の超小型電子パッケージ。
［請求項３９］
超小型電子アセンブリにおいて、
請求項３４に記載の第１の超小型電子パッケージと、
第１の表面および第２の表面を有する基板と、前記第１の表面に取り付けられた超小型電子素子と、前記第２の表面に露出し、前記超小型電子素子に電気的に接続された接触パッドと、を備える第２の超小型電子パッケージと、
を備えており、
前記第２の超小型電子パッケージは、前記第２のパッケージの前記第２の表面が前記誘電体層の前記表面の少なくとも一部の上に重なるように、かつ前記接触パッドの少なくともいくつかが前記ワイヤボンドの前記未封止部分の少なくともいくつかに電気的かつ機械的に接続されるように、前記第１の超小型電子パッケージに取り付けられている、ことを特徴とする超小型電子アセンブリ。
［請求項４０］
前記第１の超小型電子パッケージの前記導電要素は、第１の所定の形態の第１のアレイに配置されており、
前記第２の超小型電子パッケージの前記接触パッドは、前記第１の所定の形態と異なる第２の所定の形態の第２のアレイに配置されている、ことを特徴とする請求項３９に記載の超小型電子アセンブリ。
［請求項４１］
前記第１の超小型電子パッケージの前記ワイヤボンドの前記未封止部分の少なくともいくつかは、前記第２の所定の形態に対応する第３のアレイに配置されている、ことを特徴とする請求項３９に記載の超小型電子アセンブリ。
［請求項４２］
前記第１の所定の形態は、第１のピッチによって特徴付けられており、
前記第２の形態は、前記第１のピッチよりも細い第２のピッチによって特徴付けられている、ことを特徴とする請求項３９に記載の超小型電子アセンブリ。
［請求項４３］
超小型電子アセンブリにおいて、
第１の超小型電子パッケージであって、
第１の領域および第２の領域を有する基板であって、第１の表面および前記第１の表面から遠く離れた第２の表面を有している、基板と、
前記第１の領域内において前記第１の表面の上に重なる少なくとも１つの超小型電子素子と、
前記第２の領域内において前記基板の前記第１の表面および前記第２の表面の少なくとも１つに露出した導電要素であって、前記導電要素の少なくともいくつかは、前記少なくとも１つの超小型電子素子に電気的に接続されている、導電要素と、
前記導電要素のそれぞれに接合された基部と前記基部から遠く離れた端面とを有するワイヤボンドであって、各ワイヤボンドは、その前記基部と前記端面との間に延在する端面を画定しており、前記基板から遠く離れた少なくとも一部を有している、ワイヤボンドと、
前記第１または第２の表面の少なくとも１つから延在する誘電体封止層であって、前記封止層は、前記ワイヤボンドが前記封止層によって互いに分離されるように前記ワイヤボンド間の空間を充填しており、前記誘電体封止層は、前記基板の少なくとも前記第２の領域の上に重なっており、前記ワイヤボンドの未封止部分は、前記前記封止層によって覆われていない前記ワイヤボンドの前記端面および前記縁面の１つの少なくとも一部によって画定されている、誘電体封止層と、
を備えている、第１の超小型電子パッケージと、
第２の超小型電子素子と、前記第２の超小型電子素子に電気的に接続されており、前記第２の超小型電子パッケージの表面に露出した接触パッドとを備える第２の超小型電子パッケージであって、前記第２の超小型電子パッケージは、前記接触パッドの少なくともいくつかが前記ワイヤボンドの前記未封止部分の少なくともいくつかに電気的かつ機械的に接続されるように、前記第１の超小型電子パッケージに実装されている、第２の超小型電子パッケージと、
を備えている、ことを特徴とする超小型電子アセンブリ。
［請求項４４］
前記第２の超小型電子パッケージは、第１の表面および第２の表面を有する基板を備えており、
前記第２の超小型電子素子は、前記第１の表面に実装されており、
前記第２の超小型電子パッケージの前記第２の表面は、前記誘電体封止層の前記表面の少なくとも一部と向き合っている、ことを特徴とする請求項４３に記載の超小型電子アセンブリ。
［請求項４５］
前記ワイヤボンドの前記端面は、前記基板から遠く離れており、
前記ワイヤボンドの前記未封止部分は、少なくとも前記ワイヤボンドの前記端面によって画定されている、ことを特徴とする請求項４３に記載の超小型電子アセンブリ。
［請求項４６］
前記ワイヤボンドの前記端面は、前記基板から遠く離れており、
前記ワイヤボンドの前記未封止部分は、少なくとも前記ワイヤボンドの前記端面に隣接する前記縁面によって画定されている、ことを特徴とする請求項４３に記載の超小型電子アセンブリ。
［請求項４７］
前記ワイヤボンドの前記端面は、前記基板の特徴部に接合されており、
前記縁面は、前記基部と前記端面との間に配置されて前記基板から遠く離れた頂部を画定しており、
前記ワイヤボンドの前記未封止部分は、前記頂部に隣接する前記縁面の領域によって画定されている、ことを特徴とする請求項４３に記載の超小型電子アセンブリ。
［請求項４８］
超小型電子アセンブリにおいて、
第１の領域および第２の領域を有する基板であって、第１の表面および前記第１の表面から遠く離れた第２の表面を有している、基板と、
前記第１の領域内において前記第１の表面の上に重なる少なくとも１つの超小型電子素子と、
前記第２の領域内において前記基板の前記第１の表面に露出した導電要素であって、前記導電要素の少なくともいくつかが、前記少なくとも１つの超小型電子素子に電気的に接続されている、導電要素と、
複数のボンド要素であって、各々が、第１の基部と、第２の基部と、前記基部間に延在する縁面と，を有しており、前記第１の基部は、前記導電要素の１つに接合されており、前記縁面は、接触パッドから前記基板から遠く離れた前記縁面の頂部に延在する第１の部分を備えており、前記縁面は、前記頂部から前記第２の基部に延在する第２の部分をさらに備えており、前記第２の基部は、前記基板の特徴部に接合されている、複数のボンド要素と、
前記第１または第２の表面の少なくとも１つから延在する誘電体封止層であって、前記封止層は、前記ボンド要素が前記封止層によって互いに分離されるように、前記ボンド要素の前記第１および第２の部分間の空間および前記複数のボンド要素間の空間を充填しており、前記封止層は、少なくとも前記基板の前記第２の領域の上に重なっており、前記ボンド要素の未封止部分は、前記封止層によって覆われていない前記頂部の周りの前記ボンド要素の前記縁面の少なくとも一部によって画定されている、誘電体封止層と、
を備えている、ことを特徴とする超小型電子パッケージ。
［請求項４９］
前記ボンド要素は、ワイヤボンドである、ことを特徴とする請求項４８に記載の超小型電子パッケージ。
［請求項５０］
前記基板の前記第２の基部が接合される前記基板の前記特徴部は、前記第１の基部が接続される前記導電要素である、ことを特徴とする請求項４９に記載の超小型電子パッケージ。
［請求項５１］
前記基板の前記第２の基部が接合される前記基板の前記特徴部は、前記第１の基部が接合される前記導電要素と異なる各導電要素である、ことを特徴とする請求項４９に記載の超小型電子パッケージ。
［請求項５２］
前記第２の基部が接合される前記導電要素は、前記超小型電子要素に電気的に接続されていない、ことを特徴とする請求項５１に記載の超小型電子パッケージ。
［請求項５３］
前記ボンド要素は、ボンドリボンである、ことを特徴とする請求項４８に記載の超小型電子素子。
［請求項５４］
前記第１の基部の一部は、前記各接触パッドの一部に沿って延在しており、
前記第２の基部が接合される前記特徴部は、前記各接触パッドの一部に沿って延在する前記第１の基部の長さ部分である、ことを特徴とする請求項５３に記載の超小型電子素子。
［請求項５５］
前記基板の前記第１の表面は、前記第１および第２の横方向に延在しており、
各横方向は、前記第１および第２の表面間において前記基板の厚みの方向を横断しており、
前記ワイヤボンドの少なくとも１つの前記未封止部分は、前記少なくとも１つのワイヤボンドが接合された前記導電要素から前記横方向の少なくとも１つにおいて変位している、ことを特徴とする請求項４８に記載の超小型電子パッケージ。
［請求項５６］
前記少なくとも１つのワイヤボンドの前記未封止部分は、前記超小型電子素子の主面の上に重なっている、ことを特徴とする請求項５５に記載の超小型電子パッケージ。
［請求項５７］
超小型電子パッケージを製造する方法において、
誘電体封止層を処理中ユニット上に形成するステップであって、前記処理中ユニットは、第１の表面およびそこから遠く離れた第２の表面を有する基板と、前記基板の前記第１の表面に実装された超小型電子素子と、前記第１の表面に露出した複数の導電要素であって、前記導電要素の少なくともいくつかは、前記超小型電子素子に電気的に接続されている、複数の導電要素と、前記導電要素に接合された基部および前記基部から遠く離れた端面を有するワイヤボンであって、各ワイヤボンドは、前記基部と前記端面との間に延在する縁面を画定しており、前記ワイヤボンドの第１のものは、第１の信号電位を送るように構成されており、前記ワイヤボンドの第２のものは、前記第１の信号電子と異なる第２の信号電位を同時に送るように構成されている、ワイヤボンドと、を備えている、ステップを含んでおり、
前記封止層は、前記第１の表面および前記ワイヤボンドの一部を少なくとも部分的に覆うように形成されており、前記ワイヤボンドの未封止部分は、前記封止層によって覆われていない前記端面または前記縁面の少なくとも１つの一部によって画定されている、ことを特徴とする方法。
［請求項５８］
前記基板は、リードフレームであり、前記導電要素は、前記リードフレームのリードである、ことを特徴とする請求項５７に記載の超小型電子素子。
［請求項５９］
前記封止層を形成する前記ステップは、誘電体材料塊を前記第１の表面および前記ワイヤボンドの実質的に全てを覆って堆積させ、その前記未封止部分を画定するために、前記誘電体材料塊の部分を除去し、前記ワイヤボンドの一部を露出させることを含んでいる、ことを特徴とする請求項５８に記載の方法。
［請求項６０］
前記ワイヤボンドの少なくとも１つは、前記導電要素の少なくとも２つの各々に接合されたループをなすように延ばされており、
前記誘電体材料塊は、前記第１の表面および前記少なくとも１つのワイヤボンドループを少なくとも部分的に覆うように堆積されており、
前記誘電体材料塊の一部を除去する前記ステップは、前記少なくとも１つのワイヤボンドループを前記封止層によって覆われていないそれぞれの自由端を有する第１および第２のワイヤボンドに切断し、その未封止部分を形成するように、前記少なくとも１つのワイヤボンドループの一部を除去することをさらに含んでいる、ことを特徴とする請求項５９に記載の方法。
［請求項６１］
ワイヤの第１の端を前記導電要素に接合し、前記ワイヤを前記第１の表面から離れる方向に引き出し、
前記ワイヤを前記第１の表面に沿って少なくとも横方向に引き出し、
前記ワイヤを前記第２の導電要素の方に引き出し、かつ前記ワイヤを前記第２の導電要素に接合することを含むステップによって、前記処理中ユニットの前記ループを形成することをさらに含んでいる、ことを特徴とする請求項６０に記載の方法。
［請求項６２］
誘電体材料塊を前記基板の前記第１の表面から離れた位置から、前記ワイヤボンドの前記少なくとも１つが前記誘電体材料塊を貫通するように、前記ワイヤボンドの上に押圧し、前記基板の前記第１の表面に接触させることによって、前記封止層が前記処理中ユニット上に形成されるようになっている、ことを特徴とする、請求項５７に記載の方法。
［請求項６３］
前記ワイヤボンドは、金、銅、アルミニウム、または半田から本質的になるワイヤから作製されている、ことを特徴とする請求項５７に記載の方法。
［請求項６４］
前記第１のワイヤボンドは、アルミニウムを含んでおり、前記ワイヤボンドは、ウエジボンディングによって、前記導電要素に接合されるようになっている、ことを特徴とする請求項５７に記載の方法。
［請求項６５］
前記基板の前記第１の表面は、横方向に延在しており、
前記ワイヤボンドの少なくとも１つの前記未封止部分は、前記ワイヤボンドの前記端面が前記少なくとも１つのワイヤボンドが接合された前記導電要素から前記横方向の少なくとも１つにおいて変位するように、形成されている、ことを特徴とする請求項５７に記載の方法。
［請求項６６］
前記処理中ユニットは、前記ワイヤボンドの少なくとも１つが前記導電要素と前記少なくとも１つのワイヤボンドの前記端面との間に位置する実質的に湾曲した部分を備えるように、前記ワイヤボンドを形成するステップを含むことを特徴とする請求項５７に記載の方法。
［請求項６７］
前記基板は、第１の領域および第２の領域を備えており、
前記超小型電子素子は、前記第１の領域の上に重なっており、前記基板から遠く離れた主面を有しており、
前記第１の導電要素は、前記第１の領域内に配置されており、
前記処理中ユニットは、前記ワイヤボンドの少なくとも１つの少なくとも一部が前記超小型電子素子の前記主面を覆って延在するように、
前記ワイヤボンドを形成するステップを含むことを特徴とする請求項５７に記載の方法。
［請求項６８］
前記封止層を形成する前記ステップは、前記封止層の主面から前記基板の方に延在する少なくとも１つの空洞を形成することを含んでおり、
前記少なくとも１つの空洞は、前記ワイヤボンドの１つの前記未封止部分を包囲している、ことを特徴とする請求項５７に記載の方法。
［請求項６９］
前記少なくとも１つの空洞は、前記基板上に誘電体封止材料を堆積させた後、前記封止材料の湿式エッチング、乾式エッチング、またはレーザーエッチングの少なくとも１つによって形成されるようになっている、ことを特徴とする請求項６８に記載の方法。
［請求項７０］
前記少なくとも１つの空洞は、前記基板および前記少なくとも１つのワイヤボンド上に誘電体封止材料を堆積した後、前記ワイヤボンドの少なくとも１つの所定位置から犠牲材料の塊の少なくとも一部を除去することによって、形成されるようになっている、ことを特徴とする請求項６８に記載の方法。
［請求項７１］
前記封止層を形成する前記ステップは、前記犠牲材料の塊の一部が前記封止層の主面上に露出し、
前記犠牲材料の塊の前記露出部が、前記ワイヤボンドの前記自由端の近くの部分を包囲し、前記封止層の一部を前記自由端の近くの部分から離間する、ように行われるようになっている、ことを特徴とする請求項７０に記載の方法。
［請求項７２］
前記ワイヤボンドの少なくとも１つは、その長さに沿って長軸を画定しており、
前記犠牲材料の塊の第２の部分は、前記基部に隣接する箇所から前記少なくとも１つのワイヤボンドの前記長軸に沿って延在しており、前記犠牲材料の塊の少なくとも一部を除去する前記ステップの後に残るようになっている、ことを特徴とする請求項７０に記載の方法。
［請求項７３］
前記ワイヤボンドは、その長さに沿って長軸を画定しており、
前記ワイヤボンドは、前記長軸に沿って延在する第１の材料の内層と、前記長軸から遠く離れて前記ワイヤボンドの前記長さに沿って延在する第２の材料の外層と、を備えている、ことを特徴とする請求項５７に記載の方法。
［請求項７４］
前記第１の材料は、銅であり、前記第２の材料は、半田である、ことを特徴とする請求項７３に記載の方法。
［請求項７５］
前記封止層を形成する前記ステップの後、前記ワイヤボンドの前記内層の前記縁面の一部を露出させるために、前記第２の材料の一部が除去され、前記誘電体層の表面から延在する空洞を形成するようになっている、ことを特徴とする請求項７３に記載の方法。
［請求項７６］
前記ワイヤボンドの少なくとも１つの前記未封止部分上にスタッドバンプを形成することをさらに含んでいる、ことを特徴とする請求項５７に記載の方法。
［請求項７７］
前記ワイヤボンドの少なくとも１つの前記未封止部分上に半田ボールを堆積させることをさらに含んでいる、ことを特徴とする請求項５７に記載の方法。
［請求項７８］
超小型電子アセンブリを製造する方法において、請求項４２の前記ステップによって作製された第１の超小型電子パッケージを第２の超小型電子パッケージに接合するステップを含んでおり、
前記第２の超小型電子パッケージは、第１の表面を有する基板および前記基板の前記第１の表面に露出した複数の接点を備えており、
前記第１の超小型電子パッケージを前記第２の超小型電子パッケージに接合する前記ステップは、前記第１の超小型電子パッケージの前記ワイヤボンドの前記未封止部分を前記第２の超小型電子パッケージの前記接点に電気的かつ機械的に接続することを含んでいる、ことを特徴とする方法。
［請求項７９］
超小型電子パッケージを製造する方法において、
誘電体材料塊を処理中ユニットを覆って配置するステップであって、前記処理中ユニットは、第１の表面およびそこから遠く離れた第２の表面を有する基板と、前記第１の表面に露出した複数の薄い導電要素と、前記薄い導電要素のそれぞれに接合された基部と、前記基板から遠く離れてかつ前記基部から遠く離れた端面と、を有するワイヤボンドであって、各ワイヤボンドは、その前記基部と前記端面との間に延在する縁面を画定しており、第１の前記ワイヤボンドは、第１の信号電位を送るように構成されており、第２のワイヤボンドは、前記第１の信号電位と異なる第２の信号電位を同時に送るように構成されている、ワイヤボンドと、を備えている、ステップと、
前記ワイヤボンドが前記誘電体材料塊を貫通するように、前記誘電体材料塊を前記ワイヤボンドの上に押圧し、前記基板の前記第１の表面に接触させることによって、封止層を前記処理中ユニット上に形成するステップであって、前記封止層は、前記ワイヤボンドが前記封止層によって互いに分離されるように、前記ワイヤボンド間の空間を充填し、前記封止層は、前記基板の少なくとも前記第２の領域の上に重なり、前記第１のワイヤボンドの未封止部分は、前記第１のワイヤボンドの一部が前記封止層によって覆われないように、前記ワイヤボンドが前記封止層の一部を貫通することによって形成されるようになっている、ステップと、
を含んでいる、ことを特徴とする方法。
［請求項８０］
超小型電子パッケージを製造する方法において、
誘電体封止層を処理中ユニット上に形成するステップであって、前記処理中ユニットは、第１の表面およびそこから遠く離れた第２の表面を有する基板と、前記第１の表面に露出した複数の薄い導電要素と、前記薄い導電要素の少なくとも２つのそれぞれに第１の基部および第２の基部において接合されたワイヤループであって、前記封止層は、前記第１の表面および前記少なくとも１つのワイヤループを少なくとも部分的に覆うように形成されている、ワイヤループと、を備えている、ステップと、
前記ワイヤループの各々を、前記第１および第２の基部のそれぞれに対応すると共に前記基板から遠く離れてかつ前記基部から遠く離れた端面を有する個別のワイヤボンドに分断するように、前記封止層の一部および前記ワイヤループの一部を除去するステップであって、各ワイヤボンドは、その前記基部と前記端面との間に延在する縁面を画定しており、前記封止層は、前記ワイヤボンドが前記封止層によって分離されるように、前記ワイヤボンド間の空間を充填しており、前記ワイヤボンドは、前記封止層によって少なくとも部分的に覆われていない前記ワイヤボンドの自由端によって形成された未封止部分を有しており、前記ワイヤボンドの第１のものは、第１の信号電位を送るように構成されており、前記ワイヤボンドの第２のものは、前記第１の信号電子と異なる第２の信号電位を同時に送るように構成されている、ステップと、
を含んでいる、ことを特徴とする方法。
［請求項８１］
請求項１，１０のいずれか１つに記載の超小型電子パッケージと、前記超小型電子アセンブリに電気的に接続された１つまたは複数の他の電子コンポーネントとを備えるシステム。
［請求項８２］
ハウジングをさらに備えており、前記超小型電子アセンブリおよび前記他の電子コンポーネントは、前記ハウジングに実装されている、ことを特徴とする請求項８１に記載のシステム。

Claims (23)

  1. 超小型電子パッケージにおいて、
    第１の領域および第２の領域を有する基板であって、横方向に延びている第１の表面および前記第１の表面から遠く離れた第２の表面を有している、基板と、
    前記第１の領域内において前記第１の表面の上に重なる少なくとも１つの超小型電子素子と、
    前記第２の領域内において前記基板の前記第１の表面に露出した第１の導電要素であって、前記導電要素の少なくともいくつかは、前記少なくとも１つの超小型電子素子に電気的に接続されている、第１の導電要素と、
    前記第１の導電要素のそれぞれに接合された基部と、前記基板から遠く離れてかつ前記基部から遠く離れた端面とを有する複数のワイヤボンドであって、各ワイヤボンドは、その前記基部と前記端面との間に延在する縁面を画定しており、第１のワイヤボンドは、第１の信号電位を送るように構成されており、第２のワイヤボンドは、前記第１の信号電位と異なる第２の信号電位を同時に送るように構成されている、複数のワイヤボンドと、
    前記第１の表面から延在する誘電体封止層であって、前記封止層は、前記ワイヤボンドが前記封止層によって互いに分離されるように前記ワイヤボンド間の空間を充填しており、前記封止層は、前記基板の少なくとも前記第２の領域の上に重なっており、前記ワイヤボンドの未封止部分は、少なくとも前記封止層によって覆われていない前記ワイヤボンドの前記端面の一部によって画定されている、誘電体封止層と、
    前記ワイヤボンドの前記未封止部分に電気的に接続されている第２の導電要素であって、前記第１の導電要素と接触しない第２の導電要素と、
    を備え、
    前記ワイヤボンドの少なくとも１つの前記未封止部分は、前記超小型電子素子の主面の上に重なり、前記少なくとも１つのワイヤボンドが接合された前記第１の導電要素から、前記横方向の少なくとも１つにおいて変位しており、
    前記第１の導電要素は、第１の所定の形態の第１のアレイ内に配置され、前記ワイヤーボンドの前記未封止部分は、前記第１の所定の形態とは異なる第２の所定の形態の第２のアレイ内に配置され、
    前記第１の所定の形態は、前記少なくとも１つの横方向の第１方向における第１ピッチによって特徴付けられ、前記第２の所定の形態は、前記第１方向における前記第１ピッチよりも細い第２のピッチによって特徴付けられており、
    前記封止層の前記表面に沿って延在する再分配層をさらに備えており、
    前記再分配層は、前記封止層の主面に隣接する第１の面を有する再分配基板を備えており、
    前記再分配層は、
    前記第１の表面から遠く離れた第２の表面と、
    前記再分配基板の前記第１の表面上に露出し、前記ワイヤボンドのそれぞれの未封止部分と真っ直ぐに並んで機械的に接続された第１の導電パッドと、
    前記基板の前記第２の表面に露出し、前記第１の導電パッドに電気的に接続された第２の導電パッドと、をさらに備えていることを特徴とする超小型電子パッケージ。
  2. 前記ワイヤボンドの少なくとも１つの前記端面に隣接する少なくとも一部は、前記封止層の表面と直交している、ことを特徴とする請求項１に記載の超小型電子パッケージ。
  3. 前記第２の導電要素は、前記第１のワイヤボンドの少なくともいくつかの前記端面に接合された複数のスタッドバンプを備えている、ことを特徴とする請求項１に記載の超小型電子パッケージ。
  4. 前記ワイヤボンドの少なくとも１つは、その前記基部と前記未封止部分との間で実質的に直線に沿って延在しており、前記実質的な直線は、前記基板の前記第１の表面に対して９０°未満の角度をなしている、ことを特徴とする請求項１に記載の超小型電子パッケージ。
  5. 超小型電子パッケージにおいて、
    第１の領域および第２の領域を有する基板であって、横方向に延びている第１の表面および前記第１の表面から遠く離れた第２の表面を有している、基板と、
    前記第１の領域内において前記第１の表面の上に重なる少なくとも１つの超小型電子素子と、
    前記第２の領域内において前記基板の前記第１の表面に露出した導電要素であって、前記導電要素の少なくともいくつかは、前記少なくとも１つの超小型電子素子に電気的に接続されている、導電要素と、
    前記導電要素のそれぞれに接合された基部と、前記基板から遠く離れてかつ前記基部から遠く離れた端面とを有する複数のワイヤボンドであって、各ワイヤボンドは、その前記基部と前記端面との間に延在する縁面を画定しており、第１の前記ワイヤボンドは、第１の信号電位を送るように構成されており、第２の前記ワイヤボンドは、前記第１の信号電位と異なる第２の信号電位を同時に送るように構成されている、複数のワイヤボンドと、
    前記第１の表面から延在する誘電体封止層であって、前記封止層は、前記ワイヤボンドが前記封止層によって互いに分離されるように、前記ワイヤボンド間の空間を充填しており、前記封止層は、前記基板の少なくとも前記第２の領域の上に重なっており、前記ワイヤボンドの未封止部分は、少なくとも前記封止層によって覆われていない前記ワイヤボンドの前記端面に隣接する前記縁面の一部によって画定されており、前記封止層によって覆われていない前記縁面の前記一部の最長寸法は、前記封止層の表面と平行な方向に延在している、誘電体封止層と、
    を備え、
    前記ワイヤボンドの少なくとも１つの前記未封止部分は、前記超小型電子素子の主面の上に重なり、前記少なくとも１つのワイヤボンドが接合された前記導電要素から、前記横方向の少なくとも１つにおいて変位しており、
    前記導電要素は、第１の所定の形態の第１のアレイ内に配置され、前記ワイヤーボンドの前記未封止部分は、前記第１の所定の形態とは異なる第２の所定の形態の第２のアレイ内に配置され、
    前記第１の所定の形態は、前記少なくとも１つの横方向の第１方向における第１ピッチによって特徴付けられ、前記第２の所定の形態は、前記第１方向における前記第１ピッチよりも細い第２のピッチによって特徴付けられていることを特徴とする超小型電子パッケージ。
  6. 前記未封止部分の少なくとも１つは、前記封止層によって覆われていない前記端面の少なくとも一部によって更に画定されている、ことを特徴とする請求項５に記載の超小型電子パッケージ。
  7. 前記封止層によって覆われず、前記封止層の前記表面と平行に延在する前記縁面の前記一部の長さは、前記ワイヤボンドの断面幅よりも大きくなっている、ことを特徴とする請求項５に記載の超小型電子パッケージ。
  8. 前記ワイヤボンドの少なくとも１つは、その長さに沿って長軸を画定しており、
    各ワイヤボンドは、前記長軸に沿って延在する第１の材料の内層と、前記長軸から遠く離れ、このようなワイヤボンドの長さ方向に延在する長さを有する第２の材料の外層と、を備えている、ことを特徴とする請求項１または５に記載の超小型電子パッケージ。
  9. 前記封止層の前記表面に沿って延在する再分配層をさらに備えており、
    前記再分配層は、前記封止層の主面に隣接する第１の面を有する再分配基板を備えており、
    前記再分配層は、
    前記第１の表面から遠く離れた第２の表面と、
    前記再分配基板の前記第１の表面上に露出し、前記ワイヤボンドのそれぞれの未封止部分と真っ直ぐに並んで機械的に接続された第１の導電パッドと、
    前記基板の前記第２の表面に露出し、前記第１の導電パッドに電気的に接続された第２の導電パッドと、をさらに備えている、ことを特徴とする請求項５に記載の超小型電子パッケージ。
  10. 前記封止層は、前記封止層の表面から前記基板に向かって延在するように形成された空洞を有しており、
    少なくとも１つの前記ワイヤボンドの前記未封止部分は、前記空洞内に配置されており、
    前記未封止部分の先端に堆積されている半田ボールは、前記空洞内に配置されていることを特徴とする、ことを特徴とする請求項１または５に記載の超小型電子パッケージ。
  11. 超小型電子パッケージを製造する方法において、
    誘電体封止層を処理中ユニット上に形成するステップを含み、
    前記処理中ユニットは、第１の表面およびそこから遠く離れた第２の表面を有する基板であって、前記第１の表面が横方向に延びている、基板と、前記基板の前記第１の表面に実装された超小型電子素子と、前記第１の表面に露出した複数の導電要素であって、前記導電要素の少なくともいくつかは、前記超小型電子素子に電気的に接続されている、複数の導電要素と、前記導電要素に接合された基部および前記基部から遠く離れた端面を有するワイヤボンであって、各ワイヤボンドは、前記基部と前記端面との間に延在する縁面を画定しており、前記ワイヤボンドの第１のものは、第１の信号電位を送るように構成されており、前記ワイヤボンドの第２のものは、前記第１の信号電子と異なる第２の信号電位を同時に送るように構成されている、ワイヤボンドと、を備え、
    前記封止層は、前記第１の表面および前記ワイヤボンドの一部を少なくとも部分的に覆うように形成されており、前記ワイヤボンドの未封止部分は、前記封止層によって覆われていない前記端面または前記縁面の少なくとも１つの一部によって画定され、前記端面が形成された前記ワイヤボンドの少なくとも１つの前記未封止部分は、前記超小型電子素子の主面の上に重なり、前記少なくとも１つのワイヤボンドが接合された前記導電要素から、前記第１の表面に沿って、前記横方向の少なくとも１つにおいて変位しており、
    前記導電要素は、第１の所定の形態の第１のアレイ内に配置され、前記ワイヤーボンドの前記未封止部分は、前記第１の所定の形態とは異なる第２の所定の形態の第２のアレイ内に配置され、
    前記第１の所定の形態は、前記少なくとも１つの横方向の第１方向における第１ピッチによって特徴付けられ、前記第２の所定の形態は、前記第１方向における前記第１ピッチよりも細い第２のピッチによって特徴付けられており、
    誘電体材料塊を前記基板の前記第１の表面から離れた位置から、前記ワイヤボンドの前記少なくとも１つが前記誘電体材料塊を貫通するように、前記ワイヤボンドの上に押圧し、前記基板の前記第１の表面に接触させることによって、前記封止層が前記処理中ユニット上に形成されるようになっていることを特徴とする、方法。
  12. 前記基板は、リードフレームであり、前記導電要素は、前記リードフレームのリードである、ことを特徴とする請求項１１に記載の方法。
  13. 前記封止層を形成する前記ステップは、誘電体材料塊を前記第１の表面および前記ワイヤボンドの実質的に全てを覆って堆積させ、その前記未封止部分を画定するために、前記誘電体材料塊の部分を除去し、前記ワイヤボンドの一部を露出させることを含んでいる、
    ことを特徴とする請求項１１に記載の方法。
  14. 前記ワイヤボンドの少なくとも１つは、前記導電要素の少なくとも２つの各々に接合されたループをなすように延ばされており、
    前記誘電体材料塊は、前記第１の表面および前記少なくとも１つのワイヤボンドループを少なくとも部分的に覆うように堆積されており、
    前記誘電体材料塊の一部を除去する前記ステップは、前記少なくとも１つのワイヤボンドループを前記封止層によって覆われていないそれぞれの自由端を有する第１および第２のワイヤボンドに切断し、その未封止部分を形成するように、前記少なくとも１つのワイヤボンドループの一部を除去することをさらに含んでいる、ことを特徴とする請求項１３に記載の方法。
  15. 前記処理中ユニットは、前記ワイヤボンドの少なくとも１つが前記導電要素と前記少なくとも１つのワイヤボンドの前記端面との間に位置する実質的に湾曲した部分を備えるように、前記ワイヤボンドを形成するステップを含むことを特徴とする請求項１１に記載の方法。
  16. 前記基板は、第１の領域および第２の領域を備えており、
    前記超小型電子素子は、前記第１の領域の上に重なっており、前記基板から遠く離れた主面を有しており、
    前記導電要素は、前記第１の領域内に配置されており、
    前記処理中ユニットは、前記ワイヤボンドの少なくとも１つの少なくとも一部が前記超小型電子素子の前記主面を覆って延在するように、
    前記ワイヤボンドを形成するステップを含むことを特徴とする請求項１１に記載の方法。
  17. 前記封止層を形成する前記ステップは、前記封止層の主面から前記基板の方に延在する少なくとも１つの空洞を形成することを含んでおり、
    前記少なくとも１つの空洞は、前記ワイヤボンドの１つの前記未封止部分を包囲している、ことを特徴とする請求項１１に記載の方法。
  18. 前記ワイヤボンドは、その長さに沿って長軸を画定しており、
    前記ワイヤボンドは、前記長軸に沿って延在する第１の材料の内層と、前記長軸から遠く離れて前記ワイヤボンドの前記長さに沿って延在する第２の材料の外層と、を備えている、ことを特徴とする請求項１１に記載の方法。
  19. 前記ワイヤボンドの少なくとも１つの前記未封止部分上にスタッドバンプを形成することをさらに含んでいる、ことを特徴とする請求項１１に記載の方法。
  20. 前記ワイヤボンドの少なくとも１つの前記未封止部分上に半田ボールを堆積させることをさらに含んでいる、ことを特徴とする請求項１１に記載の方法。
  21. 超小型電子アセンブリを製造する方法において、請求項１１の前記ステップによって作製された第１の超小型電子パッケージを第２の超小型電子パッケージに接合するステップを含んでおり、
    前記第２の超小型電子パッケージは、第１の表面を有する基板および前記基板の前記第１の表面に露出した複数の接点を備えており、
    前記第１の超小型電子パッケージを前記第２の超小型電子パッケージに接合する前記ステップは、前記第１の超小型電子パッケージの前記ワイヤボンドの前記未封止部分を前記第２の超小型電子パッケージの前記接点に電気的かつ機械的に接続することを含んでいる、ことを特徴とする方法。
  22. 超小型電子パッケージを製造する方法において、
    誘電体材料塊を処理中ユニットを覆って配置するステップであって、前記処理中ユニットは、第１の表面およびそこから遠く離れた第２の表面を有する基板と、前記第１の表面に露出した複数の薄い導電要素と、前記薄い導電要素のそれぞれに接合された基部と、前記基板から遠く離れてかつ前記基部から遠く離れた端面と、を有するワイヤボンドであって、各ワイヤボンドは、その前記基部と前記端面との間に延在する縁面を画定しており、第１の前記ワイヤボンドは、第１の信号電位を送るように構成されており、第２のワイヤボンドは、前記第１の信号電位と異なる第２の信号電位を同時に送るように構成されている、ワイヤボンドと、を備えている、ステップと、
    前記ワイヤボンドが前記誘電体材料塊を貫通するように、前記誘電体材料塊を前記ワイヤボンドの上に押圧し、前記基板の前記第１の表面に接触させることによって、封止層を前記処理中ユニット上に形成するステップであって、前記封止層は、前記ワイヤボンドが前記封止層によって互いに分離されるように、前記ワイヤボンド間の空間を充填し、前記封止層は、前記基板の少なくとも前記第２の表面の上に重なり、前記第１のワイヤボンドの未封止部分は、前記第１のワイヤボンドの一部が前記封止層によって覆われないように、前記ワイヤボンドが前記封止層の一部を貫通することによって形成されるようになって、前記端面が形成された前記ワイヤボンドの少なくとも１つの前記未封止部分は、超小型電子素子の主面の上に重なり、前記少なくとも１つのワイヤボンドが接合された前記導電要素から、前記第１の表面に沿って、横方向の少なくとも１つにおいて変位している、ステップと、
    を含んでおり、
    前記導電要素は、第１の所定の形態の第１のアレイ内に配置され、前記ワイヤーボンドの前記未封止部分は、前記第１の所定の形態とは異なる第２の所定の形態の第２のアレイ内に配置され、
    前記第１の所定の形態は、前記少なくとも１つの横方向の第１方向における第１ピッチによって特徴付けられ、前記第２の所定の形態は、前記第１方向における前記第１ピッチよりも細い第２のピッチによって特徴付けられていることを特徴とする、方法。
  23. 前記封止層は、前記封止層の表面から前記基板に向かって延在するように形成された空洞を有しており、
    少なくとも１つの前記ワイヤボンドの前記未封止部分は、前記空洞内に配置されており、
    前記未封止部分の先端に堆積されている半田ボールは、前記空洞内に配置されていることを特徴とする、ことを特徴とする請求項１１又は２２に記載の方法。
JP2016207566A 2011-05-03 2016-10-24 封止表面に至るワイヤボンドを有するパッケージ・オン・パッケージアセンブリ Active JP6291555B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0041843 2011-05-03
KR1020110041843A KR101128063B1 (ko) 2011-05-03 2011-05-03 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014509293A Division JP2014513439A (ja) 2011-05-03 2012-03-12 封止表面に至るワイヤボンドを有するパッケージ・オン・パッケージアセンブリ

Publications (2)

Publication Number Publication Date
JP2017041643A JP2017041643A (ja) 2017-02-23
JP6291555B2 true JP6291555B2 (ja) 2018-03-14

Family

ID=45932496

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014509293A Pending JP2014513439A (ja) 2011-05-03 2012-03-12 封止表面に至るワイヤボンドを有するパッケージ・オン・パッケージアセンブリ
JP2016207566A Active JP6291555B2 (ja) 2011-05-03 2016-10-24 封止表面に至るワイヤボンドを有するパッケージ・オン・パッケージアセンブリ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014509293A Pending JP2014513439A (ja) 2011-05-03 2012-03-12 封止表面に至るワイヤボンドを有するパッケージ・オン・パッケージアセンブリ

Country Status (7)

Country Link
US (6) US9224717B2 (ja)
EP (1) EP2705533A1 (ja)
JP (2) JP2014513439A (ja)
KR (1) KR101128063B1 (ja)
CN (1) CN103582946B (ja)
TW (2) TWI467732B (ja)
WO (1) WO2012151002A1 (ja)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US9941195B2 (en) * 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8642393B1 (en) * 2012-08-08 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of forming same
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
TWI570864B (zh) * 2013-02-01 2017-02-11 英帆薩斯公司 具有焊線通孔的微電子封裝、其之製造方法以及用於其之硬化層
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
TW201448163A (zh) * 2013-06-06 2014-12-16 矽品精密工業股份有限公司 半導體封裝件及其製法
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
JP2015072983A (ja) * 2013-10-02 2015-04-16 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9870946B2 (en) 2013-12-31 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and method of forming same
US9653442B2 (en) * 2014-01-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and methods of forming same
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9209110B2 (en) * 2014-05-07 2015-12-08 Qualcomm Incorporated Integrated device comprising wires as vias in an encapsulation layer
CN105097790B (zh) * 2014-05-09 2018-12-04 精材科技股份有限公司 晶片封装体及其制造方法
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US10679866B2 (en) 2015-02-13 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor package and method of fabricating the interconnect structure
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
CN106206331B (zh) 2015-05-08 2019-02-01 华邦电子股份有限公司 堆叠封装装置及其制造方法
TWI579964B (zh) * 2015-05-08 2017-04-21 華邦電子股份有限公司 堆疊封裝裝置及其製造方法
KR20160141278A (ko) * 2015-05-29 2016-12-08 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조방법
US9760754B2 (en) * 2015-07-06 2017-09-12 Sunasic Technologies Inc. Printed circuit board assembly forming enhanced fingerprint module
TWI620296B (zh) * 2015-08-14 2018-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
US9543277B1 (en) * 2015-08-20 2017-01-10 Invensas Corporation Wafer level packages with mechanically decoupled fan-in and fan-out areas
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
WO2017111950A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Electronic assembly that includes a bridge
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10804185B2 (en) 2015-12-31 2020-10-13 Texas Instruments Incorporated Integrated circuit chip with a vertical connector
US10256173B2 (en) * 2016-02-22 2019-04-09 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
WO2017171859A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Semiconductor package with electromagnetic interference shielding structures
US11272618B2 (en) 2016-04-26 2022-03-08 Analog Devices International Unlimited Company Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US10204884B2 (en) * 2016-06-29 2019-02-12 Intel Corporation Multichip packaging for dice of different sizes
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9859255B1 (en) * 2016-10-01 2018-01-02 Intel Corporation Electronic device package
KR20230132883A (ko) 2016-10-04 2023-09-18 스카이워크스 솔루션즈, 인코포레이티드 오버몰드 구조체를 갖는 양면 라디오-주파수 패키지
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
CN106531710A (zh) * 2017-01-11 2017-03-22 中芯长电半导体（江阴）有限公司 一种集成供电系统的封装件及封装方法
CN106898557B (zh) * 2017-03-03 2019-06-18 中芯长电半导体（江阴）有限公司 集成有供电传输系统的封装件的封装方法
US10707635B2 (en) * 2017-05-15 2020-07-07 Current Lighting Solutions, Llc Method for providing a wire connection to a printed circuit board
IT201700055983A1 (it) 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore, dispositivo a semiconduttore e circuito corrispondenti
CN109103167B (zh) 2017-06-20 2020-11-03 晟碟半导体（上海）有限公司 用于存储器装置的异构性扇出结构
US10541153B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541209B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
CN107579058A (zh) * 2017-09-02 2018-01-12 中国电子科技集团公司第五十八研究所 一种多类型芯片叠层封装结构及其制作方法
CN107579009A (zh) * 2017-09-02 2018-01-12 中国电子科技集团公司第五十八研究所 一种多芯片叠层封装结构及其制作方法
EP3486944A1 (en) * 2017-09-14 2019-05-22 Shenzhen Goodix Technology Co., Ltd. Chip packaging structure and method, and electronic device
CN107958896A (zh) * 2017-12-07 2018-04-24 中芯长电半导体（江阴）有限公司 具有天线结构的双面塑封扇出型封装结构及其制备方法
KR102578797B1 (ko) 2018-02-01 2023-09-18 삼성전자주식회사 반도체 패키지
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11145621B2 (en) * 2018-06-06 2021-10-12 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
JP7134569B2 (ja) * 2018-12-10 2022-09-12 株式会社ディスコ 試験装置
US10950551B2 (en) * 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
CN112310127B (zh) * 2019-07-26 2022-05-10 中芯集成电路（宁波）有限公司 摄像组件的封装方法
CN110660756A (zh) * 2019-09-30 2020-01-07 华天科技（西安）有限公司 一种多芯片封装结构及其制备方法
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US20220238413A1 (en) * 2021-01-22 2022-07-28 Infineon Technologies Ag Double sided cooling module with power transistor submodules
US11961831B2 (en) * 2021-08-20 2024-04-16 Advanced Semiconductor Engineering, Inc. Electronic package, semiconductor package structure, and method for manufacturing the semiconductor package structure
US20230102167A1 (en) * 2021-09-24 2023-03-30 Qualcomm Incorporated Multiple (multi-) die integrated circuit (ic) packages for supporting higher connection density, and related fabrication methods

Family Cites Families (824)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2230663A (en) 1940-01-18 1941-02-04 Alden Milton Electric contact and wire assembly mechanism
DE1439262B2 (de) 1963-07-23 1972-03-30 Siemens AG, 1000 Berlin u. 8000 München Verfahren zum kontaktieren von halbleiterbauelementen durch thermokompression
US3358897A (en) 1964-03-31 1967-12-19 Tempress Res Co Electric lead wire bonding tools
US3430835A (en) 1966-06-07 1969-03-04 Westinghouse Electric Corp Wire bonding apparatus for microelectronic components
US3623649A (en) 1969-06-09 1971-11-30 Gen Motors Corp Wedge bonding tool for the attachment of semiconductor leads
DE2119567C2 (de) 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
DE2228703A1 (de) 1972-06-13 1974-01-10 Licentia Gmbh Verfahren zum herstellen einer vorgegebenen lotschichtstaerke bei der fertigung von halbleiterbauelementen
JPS5150661A (ja) 1974-10-30 1976-05-04 Hitachi Ltd
US4072816A (en) 1976-12-13 1978-02-07 International Business Machines Corporation Integrated circuit package
US4067104A (en) 1977-02-24 1978-01-10 Rockwell International Corporation Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components
US4213556A (en) 1978-10-02 1980-07-22 General Motors Corporation Method and apparatus to detect automatic wire bonder failure
US4327860A (en) 1980-01-03 1982-05-04 Kulicke And Soffa Ind. Inc. Method of making slack free wire interconnections
US4422568A (en) 1981-01-12 1983-12-27 Kulicke And Soffa Industries, Inc. Method of making constant bonding wire tail lengths
US4437604A (en) 1982-03-15 1984-03-20 Kulicke & Soffa Industries, Inc. Method of making fine wire interconnections
JPS59189069A (ja) 1983-04-12 1984-10-26 Alps Electric Co Ltd 電気部品の端子のハンダ塗布装置
JPS59189069U (ja) 1983-06-02 1984-12-14 昭和アルミニウム株式会社 冷却装置
JPS61125062A (ja) 1984-11-22 1986-06-12 Hitachi Ltd ピン取付け方法およびピン取付け装置
US4667267A (en) 1985-01-22 1987-05-19 Rogers Corporation Decoupling capacitor for pin grid array package
US4604644A (en) 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4642889A (en) 1985-04-29 1987-02-17 Amp Incorporated Compliant interconnection and method therefor
JPS61269345A (ja) 1985-05-24 1986-11-28 Hitachi Ltd 半導体装置
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US4924353A (en) 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
US4716049A (en) 1985-12-20 1987-12-29 Hughes Aircraft Company Compressive pedestal for microminiature connections
JPS62158338A (ja) * 1985-12-28 1987-07-14 Tanaka Denshi Kogyo Kk 半導体装置
US4793814A (en) 1986-07-21 1988-12-27 Rogers Corporation Electrical circuit board interconnect
US4695870A (en) 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
JPS62226307A (ja) 1986-03-28 1987-10-05 Toshiba Corp ロボツト装置
US4771930A (en) 1986-06-30 1988-09-20 Kulicke And Soffa Industries Inc. Apparatus for supplying uniform tail lengths
JPS6397941A (ja) 1986-10-14 1988-04-28 Fuji Photo Film Co Ltd 感光材料
US4955523A (en) 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
DE3703694A1 (de) 1987-02-06 1988-08-18 Dynapert Delvotec Gmbh Ball-bondverfahren und vorrichtung zur durchfuehrung derselben
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JP2642359B2 (ja) 1987-09-11 1997-08-20 株式会社日立製作所 半導体装置
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
JPS6412769A (en) 1987-07-07 1989-01-17 Sony Corp Correction circuit for image distortion
US4804132A (en) 1987-08-28 1989-02-14 Difrancesco Louis Method for cold bonding
US4867267A (en) 1987-10-14 1989-09-19 Industrial Research Products, Inc. Hearing aid transducer
JPH01118364A (ja) 1987-10-30 1989-05-10 Fujitsu Ltd 予備半田ディップ方法
US4845354A (en) 1988-03-08 1989-07-04 International Business Machines Corporation Process control for laser wire bonding
JPH01313969A (ja) 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
US4998885A (en) 1989-10-27 1991-03-12 International Business Machines Corporation Elastomeric area array interposer
US5077598A (en) 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing
US5095187A (en) 1989-12-20 1992-03-10 Raychem Corporation Weakening wire supplied through a wire bonder
CA2034700A1 (en) 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
CA2034703A1 (en) 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
US5376403A (en) 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5948533A (en) 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US5083697A (en) 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
US4975079A (en) 1990-02-23 1990-12-04 International Business Machines Corp. Connector assembly for chip testing
US4999472A (en) 1990-03-12 1991-03-12 Neinast James E Electric arc system for ablating a surface coating
US5241456A (en) 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5067382A (en) 1990-11-02 1991-11-26 Cray Computer Corporation Method and apparatus for notching a lead wire attached to an IC chip to facilitate severing the wire
KR940001149B1 (ko) 1991-04-16 1994-02-14 삼성전자 주식회사 반도체 장치의 칩 본딩 방법
JPH04346436A (ja) 1991-05-24 1992-12-02 Fujitsu Ltd バンプ製造方法とバンプ製造装置
US5316788A (en) 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
US5203075A (en) 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
US5133495A (en) 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
JPH06510122A (ja) 1991-08-23 1994-11-10 エヌチップ　インコーポレイテッド パッケージされていない集積回路のバーン・イン技術
US5220489A (en) 1991-10-11 1993-06-15 Motorola, Inc. Multicomponent integrated circuit package
US5238173A (en) 1991-12-04 1993-08-24 Kaijo Corporation Wire bonding misattachment detection apparatus and that detection method in a wire bonder
JP2931936B2 (ja) 1992-01-17 1999-08-09 株式会社日立製作所 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置
US5241454A (en) 1992-01-22 1993-08-31 International Business Machines Corporation Mutlilayered flexible circuit package
US5831836A (en) 1992-01-30 1998-11-03 Lsi Logic Power plane for semiconductor device
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5438224A (en) 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5494667A (en) 1992-06-04 1996-02-27 Kabushiki Kaisha Hayahibara Topically applied hair restorer containing pine extract
WO1994003036A1 (en) 1992-07-24 1994-02-03 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5977618A (en) 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US6054756A (en) 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US6295729B1 (en) 1992-10-19 2001-10-02 International Business Machines Corporation Angled flying lead wire bonding process
US5371654A (en) 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US20050062492A1 (en) 2001-08-03 2005-03-24 Beaman Brian Samuel High density integrated circuit apparatus, test probe and methods of use thereof
JP2716336B2 (ja) 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
JPH06268101A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US5340771A (en) 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US20030048108A1 (en) 1993-04-30 2003-03-13 Beaman Brian Samuel Structural design and processes to control probe position accuracy in a wafer test probe assembly
US7368924B2 (en) 1993-04-30 2008-05-06 International Business Machines Corporation Probe structure having a plurality of discrete insulated probe tips projecting from a support surface, apparatus for use thereof and methods of fabrication thereof
US5811982A (en) 1995-11-27 1998-09-22 International Business Machines Corporation High density cantilevered probe for electronic devices
JPH06333931A (ja) 1993-05-20 1994-12-02 Nippondenso Co Ltd 半導体装置における微細電極の製造方法
JP2981385B2 (ja) 1993-09-06 1999-11-22 シャープ株式会社 チップ部品型ｌｅｄの構造及びその製造方法
US5346118A (en) 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US6835898B2 (en) 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US6741085B1 (en) 1993-11-16 2004-05-25 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
EP1213756A3 (en) 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
US5578869A (en) 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
US5615824A (en) 1994-06-07 1997-04-01 Tessera, Inc. Soldering with resilient contacts
US5802699A (en) 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
JPH07335783A (ja) 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5468995A (en) 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US6117694A (en) 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US6828668B2 (en) 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5989936A (en) 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US5656550A (en) 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5541567A (en) 1994-10-17 1996-07-30 International Business Machines Corporation Coaxial vias in an electronic substrate
US5495667A (en) 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
EP1408337A3 (en) 1994-11-15 2007-09-19 FormFactor, Inc. Probe card assembly
US6826827B1 (en) 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
JP2833522B2 (ja) 1995-04-27 1998-12-09 日本電気株式会社 半導体装置
US5736074A (en) 1995-06-30 1998-04-07 Micro Fab Technologies, Inc. Manufacture of coated spheres
US5971253A (en) 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US5872051A (en) 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5874781A (en) 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5886412A (en) 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
US5810609A (en) 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
US5766987A (en) 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
JP3332308B2 (ja) 1995-11-07 2002-10-07 新光電気工業株式会社 半導体装置及びその製造方法
JPH09134934A (ja) 1995-11-07 1997-05-20 Sumitomo Metal Ind Ltd 半導体パッケージ及び半導体装置
US5718361A (en) 1995-11-21 1998-02-17 International Business Machines Corporation Apparatus and method for forming mold for metallic material
US5731709A (en) 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
US7166495B2 (en) 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
JP3146345B2 (ja) 1996-03-11 2001-03-12 アムコー テクノロジー コリア インコーポレーティド バンプチップスケール半導体パッケージのバンプ形成方法
US6000126A (en) 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US6821821B2 (en) 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
DE19618227A1 (de) 1996-05-07 1997-11-13 Herbert Streckfus Gmbh Verfahren und Vorrichtung zum Verlöten von elektronischen Bauelementen auf einer Leiterplatte
KR100186333B1 (ko) 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
JPH1012769A (ja) 1996-06-24 1998-01-16 Ricoh Co Ltd 半導体装置およびその製造方法
JPH10135221A (ja) 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法
JPH10135220A (ja) 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法
EP2270845A3 (en) 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
US6492719B2 (en) 1999-07-30 2002-12-10 Hitachi, Ltd. Semiconductor device
US5976913A (en) 1996-12-12 1999-11-02 Tessera, Inc. Microelectronic mounting with multiple lead deformation using restraining straps
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6121676A (en) 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6054337A (en) 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6133072A (en) 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US5736785A (en) 1996-12-20 1998-04-07 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat
JP3400279B2 (ja) 1997-01-13 2003-04-28 株式会社新川 バンプ形成方法
US5898991A (en) 1997-01-16 1999-05-04 International Business Machines Corporation Methods of fabrication of coaxial vias and magnetic devices
US5839191A (en) 1997-01-24 1998-11-24 Unisys Corporation Vibrating template method of placing solder balls on the I/O pads of an integrated circuit package
JPH1118364A (ja) 1997-06-27 1999-01-22 Matsushita Electric Ind Co Ltd キャプスタンモータ
WO1999009595A1 (en) 1997-08-19 1999-02-25 Hitachi, Ltd. Multichip module structure and method for manufacturing the same
CA2213590C (en) 1997-08-21 2006-11-07 Keith C. Carroll Flexible circuit connector and method of making same
JP3859318B2 (ja) 1997-08-29 2006-12-20 シチズン電子株式会社 電子回路のパッケージ方法
US6525414B2 (en) 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
JP3937265B2 (ja) 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
JP3262531B2 (ja) 1997-10-02 2002-03-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 曲げられたフライング・リード・ワイヤ・ボンデイング・プロセス
JP2978861B2 (ja) 1997-10-28 1999-11-15 九州日本電気株式会社 モールドｂｇａ型半導体装置及びその製造方法
US6038136A (en) 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
JP3393800B2 (ja) 1997-11-05 2003-04-07 新光電気工業株式会社 半導体装置の製造方法
JPH11219984A (ja) 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US6222136B1 (en) 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
US6002168A (en) 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JPH11163022A (ja) 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
US6124546A (en) 1997-12-03 2000-09-26 Advanced Micro Devices, Inc. Integrated circuit chip package and method of making the same
US6260264B1 (en) 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US6052287A (en) 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
US5973391A (en) 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
JPH11220082A (ja) 1998-02-03 1999-08-10 Oki Electric Ind Co Ltd 半導体装置
JP3536650B2 (ja) 1998-02-27 2004-06-14 富士ゼロックス株式会社 バンプ形成方法および装置
JPH11260856A (ja) 1998-03-11 1999-09-24 Matsushita Electron Corp 半導体装置及びその製造方法並びに半導体装置の実装構造
US5933713A (en) 1998-04-06 1999-08-03 Micron Technology, Inc. Method of forming overmolded chip scale package and resulting product
US6222276B1 (en) 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
KR100260997B1 (ko) 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6329224B1 (en) 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6180881B1 (en) 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
JPH11330134A (ja) 1998-05-12 1999-11-30 Hitachi Ltd ワイヤボンディング方法およびその装置並びに半導体装置
KR100266693B1 (ko) 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
US5977640A (en) 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
KR100265563B1 (ko) 1998-06-29 2000-09-15 김영환 볼 그리드 어레이 패키지 및 그의 제조 방법
US6414391B1 (en) 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6164523A (en) 1998-07-01 2000-12-26 Semiconductor Components Industries, Llc Electronic component and method of manufacture
US5854507A (en) 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6399426B1 (en) 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US6515355B1 (en) 1998-09-02 2003-02-04 Micron Technology, Inc. Passivation layer for packaged integrated circuits
JP2000091383A (ja) 1998-09-07 2000-03-31 Ngk Spark Plug Co Ltd 配線基板
US6194250B1 (en) 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
US6158647A (en) 1998-09-29 2000-12-12 Micron Technology, Inc. Concave face wire bond capillary
US6684007B2 (en) 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US6268662B1 (en) 1998-10-14 2001-07-31 Texas Instruments Incorporated Wire bonded flip-chip assembly of semiconductor devices
JP3407275B2 (ja) 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
US6332270B2 (en) 1998-11-23 2001-12-25 International Business Machines Corporation Method of making high density integral test probe
US6255126B1 (en) 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
US6926796B1 (en) 1999-01-29 2005-08-09 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
US6206273B1 (en) 1999-02-17 2001-03-27 International Business Machines Corporation Structures and processes to create a desired probetip contact geometry on a wafer test probe
KR100319609B1 (ko) 1999-03-09 2002-01-05 김영환 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6177729B1 (en) 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
US6211574B1 (en) 1999-04-16 2001-04-03 Advanced Semiconductor Engineering Inc. Semiconductor package with wire protection and method therefor
JP2000323516A (ja) 1999-05-14 2000-11-24 Fujitsu Ltd 配線基板の製造方法及び配線基板及び半導体装置
US6258625B1 (en) 1999-05-18 2001-07-10 International Business Machines Corporation Method of interconnecting electronic components using a plurality of conductive studs
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6238949B1 (en) 1999-06-18 2001-05-29 National Semiconductor Corporation Method and apparatus for forming a plastic chip on chip package module
JP4367730B2 (ja) 1999-06-25 2009-11-18 株式会社エンプラス Ｉｃソケット及び該ｉｃソケットのバネ手段
US6228687B1 (en) 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
TW417839U (en) 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
US6168965B1 (en) 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
JP4526651B2 (ja) 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP5333337B2 (ja) 1999-08-12 2013-11-06 富士通セミコンダクター株式会社 半導体装置の製造方法
US6319764B1 (en) 1999-08-25 2001-11-20 Micron Technology, Inc. Method of forming haze-free BST films
CN101232778B (zh) 1999-09-02 2011-12-28 揖斐电株式会社 印刷布线板
US6867499B1 (en) 1999-09-30 2005-03-15 Skyworks Solutions, Inc. Semiconductor packaging
JP3513444B2 (ja) 1999-10-20 2004-03-31 株式会社新川 ピン状ワイヤ等の形成方法
JP2001127246A (ja) 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
US6362525B1 (en) 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
JP3619410B2 (ja) 1999-11-18 2005-02-09 株式会社ルネサステクノロジ バンプ形成方法およびそのシステム
JP3798597B2 (ja) 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP3566156B2 (ja) 1999-12-02 2004-09-15 株式会社新川 ピン状ワイヤ等の形成方法
US6790757B1 (en) 1999-12-20 2004-09-14 Agere Systems Inc. Wire bonding method for copper interconnects in semiconductor devices
KR100426494B1 (ko) 1999-12-20 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
KR20010061849A (ko) 1999-12-29 2001-07-07 박종섭 웨이퍼 레벨 패키지
JP2001196407A (ja) 2000-01-14 2001-07-19 Seiko Instruments Inc 半導体装置および半導体装置の形成方法
US6710454B1 (en) 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
JP2001319992A (ja) 2000-02-28 2001-11-16 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP2001339011A (ja) 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP3980807B2 (ja) 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
JP2001274196A (ja) 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置
US6581276B2 (en) 2000-04-04 2003-06-24 Amerasia International Technology, Inc. Fine-pitch flexible connector, and method for making same
KR100583491B1 (ko) * 2000-04-07 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6531335B1 (en) 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
JP2001326236A (ja) 2000-05-12 2001-11-22 Nec Kyushu Ltd 半導体装置の製造方法
JP2001326304A (ja) 2000-05-15 2001-11-22 Toshiba Corp 半導体装置及びその製造方法
US6522018B1 (en) 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
US6647310B1 (en) 2000-05-30 2003-11-11 Advanced Micro Devices, Inc. Temperature control of an integrated circuit
US6531784B1 (en) 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US6717245B1 (en) 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US6395199B1 (en) 2000-06-07 2002-05-28 Graftech Inc. Process for providing increased conductivity to a material
US6560117B2 (en) 2000-06-28 2003-05-06 Micron Technology, Inc. Packaged microelectronic die assemblies and methods of manufacture
US6525413B1 (en) 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
US6476583B2 (en) 2000-07-21 2002-11-05 Jomahip, Llc Automatic battery charging system for a battery back-up DC power supply
JP2002050871A (ja) 2000-08-02 2002-02-15 Casio Comput Co Ltd ビルドアップ回路基板およびその製造方法
SE517086C2 (sv) 2000-08-08 2002-04-09 Ericsson Telefon Ab L M Förfarande för säkring av lodkulor och eventuella komponenter, vilka är fästa på en och samma sida av ett substrat
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6462575B1 (en) 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
JP2002076250A (ja) 2000-08-29 2002-03-15 Nec Corp 半導体装置
US6614103B1 (en) 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
JP3874062B2 (ja) 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
US6507104B2 (en) 2000-09-07 2003-01-14 Siliconware Precision Industries Co., Ltd. Semiconductor package with embedded heat-dissipating device
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US6538336B1 (en) 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
JP4505983B2 (ja) 2000-12-01 2010-07-21 日本電気株式会社 半導体装置
JP3798620B2 (ja) 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US6734539B2 (en) 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
KR100393102B1 (ko) 2000-12-29 2003-07-31 앰코 테크놀로지 코리아 주식회사 스택형 반도체패키지
AUPR244801A0 (en) 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)
US6388322B1 (en) 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US6472743B2 (en) 2001-02-22 2002-10-29 Siliconware Precision Industries, Co., Ltd. Semiconductor package with heat dissipating structure
KR100401020B1 (ko) 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
JP2002280414A (ja) 2001-03-22 2002-09-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002289769A (ja) 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 積層型半導体装置およびその製造方法
SG108245A1 (en) 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
EP1387412B1 (en) 2001-04-12 2009-03-11 Matsushita Electric Works, Ltd. Light source device using led, and method of producing same
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6825552B2 (en) 2001-05-09 2004-11-30 Tessera, Inc. Connection components with anisotropic conductive material interconnection
TW544826B (en) 2001-05-18 2003-08-01 Nec Electronics Corp Flip-chip-type semiconductor device and manufacturing method thereof
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6900528B2 (en) 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
US6754407B2 (en) 2001-06-26 2004-06-22 Intel Corporation Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board
US20030006494A1 (en) 2001-07-03 2003-01-09 Lee Sang Ho Thin profile stackable semiconductor package and method for manufacturing
US6486545B1 (en) 2001-07-26 2002-11-26 Amkor Technology, Inc. Pre-drilled ball grid array package
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
JP4023159B2 (ja) 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
JP3895952B2 (ja) 2001-08-06 2007-03-22 日本電気株式会社 半透過型液晶表示装置及びその製造方法
US6550666B2 (en) 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
WO2003019654A1 (en) 2001-08-22 2003-03-06 Tessera, Inc. Stacked chip assembly with stiffening layer
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
SG117395A1 (en) 2001-08-29 2005-12-29 Micron Technology Inc Wire bonded microelectronic device assemblies and methods of manufacturing same
US6864166B1 (en) 2001-08-29 2005-03-08 Micron Technology, Inc. Method of manufacturing wire bonded microelectronic device assemblies
US6787926B2 (en) 2001-09-05 2004-09-07 Taiwan Semiconductor Manufacturing Co., Ltd Wire stitch bond on an integrated circuit bond pad and method of making the same
US20030057544A1 (en) 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
US6476506B1 (en) 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor
AU2002337834A1 (en) 2001-10-09 2003-04-22 Tessera, Inc. Stacked packages
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
JP2003122611A (ja) 2001-10-11 2003-04-25 Oki Electric Ind Co Ltd データ提供方法及びサーバ装置
JP4257771B2 (ja) 2001-10-16 2009-04-22 シンジーテック株式会社 導電性ブレード
US20030094666A1 (en) 2001-11-16 2003-05-22 R-Tec Corporation Interposer
JP3875077B2 (ja) 2001-11-16 2007-01-31 富士通株式会社 電子デバイス及びデバイス接続方法
JP2003174124A (ja) 2001-12-04 2003-06-20 Sainekkusu:Kk 半導体装置の外部電極形成方法
KR100435813B1 (ko) 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
JP2003197668A (ja) 2001-12-10 2003-07-11 Senmao Koochii Kofun Yugenkoshi 半導体パッケージ用のボンディングワイヤ及びその製造方法
JP3507059B2 (ja) 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
JP2003197669A (ja) 2001-12-28 2003-07-11 Seiko Epson Corp ボンディング方法及びボンディング装置
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW548816B (en) 2002-01-23 2003-08-21 Via Tech Inc Formation method of conductor pillar
JP3935370B2 (ja) 2002-02-19 2007-06-20 セイコーエプソン株式会社 バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
DE10209922A1 (de) 2002-03-07 2003-10-02 Infineon Technologies Ag Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung
US6653723B2 (en) 2002-03-09 2003-11-25 Fujitsu Limited System for providing an open-cavity low profile encapsulated semiconductor package
KR100452819B1 (ko) 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
US6979230B2 (en) 2002-03-20 2005-12-27 Gabe Cherian Light socket
JP2003318327A (ja) 2002-04-22 2003-11-07 Mitsui Chemicals Inc プリント配線板および積層パッケージ
US7323767B2 (en) 2002-04-25 2008-01-29 Micron Technology, Inc. Standoffs for centralizing internals in packaging process
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7078822B2 (en) 2002-06-25 2006-07-18 Intel Corporation Microelectronic device interconnects
US6906415B2 (en) 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
JP4601892B2 (ja) 2002-07-04 2010-12-22 ラムバス・インコーポレーテッド 半導体装置および半導体チップのバンプ製造方法
JP2004047702A (ja) 2002-07-11 2004-02-12 Toshiba Corp 半導体装置積層モジュール
US6756252B2 (en) 2002-07-17 2004-06-29 Texas Instrument Incorporated Multilayer laser trim interconnect method
US6987032B1 (en) 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
US7943436B2 (en) 2002-07-29 2011-05-17 Synopsys, Inc. Integrated circuit devices and methods and apparatuses for designing integrated circuit devices
TW549592U (en) 2002-08-16 2003-08-21 Via Tech Inc Integrated circuit package with a balanced-part structure
AU2003265417A1 (en) 2002-08-16 2004-03-03 Tessera, Inc. Microelectronic packages with self-aligning features
US6740546B2 (en) 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
US6964881B2 (en) 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP3765778B2 (ja) 2002-08-29 2006-04-12 ローム株式会社 ワイヤボンディング用キャピラリ及びこれを用いたワイヤボンディング方法
JP2004095799A (ja) 2002-08-30 2004-03-25 Toshiba Corp 半導体装置およびその製造方法
US20040041757A1 (en) 2002-09-04 2004-03-04 Ming-Hsiang Yang Light emitting diode display module with high heat-dispersion and the substrate thereof
US7294928B2 (en) 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7246431B2 (en) 2002-09-06 2007-07-24 Tessera, Inc. Methods of making microelectronic packages including folded substrates
US7071547B2 (en) 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
CN1484308A (zh) * 2002-09-17 2004-03-24 ���˻�˹�����̩�˹ɷ����޹�˾ 开口式多芯片堆叠封装体
US7229906B2 (en) 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
CN100380636C (zh) 2002-09-30 2008-04-09 先进互连技术有限公司 用于整体成型组件的热增强封装及其制造方法
US7045884B2 (en) 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
US6906416B2 (en) 2002-10-08 2005-06-14 Chippac, Inc. Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package
US6989122B1 (en) 2002-10-17 2006-01-24 National Semiconductor Corporation Techniques for manufacturing flash-free contacts on a semiconductor package
TW567601B (en) 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
TWI221664B (en) 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
JP2004172157A (ja) 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置
US20050176233A1 (en) 2002-11-15 2005-08-11 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
JP2004172477A (ja) * 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
JP4464041B2 (ja) 2002-12-13 2010-05-19 キヤノン株式会社 柱状構造体、柱状構造体を有する電極、及びこれらの作製方法
JP2004200316A (ja) 2002-12-17 2004-07-15 Shinko Electric Ind Co Ltd 半導体装置
US20050161814A1 (en) 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
KR100621991B1 (ko) 2003-01-03 2006-09-13 삼성전자주식회사 칩 스케일 적층 패키지
JP2004221257A (ja) 2003-01-14 2004-08-05 Seiko Epson Corp ワイヤボンディング方法及びワイヤボンディング装置
JP2006518944A (ja) 2003-02-25 2006-08-17 テッセラ，インコーポレイテッド バンプを有するボールグリッドアレー
TW583757B (en) 2003-02-26 2004-04-11 Advanced Semiconductor Eng A structure of a flip-chip package and a process thereof
US20040217471A1 (en) 2003-02-27 2004-11-04 Tessera, Inc. Component and assemblies with ends offset downwardly
JP3885747B2 (ja) 2003-03-13 2007-02-28 株式会社デンソー ワイヤボンディング方法
JP2004343030A (ja) 2003-03-31 2004-12-02 North:Kk 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2004319892A (ja) 2003-04-18 2004-11-11 Renesas Technology Corp 半導体装置の製造方法
JP4199588B2 (ja) 2003-04-25 2008-12-17 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
JP2004327855A (ja) 2003-04-25 2004-11-18 Nec Electronics Corp 半導体装置およびその製造方法
DE10320646A1 (de) 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
JP4145730B2 (ja) 2003-06-17 2008-09-03 松下電器産業株式会社 半導体内蔵モジュール
KR100604821B1 (ko) 2003-06-30 2006-07-26 삼성전자주식회사 적층형 볼 그리드 어레이 패키지 및 그 제조방법
US20040262728A1 (en) 2003-06-30 2004-12-30 Sterrett Terry L. Modular device assemblies
JP2005033141A (ja) 2003-07-11 2005-02-03 Sony Corp 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造
US7227095B2 (en) 2003-08-06 2007-06-05 Micron Technology, Inc. Wire bonders and methods of wire-bonding
KR100537892B1 (ko) 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
KR100546374B1 (ko) 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
US7372151B1 (en) 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
JP2005093551A (ja) 2003-09-12 2005-04-07 Genusion:Kk 半導体装置のパッケージ構造およびパッケージ化方法
JP3999720B2 (ja) 2003-09-16 2007-10-31 沖電気工業株式会社 半導体装置およびその製造方法
US7061096B2 (en) 2003-09-24 2006-06-13 Silicon Pipe, Inc. Multi-surface IC packaging structures and methods for their manufacture
WO2005031861A1 (en) 2003-09-26 2005-04-07 Tessera, Inc. Structure and method of making capped chips including a flowable conductive medium
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
JP4272968B2 (ja) 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
JP4167965B2 (ja) 2003-11-07 2008-10-22 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路用部材の製造方法
KR100564585B1 (ko) * 2003-11-13 2006-03-28 삼성전자주식회사 이중 스택된 ｂｇａ 패키지 및 다중 스택된 ｂｇａ 패키지
TWI227555B (en) 2003-11-17 2005-02-01 Advanced Semiconductor Eng Structure of chip package and the process thereof
KR100621992B1 (ko) 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
JP2005183923A (ja) 2003-11-28 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7345361B2 (en) 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
JP2005175019A (ja) 2003-12-08 2005-06-30 Sharp Corp 半導体装置及び積層型半導体装置
JP5197961B2 (ja) 2003-12-17 2013-05-15 スタッツ・チップパック・インコーポレイテッド マルチチップパッケージモジュールおよびその製造方法
DE10360708B4 (de) 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
JP4334996B2 (ja) 2003-12-24 2009-09-30 株式会社フジクラ 多層配線板用基材、両面配線板およびそれらの製造方法
JP3917133B2 (ja) 2003-12-26 2007-05-23 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理ｌｓｉ
US7495644B2 (en) 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US6917098B1 (en) 2003-12-29 2005-07-12 Texas Instruments Incorporated Three-level leadframe for no-lead packages
US6900530B1 (en) 2003-12-29 2005-05-31 Ramtek Technology, Inc. Stacked IC
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US8207604B2 (en) 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7176043B2 (en) 2003-12-30 2007-02-13 Tessera, Inc. Microelectronic packages and methods therefor
JP2005203497A (ja) 2004-01-14 2005-07-28 Toshiba Corp 半導体装置およびその製造方法
US20050173807A1 (en) 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
US8399972B2 (en) 2004-03-04 2013-03-19 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
US7198987B1 (en) 2004-03-04 2007-04-03 Skyworks Solutions, Inc. Overmolded semiconductor package with an integrated EMI and RFI shield
US7095105B2 (en) 2004-03-23 2006-08-22 Texas Instruments Incorporated Vertically stacked semiconductor device
JP4484035B2 (ja) 2004-04-06 2010-06-16 セイコーエプソン株式会社 半導体装置の製造方法
US8092734B2 (en) 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US7629695B2 (en) 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US6962864B1 (en) 2004-05-26 2005-11-08 National Chung Cheng University Wire-bonding method for chips with copper interconnects by introducing a thin layer
US7233057B2 (en) 2004-05-28 2007-06-19 Nokia Corporation Integrated circuit package with optimized mold shape
TWI255022B (en) 2004-05-31 2006-05-11 Via Tech Inc Circuit carrier and manufacturing process thereof
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
TWI250596B (en) 2004-07-23 2006-03-01 Ind Tech Res Inst Wafer-level chip scale packaging method
JP3956965B2 (ja) 2004-09-07 2007-08-08 日立エーアイシー株式会社 チップ部品型発光装置及びそのための配線基板
US7290448B2 (en) 2004-09-10 2007-11-06 Yamaha Corporation Physical quantity sensor, lead frame, and manufacturing method therefor
CN1755929B (zh) 2004-09-28 2010-08-18 飞思卡尔半导体（中国）有限公司 形成半导体封装及其结构的方法
US7595548B2 (en) 2004-10-08 2009-09-29 Yamaha Corporation Physical quantity sensor and manufacturing method therefor
JP4385329B2 (ja) 2004-10-08 2009-12-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4671802B2 (ja) 2004-10-18 2011-04-20 富士通株式会社 めっき方法、半導体装置の製造方法及び回路基板の製造方法
US20060087013A1 (en) 2004-10-21 2006-04-27 Etron Technology, Inc. Stacked multiple integrated circuit die package assembly
US8646675B2 (en) 2004-11-02 2014-02-11 Hid Global Gmbh Laying apparatus, contact-making apparatus, movement system, laying and contact-making unit, production system, method for production and a transponder unit
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
TW200631111A (en) 2004-11-04 2006-09-01 Koninkl Philips Electronics Nv Nanotube-based circuit connection approach
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
JP4917257B2 (ja) 2004-11-12 2012-04-18 浜松ホトニクス株式会社 レーザ加工方法
KR100674926B1 (ko) 2004-12-08 2007-01-26 삼성전자주식회사 메모리 카드 및 그 제조 방법
US7301770B2 (en) 2004-12-10 2007-11-27 International Business Machines Corporation Cooling apparatus, cooled electronic module, and methods of fabrication thereof employing thermally conductive, wire-bonded pin fins
JP4504798B2 (ja) 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
KR100843137B1 (ko) 2004-12-27 2008-07-02 삼성전자주식회사 반도체 소자 패키지
JP2006186086A (ja) 2004-12-27 2006-07-13 Itoo:Kk プリント基板のはんだ付け方法およびブリッジ防止用ガイド板
DE102005006333B4 (de) 2005-02-10 2007-10-18 Infineon Technologies Ag Halbleiterbauteil mit mehreren Bondanschlüssen und gebondeten Kontaktelementen unterschiedlicher Metallzusammensetzung und Verfahren zur Herstellung desselben
DE102005006995B4 (de) 2005-02-15 2008-01-24 Infineon Technologies Ag Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
KR100867038B1 (ko) 2005-03-02 2008-11-04 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
KR100630741B1 (ko) 2005-03-04 2006-10-02 삼성전자주식회사 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US7939934B2 (en) 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US20060216868A1 (en) 2005-03-25 2006-09-28 Advanced Semiconductor Engineering Inc. Package structure and fabrication thereof
US7582963B2 (en) 2005-03-29 2009-09-01 Texas Instruments Incorporated Vertically integrated system-in-a-package
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7815323B2 (en) 2005-05-04 2010-10-19 Lang-Mekra North America, Llc Mirror stabilizer arm connector assembly
TWI284394B (en) 2005-05-12 2007-07-21 Advanced Semiconductor Eng Lid used in package structure and the package structure of having the same
JP2006324553A (ja) 2005-05-20 2006-11-30 Renesas Technology Corp 半導体装置及びその製造方法
US7528474B2 (en) * 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
US7216794B2 (en) 2005-06-09 2007-05-15 Texas Instruments Incorporated Bond capillary design for ribbon wire bonding
JP4322844B2 (ja) 2005-06-10 2009-09-02 シャープ株式会社 半導体装置および積層型半導体装置
CN100550367C (zh) 2005-07-01 2009-10-14 皇家飞利浦电子股份有限公司 电子器件
TWI294757B (en) 2005-07-06 2008-03-11 Delta Electronics Inc Circuit board with a through hole wire, and forming method thereof
US7476608B2 (en) 2005-07-14 2009-01-13 Hewlett-Packard Development Company, L.P. Electrically connecting substrate with electrical device
JP4787559B2 (ja) 2005-07-26 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7355289B2 (en) 2005-07-29 2008-04-08 Freescale Semiconductor, Inc. Packaged integrated circuit with enhanced thermal dissipation
TWI263313B (en) 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
JP5522561B2 (ja) 2005-08-31 2014-06-18 マイクロン テクノロジー， インク． マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
US7675152B2 (en) 2005-09-01 2010-03-09 Texas Instruments Incorporated Package-on-package semiconductor assembly
US7485969B2 (en) 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
US20070080360A1 (en) 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
KR101241650B1 (ko) 2005-10-19 2013-03-08 엘지이노텍 주식회사 엘이디 패키지
US7504716B2 (en) 2005-10-26 2009-03-17 Texas Instruments Incorporated Structure and method of molded QFN device suitable for miniaturization, multiple rows and stacking
US8810031B2 (en) 2005-10-26 2014-08-19 Industrial Technology Research Institute Wafer-to-wafer stack with supporting pedestal
JP2007123595A (ja) 2005-10-28 2007-05-17 Nec Corp 半導体装置及びその実装構造
US8183682B2 (en) 2005-11-01 2012-05-22 Nxp B.V. Methods of packaging a semiconductor die and package formed by the methods
JP4530975B2 (ja) 2005-11-14 2010-08-25 株式会社新川 ワイヤボンディング方法
JP2007142042A (ja) 2005-11-16 2007-06-07 Sharp Corp 半導体パッケージとその製造方法，半導体モジュール，および電子機器
US7344917B2 (en) 2005-11-30 2008-03-18 Freescale Semiconductor, Inc. Method for packaging a semiconductor device
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7378726B2 (en) 2005-12-28 2008-05-27 Intel Corporation Stacked packages with interconnecting pins
JP4530984B2 (ja) 2005-12-28 2010-08-25 株式会社新川 ワイヤボンディング装置、ボンディング制御プログラム及びボンディング方法
JP5192825B2 (ja) 2006-01-17 2013-05-08 スパンション エルエルシー 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法
JP2007194436A (ja) 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
JP2007201254A (ja) 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
JP2007208159A (ja) 2006-02-06 2007-08-16 Hitachi Ltd 半導体装置
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
TWI295115B (en) 2006-02-13 2008-03-21 Ind Tech Res Inst Encapsulation and methods thereof
JP2007234845A (ja) 2006-03-01 2007-09-13 Nec Corp 半導体装置
WO2007102591A1 (ja) 2006-03-09 2007-09-13 Kyocera Corporation 導波路形成装置、誘電体線路形成装置、ピン構造および高周波回路
US7759782B2 (en) 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
US7390700B2 (en) 2006-04-07 2008-06-24 Texas Instruments Incorporated Packaged system of semiconductor chips having a semiconductor interposer
JP4949719B2 (ja) 2006-04-07 2012-06-13 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
WO2007116544A1 (ja) 2006-04-10 2007-10-18 Murata Manufacturing Co., Ltd. 複合基板及び複合基板の製造方法
JP5598787B2 (ja) 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US7242081B1 (en) * 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure
US7910385B2 (en) 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
DE102006022360B4 (de) 2006-05-12 2009-07-09 Infineon Technologies Ag Abschirmvorrichtung
US7780064B2 (en) 2006-06-02 2010-08-24 Asm Technology Singapore Pte Ltd Wire bonding method for forming low-loop profiles
JP4961848B2 (ja) 2006-06-12 2012-06-27 日本電気株式会社 金属ポストを有する配線基板、半導体装置及び半導体装置モジュールの製造方法
US20070290325A1 (en) 2006-06-16 2007-12-20 Lite-On Semiconductor Corporation Surface mounting structure and packaging method thereof
US7967062B2 (en) 2006-06-16 2011-06-28 International Business Machines Corporation Thermally conductive composite interface, cooled electronic assemblies employing the same, and methods of fabrication thereof
TWM303516U (en) 2006-06-23 2006-12-21 Advanced Connectek Inc Card connector
TWM306727U (en) 2006-06-26 2007-02-21 Hon Hai Prec Ind Co Ltd Electrical card connector
KR101043484B1 (ko) 2006-06-29 2011-06-23 인텔 코포레이션 집적 회로 패키지를 포함하는 장치, 시스템 및 집적 회로 패키지의 제조 방법
KR100792352B1 (ko) 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
JP2008016688A (ja) * 2006-07-07 2008-01-24 Elpida Memory Inc 半導体装置の製造方法
US7612638B2 (en) 2006-07-14 2009-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Waveguides in integrated circuits
SG139573A1 (en) * 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
KR100800478B1 (ko) 2006-07-18 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조방법
US20080023805A1 (en) 2006-07-26 2008-01-31 Texas Instruments Incorporated Array-Processed Stacked Semiconductor Packages
JP5132101B2 (ja) 2006-07-27 2013-01-30 新光電気工業株式会社 スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法
US8048479B2 (en) 2006-08-01 2011-11-01 Qimonda Ag Method for placing material onto a target board by means of a transfer board
JP2008039502A (ja) 2006-08-03 2008-02-21 Alps Electric Co Ltd 接触子およびその製造方法
US7486525B2 (en) 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier
KR100809696B1 (ko) 2006-08-08 2008-03-06 삼성전자주식회사 사이즈가 상이한 복수의 반도체 칩이 적층된 멀티 칩패키지 및 그 제조방법
US20080042265A1 (en) 2006-08-15 2008-02-21 Merilo Leo A Chip scale module package in bga semiconductor package
US7425758B2 (en) 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
KR20080020069A (ko) * 2006-08-30 2008-03-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
US7560360B2 (en) 2006-08-30 2009-07-14 International Business Machines Corporation Methods for enhancing trench capacitance and trench capacitor
KR100891516B1 (ko) 2006-08-31 2009-04-06 주식회사 하이닉스반도체 적층 가능한 에프비지에이 타입 반도체 패키지와 이를이용한 적층 패키지
US7683460B2 (en) 2006-09-22 2010-03-23 Infineon Technologies Ag Module with a shielding and/or heat dissipating element
KR100770934B1 (ko) 2006-09-26 2007-10-26 삼성전자주식회사 반도체 패키지와 그를 이용한 반도체 시스템 패키지
TWI336502B (en) 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
TWI312561B (en) 2006-10-27 2009-07-21 Advanced Semiconductor Eng Structure of package on package and method for fabricating the same
KR100817073B1 (ko) 2006-11-03 2008-03-26 삼성전자주식회사 휨방지용 보강부재가 기판에 연결된 반도체 칩 스택 패키지
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US8174119B2 (en) 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
WO2008065896A1 (fr) 2006-11-28 2008-06-05 Kyushu Institute Of Technology Procédé de fabrication d'un dispositif semi-conducteur ayant une structure d'électrode à double face et dispositif semi-conducteur fabriqué par le procédé
US7659617B2 (en) 2006-11-30 2010-02-09 Tessera, Inc. Substrate for a flexible microelectronic assembly and a method of fabricating thereof
US7537962B2 (en) 2006-12-22 2009-05-26 Stats Chippac Ltd. Method of fabricating a shielded stacked integrated circuit package system
JP2008166439A (ja) 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
US8598717B2 (en) 2006-12-27 2013-12-03 Spansion Llc Semiconductor device and method for manufacturing the same
SG144124A1 (en) 2006-12-29 2008-07-29 United Test & Assembly Ct Ltd Copper wire bonding on organic solderability preservative materials
KR100757345B1 (ko) 2006-12-29 2007-09-10 삼성전자주식회사 플립 칩 패키지 및 그의 제조 방법
US20080156518A1 (en) 2007-01-03 2008-07-03 Tessera, Inc. Alignment and cutting of microelectronic substrates
TWI332702B (en) 2007-01-09 2010-11-01 Advanced Semiconductor Eng Stackable semiconductor package and the method for making the same
JP5347222B2 (ja) 2007-01-10 2013-11-20 富士通株式会社 半導体装置の製造方法
US7719122B2 (en) 2007-01-11 2010-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. System-in-package packaging for minimizing bond wire contamination and yield loss
KR100827667B1 (ko) 2007-01-16 2008-05-07 삼성전자주식회사 기판 내에 반도체 칩을 갖는 반도체 패키지 및 이를제조하는 방법
JP4823089B2 (ja) 2007-01-31 2011-11-24 株式会社東芝 積層型半導体装置の製造方法
WO2008093414A1 (ja) 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US8685792B2 (en) 2007-03-03 2014-04-01 Stats Chippac Ltd. Integrated circuit package system with interposer
JP5584474B2 (ja) 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
US20080217708A1 (en) 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package
JP5010316B2 (ja) 2007-03-16 2012-08-29 日本電気株式会社 金属ポストを有する配線基板、半導体装置
US7517733B2 (en) 2007-03-22 2009-04-14 Stats Chippac, Ltd. Leadframe design for QFN package with top terminal leads
CN101636830B (zh) 2007-03-23 2012-07-11 三洋电机株式会社 半导体装置及其制造方法
TWI335070B (en) 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
US8198716B2 (en) 2007-03-26 2012-06-12 Intel Corporation Die backside wire bond technology for single or stacked die package
JPWO2008120755A1 (ja) 2007-03-30 2010-07-15 日本電気株式会社 機能素子内蔵回路基板及びその製造方法、並びに電子機器
JP4926787B2 (ja) * 2007-03-30 2012-05-09 アオイ電子株式会社 半導体装置の製造方法
US20080246126A1 (en) 2007-04-04 2008-10-09 Freescale Semiconductor, Inc. Stacked and shielded die packages with interconnects
US7800916B2 (en) 2007-04-09 2010-09-21 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
US7589394B2 (en) 2007-04-10 2009-09-15 Ibiden Co., Ltd. Interposer
JP5003260B2 (ja) 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
US7994622B2 (en) 2007-04-16 2011-08-09 Tessera, Inc. Microelectronic packages having cavities for receiving microelectric elements
KR20080094251A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조방법
JP5601751B2 (ja) 2007-04-26 2014-10-08 スパンション エルエルシー 半導体装置
US20080280393A1 (en) 2007-05-09 2008-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming package structures
US20080284045A1 (en) 2007-05-18 2008-11-20 Texas Instruments Incorporated Method for Fabricating Array-Molded Package-On-Package
TWI371809B (en) 2007-06-04 2012-09-01 Advanced Semiconductor Eng Wafer structure and method for fabricating the same
US7872335B2 (en) 2007-06-08 2011-01-18 Broadcom Corporation Lead frame-BGA package with enhanced thermal performance and I/O counts
JP2008306128A (ja) * 2007-06-11 2008-12-18 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
KR100865125B1 (ko) 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
US20080308305A1 (en) 2007-06-15 2008-12-18 Ngk Spark Plug Co., Ltd. Wiring substrate with reinforcing member
US7576415B2 (en) 2007-06-15 2009-08-18 Advanced Semiconductor Engineering, Inc. EMI shielded semiconductor package
US7944034B2 (en) 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
JP5179787B2 (ja) 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7619901B2 (en) 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
US7911805B2 (en) 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
KR20090007120A (ko) 2007-07-13 2009-01-16 삼성전자주식회사 봉지부를 통하여 재배선을 달성하는 웨이퍼 레벨 적층형패키지 및 그 제조방법
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
JP2009044110A (ja) * 2007-08-13 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
SG150396A1 (en) 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
KR101329355B1 (ko) 2007-08-31 2013-11-20 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
KR101365621B1 (ko) 2007-09-04 2014-02-24 서울반도체 주식회사 열 방출 슬러그들을 갖는 발광 다이오드 패키지
JP2009064966A (ja) 2007-09-06 2009-03-26 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法ならびに半導体装置
US7808439B2 (en) 2007-09-07 2010-10-05 University Of Tennessee Reserch Foundation Substrate integrated waveguide antenna array
US9330945B2 (en) 2007-09-18 2016-05-03 Stats Chippac Ltd. Integrated circuit package system with multi-chip module
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
JP2009088254A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
WO2009045371A2 (en) 2007-09-28 2009-04-09 Tessera, Inc. Flip chip interconnection with double post
KR100902128B1 (ko) 2007-09-28 2009-06-09 삼성전기주식회사 방열 인쇄회로기판 및 반도체 칩 패키지
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
KR20090033605A (ko) 2007-10-01 2009-04-06 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
US20090091009A1 (en) 2007-10-03 2009-04-09 Corisis David J Stackable integrated circuit package
US8008183B2 (en) 2007-10-04 2011-08-30 Texas Instruments Incorporated Dual capillary IC wirebonding
US7834464B2 (en) 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
EP2213148A4 (en) 2007-10-10 2011-09-07 Tessera Inc ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED
TWI389220B (zh) 2007-10-22 2013-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
FR2923081B1 (fr) 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
GB0721957D0 (en) 2007-11-08 2007-12-19 Photonstar Led Ltd Ultra high thermal performance packaging for optoelectronics devices
JP2009123863A (ja) 2007-11-14 2009-06-04 Tessera Interconnect Materials Inc バンプ構造形成方法及びバンプ構造
US7974099B2 (en) 2007-11-19 2011-07-05 Nexxus Lighting, Inc. Apparatus and methods for thermal management of light emitting diodes
US20090127686A1 (en) 2007-11-21 2009-05-21 Advanced Chip Engineering Technology Inc. Stacking die package structure for semiconductor devices and method of the same
KR100886100B1 (ko) 2007-11-29 2009-02-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP2009135398A (ja) 2007-11-29 2009-06-18 Ibiden Co Ltd 組合せ基板
US7902644B2 (en) 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
US7964956B1 (en) 2007-12-10 2011-06-21 Oracle America, Inc. Circuit packaging and connectivity
US7696631B2 (en) 2007-12-10 2010-04-13 International Business Machines Corporation Wire bonding personalization and discrete component attachment on wirebond pads
US8390117B2 (en) 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
US7706144B2 (en) 2007-12-17 2010-04-27 Lynch Thomas W Heat dissipation system and related method
JP2009158593A (ja) 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
US20090170241A1 (en) 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
US20090166873A1 (en) 2007-12-27 2009-07-02 Advanced Chip Engineering Technology Inc. Inter-connecting structure for semiconductor device package and method of the same
JP4989614B2 (ja) 2007-12-28 2012-08-01 サムソン エルイーディー カンパニーリミテッド． 高出力ｌｅｄパッケージの製造方法
US8048720B2 (en) 2008-01-30 2011-11-01 Kulicke And Soffa Industries, Inc. Wire loop and method of forming the wire loop
US20090194829A1 (en) 2008-01-31 2009-08-06 Shine Chung MEMS Packaging Including Integrated Circuit Dies
US8120186B2 (en) 2008-02-15 2012-02-21 Qimonda Ag Integrated circuit and method
US8258015B2 (en) 2008-02-22 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with penetrable film adhesive
US7956456B2 (en) 2008-02-27 2011-06-07 Texas Instruments Incorporated Thermal interface material design for enhanced thermal performance and improved package structural integrity
US8018065B2 (en) 2008-02-28 2011-09-13 Atmel Corporation Wafer-level integrated circuit package with top and bottom side electrical connections
KR101501739B1 (ko) 2008-03-21 2015-03-11 삼성전자주식회사 반도체 패키지 제조 방법
US7919871B2 (en) 2008-03-21 2011-04-05 Stats Chippac Ltd. Integrated circuit package system for stackable devices
US8525214B2 (en) 2008-03-25 2013-09-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader with thermal via
US8072079B2 (en) 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
WO2009122835A1 (ja) 2008-03-31 2009-10-08 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
JP5043743B2 (ja) 2008-04-18 2012-10-10 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US7741156B2 (en) 2008-05-27 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming through vias with reflowed conductive material
KR20090123680A (ko) 2008-05-28 2009-12-02 주식회사 하이닉스반도체 적층 반도체 패키지
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
US8021907B2 (en) 2008-06-09 2011-09-20 Stats Chippac, Ltd. Method and apparatus for thermally enhanced semiconductor package
EP2308087B1 (en) 2008-06-16 2020-08-12 Tessera, Inc. Stacking of wafer-level chip scale packages having edge contacts
US7932170B1 (en) 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
DE102008048420A1 (de) 2008-06-27 2010-01-28 Qimonda Ag Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
US7969009B2 (en) 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
TWI473553B (zh) 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
JP5339800B2 (ja) 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
TWI372453B (en) 2008-09-01 2012-09-11 Advanced Semiconductor Eng Copper bonding wire, wire bonding structure and method for processing and bonding a wire
TWI573201B (zh) 2008-07-18 2017-03-01 聯測總部私人有限公司 封裝結構性元件
US8373264B2 (en) * 2008-07-31 2013-02-12 Skyworks Solutions, Inc. Semiconductor package with integrated interference shielding and method of manufacture thereof
WO2010014103A1 (en) * 2008-07-31 2010-02-04 Skyworks Solutions, Inc. Semiconductor package with integrated interference shielding and method of manufacture therof
US8923004B2 (en) 2008-07-31 2014-12-30 Micron Technology, Inc. Microelectronic packages with small footprints and associated methods of manufacturing
US8004093B2 (en) 2008-08-01 2011-08-23 Stats Chippac Ltd. Integrated circuit package stacking system
US7800810B2 (en) 2008-08-06 2010-09-21 Spatial Photonics, Inc. Packaging and testing of multiple MEMS devices on a wafer
TW201007924A (en) 2008-08-07 2010-02-16 Advanced Semiconductor Eng Chip package structure
US20100044860A1 (en) 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
KR100997793B1 (ko) 2008-09-01 2010-12-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR20100033012A (ko) 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US7842541B1 (en) 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
US8237257B2 (en) 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
US8063475B2 (en) 2008-09-26 2011-11-22 Stats Chippac Ltd. Semiconductor package system with through silicon via interposer
US8569892B2 (en) 2008-10-10 2013-10-29 Nec Corporation Semiconductor device and manufacturing method thereof
JP5185062B2 (ja) 2008-10-21 2013-04-17 パナソニック株式会社 積層型半導体装置及び電子機器
MY149251A (en) 2008-10-23 2013-07-31 Carsem M Sdn Bhd Wafer-level package using stud bump coated with solder
KR101461630B1 (ko) 2008-11-06 2014-11-20 삼성전자주식회사 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
TW201023308A (en) 2008-12-01 2010-06-16 Advanced Semiconductor Eng Package-on-package device, semiconductor package and method for manufacturing the same
KR101011863B1 (ko) 2008-12-02 2011-01-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR101015651B1 (ko) 2008-12-05 2011-02-22 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
JP2010135671A (ja) * 2008-12-08 2010-06-17 Panasonic Corp 半導体装置及びその製造方法
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US7898083B2 (en) 2008-12-17 2011-03-01 Texas Instruments Incorporated Method for low stress flip-chip assembly of fine-pitch semiconductor devices
US8012797B2 (en) 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
TWI499024B (zh) 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
JP2010199528A (ja) * 2009-01-27 2010-09-09 Tatsuta System Electronics Kk ボンディングワイヤ
JP2010177597A (ja) 2009-01-30 2010-08-12 Sanyo Electric Co Ltd 半導体モジュールおよび携帯機器
US20100200981A1 (en) 2009-02-09 2010-08-12 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
WO2010101163A1 (ja) 2009-03-04 2010-09-10 日本電気株式会社 機能素子内蔵基板及びそれを用いた電子デバイス
JP2010206007A (ja) 2009-03-04 2010-09-16 Nec Corp 半導体装置及びその製造方法
US8115283B1 (en) 2009-07-14 2012-02-14 Amkor Technology, Inc. Reversible top/bottom MEMS package
US8106498B2 (en) 2009-03-05 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual board-on-chip structure and method of manufacture thereof
DE102009001461A1 (de) 2009-03-11 2010-09-16 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
US8258010B2 (en) 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
US20100244276A1 (en) 2009-03-25 2010-09-30 Lsi Corporation Three-dimensional electronics package
US20110068478A1 (en) 2009-03-26 2011-03-24 Reza Argenty Pagaila Integrated circuit packaging system with package stacking and method of manufacture thereof
US8194411B2 (en) 2009-03-31 2012-06-05 Hong Kong Applied Science and Technology Research Institute Co. Ltd Electronic package with stacked modules with channels passing through metal layers of the modules
US8053814B2 (en) 2009-04-08 2011-11-08 International Business Machines Corporation On-chip embedded thermal antenna for chip cooling
JP2010251483A (ja) 2009-04-14 2010-11-04 Renesas Electronics Corp 半導体装置およびその製造方法
US8039316B2 (en) 2009-04-14 2011-10-18 Stats Chippac Ltd. Integrated circuit packaging system with stacked integrated circuit and heat spreader with openings and method of manufacture thereof
US20100289142A1 (en) 2009-05-15 2010-11-18 Il Kwon Shim Integrated circuit packaging system with coin bonded interconnects and method of manufacture thereof
US8020290B2 (en) 2009-06-14 2011-09-20 Jayna Sheats Processes for IC fabrication
TWI379367B (en) 2009-06-15 2012-12-11 Kun Yuan Technology Co Ltd Chip packaging method and structure thereof
US20120153444A1 (en) 2009-06-18 2012-06-21 Rohm Co., Ltd Semiconductor device
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
JP5214554B2 (ja) 2009-07-30 2013-06-19 ラピスセミコンダクタ株式会社 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
US8183678B2 (en) 2009-08-04 2012-05-22 Amkor Technology Korea, Inc. Semiconductor device having an interposer
US20110209908A1 (en) 2009-08-06 2011-09-01 Advanced Chip Engineering Technology Inc. Conductor package structure and method of the same
KR101124102B1 (ko) 2009-08-24 2012-03-21 삼성전기주식회사 발광 소자 패키지용 기판 및 이를 포함하는 발광 소자 패키지
EP2290686A3 (en) 2009-08-28 2011-04-20 STMicroelectronics S.r.l. Method to perform electrical testing and assembly of electronic devices
US7923304B2 (en) 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof
US8264091B2 (en) 2009-09-21 2012-09-11 Stats Chippac Ltd. Integrated circuit packaging system with encapsulated via and method of manufacture thereof
US8008121B2 (en) 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US8390108B2 (en) 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US8169065B2 (en) 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
TW201123387A (en) 2009-12-25 2011-07-01 xiang-hua Wang Thermal-electric separated metal PCB with a chip carrier.
TWI392066B (zh) 2009-12-28 2013-04-01 矽品精密工業股份有限公司 封裝結構及其製法
TWI395312B (zh) 2010-01-20 2013-05-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
JP5550369B2 (ja) 2010-02-03 2014-07-16 新日鉄住金マテリアルズ株式会社 半導体用銅ボンディングワイヤとその接合構造
JP2011166051A (ja) * 2010-02-15 2011-08-25 Panasonic Corp 半導体装置及び半導体装置の製造方法
US7990711B1 (en) 2010-02-24 2011-08-02 International Business Machines Corporation Double-face heat removal of vertically integrated chip-stacks utilizing combined symmetric silicon carrier fluid cavity and micro-channel cold plate
US7928552B1 (en) 2010-03-12 2011-04-19 Stats Chippac Ltd. Integrated circuit packaging system with multi-tier conductive interconnects and method of manufacture thereof
US9496152B2 (en) 2010-03-12 2016-11-15 STATS ChipPAC Pte. Ltd. Carrier system with multi-tier conductive posts and method of manufacture thereof
KR101667656B1 (ko) 2010-03-24 2016-10-20 삼성전자주식회사 패키지-온-패키지 형성방법
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8564141B2 (en) 2010-05-06 2013-10-22 SK Hynix Inc. Chip unit and stack package having the same
US8558392B2 (en) 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
US8288854B2 (en) 2010-05-19 2012-10-16 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for making the same
US8217502B2 (en) 2010-06-08 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with multipart conductive pillars and method of manufacture thereof
US20120001336A1 (en) 2010-07-02 2012-01-05 Texas Instruments Incorporated Corrosion-resistant copper-to-aluminum bonds
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
KR20120007839A (ko) 2010-07-15 2012-01-25 삼성전자주식회사 적층형 반도체 패키지의 제조방법
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
JP5713598B2 (ja) 2010-07-20 2015-05-07 新光電気工業株式会社 ソケット及びその製造方法
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
KR101683814B1 (ko) 2010-07-26 2016-12-08 삼성전자주식회사 관통 전극을 구비하는 반도체 장치
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8304900B2 (en) 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
US8076184B1 (en) 2010-08-16 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming wafer-level multi-row etched leadframe with base leads and embedded semiconductor die
US8518746B2 (en) 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
US8354297B2 (en) 2010-09-03 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming different height conductive pillars to electrically interconnect stacked laterally offset semiconductor die
US8080445B1 (en) 2010-09-07 2011-12-20 Stats Chippac, Ltd. Semiconductor device and method of forming WLP with semiconductor die embedded within penetrable encapsulant between TSV interposers
US20120063090A1 (en) 2010-09-09 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling mechanism for stacked die package and method of manufacturing the same
US8409922B2 (en) 2010-09-14 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe interposer over semiconductor die and TSV substrate for vertical electrical interconnect
US8415704B2 (en) 2010-09-22 2013-04-09 Ut-Battelle, Llc Close-packed array of light emitting devices
US8349735B2 (en) 2010-09-22 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive TSV with insulating annular ring
US9224647B2 (en) 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
JP5616739B2 (ja) 2010-10-01 2014-10-29 新日鉄住金マテリアルズ株式会社 複層銅ボンディングワイヤの接合構造
US20120080787A1 (en) 2010-10-05 2012-04-05 Qualcomm Incorporated Electronic Package and Method of Making an Electronic Package
CN102024782B (zh) 2010-10-12 2012-07-25 北京大学 三维垂直互联结构及其制作方法
JP2012104790A (ja) 2010-10-12 2012-05-31 Elpida Memory Inc 半導体装置
US8618646B2 (en) 2010-10-12 2013-12-31 Headway Technologies, Inc. Layered chip package and method of manufacturing same
JP5591653B2 (ja) 2010-10-27 2014-09-17 東和精工株式会社 ラベル剥離機
US8263435B2 (en) 2010-10-28 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of stacking semiconductor die in mold laser package interconnected by bumps and conductive vias
US8697492B2 (en) 2010-11-02 2014-04-15 Tessera, Inc. No flow underfill
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
JPWO2012067177A1 (ja) 2010-11-17 2014-05-12 株式会社フジクラ 配線板及びその製造方法
KR20120056052A (ko) 2010-11-24 2012-06-01 삼성전자주식회사 반도체 패키지
US8502387B2 (en) 2010-12-09 2013-08-06 Stats Chippac Ltd. Integrated circuit packaging system with vertical interconnection and method of manufacture thereof
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US8736065B2 (en) 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
US8772817B2 (en) 2010-12-22 2014-07-08 Cree, Inc. Electronic device submounts including substrates with thermally conductive vias
KR101215271B1 (ko) 2010-12-29 2012-12-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조물 및 반도체 패키지 구조물의 제조 방법
US20120184116A1 (en) 2011-01-18 2012-07-19 Tyco Electronics Corporation Interposer
US8766436B2 (en) 2011-03-01 2014-07-01 Lsi Corporation Moisture barrier for a wire bond
US8508045B2 (en) 2011-03-03 2013-08-13 Broadcom Corporation Package 3D interconnection and method of making same
US8841765B2 (en) 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
US9508622B2 (en) 2011-04-28 2016-11-29 Freescale Semiconductor, Inc. Method for protecting copper wire bonds on aluminum pads of a semiconductor device from corrosion
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) * 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8476115B2 (en) 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
US8633059B2 (en) 2011-05-11 2014-01-21 Stats Chippac Ltd. Integrated circuit packaging system with interconnect and method of manufacture thereof
US8669646B2 (en) 2011-05-31 2014-03-11 Broadcom Corporation Apparatus and method for grounding an IC package lid for EMI reduction
US9128123B2 (en) 2011-06-03 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer test structures and methods
US9117811B2 (en) 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
US9006031B2 (en) 2011-06-23 2015-04-14 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB package with standoff conductive layer over encapsulant bumps
KR20130007049A (ko) 2011-06-28 2013-01-18 삼성전자주식회사 쓰루 실리콘 비아를 이용한 패키지 온 패키지
US8476770B2 (en) 2011-07-07 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for forming through vias
US9449941B2 (en) 2011-07-07 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting function chips to a package to form package-on-package
US8816505B2 (en) 2011-07-29 2014-08-26 Tessera, Inc. Low stress vias
US8487421B2 (en) 2011-08-01 2013-07-16 Tessera, Inc. Microelectronic package with stacked microelectronic elements and method for manufacture thereof
US8937309B2 (en) 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US20130037929A1 (en) 2011-08-09 2013-02-14 Kay S. Essig Stackable wafer level packages and related methods
US20130040423A1 (en) 2011-08-10 2013-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Multi-Chip Wafer Level Packaging
US8988895B2 (en) 2011-08-23 2015-03-24 Tessera, Inc. Interconnection elements with encased interconnects
US20130049218A1 (en) 2011-08-31 2013-02-28 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation
KR101800440B1 (ko) 2011-08-31 2017-11-23 삼성전자주식회사 다수의 반도체 칩들을 가진 반도체 패키지 및 그 형성 방법
US8816404B2 (en) 2011-09-16 2014-08-26 Stats Chippac, Ltd. Semiconductor device and method of forming stacked semiconductor die and conductive interconnect structure through an encapsulant
US9177832B2 (en) 2011-09-16 2015-11-03 Stats Chippac, Ltd. Semiconductor device and method of forming a reconfigured stackable wafer level package with vertical interconnect
KR101900423B1 (ko) 2011-09-19 2018-09-21 삼성전자주식회사 반도체 메모리 장치
WO2013052080A1 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
KR101906408B1 (ko) 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US20130087915A1 (en) 2011-10-10 2013-04-11 Conexant Systems, Inc. Copper Stud Bump Wafer Level Package
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US9105552B2 (en) 2011-10-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
KR101297015B1 (ko) 2011-11-03 2013-08-14 주식회사 네패스 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
US9196588B2 (en) 2011-11-04 2015-11-24 Invensas Corporation EMI shield
US8916781B2 (en) 2011-11-15 2014-12-23 Invensas Corporation Cavities containing multi-wiring structures and devices
US8552556B1 (en) 2011-11-22 2013-10-08 Amkor Technology, Inc. Wafer level fan out package
US8912651B2 (en) 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
TWI464031B (zh) 2011-12-14 2014-12-11 Univ Yuan Ze 抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法
KR101924388B1 (ko) 2011-12-30 2018-12-04 삼성전자주식회사 재배선 구조를 갖는 반도체 패키지
US8680684B2 (en) 2012-01-09 2014-03-25 Invensas Corporation Stackable microelectronic package structures
US9258922B2 (en) 2012-01-18 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. PoP structures including through-assembly via modules
US8686570B2 (en) 2012-01-20 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-dimensional integrated circuit structures and methods of forming the same
KR20130090143A (ko) 2012-02-03 2013-08-13 삼성전자주식회사 패키지-온-패키지 타입의 반도체 패키지 및 그 제조방법
US8742576B2 (en) 2012-02-15 2014-06-03 Oracle International Corporation Maintaining alignment in a multi-chip module using a compressible structure
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
DE102012203293B4 (de) 2012-03-02 2021-12-02 Robert Bosch Gmbh Halbleitermodul mit integriertem Wellenleiter für Radarsignale
US20130234317A1 (en) 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
US9082763B2 (en) 2012-03-15 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure for substrates and methods of forming
US9842798B2 (en) 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
KR20130111780A (ko) 2012-04-02 2013-10-11 삼성전자주식회사 Ｅｍｉ 차폐부를 갖는 반도체 장치
US9405064B2 (en) 2012-04-04 2016-08-02 Texas Instruments Incorporated Microstrip line of different widths, ground planes of different distances
US8922005B2 (en) 2012-04-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8978247B2 (en) 2012-05-22 2015-03-17 Invensas Corporation TSV fabrication using a removable handling structure
US9171790B2 (en) 2012-05-30 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US8948712B2 (en) 2012-05-31 2015-02-03 Skyworks Solutions, Inc. Via density and placement in radio frequency shielding applications
US20130323409A1 (en) 2012-05-31 2013-12-05 Skyworks Solutions, Inc. Systems and methods for controlling electromagnetic interference for integrated circuit modules
US8981559B2 (en) 2012-06-25 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US8742597B2 (en) 2012-06-29 2014-06-03 Intel Corporation Package substrates with multiple dice
US8653626B2 (en) 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US10115671B2 (en) 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US8642393B1 (en) 2012-08-08 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of forming same
US8828860B2 (en) 2012-08-30 2014-09-09 International Business Machines Corporation Double solder bumps on substrates for low temperature flip chip bonding
US9443797B2 (en) 2012-09-14 2016-09-13 STATS ChipPAC Pte. Ltd. Semiconductor device having wire studs as vertical interconnect in FO-WLP
US8963339B2 (en) 2012-10-08 2015-02-24 Qualcomm Incorporated Stacked multi-chip integrated circuit package
US8975726B2 (en) 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
KR101419597B1 (ko) 2012-11-06 2014-07-14 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9418971B2 (en) 2012-11-08 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure including a thermal isolation material and method of forming the same
US9412661B2 (en) 2012-11-21 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming package-on-package structure
US9401338B2 (en) 2012-11-29 2016-07-26 Freescale Semiconductor, Inc. Electronic devices with embedded die interconnect structures, and methods of manufacture thereof
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US20140175657A1 (en) 2012-12-21 2014-06-26 Mihir A. Oka Methods to improve laser mark contrast on die backside film in embedded die packages
US8729714B1 (en) 2012-12-31 2014-05-20 Intel Mobile Communications GmbH Flip-chip wafer level package and methods thereof
US9378982B2 (en) 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US8940630B2 (en) 2013-02-01 2015-01-27 Invensas Corporation Method of making wire bond vias and microelectronic package having wire bond vias
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US8907500B2 (en) 2013-02-04 2014-12-09 Invensas Corporation Multi-die wirebond packages with elongated windows
US20140225248A1 (en) 2013-02-13 2014-08-14 Qualcomm Incorporated Power distribution and thermal solution for direct stacked integrated circuits
US9209081B2 (en) 2013-02-21 2015-12-08 Freescale Semiconductor, Inc. Semiconductor grid array package
US20140239490A1 (en) 2013-02-26 2014-08-28 Unimicron Technology Corporation Packaging substrate and fabrication method thereof
US20140239479A1 (en) 2013-02-26 2014-08-28 Paul R Start Microelectronic package including an encapsulated heat spreader
US9461025B2 (en) 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
US9299670B2 (en) 2013-03-14 2016-03-29 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9788466B2 (en) 2013-04-16 2017-10-10 Skyworks Solutions, Inc. Apparatus and methods related to ground paths implemented with surface mount devices
KR20140126598A (ko) 2013-04-23 2014-10-31 삼성전자주식회사 반도체 패키지 및 그 제조 방법
WO2014209358A1 (en) 2013-06-28 2014-12-31 Intel IP Corporation Microelectromechanical system (mems) on application specific integrated circuit (asic)
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
KR102161173B1 (ko) 2013-08-29 2020-09-29 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9012263B1 (en) 2013-10-31 2015-04-21 Freescale Semiconductor, Inc. Method for treating a bond pad of a package substrate
US9379078B2 (en) 2013-11-07 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. 3D die stacking structure with fine pitches
KR101631934B1 (ko) 2013-11-13 2016-06-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조물 및 그 제작 방법
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9653442B2 (en) 2014-01-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and methods of forming same
KR20150091932A (ko) 2014-02-04 2015-08-12 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9196586B2 (en) 2014-02-13 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including an embedded surface mount device and method of forming the same
US9362161B2 (en) 2014-03-20 2016-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming 3D dual side die embedded build-up semiconductor package
US9318452B2 (en) 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US9437459B2 (en) 2014-05-01 2016-09-06 Freescale Semiconductor, Inc. Aluminum clad copper structure of an electronic component package and a method of making an electronic component package with an aluminum clad copper structure
US20150340305A1 (en) 2014-05-20 2015-11-26 Freescale Semiconductor, Inc. Stacked die package with redistribution layer
US10325876B2 (en) 2014-06-25 2019-06-18 Nxp Usa, Inc. Surface finish for wirebonding
JP6471162B2 (ja) 2014-07-15 2019-02-13 富士フイルム株式会社 検知システムおよび検知方法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
KR101640341B1 (ko) 2015-02-04 2016-07-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9653428B1 (en) 2015-04-14 2017-05-16 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
JP7020127B2 (ja) 2018-01-12 2022-02-16 カシオ計算機株式会社 プログラミング支援装置、プログラミング支援方法、およびプログラム
JP7193927B2 (ja) 2018-04-26 2022-12-21 株式会社Subaru 車両の制御装置及び車両の制御方法

Also Published As

Publication number Publication date
TWI608588B (zh) 2017-12-11
TW201503319A (zh) 2015-01-16
US20180350766A1 (en) 2018-12-06
US20150091118A1 (en) 2015-04-02
JP2014513439A (ja) 2014-05-29
US20160211237A1 (en) 2016-07-21
US9691731B2 (en) 2017-06-27
WO2012151002A1 (en) 2012-11-08
TW201250979A (en) 2012-12-16
KR101128063B1 (ko) 2012-04-23
US20200168579A1 (en) 2020-05-28
US10593643B2 (en) 2020-03-17
CN103582946B (zh) 2017-06-06
JP2017041643A (ja) 2017-02-23
CN103582946A (zh) 2014-02-12
EP2705533A1 (en) 2014-03-12
US20170287733A1 (en) 2017-10-05
US20210050322A1 (en) 2021-02-18
US9224717B2 (en) 2015-12-29
US10062661B2 (en) 2018-08-28
US10833044B2 (en) 2020-11-10
TWI467732B (zh) 2015-01-01
US11424211B2 (en) 2022-08-23

Similar Documents

Publication Publication Date Title
JP6291555B2 (ja) 封止表面に至るワイヤボンドを有するパッケージ・オン・パッケージアセンブリ
JP6239718B2 (ja) 超小型電子パッケージを作製する方法
US9093435B2 (en) Package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) Method for package-on-package assembly with wire bonds to encapsulation surface
KR101921156B1 (ko) 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US11830845B2 (en) Package-on-package assembly with wire bonds to encapsulation surface

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170728

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180209

R150 Certificate of patent or registration of utility model

Ref document number: 6291555

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250