CN110660756A - 一种多芯片封装结构及其制备方法 - Google Patents

一种多芯片封装结构及其制备方法 Download PDF

Info

Publication number
CN110660756A
CN110660756A CN201910945154.0A CN201910945154A CN110660756A CN 110660756 A CN110660756 A CN 110660756A CN 201910945154 A CN201910945154 A CN 201910945154A CN 110660756 A CN110660756 A CN 110660756A
Authority
CN
China
Prior art keywords
chip
plastic package
package body
substrate
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910945154.0A
Other languages
English (en)
Inventor
张婕
马晓建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Xian Co Ltd
Original Assignee
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Xian Co Ltd filed Critical Huatian Technology Xian Co Ltd
Priority to CN201910945154.0A priority Critical patent/CN110660756A/zh
Publication of CN110660756A publication Critical patent/CN110660756A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种多芯片封装结构及其制备方法，上部分封装结构和下部分封装结构，下部分封装结构在基板的上部，上部分封装结构在下部分封装结构的上部；下部分封装结构主要用于放置引线较多的芯片，上部分封装结构主要用于放置相对于控制芯片较少引线的芯片，使得整个芯片中的多布线芯片和少布线芯片能够分开设置，进而整个芯片结构能够根据实际需要多放置芯片，塑封体表面布线，实现电源和部分信号的合并，减少基板承担的布线压力，增加芯片数量承载能力。同时也因为将芯片分为两层，使得该封装结构内部能够放置其他的器件，提高了整体封装结构集成度，同时第一塑封体能够保护在其内部塑封的埋入芯片，防止芯片因承担上层压力造成损坏。

Description

一种多芯片封装结构及其制备方法
【技术领域】
本发明属于多芯片封装技术领域，具体涉及一种多芯片封装结构及其制备方法。
【背景技术】
半导体芯片封装尤其是存储类芯片封装趋势是封装厚度薄，体积小，集成度高，对于超薄芯片封装，多芯片堆叠的可靠性和高集成度成为了封装的一大趋势，是这个行业技术人员的挑战。
【发明内容】
本发明的目的在于克服上述现有技术的缺点，提供一种多芯片封装结构及其制备方法；该结构和制备方法用于提高芯片堆叠的可靠性和高集成度。
为达到上述目的，本发明采用以下技术方案予以实现：
一种多芯片封装结构，包括基板，基板的上部固定设置有第一塑封体，第一塑封体的上部固定设置有第二塑封体；第一塑封体内部包裹有埋入芯片，埋入芯片和基板电连接；第二塑封体内部包裹有若干个上层芯片，每一个上层芯片分别和第一塑封体电连接。
本发明的进一步改进在于：
优选的，所述第一塑封体内部设置有第三导电体，第一塑封体的上表面铺设有塑封体上表面线路；塑封体上表面线路分别和第三导电体的上端及上层芯片电连接，第三导电体的下端和基板电连接。
优选的，所述塑封体上表面线路在第一塑封体上表面有两个铺设位置，分别为第一位置和第二位置；第一位置处的塑封体上表面线路和第三导电体的上端电连接，第二位置处的塑封体上表面线路和上层芯片电连接；第一位置处的塑封体上表面线路和第二位置处的塑封体上表面线路连接。
优选的，每一个上层芯片均通过单独的第三金属引线和塑封体上表面线路电连接；埋入芯片通过第一金属引线和基板电连接；每一个埋入芯片对应的第一金属引线的个数多于每一个上层芯片对应的第三金属引线的个数。
优选的，第一塑封体内通过钻孔电镀形成填充有第三导电体的孔洞；塑封体上表面线路通过化学镀、电镀或喷涂加电镀设置在第一塑封体的上表面。
优选的，所述若干个上层芯片堆叠设置，相邻上层芯片的边部错位设置；相邻的上层芯片之间通过第二金属引线电连接，相邻的上层芯片之间通过第二粘着层固定连接；最下部的上层芯片通过第二粘着层固定设置在第一塑封体的上表面。
优选的，第一塑封体的上表面固定设置上层芯片的区域为第三位置，第三位置处铺设有塑封体上表面线路。
优选的，第一塑封体内部包裹有器件，所述器件固定设置在基板上。
优选的，埋入芯片通过第一粘着层固定设置在基板的上表面。
一种多芯片封装结构的制备方法，包括以下步骤：
(1)在基板的上表面固定设置埋入芯片，电连接埋入芯片和基板；
(2)在基板的上表面设置第一塑封体，第一塑封体将埋入芯片包裹在其内部；
(3)在第一塑封体的上表面固定设置若干个上层芯片，电连接每一个上层芯片和第一塑封体；
(4)在第一塑封体的上表面设置第二塑封体，第二塑封体将所有的上层芯片包裹在其内部。
与现有技术相比，本发明具有以下有益效果：
本发明公开了一种多芯片封装结构，该封装结构通过第一塑封体包裹上层芯片，第二塑封体包裹埋入芯片，使得基板、埋入芯片和上层芯片形成新的导电结构，且对应的形成新的布线结构。该结构为分层塑封的结构，将部分芯片埋入第一塑封体中，其余芯片放置在第一塑封体表面。本发明通过第一塑封体包住部分底层芯片，能够实现对底层芯片的保护，防止由于底层芯片承重出现的裂片或者其他可靠性问题。通过第一塑封体表面重新布线，实现上层芯片部分电性能网络连接合并，可以有效减少底层基板的布线压力，变相增加第一塑封体表面上可容纳芯片数量，提高产品集成度。
进一步的，第一塑封体内部设置有导电体和塑封体上表面线路，实现上层芯片打线连接到第一塑封体表面重布线结构，再通过第一塑封体中导电结构和基板实现上层芯片与第一塑封体中芯片以及基板的电性连接。
进一步的，本发明中特别针对埋入芯片对应的金属引线数量多于上层芯片的金属引线的情况，减轻基板的布线压力。
进一步的，通过在第一塑封体内钻孔电镀形成导电结构，通过在塑封体表面重新布线形成重布线结构。
进一步的，上层芯片堆叠设置时，边部不对齐，保证每一个上层芯片的上表面的边部裸露，用于电连接。
进一步的，第一塑封体在放置有上层芯片的区域处铺设有塑封体表面导电线路，便于上层芯片的散热。
进一步的，第一塑封体内部包裹有器件，因为本发明中分层塑封，使得整个塑封结构内能够更多的放入其他器件，提高整个芯片的集成度和功能度。
本发明还公开了一种多芯片封装结构的制备方法，该方法在通过将芯片分别包裹在两个不同的塑封体内部，形成分层的上部塑封体和下部塑封体，塑封方法简单，易于实现。
【附图说明】
图1为本发明的封装结构图；
图2为本发明在基板上设置埋入芯片的步骤图；
图3为本发明将埋入芯片塑封的步骤图；
图4为在第一塑封体上设置上层芯片并塑封的步骤图。
其中：1-基板；2-第二导电体；3-基板线路；4-第二塑封体；5-第三金属引线；6-上层芯片；7-塑封体上表面线路；8-第三导电体；9-埋入芯片；10-第一粘着层；11-第一塑封体；12-第一导电体；13-第一金属引线；14-器件；15-第二粘着层；16-第-二金属引线；7-1-第一位置；7-2-第二位置；7-3-第三位置。
【具体实施方式】
下面结合附图对本发明做进一步详细描述：
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
参见图1，本发明包括基板1，基板1为芯片封装领域内的常见材质，基板1可以为硅、玻璃、树脂或其他适宜的芯片封装材料，基板1内分散设置有若干第一导电体12，基板1的上表面和下表面的内部均铺设有基板线路3，每一个第一导电体12的上端和基板1上表面的基板线路3连通，第一导电体12的下端和基板1下表面的基板线路3连通；基板1的下表面固定连接有第二导电体2，基板1下表面的基板线路3和第二导电体2相接触实现电连接，整个封装后的多芯片封装结构通过第二导电体2实现电连接。第一导电体12可以是铜、金、镍或合金等可导电的材料，第二导电体12可以是铜、金、镍或合金等可导电的材料。
基板1的上表面固定连接有第一粘着层10，第一粘着层10的上表面粘结有埋入芯片9，埋入芯片9通过第一粘着层10固定设置在基板1上，第一粘着层10并未满铺基板1的上表面，而是设置在埋入芯片9的安装位置处；埋入芯片9的上表面通过第一金属引线13和基板1上表面的基板线路3形成电连接，所述第一粘着层10可以为DAF固型膜或胶水层；基板1的上表面还能够固定设置有其他器件14，所述器件14可以为电容、电阻、电感以及其他小尺寸集成器件或者成品封装，基板1上的埋入芯片9和器件14均通过第一塑封体11进行塑封，所述第一塑封体11完全将埋入芯片9、第一金属引线13和器件14包裹在其内部。
第一塑封体11内设置有若干个第三导电体8，第一塑封体11的上表面和内部铺设有塑封体上表面线路7，塑封体上表面线路7的材质优选为铜质，塑封体上表面线路7在第一塑封体11上表面的铺设位置可以分为三类位置，靠近第一塑封体11外部的第一位置7-1，第一位置7-1设置在第三导电体8的上部，用于和第三导电体8接触并实现电连接，每一个第三导电体8的上端和第一塑封体11上表面的塑封体上表面线路7连通，第三导电体8的下端和基板1上表面的基板线路3接触，实现第一塑封体11上表面的塑封体上表面线路7和基板1的电连接；第二位置7-2位于相对于第一位置7-1靠内的区域，该区域内的塑封体上表面线路7用于和上层芯片6通过第三金属引线5实现电连接；第三位置7-3为优选方案，在设定堆叠上层芯片6的区域，铺设塑封体上表面线路7，且在第三位置7-3铺设的塑封体上表面线路7较为密集，因为该区域设置的塑封体上表面线路7的作用为增加上层芯片6在工作过程中的散热效果(塑封体上表面线路7的材质为金属，其散热性好于第一塑封体11的材料)。第一塑封体11内的通过钻孔电镀形成第三导电体8位于的孔洞，钻孔方式包括机械钻孔和激光钻孔。塑封体上表面线路7的铺设可以采用化学镀、电镀或喷涂加电镀等措施；第三导电体8可以是铜、金、镍等材料；第一塑封体11的材质可以是环氧树脂
第一塑封体11的上表面设置有若干个上层芯片6，若干个上层芯片6堆叠的设置在第一塑封体11的上表面，上下相邻的上层芯片6之间通过第二粘着层15固定相互之间的位置，第二粘着层15涂覆在相邻上层芯片6中下部的上层芯片6的上表面，位于最下面的上层芯片6通过第二粘着层15固定设置在第一塑封体11的上表面，同样的，第一塑封体11的上表面只需在上层芯片6的安装处铺设第二粘着层15即可，而不是满铺在第一塑封体11的上表面。上下相邻的上层芯片6边部不对齐，即堆叠的上层芯片6为错位布置，保证每一个上层芯片6的上表面能够裸露出和第一塑封体11进行电连接；每一个上层芯片6的上表面通过第二金属引线16和其相邻下部的上层芯片6的上表面实现电连接，每一个上层芯片6的上表面通过第三金属引线5和第一塑封体11上表面的第二位置7-2处的塑封体上表面线路7连接，实现二者的电连接；第一塑封体11的上部固定设置有第二塑封体4，所述第二塑封体4将所有的上层芯片6、第二金属引线16和第三金属引线5包裹在其内部。第二粘着层15的材质能够为DAF固型膜或胶水层，第二塑封体4的材质能够为环氧树脂。
每一个埋入芯片9对应的第一金属引线13的个数多于每一个上层芯片6对应的第三金属引线5的个数；这也是本发明设置的主要目的之一，将金属引线较多的芯片单独放置于塑封体中，减少基板1的布线压力，相对应的基板1上的埋入芯片9能够为控制芯片或存储芯片，优选为控制芯片。
本发明结构的制备方法包括以下步骤：
步骤1，参见图2，在基板1上涂覆粘着层10，在粘着层10上放置埋入芯片9，使得埋入芯片9固定设置在基板1的上表面；所述基板1的内部本身自带第一导电体12和基板线路3。
步骤2，参见图2，在埋入芯片9的上表面和基板1上表面的基板线路3之间设置第一金属引线13，使得埋入芯片9和基板1上表面的基板线路3之间实现电连接。
步骤3，在基板1的上表面粘结其他需要的器件14，完成基板1上所有器件的安装布置。
步骤4，参见图3，在基板1的上部进行塑封，形成第一塑封体11，使得第一塑封体11将埋入芯片9、第一金属引线13和器件14完全包裹在内，完成整个封装结构中下部结构的塑封。
步骤5，通过钻孔电镀在第一塑封体11内部的设定位置开设若干个孔洞，孔洞内部填充第三导电体8设置的材料，如铜、金、镍等材料；在第一塑封体11的上表面通过化学镀、电镀或喷涂加电镀铺设塑封体上表面线路7，第一位置7-1处的塑封体上表面线路7的铺设位置设定在第三导电体8的上端，第二位置7-2处的塑封体上表面线路7的铺设位置在设定的上层芯片6安装位置的周围，方便上层芯片6和第一塑封体11的电连接，第一位置7-1处的塑封体上表面线路7和第二位置7-2处的塑封体上表面线路7连接；优选的，塑封体上表面线路7同时第三位置7-3处铺设，同时要求第三位置7-3处的塑封体上表面线路7铺满整个上层芯片6的安装位置，保证散热效果。
步骤6，参见图4，在第一塑封体11上表面的上层芯片6的设定安装位置处铺设或涂覆第二粘着层15，将最下部上层芯片6通过第二粘着层15固定安装在第一塑封体11的上表面，在最下部上层芯片6的上表面涂覆或铺设第二粘着层15，然后固定安装第二层(从下往上计数)的上层芯片6，依次类推，直至完成所有上层芯片6的安装堆叠；需要注意的是，相邻的上层芯片6之间的边部需错开设置，保证每一个上层芯片6位于边部的上表面能够裸露出，用于和其下部的上层芯片6及第一塑封体11实现电连接。当第三位置7-3处铺设有密集的塑封体上表面线路7时，将最下部的上层芯片6通过第二粘着层15安装在第三位置7-3的塑封体上表面线路7上部。
步骤7，通过第二金属引线16电连接每一个上层芯片6上表面和与其相邻的下部上层芯片6的上表面，通过第三金属引线5电连接每一个上层芯片6的上表面和第二位置7-2处的塑封体上表面线路7；通过该步，完成上层芯片6的电连接。
步骤8，在第一塑封体11的上部形成第二塑封体4，第二塑封体4将所有的上层芯片6、第二金属引线16和第三金属引线5包裹在其内部。
步骤9，在基板1的下表面粘结若干个第二导电体2，所述第二导电体2的上端和基板1下表面的基板线路3接触，使得整个封装结构使用时，整个封装结构能够和外部的装置电连接。
至此，整个封装结构完成。
工作过程：
本发明工作过程中，相邻的上层芯片6之间通过第二金属引线16实现电连接，每一个上层芯片6通过第三金属引线5和第一塑封体11实现电连接，第一塑封体11内部通过塑封体上表面线路7和第三导电体8完成电信号的传输，第三导电体8的下端和基板1上表面的基板线路3接触，完成电信号的传输，整个基板1的内部依次通过上表面的基板线路3、第一导电体12和下表面的基板线路3实现电信号的传输，最终基板1的电信号通过下表面的基板线路3和第二导电体2的接触完成电信号的输出。
上述描述的电信号传递过程为从上层芯片6至基板1下部的第二导电体2，相对应的同样能够为反方向的电信号传递。
本发明将整个封装结构划分为两部分，上部分封装结构和下部分封装结构，下部分封装结构在基板1的上部，上部分封装结构在下部分封装结构的上部；下部分封装结构主要用于放置引线较多的控制芯片，上部分封装结构主要用于放置相对于控制芯片较少引线的存储芯片，使得整个芯片中的多布线芯片和少布线芯片能够分开设置，进而整个芯片结构能够根据实际需要多放置芯片，塑封体表面布线，实现电源和部分信号的合并，减少基板1承担的布线压力，增加芯片数量承载能力。同时也因为将芯片分为两层，使得该封装结构内部能够放置其他的器件，提高了整体封装结构集成度，同时第一塑封体11能够保护在其内部塑封的埋入芯片9，防止芯片因承担上层压力造成损坏。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种多芯片封装结构，其特征在于，包括基板(1)，基板(1)的上部固定设置有第一塑封体(11)，第一塑封体(11)的上部固定设置有第二塑封体(4)；第一塑封体(11)内部包裹有埋入芯片(9)，埋入芯片(9)和基板(1)电连接；第二塑封体(4)内部包裹有若干个上层芯片(6)，每一个上层芯片(6)分别和第一塑封体(11)电连接。
2.根据权利要求1所述的一种多芯片封装结构，其特征在于，所述第一塑封体(11)内部设置有第三导电体(8)，第一塑封体(11)的上表面铺设有塑封体上表面线路(7)；塑封体上表面线路(7)分别和第三导电体(8)的上端及上层芯片(6)电连接，第三导电体(8)的下端和基板(1)电连接。
3.根据权利要求2所述的一种多芯片封装结构，其特征在于，所述塑封体上表面线路(7)在第一塑封体(11)上表面有两个铺设位置，分别为第一位置(7-1)和第二位置(7-2)；第一位置(7-1)处的塑封体上表面线路(7)和第三导电体(8)的上端电连接，第二位置(7-2)处的塑封体上表面线路(7)和上层芯片(6)电连接；第一位置(7-1)处的塑封体上表面线路(7)和第二位置(7-2)处的塑封体上表面线路(7)连接。
4.根据权利要求2所述的一种多芯片封装结构，其特征在于，每一个上层芯片(6)均通过单独的第三金属引线(5)和塑封体上表面线路(7)电连接；埋入芯片(9)通过第一金属引线(13)和基板(1)电连接；每一个埋入芯片(9)对应的第一金属引线(13)的个数多于每一个上层芯片(6)对应的第三金属引线(5)的个数。
5.根据权利要求2所述的一种多芯片封装结构，其特征在于，第一塑封体(11)内通过钻孔电镀形成填充有第三导电体(8)的孔洞；塑封体上表面线路(7)通过化学镀、电镀或喷涂加电镀设置在第一塑封体(11)的上表面。
6.根据权利要求1所述的一种多芯片封装结构，其特征在于，所述若干个上层芯片(6)堆叠设置，相邻上层芯片(6)的边部错位设置；相邻的上层芯片(6)之间通过第二金属引线(16)电连接，相邻的上层芯片(6)之间通过第二粘着层(15)固定连接；最下部的上层芯片(6)通过第二粘着层(15)固定设置在第一塑封体(11)的上表面。
7.根据权利要求6所述的一种多芯片封装结构，其特征在于，第一塑封体(11)的上表面固定设置上层芯片(6)的区域为第三位置(7-3)，第三位置(7-3)处铺设有塑封体上表面线路(7)。
8.根据权利要求1所述的一种多芯片封装结构，其特征在于，第一塑封体(11)内部包裹有器件(14)，所述器件(14)固定设置在基板(1)上。
9.根据权利要求1所述的一种多芯片封装结构，其特征在于，埋入芯片(9)通过第一粘着层(10)固定设置在基板(1)的上表面。
10.一种多芯片封装结构的制备方法，其特征在于，包括以下步骤：
(1)在基板(1)的上表面固定设置埋入芯片(9)，电连接埋入芯片(9)和基板(1)；
(2)在基板(1)的上表面设置第一塑封体(11)，第一塑封体(11)将埋入芯片(9)包裹在其内部；
(3)在第一塑封体(11)的上表面固定设置若干个上层芯片(6)，电连接每一个上层芯片(6)和第一塑封体(11)；
(4)在第一塑封体(11)的上表面设置第二塑封体(4)，第二塑封体(4)将所有的上层芯片(6)包裹在其内部。
CN201910945154.0A 2019-09-30 2019-09-30 一种多芯片封装结构及其制备方法 Pending CN110660756A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910945154.0A CN110660756A (zh) 2019-09-30 2019-09-30 一种多芯片封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910945154.0A CN110660756A (zh) 2019-09-30 2019-09-30 一种多芯片封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN110660756A true CN110660756A (zh) 2020-01-07

Family

ID=69039965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910945154.0A Pending CN110660756A (zh) 2019-09-30 2019-09-30 一种多芯片封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN110660756A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866915A (zh) * 2009-04-15 2010-10-20 三星电子株式会社 集成电路装置及其操作方法、存储器存储装置及电子系统
CN103582946A (zh) * 2011-05-03 2014-02-12 泰塞拉公司 具有到封装表面的线键合的封装堆叠组件
CN106057749A (zh) * 2015-04-10 2016-10-26 株式会社吉帝伟士 半导体封装件及其制造方法
CN109427759A (zh) * 2017-08-29 2019-03-05 华为技术有限公司 一种芯片封装结构及其制作方法、电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866915A (zh) * 2009-04-15 2010-10-20 三星电子株式会社 集成电路装置及其操作方法、存储器存储装置及电子系统
CN103582946A (zh) * 2011-05-03 2014-02-12 泰塞拉公司 具有到封装表面的线键合的封装堆叠组件
CN106057749A (zh) * 2015-04-10 2016-10-26 株式会社吉帝伟士 半导体封装件及其制造方法
CN109427759A (zh) * 2017-08-29 2019-03-05 华为技术有限公司 一种芯片封装结构及其制作方法、电子设备

Similar Documents

Publication Publication Date Title
CN104364902B (zh) 半导体封装、其制造方法及封装体叠层
JP5042623B2 (ja) 半導体デバイス
US9553076B2 (en) Stackable molded microelectronic packages with area array unit connectors
CN102543927B (zh) 嵌埋穿孔中介层的封装基板及其制造方法
TWI469309B (zh) 積體電路封裝系統
CN101330068B (zh) 模制重配置晶片、使用其的叠置封装及该封装的制造方法
TWI556400B (zh) 堆疊式扇出半導體晶片
CN102623441B (zh) 半导体装置及其制造方法
KR101190920B1 (ko) 적층 반도체 패키지 및 그 제조 방법
CN106328608A (zh) 用于芯片封装件的结构和形成方法
KR100925665B1 (ko) 시스템 인 패키지 및 그 제조 방법
CN111613585B (zh) 芯片封装结构及方法
CN108022923A (zh) 半导体封装
WO2010105157A2 (en) Microelectronic assembly with impedance controlled wirebond and conductive reference element
CN102157394A (zh) 高密度系统级封装方法
CN106847712B (zh) 一种扇出型晶圆级封装结构及其制作方法
CN103633076B (zh) 包封件上芯片型封装件
CN103400830B (zh) 多层芯片堆叠结构及其实现方法
CN111106078A (zh) 一种多芯片集成封装结构
CN103227164A (zh) 半导体封装构造及其制造方法
CN113745171A (zh) 一种设置有台阶腔体的芯片堆叠封装结构及其制作方法
CN113410215A (zh) 半导体封装结构及其制备方法
CN102176419B (zh) 高集成度系统级封装方法
CN102157402A (zh) 系统级封装方法
CN115513168A (zh) 封装结构、封装结构的制备方法和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200107