CN102176419B - 高集成度系统级封装方法 - Google Patents

高集成度系统级封装方法 Download PDF

Info

Publication number
CN102176419B
CN102176419B CN201110069869.8A CN201110069869A CN102176419B CN 102176419 B CN102176419 B CN 102176419B CN 201110069869 A CN201110069869 A CN 201110069869A CN 102176419 B CN102176419 B CN 102176419B
Authority
CN
China
Prior art keywords
layer
wiring
substrate
envelope bed
bed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110069869.8A
Other languages
English (en)
Other versions
CN102176419A (zh
Inventor
陶玉娟
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201110069869.8A priority Critical patent/CN102176419B/zh
Publication of CN102176419A publication Critical patent/CN102176419A/zh
Priority to US13/984,929 priority patent/US9543269B2/en
Priority to PCT/CN2012/072769 priority patent/WO2012126377A1/en
Application granted granted Critical
Publication of CN102176419B publication Critical patent/CN102176419B/zh
Priority to US15/362,625 priority patent/US10741499B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及高集成度系统级封装方法，包括步骤：提供基板，在基板上形成至少一组布线封装层，形成所述布线封装层的步骤包括依次在基板上形成的正贴装层、封料层、布线层，在末组布线封装层上形成倒装封装层，形成所述倒装封装层的步骤包括依次形成倒贴装层、底部填充、封料层，在基板下方植球。与现有技术相比，本发明请求保护的高集成度系统级封装方法，可以形成包含整体系统功能而非单一的芯片功能的最终封装产品，降低了系统内电阻、电感以及芯片间的干扰因素。此外，可以形成更为复杂的多层互联结构，实现集成度更高的圆片系统级封装。

Description

高集成度系统级封装方法
技术领域
本发明涉及半导体技术，尤其涉及一种高集成度系统级封装方法。
背景技术
随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子系统的小型化、低成本和可靠性。在集成电路晶片尺寸逐步缩小，集成度不断提高的情况下，电子工业对集成电路封装技术提出了越来越高的要求。
在公告号为CN1747156C的中国专利中就公开了一种封装基板。所述封装基板包括：基板，所述基板包括一表面；位于所述基板表面上的接球垫；形成于所述基板表面上的防焊层，所述防焊层包括至少一开口，所述开口露出所述接球垫；所述封装基板还包括一图案化金属补强层，所述图案化金属补强层沿着所述防焊层开口的侧壁形成于所述接球垫上。
按照上述方法所封装制造的最终产品仅具有单一的芯片功能，然而，随着半导体产品轻薄短小的趋势以及产品系统功能需求的不断提高，如何进一步提高系统级封装的集成性成为本领域技术人员亟待解决的问题。
发明内容
本发明解决的技术问题是：如何实现具有多层结构的高密度系统级封装。
为解决上述技术问题，本发明提供高集成度系统级封装方法，包括步骤：提供基板；在所述基板上形成至少一组布线封装层，形成所述布线封装层的步骤包括依次在基板上形成的正贴装层、封料层、布线层；在末组布线封装层上形成倒装封装层，形成所述倒装封装层的步骤包括依次形成倒贴装层、底部填充、封料层；在基板下方植球。
可选地，在所述基板上形成至少一组布线封装层的具体步骤包括：在基板上贴附第一正贴装层；将基板上贴有第一正贴装层的一面形成第一封料层，使第一正贴装层的连接部件裸露；在第一封料层上形成第一布线层。
可选地，所述连接部件是第一正贴装层中芯片和/或无源器件的焊盘。
可选地，在第一封料层上形成第一布线层的步骤包括：在第一封料层中形成第一微通孔，之后向第一微通孔中填充导电材料，形成第一纵向布线；在第一封料层上形成连接所述第一纵向布线的第一横向布线，其中，所述第一纵向布线用于实现第一封装层与基板和其他封装层之间的电连接，所述第一横向布线用于实现第一封装层各器件之间的电连接。
可选地，在末组布线封装层上形成倒装封装层的具体步骤包括：将带有焊料凸点的芯片倒装于末组布线封装层的横向布线上形成倒贴装层，倒贴装层透过焊料凸点与布线封装层实现电互联；用填充料填满倒贴装层的芯片与末组布线封装层间的间隙形成底部填充；在末组布线封装层上形成覆盖倒贴装层的封料层，使倒贴装层被所述封料层的塑封料包覆密封。
可选地，所述基板为BT基板或PCB基板。
可选地，所述贴装层中包括芯片，所述芯片为单颗或多颗。
可选地，所述贴装层还包括无源器件，所述无源器件为电容、电阻或电感中的一种或多种。
可选地，封料层的材料为环氧树脂。
可选地，封料层通过印刷、压缩或转注的方法而形成。
与现有技术相比，本发明请求保护的高集成度系统级封装方法，将芯片和无源器件进行整合后再一并封装，可以形成包含整体系统功能而非单一的芯片功能的最终封装产品；同时，多层封装层间透过布线层更实现了三维立体角度的高密度系统互联，相比现有的系统级封装，多层布线结构充分利用了芯片本身的厚度，在满足半导体封装轻薄短小趋势要求以及更复杂的系统功能整合要求的同时，更好地降低了系统内电阻、电感以及芯片间的干扰因素，结构强度以及产品可靠性得到很好地加强。
附图说明
图1和图2为本发明一个实施例中高集成度系统级封装方法流程图；
图3至图10为图1和图2所示流程中封装结构示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。
下面结合附图对本发明的具体实施方式做详细的说明。
参考图1，示出了本发明高集成度系统级封装方法一实施方式的流程示意图，所述系统级封装方法包括以下步骤：
S101，提供基板；
S102，在基板上形成至少一组布线封装层；
S103，在末组布线封装层上形成倒装封装层；
S104，在所述基板下方植球。
下面结合附图对各个步骤做进一步说明。
首先执行步骤S101，如图3所示，提供基板101，基板101是后续堆叠各封装层的基础，同时，也是承载后续各层封装层的基础，所述基板101包括两个功能面，其中，所述基板101的第一表面用于进行封装层的堆叠，所述基板101的第二表面用于植球(植入连接球)，本实施例中，所述基板101的上表面用于进行封装层的堆叠，所述基板101的下表面用于植球，所述基板101的上、下表面均设置有用于实现电连接的焊盘。
其中，所述基板101一般为BT(Bismaleimide Triazine)基板或PCB(PrintedCircuit Board)基板等，以便于在基板101的第一表面和第二表面之间进行走线。
执行步骤S102，参考图2，示出了图1所示步骤S102一实施例的流程示意图，在本实施例中以在基板上形成两组布线封装层为例，但是本发明并不限制于此，具体地，所述步骤S102包括以下分步骤：
步骤S1021，在基板上贴附第一正贴装层；
步骤S1022，将基板上贴有第一正贴装层的一面形成第一封料层；
步骤S1023，在第一封料层上形成第一布线层；
步骤S1024，在第一封料层上堆叠第二正贴装层；
步骤S1025，在第一封料层上形成覆盖第二正贴装层的第二封料层；
步骤S1026，在第二封料层上形成第二布线层。
执行步骤S1021，如图4所示，将芯片和无源器件的功能面的相对一面贴于基板101上，形成第一正贴装层102。所述第一正贴装层102的功能面，是指第一正贴装层102的中的芯片的焊盘和无源器件的焊盘所在表面。第一正贴装层102中芯片和无源器件的贴装位置是依据设计的整体布线方案进行设定。
在本发明的一个优选的实施例中，贴合于基板101之上的第一正贴装层102及后续提及的贴装层都可以包含一个或多个相同或不同芯片，还可以包括一个或多个相同或不同的无源器件。这些芯片和无源器件各自成为一个系统级封装产品的一部分，各自完成实现系统级功能中的一个或多个单独的功能。
在本发明的一个优选的实施例中，第一正贴装层102中的芯片与无源器件的组合是根据系统功能来设计的。因此，在一个或一组芯片的周围，可能有相同或不同的另外的一个或一组芯片，或者相同或不同的电容、电阻或电感等无源器件；类似的，在一个无源器件的周围，可能有相同或不同的其他的无源器件，或者一个或多个相同或不同芯片。
执行步骤S1022，如图5所示，将基板101上贴有第一正贴装层102的一面形成第一封料层103，使第一正贴装层102的连接部件裸露，本实施例中，所述连接部件为第一正贴装层102的芯片的焊盘和无源器件的焊盘。在后续工艺过程中，所述第一封料层103既可保护第一正贴装层102，又可作为后续工艺的承载体。
在本发明的一个实施例中，所述第一封料层103的材料是环氧树脂。环氧树脂的密封性能好，塑型容易，是形成第一封料层103的较佳材料。具体地，形成第一封料层103的方法可以采用诸如印刷、转注或压缩的方法。这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。
执行步骤S1023，如图6所示，在第一封料层103上形成第一布线层104，具体地，所述第一布线层104包括第一纵向布线和第一横向布线，所述第一纵向布线用于实现第一封装层和基板101之间、以及第一封装层与其他封装层间的电连接，所述第一横向布线用于实现第一封装层各器件之间的电连接。所述形成第一布线层104的步骤包括：
在第一封料层中形成第一微通，之后向第一微通孔中填充导电材料，形成第一纵向布线；
在第一封料层上形成连接所述第一纵向布线的第一横向布线。
具体地，通过钻孔的方式在第一封料层103上形成第一微通孔，所述第一微通孔贯穿所述第一封料层103，并露出基板101中的焊盘，形成与基板101进行互联的通道；向所述第一微通孔中填充导电材料，从而形成第一纵向布线，使第一纵向布线与基板101中的焊盘导通互联；在第一封料层103上形成连接第一纵向布线的第一横向布线，所述第一横向布线在第一封料层103上形成第一正贴装层102中各器件间的互联，具体地，所述第一横向布线与器件的焊盘表面相连。所述导电材料可以是金属，例如铜等。
实际应用中，可以根据设计需求有选择地在封料层中形成纵向布线，以实现各贴装层之间或贴装层和基板之间的电连接，由于封料层具有良好的绝缘性，可以避免各贴装层中各器件之间的干扰。
至此，完成了在基板上形成第一布线封装层的制作过程。
执行步骤S1024，在第一封料层103上堆叠第二正贴装层105，所述堆叠，是指将第二正贴装层105置于第一封料层103上的预定位置处。
需要说明的是，所述堆叠步骤中，按照功能面朝上的方式将第二正贴装层105堆叠于第一封料层103上。所述第二正贴装层105与第一正贴装层102类似，可以包含一个或多个相同或不同芯片，还可以包括一个或多个相同或不同的无源器件。
然后执行步骤S1025，在第一封料层103上形成覆盖第二正贴装层105的第二封料层106，并使第二正贴装层105的芯片的焊盘和无源器件的焊盘裸露。形成第二封料层106的材料可以与形成第一封料层103的材料相同，即采用环氧树脂来形成第二封料层106。
执行步骤S1026，如图7所示，在第二封料层106上形成第二布线层107，具体地，所述第二布线层107包括第二纵向布线和第二横向布线，所述第二纵向布线用于实现第二封装层与其他封装层、基板101之间的电连接，所述第二横向布线用于实现第二封装层各器件之间的电连接。所述形成第二布线层107的步骤包括：
在第二封料层中形成第二微通孔，之后向第二微通孔中填充导电材料，形成第二纵向布线；
在第二封料层上形成连接所述第二纵向布线的第二横向布线。
所述形成第二布线层107的方法和形成第一布线层104的方法类似，在此不再赘述。
至此完成了依次在基板101上形成第一布线封装层和第二布线封装层的制作过程，基板101、第一布线封装层和第二布线封装层间透过布线层实现了系统互联。
上述实施例中以两组布线封装层为例，但是本发明并不限制于此，还可以在基板101上形成一组或两组以上的封装层，其他封装层的制作过程与上述封装层的制作过程类似，在此不再赘述。
执行步骤S103，在末组布线封装层上形成倒装封装层。所述形成倒装封装层的步骤包括：
在末组布线封装层上形成倒贴装层；
将倒贴装层与末组布线封装层间的间隙填满以形成底部填充；
在末组布线封装层上形成覆盖倒贴装层的封料层，使倒贴装层被所述封料层的塑封料包覆密封。
在本实施例中以在第二布线封装层上形成倒装封装层为例，具体地：
首先，将带有焊料凸点109的芯片倒装于第二布线封装层的第二横向布线上，形成倒贴装层108。此时，倒装芯片通过其焊料凸点109实现了与第二布线层107间的电互联，也即形成了倒装封装层与布线封装层间的系统互联。
在本发明的一个优选的实施例中，可根据设计需要在倒装芯片的周围贴装无源器件，此时无源器件的贴装方向可与芯片的贴装方向一致以简化工艺流程，具体地可以是将无源器件的功能焊盘贴装在布线层的预定位置上来实现电互联，贴装的具体步骤已为本领域技术人员所熟知，在此不再赘述。
其次，用填充料110填满倒贴装层108中的芯片与末组布线封装层间的间隙以形成底部填充，形成如图8所示的结构。
在本发明的一个实施例中，形成底部填充的填充料110是高分子环氧树脂。这种材料的的流动性好，能够充分填充倒装芯片与封料层间的间隙，避免后续封料层中内部空洞等可靠性问题。形成填充料110的方法主要是点胶，具体的点胶方式已为本领域技术人员所熟知，在此不再赘述。
然后，在第二封料层110上形成覆盖倒贴装层108的第三封料层111，使倒贴装层108被第三封料层111的塑封料包覆密封，形成如图9所示的结构，形成第三封料层111的材料可以与形成第一封料层107和第二封料层110的材料相同，即采用环氧树脂来形成第三封料层111。
至此完成了在末组布线封装层上形成倒装封装层的制作过程。
然后执行步骤S104，如图10所示，基板101下方进行植球，形成连接球112。具体地，在与基板101中连接走线对应位置处进行植球，植球的金属可以采用金属锡、锡合金等多种金属形成所述连接球112，所述植球工艺与现有技术相同，在此不再赘述。
至此，基板101、各封装层间通过布线层和焊料凸点109实现了相邻或相隔封装层间的互联，再经由基板101内部的线路整理实现了系统的整合，最终通过植球将功能输出。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.高集成度系统级封装方法，其特征在于，包括步骤：
提供基板；在所述基板上形成两组以上的布线封装层，形成所述布线封装层的步骤包括依次在基板上形成的正贴装层、封料层、布线层；在末组布线封装层上形成倒装封装层，形成所述倒装封装层的步骤包括依次形成倒贴装层、底部填充、封料层；在基板下方植球；
在所述基板上形成两组以上的布线封装层的具体步骤包括：
在基板上贴附正贴装层；将基板上贴有正贴装层的一面形成封料层，所述封料层填充于所述正贴装层的各半导体器件之间，部分所述封料层还覆盖于所述正贴装层的半导体器件上且裸露出所述正贴装层中半导体器件的连接部件，所述封料层的上表面与所述连接部件的顶部齐平；在封料层上形成布线层；每组贴装层侧面和顶面的封装材料相同；
在封料层上形成布线层的步骤包括：
在封料层中形成微通孔，之后向微通孔中填充导电材料，形成纵向布线；在封料层上形成连接所述纵向布线的横向布线，其中，所述纵向布线用于实现封装层与基板和其他封装层之间的电连接，所述横向布线用于实现封装层各器件之间的电连接；
相邻的布线封装层上的纵向布线错位设置。
2.如权利要求1所述的高集成度系统级封装方法，其特征在于，所述连接部件是正贴装层中芯片和/或无源器件的焊盘。
3.如权利要求1所述的高集成度系统级封装方法，其特征在于，在末组布线封装层上形成倒装封装层的具体步骤包括：
将带有焊料凸点的芯片倒装于末组布线封装层的横向布线上形成倒贴装层，倒贴装层透过焊料凸点与布线封装层实现电互联；用填充料填满倒贴装层的芯片与末组布线封装层间的间隙形成底部填充；在末组布线封装层上形成覆盖倒贴装层的封料层，使倒贴装层被所述封料层的塑封料包覆密封。
4.如权利要求1～3任意一权利要求所述的高集成度系统级封装方法，其特征在于：所述基板为BT基板或PCB基板。
5.如权利要求1～3任意一权利要求所述的高集成度系统级封装方法，其特征在于：所述贴装层中包括芯片，所述芯片为单颗或多颗。
6.如权利要求5所述的高集成度系统级封装方法，其特征在于：所述贴装层还包括无源器件，所述无源器件为电容、电阻或电感中的一种或多种。
7.如权利要求1～3任意一权利要求所述的高集成度系统级封装方法，其特征在于：封料层的材料为环氧树脂。
8.如权利要求1～3任意一权利要求所述的高集成度系统级封装方法，其特征在于：封料层通过印刷、压缩或转注的方法而形成。
CN201110069869.8A 2011-03-22 2011-03-22 高集成度系统级封装方法 Active CN102176419B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201110069869.8A CN102176419B (zh) 2011-03-22 2011-03-22 高集成度系统级封装方法
US13/984,929 US9543269B2 (en) 2011-03-22 2012-03-22 System-level packaging methods and structures
PCT/CN2012/072769 WO2012126377A1 (en) 2011-03-22 2012-03-22 System-level packaging methods and structures
US15/362,625 US10741499B2 (en) 2011-03-22 2016-11-28 System-level packaging structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110069869.8A CN102176419B (zh) 2011-03-22 2011-03-22 高集成度系统级封装方法

Publications (2)

Publication Number Publication Date
CN102176419A CN102176419A (zh) 2011-09-07
CN102176419B true CN102176419B (zh) 2015-05-06

Family

ID=44519570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110069869.8A Active CN102176419B (zh) 2011-03-22 2011-03-22 高集成度系统级封装方法

Country Status (1)

Country Link
CN (1) CN102176419B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012126377A1 (en) * 2011-03-22 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. System-level packaging methods and structures
WO2012126379A1 (en) * 2011-03-23 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. Three-dimensional system-level packaging methods and structures
CN106601627A (zh) 2016-12-21 2017-04-26 江苏长电科技股份有限公司 先封后蚀电镀铜柱导通三维封装结构的工艺方法
KR20220097718A (ko) 2020-12-31 2022-07-08 삼성전자주식회사 배선 기판 및 이를 포함하는 반도체 모듈

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2664198Y (zh) * 2003-08-18 2004-12-15 威盛电子股份有限公司 多芯片封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910385B2 (en) * 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
KR100914977B1 (ko) * 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2664198Y (zh) * 2003-08-18 2004-12-15 威盛电子股份有限公司 多芯片封装结构

Also Published As

Publication number Publication date
CN102176419A (zh) 2011-09-07

Similar Documents

Publication Publication Date Title
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
CN102157394A (zh) 高密度系统级封装方法
KR101190920B1 (ko) 적층 반도체 패키지 및 그 제조 방법
CN102176444B (zh) 高集成度系统级封装结构
CN103229293A (zh) 半导体芯片封装、半导体模块及其制造方法
CN102176450B (zh) 高密度系统级封装结构
CN202025746U (zh) 高集成度系统级封装结构
CN102176419B (zh) 高集成度系统级封装方法
CN102110672B (zh) 芯片堆叠封装结构及其制造方法
US10741499B2 (en) System-level packaging structures
CN102157402B (zh) 系统级封装方法
US10515883B2 (en) 3D system-level packaging methods and structures
CN201994292U (zh) 高密度系统级封装结构
CN102176448B (zh) 扇出系统级封装结构
CN102157502B (zh) 系统级封装结构
CN102176445B (zh) 扇出高密度封装结构
CN111048479B (zh) 一种多芯片堆叠封装结构及其封装方法
CN102176420A (zh) 三维高密度系统级封装方法
US20120205798A1 (en) Semiconductor package and method for manufacturing the same
CN102176446B (zh) 一种三维高集成度系统级封装结构
CN102176449B (zh) 一种高密度系统级封装结构
CN201994290U (zh) 扇出高密度封装结构
US9543269B2 (en) System-level packaging methods and structures
CN202025748U (zh) 一种高密度系统级封装结构
CN202025747U (zh) 扇出系统级封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong