CN102157502B - 系统级封装结构 - Google Patents

系统级封装结构 Download PDF

Info

Publication number
CN102157502B
CN102157502B CN201110070940.4A CN201110070940A CN102157502B CN 102157502 B CN102157502 B CN 102157502B CN 201110070940 A CN201110070940 A CN 201110070940A CN 102157502 B CN102157502 B CN 102157502B
Authority
CN
China
Prior art keywords
layer
substrate
bed
package
envelope bed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110070940.4A
Other languages
English (en)
Other versions
CN102157502A (zh
Inventor
陶玉娟
石磊
王洪辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201110070940.4A priority Critical patent/CN102157502B/zh
Publication of CN102157502A publication Critical patent/CN102157502A/zh
Priority to US13/984,929 priority patent/US9543269B2/en
Priority to PCT/CN2012/072769 priority patent/WO2012126377A1/en
Application granted granted Critical
Publication of CN102157502B publication Critical patent/CN102157502B/zh
Priority to US15/362,625 priority patent/US10741499B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector

Abstract

一种系统级封装结构，包括：基板；位于基板上的至少两组封装组，所述封装组包括依次位于基板上的贴装层、封料层、布线层；位于最上层封装组上的顶部封料层；设置于基板下方的连接球。本发明系统级封装结构具有较高的集成性。

Description

系统级封装结构
技术领域
本发明涉及半导体技术，尤其涉及一种系统级封装结构。
背景技术
随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子系统的小型化、低成本和可靠性。在集成电路晶片尺寸逐步缩小，集成度不断提高的情况下，电子工业对集成电路封装技术提出了越来越高的要求。
在公告号为CN1747156C的中国专利中就公开了一种封装基板。所述封装基板包括：基板，所述基板包括一表面；位于所述基板表面上的接球垫；形成于所述基板表面上的防焊层，所述防焊层包括至少一开口，所述开口露出所述接球垫；所述封装基板还包括一图案化金属补强层，所述图案化金属补强层沿着所述防焊层开口的侧壁形成于所述接球垫上。
然而，随着半导体产品轻薄短小的趋势以及产品系统功能需求的不断提高，如何进一步提高系统级封装的集成性成为本领域技术人员亟待解决的问题。
发明内容
本发明解决的技术问题是：提供一种集成性较高系统级封装结构。
为解决上述技术问题，本发明提供一种系统级封装结构，包括：基板；位于基板上的至少两组封装组，所述封装组包括依次位于基板上的贴装层、封料层、布线层；位于最上层封装组上的顶部封料层；设置于基板下方的连接球。
所述系统级封装结构包括两组封装组，包括：依次位于基板上的第一贴装层、第一封料层、一布线层，第二贴装层、第二封料层、第二布线层。
所述系统级封装结构还包括用于将第一贴装层贴附于基板上的胶合层。
所述第一封料层填充于第一贴装层各个器件之间，并裸露出所述第一贴装层各个器件的连接件。
所述布线层包括贯穿相应封料层的纵向布线、覆盖于相应封料层上且连接于所述纵向布线的横向布线。
所述贴装层包括芯片组。
所述芯片组包括单颗或多颗芯片。
所述贴装层还包括无源器件组，所述无源器件组包括电阻、电容或电感中的一种或多种。
所述封塑层或所述顶部封料层的材料为环氧树脂。
所述系统级封装结构包括三组封装组，包括：依次位于基板上的第一贴装层、第一封料层、一布线层，第二贴装层、第二封料层、第二布线层、第三贴装层、第三封料层、第三布线层。
与现有技术相比，本发明具有以下优点：
1.封料层的厚度与贴装层的厚度相当，可以减小各贴装层的堆叠厚度，进而提高封装结构的集成性；
2.封料层具有良好的绝缘性，可以避免各贴装层中各器件之间的干扰。
附图说明
图1是本发明系统级封装结构一实施例的示意图；
图2是本发明系统级封装结构另一实施例的示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。
本发明提供一种系统级封装结构，包括：基板；位于基板上的多层封装组，所述封装组包括依次位于基板上的贴装层、封料层、布线层；位于最上层封装组上的顶部封料层；所述系统级封装结构还包括设置于基板下方的连接球。
下面结合附图对本发明的具体实施方式做详细的说明。
参考图1，示出了本发明系统级封装结构一实施例的示意图，本实施例中，所述系统级封装结构以两层封装组为例，但是本发明并不限制于此，所述系统级封装结构包括：基板101，依次位于基板101上的第一封装组103、第二封装组107，位于第二封装组107上的顶部封料层111，设置于基板101下方的连接球112。其中，
基板101为后续堆叠各封装组的基础，同时，也是承载后续各层封装组的基础。所述基板101包括两个功能面，其中，所述基板101的第一表面用于进行封装组的堆叠，所述基板101的第二表面用于植球(植入连接球)，本实施例中，所述基板101的上表面用于进行封装组的堆叠，所述基板101的上表面设置有用于实现电连接的焊盘，所述基板101的下表面用于植入连接球。具体地，所述基板101通常为BT(Bismaleimide Triazine)基板或印刷电路板(Printed Circuit Board，PCB)等，以便于在基板101的第一表面和第二表面之间进行走线。所述基板101包括贯穿所述基板101的连接走线，所述连接走线可以使焊盘和连接球实现电连接。
为了更好的固定位于基板101上的封装组，较佳地，所述系统级封装结构还包括贴附于基板101上的胶合层102，所述胶合层102用于将第一贴装层103贴附于基板101上，所述胶合层102可选用的材质有多种，基板101上形成胶合层102时可以通过点胶或印刷等方法。所述方法在半导体制造领域中已为本领域技术人员所熟知，在此不再赘述。
第一封装组103包括依次位于基板101上的第一贴装层、第一封料层108和第一布线层109，其中，
所述第一贴装层包括多种半导体器件，本实施例中，所述第一贴装层103包括第一芯片组105和第一无源器件组104，按照功能面朝上的方式通过胶合层102固定于基板101上。
所述第一芯片组105可以包括单颗或多颗芯片，对于多颗芯片的实施例，所述多颗芯片可以是不同种芯片，各芯片为一个系统级封装产品的一部分，各自完成实现系统级功能中的一个或多个单独的功能。
所述第一无源器件组104是与第一芯片组105共同实现封装产品的系统级功能的外部电路器件，具体地，包括电容、电阻和电感中的一种或多种在实际应用中，可根据设计需要进行选配。将第一无源器件组104与不同功能的第一芯片组105组合在一起封装，可以实现所需的系统级功能。
第一芯片组105中的功能面通常为设置有焊盘的表面，第一无源器件组104的功能面通常为设置有焊盘的表面，因此，第一芯片组105按照芯片焊盘朝上的方式贴附于基板101上；第一无源器件组104按照焊盘朝上的方式贴附于基板101上。
第一封料层108用于绝缘和隔离第一贴装层的各个器件，同时，还用于绝缘和隔离不同封装层。所述第一封料层108填充于第一贴装层的各器件之间，并且，部分第一封料层108覆盖于所述第一贴装层的各个器件上，所述第一封料层108裸露出所述第一贴装层各个器件的连接件，具体的，所述第一封料层108露出第一芯片组105的焊盘表面，以及第一无源器件组104的焊盘表面，以便于进行电性连接。
较佳地，所述第一封料层108的材料是环氧树脂，因为环氧树脂的密封性能好，塑型容易，是形成第一封料层108的优选材料，通常可以采用诸如转注、压缩或印刷的方法形成第一封料层108。
由于第一封料层108填充于第一贴装层的器件之间，并且裸露出各个器件的连接件，因此第一封料层108的厚度与第一贴装层的厚度相当，可以减小各贴装层的堆叠厚度，进而提高封装结构的集成性。
第一布线层109包括第一纵向布线和第一横向布线。其中，所述第一纵向布线为贯穿所述第一封料层108的导线(例如，金属导线)，用于实现第一封装组103与第二封装组107间的电连接，根据设计需求，所述第一纵向布线还用于实现第一封装组103和基板101之间的电连接。
在实际应用中，可以根据设计需求有选择地在封料层中形成纵向布线，以实现各贴装层之间或贴装层和基板之间的电连接，由于封料层具有良好的绝缘性，可以避免各贴装层中各器件之间的干扰。
所述第一横向布线为覆盖于所述第一封料层108上的导线(例如，金属导线)，所述第一横向布线连接于第一纵向布线，用于实现第一贴装组的各器件之间的电连接，本实施例中，所述第一横向布线用于实现第一芯片组105和第一无源器件组104之间的电连接，具体地，所述第一横向布线与第一芯片组105的焊盘相连，所述第一横向布线与第一无源器件组104的焊盘表面相连。
第二封装组107堆叠于第一封装组103上，具体地，包括：依次位于第一封装组103上的第二贴装层、第二封料层和第二布线层，其中，所述第二贴装层包括第二芯片组和第二无源器件组，所述第二芯片组和第二无源器件组按照功能面朝上的方式堆叠于第一封装组103上。
所述第二芯片组与第一芯片组类似，所述第二芯片组的功能面为设置有焊盘的一面；第二无源器件组与第一无源器件组类似，所述第二无源器件组的功能面为设置有焊盘的一面。
第二封料层用于绝缘和隔离第二贴装层的各个器件，同时，还用于第二贴装片和其他封装层。所述第二封料层填充于第二贴装层的各器件之间，并且，部分第二封料层覆盖于所述第二贴装层的各个器件上，所述第二封料层裸露出所述第二贴装层各个器件的连接器件，具体的，所述第二封料层露出第二芯片组的焊盘表面，以及第一无源器件组的焊盘表面，以便于进行电性连接。
第二布线层包括第二纵向布线和第二横向布线。其中，所述第二纵向布线为贯穿所述第二封料层的导线(例如，金属导线)，用于实现第二封装组107与其他封装组间的电连接，根据设计需求，所述第二纵向布线还用于实现第二封装组107和基板101之间的电连接；
所述第二横向布线为覆盖于所述第二封料层上的导线(例如，金属导线)，所述第二横向布线连接于第二纵向布线，用于实现第二贴装组的各器件之间的电连接，本实施例中，所述第二横向布线用于实现第二芯片组和第二无源器件组之间的电连接，具体地，所述第二横向布线与第二芯片组的焊盘相连，所述第二横向布线与第二无源器件组的焊盘表面相连。
顶部封料层111位于所述第二封装组上，用于保护第二布线层不受损伤，所述顶部封料层111与所述第一封料层108和第二封料层的材料和形成方法相同。
所述系统级封装结构还包括设置于基板101下方的连接球112，所述连接球112位于与基板101中连接走线对应的位置，通过基板101中的连接走线与基板101的焊盘相连。在较佳的实施例中，所述连接球112仅设置于与第一布线层107电连接的连接走线处。一方面可以简化工艺、节省材料，另一方面可以避免各连接球112之间距离较近所造成的信号干扰问题。
上述实施例中包括两组封装组，但是本发明并不限制于此，参考图2示出了本发明系统级封装结构另一实施例的示意图，所述系统级封装结构包括：基板200；依次位于基板200上的第一封装组201、第二封装组202、第三封装组203，位于第三封装组上的顶部封料层204，所述系统级封装结构还包括设置于基板200下方的连接球205。其中，所述第三封装组203与图1所示的第一封装组103和第二封装组107的结构类似，包括依次位于第二封装组202上的第三贴装层、第三封料层、第三布线层。
本发明系统级封装结构，各封装组间通过各布线层实现了相邻或相隔封装组间的电连接，再经由基板内部的连接走线整理实现了系统的整合，最终通过连接球将功能输出。
综上，本发明提供了一种的系统级封装结构，本发明系统级封装结构具有较高的集成性。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (6)

1.一种系统级封装结构，其特征在于，包括：
基板；
位于基板上的三组封装组，包括：位于基板上的第一贴装层、第一封料层、第一布线层，第二贴装层、第二封料层、第二布线层、第三贴装层、第三封料层、第三布线层；其中，贴装层中半导体器件的功能面朝上；
封料层填充于相应组贴装层的各器件之间，封料层与相应组贴装层的厚度相当，封料层覆盖于相应组贴装层的半导体器件上且裸露出所述贴装层中半导体器件的连接件，相邻封装组的封料层直接接触；
布线层包括贯穿相应组封料层的纵向布线、覆盖于相应组封料层上且连接于所述纵向布线的横向布线，不同封装组的纵向布线沿基板延伸方向相互错开；
所述系统级封装结构还包括：位于最上层封装组上的顶部封料层，设置于基板下方的连接球。
2.如权利要求1所述的系统级封装结构，其特征在于，所述系统级封装结构还包括用于将第一贴装层贴附于基板上的胶合层。
3.如权利要求1～2任意一权利要求所述的系统级封装结构，其特征在于，所述贴装层包括芯片组。
4.如权利要求3所述的系统级封装结构，其特征在于，所述芯片组包括单颗或多颗芯片。
5.如权利要求3所述的系统级封装结构，其特征在于，所述贴装层还包括无源器件组，所述无源器件组包括电阻、电容或电感中的一种或多种。
6.如权利要求1所述的系统级封装结构，其特征在于，所述封料层或所述顶部封料层的材料为环氧树脂。
CN201110070940.4A 2011-03-22 2011-03-23 系统级封装结构 Active CN102157502B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201110070940.4A CN102157502B (zh) 2011-03-23 2011-03-23 系统级封装结构
US13/984,929 US9543269B2 (en) 2011-03-22 2012-03-22 System-level packaging methods and structures
PCT/CN2012/072769 WO2012126377A1 (en) 2011-03-22 2012-03-22 System-level packaging methods and structures
US15/362,625 US10741499B2 (en) 2011-03-22 2016-11-28 System-level packaging structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110070940.4A CN102157502B (zh) 2011-03-23 2011-03-23 系统级封装结构

Publications (2)

Publication Number Publication Date
CN102157502A CN102157502A (zh) 2011-08-17
CN102157502B true CN102157502B (zh) 2014-05-07

Family

ID=44438863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110070940.4A Active CN102157502B (zh) 2011-03-22 2011-03-23 系统级封装结构

Country Status (1)

Country Link
CN (1) CN102157502B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012126377A1 (en) * 2011-03-22 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. System-level packaging methods and structures
US9099448B2 (en) * 2011-03-23 2015-08-04 Nantong Fujitsu Microelectronics Co., Ltd. Three-dimensional system-level packaging methods and structures
WO2023070488A1 (zh) * 2021-10-29 2023-05-04 上海华为技术有限公司 一种封装结构、封装方法以及功率放大器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449232A (zh) * 2002-01-23 2003-10-15 松下电器产业株式会社 电路部件内装模块及其制造方法
CN1521816A (zh) * 2003-01-30 2004-08-18 矽品精密工业股份有限公司 半导体芯片封装结构及其制造方法
CN102176450A (zh) * 2011-03-22 2011-09-07 南通富士通微电子股份有限公司 高密度系统级封装结构
CN102176444A (zh) * 2011-03-22 2011-09-07 南通富士通微电子股份有限公司 高集成度系统级封装结构
CN201994292U (zh) * 2011-03-22 2011-09-28 南通富士通微电子股份有限公司 高密度系统级封装结构
CN202025746U (zh) * 2011-03-22 2011-11-02 南通富士通微电子股份有限公司 高集成度系统级封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2664198Y (zh) * 2003-08-18 2004-12-15 威盛电子股份有限公司 多芯片封装结构
US7648911B2 (en) * 2008-05-27 2010-01-19 Stats Chippac, Ltd. Semiconductor device and method of forming embedded passive circuit elements interconnected to through hole vias

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449232A (zh) * 2002-01-23 2003-10-15 松下电器产业株式会社 电路部件内装模块及其制造方法
CN1521816A (zh) * 2003-01-30 2004-08-18 矽品精密工业股份有限公司 半导体芯片封装结构及其制造方法
CN102176450A (zh) * 2011-03-22 2011-09-07 南通富士通微电子股份有限公司 高密度系统级封装结构
CN102176444A (zh) * 2011-03-22 2011-09-07 南通富士通微电子股份有限公司 高集成度系统级封装结构
CN201994292U (zh) * 2011-03-22 2011-09-28 南通富士通微电子股份有限公司 高密度系统级封装结构
CN202025746U (zh) * 2011-03-22 2011-11-02 南通富士通微电子股份有限公司 高集成度系统级封装结构

Also Published As

Publication number Publication date
CN102157502A (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
US7354800B2 (en) Method of fabricating a stacked integrated circuit package system
KR101424777B1 (ko) 집적 회로 패키지 시스템
US8873245B2 (en) Embedded chip-on-chip package and package-on-package comprising same
US20090065920A1 (en) Semiconductor package embedded in substrate, system including the same and associated methods
US7674640B2 (en) Stacked die package system
CN102157394A (zh) 高密度系统级封装方法
KR100992344B1 (ko) 반도체 멀티칩 패키지
CN102176450B (zh) 高密度系统级封装结构
CN102176444B (zh) 高集成度系统级封装结构
CN202025746U (zh) 高集成度系统级封装结构
US10741499B2 (en) System-level packaging structures
CN102110672A (zh) 芯片堆叠封装结构及其制造方法
CN102157502B (zh) 系统级封装结构
CN102157402B (zh) 系统级封装方法
CN102176419B (zh) 高集成度系统级封装方法
CN201994292U (zh) 高密度系统级封装结构
CN102157501B (zh) 三维系统级封装结构
CN102176448B (zh) 扇出系统级封装结构
CN102176445B (zh) 扇出高密度封装结构
WO2012126374A1 (en) 3d system-level packaging methods and structures
US11967559B2 (en) Electronic package
US20230163077A1 (en) Electronic package
CN220457668U (zh) 一种包括多层电路板的封装模组及电子设备
CN216435892U (zh) 立体封装结构及其中介板
CN102176449B (zh) 一种高密度系统级封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Patentee after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong