CN102176450B - 高密度系统级封装结构 - Google Patents
高密度系统级封装结构 Download PDFInfo
- Publication number
- CN102176450B CN102176450B CN201110069991.5A CN201110069991A CN102176450B CN 102176450 B CN102176450 B CN 102176450B CN 201110069991 A CN201110069991 A CN 201110069991A CN 102176450 B CN102176450 B CN 102176450B
- Authority
- CN
- China
- Prior art keywords
- wiring
- layer
- substrate
- package structure
- envelope bed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明涉及高密度系统级封装结构,包括基板;位于基板上的至少一组布线封装层,所述布线封装层包括依次位于基板上的布线贴装层、布线封料层、布线层;位于末组布线封装层上的引线键合封装层,所述引线键合封装层包括依次位于末组布线封装层上的引线贴装层、金属引线、顶部封料层;设置于基板下方的连接球;其中,封装层之间透过布线层实现相邻封装层或间隔封装层间的电互联。与现有技术相比,本发明请求保护的高密度系统级封装结构,可以形成包含整体系统功能而非单一的芯片功能的最终封装产品,降低了系统内电阻、电感以及芯片间的干扰因素。此外,可以形成更为复杂的多层互联结构,实现集成度更高的圆片系统级封装。
Description
技术领域
本发明涉及半导体技术,尤其涉及一种高密度系统级封装结构。
背景技术
随着集成电路技术的不断发展,电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能,而且还制约着整个电子系统的小型化、低成本和可靠性。在集成电路晶片尺寸逐步缩小,集成度不断提高的情况下,电子工业对集成电路封装技术提出了越来越高的要求。
在公告号为CN1747156C的中国专利中就公开了一种封装基板。所述封装基板包括:基板,所述基板包括一表面;位于所述基板表面上的接球垫;形成于所述基板表面上的防焊层,所述防焊层包括至少一开口,所述开口露出所述接球垫;所述封装基板还包括一图案化金属补强层,所述图案化金属补强层沿着所述防焊层开口的侧壁形成于所述接球垫上。
按照上述方法所封装制造的最终产品仅具有单一的芯片功能,然而,随着半导体产品轻薄短小的趋势以及产品系统功能需求的不断提高,如何进一步提高系统级封装的集成性成为本领域技术人员亟待解决的问题。
发明内容
本发明解决的技术问题是:如何实现具有多层结构的高密度系统级封装。
为解决上述技术问题,本发明提供高密度系统级封装结构,包括:基板;位于基板上的至少一组布线封装层,所述布线封装层包括依次位于基板上的布线贴装层、布线封料层、布线层;位于末组布线封装层上的引线键合封装层,所述引线键合封装层包括依次位于末组布线封装层上的引线贴装层、金属引线、顶部封料层;设置于基板下方的连接球;其中,封装层之间透过布线层实现相邻封装层或间隔封装层间的电互联;所述高密度系统级封装结构包括第一布线封装层,所述第一布线封装层包括依次位于基板上的第一布线贴装层、第一布线封料层、第一布线层;所述第一布线封料层填充于第一布线贴装层中各个器件之间,并裸露出所述第一布线贴装层中各个器件的连接件,所述第一布线封料层的厚度和第一布线贴装层的厚度相当。
可选地,所述布线层包括贯穿所在封料层的纵向布线、覆盖于所在封料层上且连接于所述纵向布线的横向布线。
可选地,所述第一布线层包括贯穿第一布线封料层且与基板导通的第一纵向布线,以及与所述第一纵向布线连通、覆盖于第一布线封料层上且互联第一布线贴装层中器件的第一横向布线。
可选地,所述金属引线将引线贴装层中的器件与末组布线封装层中的布线层电互联。
可选地,所述顶部封料层填充于引线贴装层的各个器件之间,并将引线贴装层和金属引线包覆密封。
可选地,所述基板为BT基板或PCB基板。
可选地,其特征在于,所述贴装层中各个器件的功能面朝上。
可选地,所述贴装层中包括芯片,所述芯片为单颗或多颗。
可选地,所述贴装层还包括无源器件,所述无源器件为电容、电阻或电感中的一种或多种。
可选地,所述封料层的材料为环氧树脂。
与现有技术相比,本发明请求保护的高密度系统级封装结构,将芯片和无源器件进行整合后再一并封装,可以形成包含整体系统功能而非单一的芯片功能的最终封装产品;同时,多层封装层间透过布线层更实现了三维立体角度的高密度系统互联,相比现有的系统级封装,多层布线结构充分利用了芯片本身的厚度,在满足半导体封装轻薄短小趋势要求以及更复杂的系统功能整合要求的同时,更好地降低了系统内电阻、电感以及芯片间的干扰因素,结构强度以及产品可靠性得到很好地加强。
附图说明
图1为本发明高密度系统级封装结构一个实施例的示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,所述示意图只是实例,其在此不应限制本发明保护的范围。
本发明提供一种高密度系统级封装结构,包括:基板;位于基板上的至少一组布线封装层,所述布线封装层包括依次位于基板上的布线贴装层、布线封料层、布线层;位于末组布线封装层上的引线键合封装层,所述引线键合封装层包括依次位于末组布线封装层上的引线贴装层、金属引线、顶部封料层;设置于基板下方的连接球;其中,封装层之间透过布线层实现相邻封装层或间隔封装层间的电互联。
下面结合附图对本发明的具体实施方式做详细的说明。
参考图1,示出了本发明高密度系统级封装结构一实施方式的示意图,本实施例中,所述一种高密度系统级封装结构以两组布线封装层和引线键合封装层为例,但是本发明不限制与此,所述一种高密度系统级封装结构包括:基板101、位于基板101上的第一布线封装层、位于第一布线封装层上的第二布线封装层、位于第二布线封装层上的引线键合封装层、设置于基板101下方的连接球110。其中,
基板101为后续堆叠各封装组的基础,同时,也是承载后续各层封装层的基础。所述基板101包括两个功能面,其中,所述基板101的第一表面用于进行封装层的堆叠,所述基板101的第二表面用于植球(植入连接球),本实施例中,所述基板101的上表面用于进行封装层的堆叠,所述基板101的上表面设置有用于实现电连接的焊盘,所述基板101的下表面用于植入连接球。具体地,所述基板101通常为BT(BismaleimideTriazine)基板或印刷电路板(PrintedCircuitBoard,PCB)等,以便于在基板101的第一表面和第二表面之间进行走线。所述基板101包括贯穿所述基板101的连接走线,所述连接走线可以使焊盘和连接球实现电连接。
为了更好的固定位于基板101上的封装处,较佳地,所述高密度系统级封装结构还包括贴附于基板101上的胶合层,所述胶合层用于将第一布线贴装层103贴附于基板101上,所述胶合层可选用的材质有多种,基板101上形成胶合层时可以通过点胶或印刷等方法。所述方法在半导体制造领域中已为本领域技术人员所熟知,在此不再赘述。
第一布线封装层中包括依次位于基板101上的第一布线贴装层102、第一布线封料层103、第一布线层104。其中,
所述第一布线贴装层102包括多种半导体器件,本实施例中,所述第一布线贴装层102包括芯片和无源器件,并按照功能面朝上的方式通过胶合层贴附于基板101上,所述第一布线贴装层102的功能面,是指第一布线贴装层102中的芯片和无源器件的焊盘所在表面。
在本发明的一个优选的实施例中,设置于基板101之上的第一布线贴装层102及后续提及的贴装层都可以包含一个或多个相同或不同芯片,还可以包括一个或多个相同或不同的无源器件。这些芯片和无源器件各自成为一个系统级封装产品的一部分,各自完成实现系统级功能中的一个或多个单独的功能。
在本发明的一个优选的实施例中,第一布线贴装层102中的芯片与无源器件的组合是根据系统功能来配置的。因此,在一个或一组芯片的周围,可能有相同或不同的另外的一个或一组芯片,或者相同或不同的电容、电阻或电感等无源器件;类似的,在一个无源器件的周围,可能有相同或不同的其他的无源器件,或者一个或多个相同或不同芯片。
第一布线封料层103用于绝缘和隔离第一布线贴装层102的各个器件,同时,还用于绝缘和隔离不同封装层。所述第一布线封料层103填充于第一布线贴装层102的各器件之间,并且,部分第一布线封料层103覆盖于所述第一布线贴装层102的各个器件上,所述第一布线封料层103裸露出所述第一布线贴装层102各个器件的连接件,具体的,所述第一布线封料层103露出芯片和无源器件组的焊盘表面,以便于进行电性连接。
由于第一布线封料层103填充于第一布线贴装层102的器件之间,并且裸露出各个器件的连接件,因此第一布线封料层103的厚度与第一布线贴装层102的厚度相当,可以减小各贴装层的堆叠厚度,最大限度地提高封装结构的集成性。
第一布线层104包括第一纵向布线和第一横向布线。其中,所述第一纵向布线为贯穿所述第一布线封料层103的导线(例如,金属导线),用于实现第一布线封装层与基板101间的电连接。
在实际应用中,可以根据设计需求有选择地在封料层中形成纵向布线,以实现各贴装层之间或贴装层和基板之间的电连接,由于封料层具有良好的绝缘性,可以避免各贴装层中各器件之间的干扰。
所述第一横向布线为覆盖于所述第一布线封料层103上的导线(例如,金属导线)并与第一纵向布线导通相连,用于实现第一布线贴装层102的器件之间的电连接,本实施例中,所述第一横向布线用于实现第一布线贴装层102中芯片和无源器件之间的电连接,具体地,所述第一横向布线与芯片和无源器件的焊盘表面相连。
第二布线封装层堆叠于第一布线封装层上,具体地,包括:依次位于第一布线封装层上的第二布线贴装层105、第二布线封料层106和第二布线层107。本实施例中,所述第二布线贴装层105包括芯片和无源器件,并按照功能面朝上的方式堆叠于第一布线封料层103上。所述第二布线贴装层105与第一布线贴装层102类似,可以包含一个或多个相同或不同芯片,还可以包括一个或多个相同或不同的无源器件。
第二布线封料层106用于绝缘和隔离第二布线贴装层105的各个器件,同时,还用于绝缘和隔离不同封装层。所述第二布线封料层106填充于第二布线贴装层105的各器件之间,并且,部分第二布线封料层106覆盖于所述第二布线贴装层105的各个器件上,所述第二布线封料层106裸露出所述第二布线贴装层106各个器件的连接件,具体的,所述第二布线封料层106露出芯片和无源器件组的焊盘表面,以便于进行电性连接。
第二布线层107包括第二纵向布线和第二横向布线。其中,所述第二纵向布线为贯穿所述第二布线封料层106的导线(例如,金属导线),用于实现第二布线封装层与其他封装层间的电连接,根据设计需求,所述第二纵向布线还用于实现第二布线封装层和基板101之间的电连接;
所述第二横向布线为覆盖于所述第二布线封料层106上的导线(例如,金属导线),所述第二横向布线连接于第二纵向布线,用于实现第二布线贴装层105的器件之间的电连接,本实施例中,所述第二横向布线用于实现第二布线贴装层105中芯片和无源器件组之间的电连接,具体地,所述第二横向布线与芯片和无源器件的焊盘表面相连。
引线键合封装层包括依次位于第二布线封装层上的引线贴装层108、金属引线109、顶部封料层110。
所述引线贴装层108与上述的贴装层类似,可以包含一个或多个相同或不同芯片,还可以包括一个或多个相同或不同的无源器件。本实施例中,引线贴装层108中包括芯片,并按照功能面朝上的方式贴装于第二布线封料层106上。
所述引线键合封装层中的金属引线109在引线贴装层108与第二布线层107间形成电性互联。本实施例中,具体地,所述金属引线109将引线贴装层109中的芯片焊盘与第二布线层107的第二横向布线导通互联。
顶部封料层110包覆密封引线贴装层108的各个器件及金属引线109形成封装体,以避免外界环境的污染和侵蚀。形成顶部封料层110的材料可以与形成第一布线封料层103和第二布线封料层106的材料相同,即采用环氧树脂来形成顶部封料层110。
所述高密度系统级封装结构还包括设置于基板101下方的连接球111,所述连接球111位于与基板101中连接走线对应的位置,通过基板101中的连接走线与基板101的焊盘相连。
上述实施例中包括两组布线封装层和引线键合封装层,但是本发明并不限制于此,还可以是一组或多组布线封装层来搭配顶部封装层,本领域技术人员可以根据上述实施例进行相应地变形、修改和替换。
本发明高密度系统级封装结构,各封装层间通过各布线层实现了相邻或相隔封装层间的电连接,再经由基板101内部的连接走线整理实现了系统的整合,最终通过连接球111将功能输出。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.高密度系统级封装结构,其特征在于,包括:
基板;位于基板上的三组以上的布线封装层,所述布线封装层包括依次位于基板上的布线贴装层、布线封料层、布线层;位于末组布线封装层上的引线键合封装层,所述引线键合封装层包括依次位于末组布线封装层上的引线贴装层、金属引线、顶部封料层;设置于基板下方的连接球;其中,相邻的所述布线封装层中所述布线层的纵向布线错位设置实现间隔封装层间的电互联,每组贴装层侧面和顶面的封装材料相同;
所述布线封料层填充于布线贴装层中各个器件之间,部分所述布线封料层覆盖于所述布线贴装层的各个器件上,所述布线封料层的上表面与布线贴装层各个器件的连接件的顶部齐平,以裸露出所述布线贴装层中各个器件的连接件,在所述布线封料层上形成有布线层。
2.如权利要求1所述的高密度系统级封装结构,其特征在于,所述布线层包括贯穿所在封料层的纵向布线、覆盖于所在封料层上且连接于所述纵向布线的横向布线。
3.如权利要求1所述的高密度系统级封装结构,其特征在于,所述金属引线将引线贴装层中的器件与末组布线封装层中的布线层电互联。
4.如权利要求1所述的高密度系统级封装结构,其特征在于,所述顶部封料层填充于引线贴装层的各个器件之间,并将引线贴装层和金属引线包覆密封。
5.如权利要求1所述的高密度系统级封装结构,其特征在于:所述基板为BT基板或PCB基板。
6.如权利要求1~5任一权利要求所述的高密度系统级封装结构,其特征在于,所述贴装层中各个器件的功能面朝上。
7.如权利要求1~5任一权利要求所述的高密度系统级封装结构,其特征在于:所述贴装层中包括芯片,所述芯片为单颗或多颗。
8.如权利要求7所述的高密度系统级封装结构,其特征在于:所述贴装层还包括无源器件,所述无源器件为电容、电阻或电感中的一种或多种。
9.如权利要求1~4任一权利要求所述的高密度系统级封装结构,其特征在于:所述封料层的材料为环氧树脂。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110069991.5A CN102176450B (zh) | 2011-03-22 | 2011-03-22 | 高密度系统级封装结构 |
US13/984,929 US9543269B2 (en) | 2011-03-22 | 2012-03-22 | System-level packaging methods and structures |
PCT/CN2012/072769 WO2012126377A1 (en) | 2011-03-22 | 2012-03-22 | System-level packaging methods and structures |
US15/362,625 US10741499B2 (en) | 2011-03-22 | 2016-11-28 | System-level packaging structures |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110069991.5A CN102176450B (zh) | 2011-03-22 | 2011-03-22 | 高密度系统级封装结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102176450A CN102176450A (zh) | 2011-09-07 |
CN102176450B true CN102176450B (zh) | 2016-04-06 |
Family
ID=44519595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110069991.5A Active CN102176450B (zh) | 2011-03-22 | 2011-03-22 | 高密度系统级封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102176450B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102157502B (zh) * | 2011-03-23 | 2014-05-07 | 南通富士通微电子股份有限公司 | 系统级封装结构 |
WO2012126377A1 (en) * | 2011-03-22 | 2012-09-27 | Nantong Fujitsu Microelectronics Co., Ltd. | System-level packaging methods and structures |
WO2012126379A1 (en) * | 2011-03-23 | 2012-09-27 | Nantong Fujitsu Microelectronics Co., Ltd. | Three-dimensional system-level packaging methods and structures |
US20150115427A1 (en) * | 2012-05-18 | 2015-04-30 | Shennan Circuits Co., Ltd. | Package structure and packaging method thereof |
CN104992933A (zh) * | 2015-05-26 | 2015-10-21 | 江苏长电科技股份有限公司 | 压膜式芯片内埋的超薄封装结构及其制造方法 |
US10032850B2 (en) * | 2016-05-11 | 2018-07-24 | Texas Instruments Incorporated | Semiconductor die with back-side integrated inductive component |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2664198Y (zh) * | 2003-08-18 | 2004-12-15 | 威盛电子股份有限公司 | 多芯片封装结构 |
US20070262436A1 (en) * | 2006-05-12 | 2007-11-15 | Micron Technology, Inc. | Microelectronic devices and methods for manufacturing microelectronic devices |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100914977B1 (ko) * | 2007-06-18 | 2009-09-02 | 주식회사 하이닉스반도체 | 스택 패키지의 제조 방법 |
US7648911B2 (en) * | 2008-05-27 | 2010-01-19 | Stats Chippac, Ltd. | Semiconductor device and method of forming embedded passive circuit elements interconnected to through hole vias |
-
2011
- 2011-03-22 CN CN201110069991.5A patent/CN102176450B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2664198Y (zh) * | 2003-08-18 | 2004-12-15 | 威盛电子股份有限公司 | 多芯片封装结构 |
US20070262436A1 (en) * | 2006-05-12 | 2007-11-15 | Micron Technology, Inc. | Microelectronic devices and methods for manufacturing microelectronic devices |
Also Published As
Publication number | Publication date |
---|---|
CN102176450A (zh) | 2011-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101190920B1 (ko) | 적층 반도체 패키지 및 그 제조 방법 | |
CN102176450B (zh) | 高密度系统级封装结构 | |
US20110317381A1 (en) | Embedded chip-on-chip package and package-on-package comprising same | |
CN102157394A (zh) | 高密度系统级封装方法 | |
CN102176444B (zh) | 高集成度系统级封装结构 | |
KR20140116079A (ko) | 적층된 반도체 디바이스들을 위한 인터포저 | |
CN202025746U (zh) | 高集成度系统级封装结构 | |
CN102110672A (zh) | 芯片堆叠封装结构及其制造方法 | |
CN102176419B (zh) | 高集成度系统级封装方法 | |
CN201994292U (zh) | 高密度系统级封装结构 | |
CN102157402B (zh) | 系统级封装方法 | |
CN102176448B (zh) | 扇出系统级封装结构 | |
CN102157502B (zh) | 系统级封装结构 | |
CN102157501B (zh) | 三维系统级封装结构 | |
CN102176445B (zh) | 扇出高密度封装结构 | |
CN105390477B (zh) | 一种多芯片3d二次封装半导体器件及其封装方法 | |
CN104103605B (zh) | 半导体封装件及其制法 | |
CN102176449B (zh) | 一种高密度系统级封装结构 | |
CN102176446B (zh) | 一种三维高集成度系统级封装结构 | |
JP2008171895A (ja) | 半導体素子埋め込み支持基板の積層構造とその製造方法 | |
CN216435892U (zh) | 立体封装结构及其中介板 | |
CN102176420A (zh) | 三维高密度系统级封装方法 | |
CN102938398A (zh) | 智能电表核心模块的封装结构 | |
CN220457668U (zh) | 一种包括多层电路板的封装模组及电子设备 | |
CN203277376U (zh) | 一种多晶片封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP01 | Change in the name or title of a patent holder |
Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288 Patentee after: Tongfu Microelectronics Co., Ltd. Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288 Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong |