CN104364902B - 半导体封装、其制造方法及封装体叠层 - Google Patents

半导体封装、其制造方法及封装体叠层 Download PDF

Info

Publication number
CN104364902B
CN104364902B CN201380026487.4A CN201380026487A CN104364902B CN 104364902 B CN104364902 B CN 104364902B CN 201380026487 A CN201380026487 A CN 201380026487A CN 104364902 B CN104364902 B CN 104364902B
Authority
CN
China
Prior art keywords
semiconductor chip
wiring
semiconductor
insulated substrate
breakthrough part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380026487.4A
Other languages
English (en)
Other versions
CN104364902A (zh
Inventor
权容台
朴卿焄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEPES
Nepes Co Ltd
Original Assignee
Nepes Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120056341A external-priority patent/KR101362714B1/ko
Priority claimed from KR1020120056340A external-priority patent/KR101368793B1/ko
Application filed by Nepes Co Ltd filed Critical Nepes Co Ltd
Publication of CN104364902A publication Critical patent/CN104364902A/zh
Application granted granted Critical
Publication of CN104364902B publication Critical patent/CN104364902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/08111—Disposition the bonding area being disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32235—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

本发明提供一种包括精密且工艺缺陷低的贯通布线的半导体封装的制造方法。本发明的一个实施例的半导体封装包括：绝缘基板，其包括第一贯通部和第二贯通部；贯通布线，填充所述第一贯通部，被设置成穿过所述绝缘基板；半导体芯片，位于所述第二贯通部内，与所述贯通布线电连接；模制件，对所述半导体芯片和所述绝缘基板进行模塑；以及再布线图案层，位于所述绝缘基板的下侧，电连接所述贯通布线和所述半导体芯片。

Description

半导体封装、其制造方法及封装体叠层
技术领域
本发明的技术思想涉及一种半导体封装，更详细而言涉及包括贯通布线的半导体封装、其制造方法及封装体叠层。
背景技术
随着半导体芯片制造工艺的持续发展，半导体芯片的大小也持续变小。如今，由于半导体芯片的大小大幅缩小，而发生为了形成半导体封装时的电连接，需要增加封装大小的情况。在这种发展过程中提出的半导体封装技术的一种为扇出封装(Pan-Out Package)。并且，在扇出封装的外侧区域形成上下垂直传递信号的图案结构，上下层叠同种封装体或者异种封装体，从而并行在同一安装面积上扩展存储器容量或者提高半导体运行性能的技术来进行多种形式的开发。
现有技术中，为了垂直传递电信号，在半导体芯片的外部模塑区域加工孔，其内部填充导电性焊剂，形成垂直方式的贯通图案之后，与所述贯通图案电连接，在所述外部模塑区域的上表面和/或下表面形成垂直图案。但是，这种现有技术在制造工艺中因芯片焊盘的损伤或者模塑材料的渗透等发生各种工艺不良。并且，难以精密地形成用于在半导体芯片的模塑区域上形成贯通图案的贯通孔，在所述贯通孔中致密地填充贯通图案受限。作为现有技术文献可例举美国授权专利第7，545，047号。
发明内容
(一)要解决的技术问题
本发明的目的在于提供包括精密且工艺缺陷低的贯通布线的半导体封装、其制造方法以及封装体叠层。
(二)技术方案
用于实现所述技术问题的本发明技术思想的半导体封装包括：绝缘基板，其包括第一贯通部和第二贯通部；贯通布线，填充所述第一贯通部，被设置成穿过所述绝缘基板；半导体芯片，位于所述第二贯通部内，与所述贯通布线电连接；模制件，对所述半导体芯片和所述绝缘基板进行模塑；以及再布线图案层，位于所述绝缘基板的下侧，电连接所述贯通布线和所述半导体芯片。
并且，用于实现所述技术问题的本发明技术思想的半导体封装包括：绝缘基板，其包括第一贯通部和第二贯通部；贯通布线，填充所述第一贯通部，被设置成穿过所述绝缘基板；上焊盘，位于所述绝缘基板的上表面，与所述贯通布线的上侧电连接；下焊盘，位于所述绝缘基板的下表面，与所述贯通布线的下侧电连接，半导体芯片，位于所述第二贯通部内，与所述贯通布线电连接；模制件，对所述半导体芯片和所述绝缘基板进行模塑；以及再布线图案层，位于所述绝缘基板的下侧，电连接所述贯通布线和所述半导体芯片。所述半导体芯片的下表面可以以相对于所述下焊盘的下表面具有台阶差的方式凹陷。
本发明的一个实施例中，所述半导体芯片的下表面以相对于所述绝缘基板的下表面具有台阶差的方式凹陷。
本发明的一个实施例中，所述半导体芯片的下表面可以在3至23μm范围内相对于所述绝缘基板的下表面凹陷。
本发明的一个实施例中，所述再布线图案层可包括：第一绝缘层，在所述绝缘基板和所述贯通布线上露出所述贯通布线和所述半导体芯片的半导体芯片焊盘；再布线图案，位于所述第一绝缘层上，电连接所述贯通布线和所述半导体芯片焊盘；以及第二绝缘层，位于所述再布线图案层上，露出所述再布线图案的部分区域。与所述半导体芯片接触的所述第一绝缘层的厚度可以大于与所述绝缘基板接触的所述第一绝缘层的厚度。
本发明的一个实施例中，与所述半导体芯片接触的所述第一绝缘层的厚度可以在3至23微米的范围内大于与所述绝缘基板接触的所述第一绝缘层的厚度。
本发明的一个实施例中，还可以包括外部连接件，所述外部连接件位于所述再布线图案层的下侧，与所述再布线图案层电连接。
本发明的一个实施例中，还可以包括外部连接件，所述外部连接件位于所述上焊盘的上侧，与所述上焊盘电连接。
本发明的一个实施例中，所述上焊盘、所述下焊盘或者这些可以均具有大于所述贯通布线的宽度。
本发明的一个实施例中，所述半导体芯片的高度可以小于所述绝缘基板的高度。
本发明的一个实施例中，所述半导体芯片的高度可以与所述绝缘基板的高度相同。
本发明的一个实施例中，所述半导体芯片的高度可以大于所述绝缘基板的高度。
本发明的一个实施例中，所述半导体芯片的顶面可以位于与所述绝缘基板的顶面同一平面上。
本发明的一个实施例中，所述半导体芯片的顶面可以位于与所述模制件的顶面同一平面上。
本发明的一个实施例中，所述半导体芯片的顶面可以从所述模制件露出。
本发明的一个实施例中，所述半导体芯片可以包括多个半导体芯片。
用于实现所述技术问题的本发明技术思想的半导体封装包括：绝缘基板，其包括一个以上的第一贯通部和位于所述多个第一贯通部之间的第二贯通部；一个以上的贯通布线，填充所述第一贯通部，被设置成穿过所述绝缘基板；上焊盘，位于所述绝缘基板的上表面，与所述多个贯通布线各自的上侧电连接；下焊盘，位于所述绝缘基板的下表面，与所述多个贯通布线各自的下侧电连接；半导体芯片，位于所述第二贯通部内，且位于所述多个贯通布线之间，与所述多个贯通布线电连接；模制件，对所述半导体芯片和所述绝缘基板进行模塑；以及再布线图案层，位于所述绝缘基板的下侧，电连接所述贯通布线和所述半导体芯片，并且包括第一绝缘层、再布线图案以及第二绝缘层，所述第一绝缘层在所述绝缘基板和所述多个贯通布线上，露出所述多个贯通布线和所述半导体芯片的半导体芯片焊盘，所述再布线图案位于所述第一绝缘层上，电连接所述多个贯通布线和所述半导体芯片焊盘，所述第二绝缘层位于所述再布线图案上，露出所述再布线图案的部分区域。所述半导体芯片的下表面可以以相对于所述下焊盘的下表面具有台阶差的方式凹陷，与所述半导体芯片接触的所述第一绝缘层的厚度可以大于与所述绝缘基板接触的所述第一绝缘层的厚度。
用于实现所述技术问题的本发明技术思想的半导体封装的制造方法，其包括：准备半导体芯片和绝缘基板的步骤；在所述半导体芯片的下表面上形成保护层的步骤；在所述绝缘基板内的第一贯通部上形成贯通布线的步骤；在所述贯通布线的上表面形成上焊盘，在所述贯通布线的下表面形成下焊盘的步骤；在所述绝缘基板内的第二贯通部上配置所述半导体芯片的步骤；形成覆盖所述绝缘基板和所述半导体芯片的模制件的步骤；从所述半导体芯片上去除所述保护层的步骤；以及形成电连接所述贯通布线和所述半导体芯片的再布线图案层的步骤。所述半导体芯片的下表面可以以相对于所述下焊盘的下表面具有台阶差的方式凹陷。
本发明的一个实施例中，在所述绝缘基板内的所述第二贯通部配置所述半导体芯片的步骤可以包括：将所述绝缘基板粘贴到承载基板上的步骤；以及将所述半导体芯片粘贴到所述承载基板上的所述绝缘基板内的所述第二贯通部内的步骤。
本发明的一个实施例中，形成电连接所述贯通布线和所述半导体芯片的再布线图案层的步骤还可以包括：形成在所述绝缘基板和所述贯通布线上露出所述贯通布线和所述半导体芯片的半导体芯片焊盘的所述第一绝缘层的步骤；在所述第一绝缘层上形成电连接所述贯通布线和所述半导体芯片焊盘的再布线图案的步骤；以及在所述再布线图案上形成露出所述再布线图案的部分区域的第二绝缘层的步骤。与所述半导体芯片接触的所述第一绝缘层的厚度可以大于与所述绝缘基板接触的所述第一绝缘层的厚度。
本发明的一个实施例中，形成所述模制件的步骤可以包括：形成整体覆盖所述绝缘基板和所述半导体芯片的模制件的步骤；利用蚀刻或激光去除工艺来去除所述模制件的部分区域，露出上焊盘的步骤；清洗所述已露出的上焊盘的步骤；以及利用Ni/Au非电解镀金、Ni/Sn镀金、或者Sn镀金对所述已露出的上焊盘进行表面处理的步骤。
用于实现所述技术问题的本发明技术思想的封装体叠层，包括下部半导体封装和上部半导体封装，所述下部半导体封装包括：下部绝缘基板，其包括第一贯通部和第二贯通部；下部贯通布线，填充所述第一贯通部，被设置成穿过所述下部绝缘基板；第一焊盘，位于所述下部绝缘基板的上表面，与所述下部贯通布线的上侧电连接；第二焊盘，位于所述下部绝缘基板的下表面，与所述下部贯通布线的下侧电连接；下部半导体芯片，位于所述第二贯通部内，与所述下部贯通布线电连接；下部模制件，对所述下部半导体芯片和所述下部绝缘基板进行模塑；以及下部再布线图案层，位于所述下部绝缘基板的下侧，电连接所述下部贯通布线和所述下部半导体芯片，其中，所述下部半导体芯片的下表面以相对于所述下焊盘的下表面具有台阶差的方式凹陷，所述上部半导体封装包括：上部绝缘基板，其包括第三贯通部和第四贯通部；上部贯通布线，填充所述第三贯通部，被设置成穿过所述上部绝缘基板；第三焊盘，位于所述上部绝缘基板的上表面，与所述上部贯通布线的上侧电连接；第四焊盘，位于所述上部绝缘基板的下表面，与所述上部贯通布线的下侧电连接；上部半导体芯片，位于所述第四贯通部内，与所述上部贯通布线电连接；上部模制件，对所述上部半导体芯片和所述上部绝缘基板进行模塑；以及上部再布线图案层，位于所述上部绝缘基板的下侧，电连接所述上部贯通布线和所述上部半导体芯片，其中，所述上部半导体芯片的下表面以相对于所述下焊盘的下表面具有台阶差的方式凹陷。所述上部半导体封装可以位于所述下部半导体封装的上侧。所述上部半导体封装的所述上部外部连接件可以与所述下部半导体封装的所述下部贯通布线电连接。
用于实现所述技术问题的本发明技术思想的半导体封装，其包括：绝缘基板，包括第一贯通部和第二贯通部；贯通布线，填充所述第一贯通部，被设置成穿过所述绝缘基板；半导体芯片，位于所述第二贯通部内，与所述贯通布线电连接；模制件，对所述半导体芯片和所述绝缘基板进行模塑，具有露出所述贯通布线的顶端的凹陷区域；再布线图案层，位于所述绝缘基板的下侧，电连接所述贯通布线和所述半导体芯片；以及外部连接件，与所述再布线图案层电连接。
本发明的一个实施例中，还可以包括位于所述模制件的所述凹陷区域内的所述贯通布线上的键合层。
本发明的一个实施例中，所述键合层可以包括导电材料。
本发明的一个实施例中，所述键合层的顶面以相对于所述模制件的顶面具有台阶差的方式凹陷。
本发明的一个实施例中，所述半导体芯片的高度可以小于所述绝缘基板的高度。
本发明的一个实施例中，所述半导体芯片的高度可以与所述绝缘基板的高度相同。
本发明的一个实施例中，所述半导体芯片的高度可以大于所述绝缘基板的高度。
本发明的一个实施例中，所述半导体芯片的顶面可以位于与所述绝缘基板的顶面同一平面上。
本发明的一个实施例中，所述半导体芯片的顶面可以位于与所述模制件的顶面同一平面上。
本发明的一个实施例中，所述半导体芯片的顶面可以从所述模制件露出。
本发明的一个实施例中，所述半导体芯片可以包括多个半导体芯片。
用于实现所述技术问题的本发明技术思想的半导体封装的制造方法，其包括：准备绝缘基板的步骤；在所述绝缘基板内的第一贯通部上形成贯通布线的步骤；在所述绝缘基板内的第二贯通部上配置半导体芯片的步骤；形成覆盖所述绝缘基板和所述半导体芯片的模制件的步骤；形成电连接所述贯通布线和所述半导体芯片的再布线图案层的步骤；形成与所述再布线图案层电连接的外部连接件的步骤；以及去除所述模制件的部分区域，形成露出所述贯通布线的凹陷区域的步骤。
本发明的一个实施例中，在所述绝缘基板内形成贯通布线的步骤可以包括：去除所述绝缘基板的部分区域，同时形成所述第一贯通部和所述第二贯通部的步骤；以及向所述第一贯通部填充导电材料，形成所述贯通布线的步骤。
本发明的一个实施例中，在所述绝缘基板内形成贯通布线的步骤可以包括：去除所述绝缘基板的部分区域，形成所述第一贯通部的步骤；向所述第一贯通部填充导电材料来形成所述贯通布线的步骤；以及去除所述绝缘基板的部分区域，形成所述第二贯通部的步骤。
本发明的一个实施例中，所述第一贯通部和第二贯通部可利用布线工艺、模具切割加工工艺、蚀刻工艺、钻孔工艺或者激光去除工艺来形成。
本发明的一个实施例中，在所述绝缘基板内的所述第二贯通部配置所述半导体芯片的步骤可以包括：将所述绝缘基板粘贴到承载基板上的步骤；以及将所述半导体芯片粘贴到所述承载基板上的所述绝缘基板内的所述第二贯通部内的步骤。
本发明的一个实施例中，在实施去除所述模制件的部分区域，形成露出所述贯通布线的凹陷区域的步骤之后，可进一步包括在所述凹陷区域内形成与所述贯通布线电连接的键合层的步骤。
本发明的一个实施例中，所述键合层可以具有小于所述贯通布线的平面面积。
本发明的一个实施例中，形成电连接所述贯通布线和所述半导体芯片的再布线图案层的步骤可以进一步包括：形成在所述绝缘基板和所述贯通布线上露出所述贯通布线和所述半导体芯片的半导体芯片焊盘的第一绝缘层的步骤；在所述第一绝缘层上形成电连接所述贯通布线和所述半导体芯片焊盘的再布线图案的步骤；以及在所述再布线图案上形成露出所述再布线图案的部分区域的第二绝缘层的步骤。
用于实现所述技术问题的本发明技术思想的封装体叠层，包括下部半导体封装和上部半导体封装，所述下部半导体封装包括：下部绝缘基板，其包括第一贯通部和第二贯通部；下部贯通布线，填充所述第一贯通部，被设置成穿过所述下部绝缘基板；下部半导体芯片，位于所述第二贯通部内，与所述下部贯通布线电连接；下部模制件，对所述下部半导体芯片和所述下部绝缘基板进行模塑，具有露出所述下部贯通布线的顶端的下部凹陷区域；下部再布线图案层，位于所述下部绝缘基板的下侧，电连接所述下部贯通布线和所述下部半导体芯片；以及下部外部连接件，与所述下部再布线图案层电连接，所述上部半导体封装包括：上部绝缘基板，其包括第三贯通部和第四贯通部；上部贯通布线，填充所述第三贯通部，被设置成穿过所述上部绝缘基板；上部半导体芯片，位于所述第四贯通部内，与所述上部贯通布线电连接；上部模制件，对所述上部半导体芯片和所述上部绝缘基板进行模塑；上部再布线图案层，位于所述上部绝缘基板的下侧，电连接所述上部贯通布线和所述上部半导体芯片；以及上部外部连接件，与所述上部再布线图案层电连接。所述上部半导体封装可位于所述下部半导体封装的上侧。所述上部半导体封装的所述上部外部连接件可以与所述下部半导体封装的所述下部贯通布线电连接。
(三)有益效果
与现有的安装半导体芯片之后形成贯通孔，而后进行填充来形成贯通布线的情况相比，本发明技术思想的半导体封装预先在绝缘基板上形成通孔并且通过填充形成贯通布线之后安装半导体芯片，因此能够减少制造工艺中对半导体芯片的损坏，能够提供精密且工艺缺陷低的贯通布线。
并且，通过在半导体芯片的活性面上形成保护层，能够在半导体芯片的个别工艺、在承载基板上的安装工艺以及模塑工艺中，从工艺过程中导致的缺陷，例如，半导体芯片的活性面损坏、半导体芯片焊盘的污染、覆盖模制件的焊盘表面等缺陷中保护半导体芯片的活性面。
并且，通过所述保护层，能够改变半导体芯片的半导体芯片焊盘和与贯通布线连接的下焊盘的高度，因此能够抑制相互间的信号干扰。这种下焊盘的高度调节可通过调节位于半导体芯片和绝缘基板上的绝缘层的厚度来实现，进一步地，能够控制半导体封装的电特性和机械特性。
附图说明
图1是表示本发明的一个实施例的半导体封装的剖视图。
图2是沿线II-II切割本发明的一个实施例的图1的半导体封装的平面图。
图3至图18是根据工艺步骤表示制造本发明的一个实施例的图1的半导体封装的制造方法的剖视图。
图19是表示多个图1的半导体封装层叠的封装体叠层的剖视图。
图20是表示本发明的一个实施例的半导体封装的剖视图。
图21和图22是表示本发明的一个实施例的半导体封装的剖视图。
图22至图25是表示本发明的一个实施例的半导体封装的剖视图。
图26是表示本发明的一个实施例的半导体封装的剖视图。
图27是沿线II-II切割本发明的一个实施例的图26的半导体封装的平面图。
图28至图40是根据工艺步骤表示制造本发明的一个实施例的图26的半导体封装的制造方法的剖视图。
图41是表示多个图26的半导体封装层叠的封装体叠层的剖视图。
图42至图44是根据工艺步骤表示制造本发明的一个实施例的图26的半导体封装的制造方法的剖视图。
图45至图47是表示本发明的一个实施例的半导体封装的剖视图。
图48是表示本发明的一个实施例的半导体封装的剖视图。
最优实施方式
本发明的一个实施例的半导体封装100包括：绝缘基板110，其包括第一贯通部112和第二贯通部114；贯通布线120，填充第一贯通部112，贯通绝缘基板110而设置；半导体芯片130，位于第二贯通部114内，与贯通布线120电连接；模制件140，对半导体芯片130和所述绝缘基板110进行模塑；以及再布线图案层150，位于绝缘基板110的下侧，电连接贯通布线120和半导体芯片130。
具体实施方式
以下，参照附图，对本发明的优选实施例进行详细说明。本发明的实施例为了向本领域技术人员更完整地说明本发明的技术思想而提供，下述实施例可变更为多种其它方式，本发明的技术思想不限于下述实施例。反而，这些实施例是为了使本公开更充实更完善，向本领域技术人员完整地传达本发明的技术思想而提供。如本说明书中所使用，术语“和/或”包括所列举的项目中任意一个或一个以上的所有组合。同一附图标记始终表示同一构成要件。并且，示意表示附图的多种构成要件和区域。因此，本发明的技术思想不限于附图中所表示的相对大小或间隔。
图1是表示本发明的一个实施例的半导体封装100的剖视图。图2是沿线II-II切割本发明的一个实施例的图1的半导体封装100的平面图。
参照图1和图2，半导体封装100包括绝缘基板110、贯通布线120、上焊盘122、下焊盘124、半导体芯片130、模制件140、再布线图案层150以及外侧连接部件160。
绝缘基板110可以包括第一贯通部112和第二贯通部114。第二贯通部114可位于绝缘基板110的中央，第一贯通部112可位于第二贯通部114的周围。在第一贯通部112上填充导电材料，由此能够形成贯通布线120。半导体芯片130可位于第二贯通部114上。但是，这样的第一贯通部112和第二贯通部114的位置关系的多种变化情况也属于本发明的技术思想。例如，第二贯通部114可位于绝缘基板110的一端部或者位于拐角部，第一贯通部112可以以不完全包围第二贯通部114的方式位于第二贯通部114的外侧。
贯通布线120可设置成贯通绝缘基板110。上焊盘122可位于贯通布线120的上侧，以便与贯通布线120电连接。并且，下焊盘124可位于贯通布线120的下侧，以便与贯通布线120电连接。即，上焊盘122可位于绝缘基板110的上表面，下焊盘124可位于绝缘基板110的下表面。贯通布线120可通过下焊盘124和再布线图案层150与半导体芯片130电连接。即，贯通布线120可通过下焊盘124和再布线图案154与半导体芯片130的半导体芯片焊盘132电连接。贯通布线120可向半导体芯片130提供数据信号或者提供电信号。
半导体芯片130可位于中央，贯通布线120可位于半导体芯片130的外轮廓。半导体芯片130可以是存储器芯片或逻辑芯片。这样的存储器芯片可包括例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、闪烁存储器(flash)、相变随机存取存储器(PRAM)、电阻式随机存取存储器(ReRAM)、铁电随机存取存储器(FeRAM)或者磁随机存取存储器(MRAM)。这种逻辑芯片可以是控制存储器芯片的控制器。半导体芯片130的高度H1可以小于绝缘基板110的高度H2。由此，半导体芯片130的高度H1可以小于贯通布线120的高度。
模制件140能够密封半导体芯片130。半导体芯片130的半导体芯片焊盘132可从模制件140露出。模制件140可覆盖绝缘基板110的顶面，绝缘基板110的侧面可从模制件140露出。模制件140可具有露出上焊盘122的凹陷区域142。模制件140能够填充半导体芯片130与绝缘基板110之间。并且，模制件140可以以填充绝缘基板110与再布线图案层150的第一绝缘层152之间的方式延伸。模制件140可包括绝缘物，例如可包括环氧模塑化合物(epoxymold compound，EMC)。露出的上焊盘可包括通过Ni/Au非电解镀金、Ni/Sn镀金、或者Sn镀金等形成的镀层。
再布线图案层150可位于绝缘基板110的下侧。再布线图案层150能够支撑半导体芯片130。第一绝缘层152、再布线图案154以及第二绝缘层156能够构成再布线图案层150。再布线图案154可被第一绝缘层152和第二绝缘层156包围。再布线图案154可包括导电材料，例如可包括金属，可包括铜、铜合金、铝或者铝合金。再布线图案154可对半导体芯片130进行再布线。由此，再布线图案154可对半导体芯片130的输出输入端子进行微细化，并且能够增加所述输入输出端子的数量。并且，半导体封装100可通过再布线图案154具有扇出结构。
并且，再布线图案层150可由预先制造的结构体构成，这样的结构体通过压制、粘接、回流等粘接在半导体芯片130和模制件140的情况也属于本发明的技术思想。
半导体芯片130的下表面133不与下焊盘124的下表面125和/或绝缘基板110的下表面116位于同一平面(coplanar)。例如，半导体芯片130的下表面133可以以相对于下焊盘124的下表面125具有台阶差的方式凹陷或者以相对于绝缘基板110的下表面116具有台阶差的方式凹陷。例如，半导体芯片130的下表面133可以在1至50μm的范围内相对于下焊盘124的下表面125和/或绝缘基板110的下表面116凹陷，例如可以在3至23μm的范围内凹陷。
并且，与半导体芯片130接触的第一绝缘层152的厚度T1可大于与绝缘基板110接触的第一绝缘层152的厚度T2。例如，与半导体芯片130接触的第一绝缘层152的厚度T1可大于与绝缘基板110接触的第一绝缘层152的厚度T2去除保护层139厚度相应的大小。例如，与半导体芯片130接触的第一绝缘层152的厚度T1可以在1至50μm的范围内大于与绝缘基板110接触的第一绝缘层152的厚度T2，例如可以在3至23μm的范围内。由此，再布线图案层150可以在半导体芯片130的下侧比绝缘基板110的下侧具有更厚的厚度。
外侧连接部件160可与再布线图案154电连接/或者物理连接，由此能够与半导体芯片130和/或贯通布线120电连接。外侧连接部件160能够将半导体芯片130与外部装置电连接。外侧连接部件160可在贯通布线120垂直地位于同一位置。由此，如参照以下图19所述，一个半导体封装的外侧连接部件160与另一半导体封装的贯通布线相互接触而能够电连接和/物理连接。外侧连接部件160可位于半导体芯片130的外轮廓。但这仅是例示，本发明的技术思想不限于此，外侧连接部件160与半导体芯片130重叠设置的情况也属于本发明的技术思想。外侧连接部件160例如可以为锡球。
图3至图18是根据工艺步骤表示制造本发明的一个实施例的图1的半导体封装100的制造方法的剖视图。
参照图3，在包括多个半导体芯片130的半导体晶片W的下侧形成保护层139。保护层139可形成在半导体芯片130的下侧表面上。所述下侧表面可以是形成有电路结构(未图示)的活性面，其上可设置半导体芯片焊盘132。即，半导体芯片焊盘132可通过保护层139在制造工艺中被保护。并且，电路结构(未图示)可通过保护层139在制造工艺中被保护。
保护层139可以是涂布液体状物质后进行固化而被固化的物质。或者，保护层139可以是通过蒸镀方法形成的物质。保护层139可包括绝缘物，例如可以包括氧化物、氮化物或氮氧化物。保护层139例如可具有1至50μm的厚度，例如可具有3至23μm的厚度。但是，上述的保护层139的材质、形状及厚度只是例示，本发明的技术思想不限于此。
如图4所示，沿切割线131切割半导体晶片W来使半导体芯片130个别化。由此，个别化的半导体芯片130被保护层139覆盖，设置有半导体芯片焊盘132的半导体芯片130的下侧表面被保护层139覆盖。
参照图5，准备绝缘基板110。绝缘基板110可包括绝缘物质，例如可包括硅(silicon)、玻璃(glass)、陶瓷(ceramic)、塑料(plastic)或者聚合物(polymer)。绝缘基板110可形成为平板，也可以具有圆形或者多边形形状。
参照图6，去除绝缘基板110的部分区域来形成贯通绝缘基板110的第一贯通部112。形成第一贯通部112的工艺可利用布线工艺、模具切割加工工艺、蚀刻工艺、钻孔工艺或者激光去除工艺来实施。第一贯通部112可相当于通过后续工艺形成贯通布线120的区域。图中图示的虚线是为了明确表示第一贯通部112而示出的，而不是意味绝缘基板110分为多个部分。
参照图7，在绝缘基板110内形成贯通布线120。具体而言，通过导电性物质填充第一贯通部112来形成贯通布线120。贯通布线120可以为硅穿孔(through silicon via，TSV)或者基板穿孔(through substrate via，TSV)。贯通布线120可通过将包括所述导电性物质且具有流动性的导电浆料(conductive paste)填充到第一贯通部112之后使其固体化来形成。所述导电浆料可以为金属粉末和/或碳粉和液体状树脂(resin)的混合物。作为替代方案，贯通布线120可利用镀金或蒸镀将所述导电材料质填充到第一贯通部112来形成。贯通布线120例如可包括金属，可包括铜、铜合金、铝或者铝合金。并且，贯通布线120可包括碳。
在绝缘基板110的上表面115上形成上焊盘122，在绝缘基板110的下表面116上形成下焊盘124。上焊盘122和下焊盘124可从贯通布线120延伸，能够与贯通布线120电连接。并且，上焊盘122的宽度w1可大于贯通布线120的宽度w0。下焊盘124的宽度w2可大于贯通布线120的宽度w0。上焊盘122的宽度w1和下焊盘124的宽度w2的厚度可以相同也可以互不相同。上焊盘122和/或下焊盘124可利用镀金、蒸镀或印刷来形成。上焊盘122和/或下焊盘124可包括导电材料，例如可包括金属，可包括铜、铜合金、铝或者铝合金。上焊盘122和/或下焊盘124可包括与贯通布线120相同的物质或者不同的物质。可以多样地变更上焊盘122和/或下焊盘124的厚度。
参照图8，去除绝缘基板110的部分区域来形成贯通绝缘基板110的第二贯通部114。形成第二贯通部114的工艺可利用布线工艺、模具切割加工工艺、蚀刻工艺、钻孔工艺或者激光去除工艺来实施。第二贯通部114可相当于通过后续工艺形成半导体芯片130的区域。第二贯通部114可位于绝缘基板110的中央，形成在第一贯通部112的贯通布线120可位于第二贯通部114的周围。但是，这些第一贯通部112和第二贯通部114的位置关系的多种改变情况也属于本发明的技术思想。例如，第二贯通部114可位于绝缘基板110的一端部或者位于拐角部，第一贯通部112可以以不完全包围第二贯通部114的方式位于第二贯通部114的外侧。图中图示的虚线是为了明确表示第二贯通部114而示出的，而不是意味绝缘基板110分为多个部分。
本实施例中对在不同的工艺中形成第一贯通部112和第二贯通部114的情况进行了说明，但这只是例示，在同一工艺中形成第一贯通部112和第二贯通部114的情况也属于本发明的技术思想。
参照图9，将绝缘基板110附着到承载基板129上。例如，绝缘基板110可利用粘接部件128粘贴到承载基板129上。承载基板129可包括硅(silicon)、玻璃(glass)、陶瓷(ceramic)、塑料(plastic)或者聚合物(polymer)。粘接部件128可以为液体状粘接剂或者粘接胶带。在绝缘基板110的第二贯通部114上露出粘接部件128。图9中示出粘结部件128仅粘贴到下焊盘124，从绝缘基板110隔离的形状，但在未设置下焊盘124的区域上粘接部件128可粘贴到绝缘基板110。
参照图10，在绝缘基板110内配置半导体芯片130。具体而言，以位于绝缘基板110的第二贯通部114内的方式将半导体芯片130粘贴到承载基板129上。半导体芯片130的半导体芯片焊盘132可朝向承载基板129，保护层139可与粘结部件128接触。半导体芯片130和绝缘基板110可在侧面方向相互隔离地设置。即，第二贯通部114的平面面积可大于半导体芯片130的平面面积。作为替代方案，半导体芯片130和绝缘基板110可在侧面相互接触地设置。例如，第二贯通部114的平面面积可与半导体芯片130的平面面积几乎相同。半导体芯片130的高度H1可小于绝缘基板110的高度H2。并且，半导体芯片130的顶面可相对于绝缘基板110的顶面具有台阶差。但是，这只是例示，本发明的技术思想不限于此。例如，半导体芯片130的高度H1可与绝缘基板110的高度H2相同或者可大于绝缘基板110的高度H2。
贯通布线120可设置成包围半导体芯片130。贯通布线120可在半导体芯片130的两侧以相同的数量设置。但是，这只是例示，本发明并不限于此。例如，贯通布线120可仅位于半导体芯片130的一侧，或者可在半导体芯片130的两侧以不同的数量设置。并且，示出了以半导体芯片130为中心两侧设置两个贯通布线120，但这只是例示，本发明不限于此。即，可以以半导体芯片130为中心两侧设置多种数量的贯通布线120。
参照图11，形成覆盖绝缘基板110和半导体芯片130的模制件140。模制件140能够密封半导体芯片130和保护层139。绝缘基板110的顶面可被模制件140覆盖，绝缘基板110的侧面可从模制件140露出。并且，贯通布线120和上焊盘122可被模制件140覆盖。模制件140可填充半导体芯片130与绝缘基板110之间。模制件140可包括绝缘物，例如可包括环氧模塑化合物(epoxy mold compound，EMC)。形成模制件140的步骤可通过一个步骤实施或者可通过多个步骤实施。选择性地，可实施平坦化模制件140的顶面的工艺。模制件140可利用印刷(printing)方式或者模压成型(compression molding)方式来形成。
参照图12，去除承载基板129和粘接部件128。由此能够从模制件140露出覆盖半导体芯片130的半导体芯片焊盘132的保护层139和与贯通布线120连接的下焊盘124。
参照图13，去除覆盖半导体芯片130的半导体芯片焊盘132的保护层139。由此能够从模制件140露出半导体芯片130的半导体芯片焊盘132。设置有半导体芯片焊盘132的半导体130的下表面133以第一距离S1相对于下焊盘124的下表面125凹陷(recess)。半导体芯片130的下表面133以第二距离S2相对于绝缘基板110的下表面116凹陷。具体而言，半导体芯片130的下表面不与下焊盘124的下表面125和/或绝缘基板110的下表面116位于同一平面(coplanar)。即，半导体芯片130的下表面133以相对于下焊盘124的下表面125和/或绝缘基板110的下表面116具有台阶差的方式凹陷相当于去除的保护层139的厚度。例如，半导体芯片130的下表面133可以在1至50μm的范围内以相对于下焊盘124的下表面125和/或绝缘基板110的下表面116具有台阶差的方式凹陷，例如可以在3至23μm的范围内凹陷。
参照图14至16，形成电连接贯通布线120和半导体芯片130的再布线图案层150。
参照图14，在绝缘基板110和贯通布线120上形成第一绝缘层152。第一绝缘层152可在半导体芯片130上延伸，具体而言，第一绝缘层152可以以绝缘基板110为基准，相对于模制件140对置(opposite)设置。与半导体芯片130接触的第一绝缘层152的厚度T1可大于与绝缘基板110接触的第一绝缘层152的厚度T2。例如，与半导体芯片130接触的第一绝缘层152的厚度T1可大于与绝缘基板110接触的第一绝缘层152的厚度T2相当于去除的保护层139的厚度。例如，与半导体芯片130接触的第一绝缘层152的厚度T1可以在1至50μm的范围内大于与绝缘基板110接触的第一绝缘层152的厚度T2，例如可以在3至23μm的范围内。
接着，去除第一绝缘层152的部分区域，形成露出贯通布线120的第一开口部151和露出半导体芯片130的半导体芯片焊盘132的第二开口部153。去除第一绝缘层152的工艺可利用蚀刻工艺或者激光去除工艺来实施。第一绝缘层152可包括绝缘物，例如可包括氧化物、氮化物或者环氧模塑化合物等。
参照图15，在第一绝缘层152上形成电连接贯通布线120和半导体芯片130的半导体芯片焊盘132的再布线图案154。再布线图案154可填充第一开口部151，由此再布线图案154可与贯通布线120电连接和或物理连接。并且，再布线图案154可填充第一开口部153，由此再布线图案154可与半导体芯片焊盘132电连接和/或物理连接。再布线图案154可包括导电材料，例如可包括金属，可包括铜、铜合金、铝或者铝合金。并且，再布线图案154可包括碳。再布线图案154可利用蒸镀、镀金、印刷等多种方法来形成。并且，再布线图案154可利用为了形成贯通布线120而使用的导电浆料来形成。再布线图案154能够对半导体芯片130进行再布线。再布线图案154可与外侧连接部件160(参照图18)电连接和/或物理连接。由此，再布线图案154可对半导体芯片130的输入输出端子进行微细化，并且能够增加所述输入输出端子的数量。并且，半导体封装100可通过再布线图案154具有扇出结构。
参照图16，在再布线图案154上形成第二绝缘层156。第二绝缘层156整体覆盖再布线图案154和第一绝缘层152。第二绝缘层156可包括绝缘物，例如可包括氧化物、氮化物或者环氧模塑化合物等。第一绝缘层152和第二绝缘层156可包括同一物质或者不同物质。
第一绝缘层152、再布线图案154以及第二绝缘层156能够构成再布线图案层150。再布线图案层150可在半导体芯片130的下侧比在绝缘基板110的下侧具有更厚的厚度。
并且，再布线图案层150可由预先制造的结构体构成，这样的结构体通过压制、粘接、回流等粘接在半导体芯片130和模制件140的情况也属于本发明的技术思想。
参照图17，去除第二绝缘层156的部分区域，形成露出再布线图案154的部分区域的第三开口部155。去除第二绝缘层156的工艺可通过蚀刻工艺或者激光去除工艺来实施。
参照图18，在再布线图案154上粘贴电连接和/或物理连接的外侧连接部件160。外侧连接部件160可粘贴到露出的再布线图案154上。外侧连接部件160可包括导电材料，例如可包括金属。外侧连接部件160可以为锡球。
接着，去除模制件140的部分区域来露出上焊盘122，由此完成图1的半导体封装100。上焊盘122露出的表面可以以绝缘基板110为基准相对于再布线图案层150对置(opposite)设置。去除模制件140的工艺可通过蚀刻工艺或激光去除工艺来实施。并且，去除模制件140的部分区域来形成露出上焊盘122的凹陷区域142的工艺为可选择事项(optionally)，可根据情况进行省略。
并且，还可以包括清洗露出的上焊盘122的步骤和表面处理工艺。所述表面处理步骤可通过Ni/Au非电解镀金、Ni/Sn镀金、或者Sn镀金来实施。
图19是层叠多个图1的半导体封装100的封装体叠层1000(Package-On-Package，POP)的剖视图。关于本实施例的封装体叠层1000省略与上述实施例的半导体封装100的说明重复的说明。
参照图19，封装体叠层1000上垂直层叠半导体封装100A、100B。具体而言，上部半导体封装100A位于下部半导体封装100B上。并且，两个以上的半导体封装层叠而成封装体叠层也属于本发明的技术方案。
上部半导体封装100A的外侧连接部件160A可与下部半导体封装110B的上焊盘122B电连接和/或物理连接。由此，上部半导体封装100A的外侧连接部件160A可与下部半导体封装100B的贯通布线120B电连接。并且，选择性地，外侧连接部件160A可通过下部半导体封装100B的模制件140B进行排序和/或固定。
上部半导体封装100A的上焊盘122A可从上侧露出，并且可与另一半导体封装(未图示)的外侧连接部件电连接。
下部半导体封装100B的外侧连接部件160B可与如外部基板(未图示)的外部装置电连接。
以下，对半导体封装100A、100B的电连接关系进行说明。
下部半导体封装100B的半导体芯片130B可通过再布线图案154B和外部连接件160B与外部装置(未图示)电连接。
上部半导体封装100A的半导体芯片130A可通过再布线图案154A、外侧连接部件160A、上焊盘122B、贯通布线120B、下焊盘124B、再布线图案154B以及外侧连接部件160B与外部装置(未图示)电连接。作为替代方案，上部半导体封装100A的半导体芯片130A可通过再布线图案154A、下焊盘124A、贯通布线120A以及上焊盘122A与外部装置(未图示)电连接。
并且，上部半导体封装100A的半导体芯片130A可通过再布线图案154A、外侧连接部件160A、上焊盘122B、贯通布线120B、下焊盘124B以及再布线图案154B与下部半导体封装100B的半导体芯片130B电连接。
图20是表示本发明的一个实施例的半导体封装200的剖视图。本实施例的半导体封装200是改变上述实施例的半导体封装中的部分结构的半导体封装，因此省略重复说明。
参照图20，半导体封装200包括绝缘基板110、贯通布线120、上焊盘122、下焊盘124、半导体芯片130、模制件140、再布线图案层150以及外侧连接部件170。在实施图3至图16所示的制造步骤之后，去除模制件140的部分区域来露出上焊盘122，在上焊盘122上粘贴电连接和/或物理连接的外侧连接部件170，代替形成外侧连接部件160的步骤。外侧连接部件170可包括导电材料，例如可包括金属。外侧连接部件170可以为锡球。外侧连接部件170可以包括与外侧连接部件160相同的物质或者互不相同的物质。
半导体芯片130的下表面133不与下焊盘124的下表面125和/或绝缘基板110的下表面116位于同一平面(coplanar)。例如，半导体芯片130的下表面133可以以相对于下焊盘124的下表面125具有台阶差的方式凹陷或者以相对于绝缘基板110的下表面116具有台阶差的方式凹陷。并且，与半导体芯片130接触的第一绝缘层152的厚度T1大于与绝缘基板110接触的第一绝缘层152的厚度T2。
图21和图22是分别表示本发明的一个实施例的半导体封装300、400的剖视图。本实施例的半导体封装300、400是改变上述实施例的半导体封装中的部分结构的半导体封装，因此省略重复说明。
参照图21，半导体封装300包括绝缘基板110、贯通布线120、上焊盘122、下焊盘124、第一半导体芯片330a、第二半导体芯片330b、模制件140、再布线图案层150以及外侧连接部件160。第一半导体芯片330a和第二半导体芯片330b与图1的半导体芯片130类似地可与再布线图案层150电连接。第一半导体芯片330a和第二半导体芯片330b可具有相同大小或者不同大小。第一半导体芯片330a和第二半导体芯片330b可以为存储器芯片或逻辑芯片。并且，第一半导体芯片330a和第二半导体芯片330b可以为具有相同的功能的同种产品或者具有互不相同的功能的异种产品。例如，第一半导体芯片330a可以为逻辑芯片，第二半导体芯片330b可以为存储器芯片，也可以与此相反。半导体封装300可以构成片上系统(system on chip，SOC)或者系统级封装(system in package，SIP)。
第一半导体芯片330a的下表面333a和/或第二半导体芯片330b的下表面333b不与下焊盘124的下表面125和/或绝缘基板110的下表面116位于同一平面(coplanar)。例如，第一半导体芯片330a的下表面333a和/或第二半导体芯片330b的下表面333b可以以相对于下焊盘124的下表面125具有台阶差的方式凹陷或者以相对于绝缘基板110的下表面116具有台阶差的方式凹陷。并且，与第一半导体芯片330a和第二半导体芯片330b接触的第一绝缘层152的厚度T1大于与绝缘基板110接触的第一绝缘层152的厚度T2。
图21中示出平面排列第一半导体芯片330a和第二半导体芯片330b的情况，但垂直层叠的情况也属于本发明的技术思想。
参照图22，半导体封装400包括绝缘基板110、贯通布线120、上焊盘122、下焊盘124、第三半导体芯片430a、第四半导体芯片430b、模制件140、再布线图案层150以及外侧连接部件170。第三半导体芯片430a和第四半导体芯片430b与图20的半导体芯片130类似地可与再布线图案层150电连接。第三半导体芯片430a和第四半导体芯片430b可具有相同大小或者不同大小。第三半导体芯片430a和第四半导体芯片430b可以为存储器芯片或逻辑芯片。并且，第三半导体芯片430a和第四半导体芯片430b可以为具有相同的功能的同种产品或者具有互不相同的功能的异种产品。例如，第三半导体芯片430a可以为逻辑芯片，第四半导体芯片430b可以为存储器芯片，也可以相反。半导体封装400可以构成片上系统或者系统级封装。
第三半导体芯片430a的下表面433a和/或第四半导体芯片430b的下表面433b不与下焊盘124的下表面125和/或绝缘基板110的下表面116位于同一平面。例如，第三半导体芯片430a的下表面433a和/或第四半导体芯片430b的下表面433b可以以相对于下焊盘124的下表面125具有台阶差的方式凹陷或者以相对于绝缘基板110的下表面116具有台阶差的方式凹陷。并且，与第三半导体芯片430a和第四半导体芯片430b接触的第一绝缘层152的厚度T1大于与绝缘基板110接触的第一绝缘层152的厚度T2。
图22中示出平面排列第三半导体芯片430a和第四半导体芯片430b的情况，但垂直层叠的情况也属于本发明的技术思想。
图23至图25是分别表示本发明的一个实施例的半导体封装500、600、700的剖视图。本实施例的半导体封装500、600、700是改变上述实施例的半导体封装中的部分结构的半导体封装，因此省略重复说明。
参照图23，半导体封装500包括绝缘基板110、贯通布线120、上焊盘122、下焊盘124、半导体芯片530、模制件140、再布线图案层150以及外侧连接部件160。本实施例中，半导体芯片530的高度H1可与绝缘基板110的高度H2相同。由此，半导体芯片530的高度H1可与贯通布线120的高度相同。并且，半导体芯片530的顶面可以与绝缘基板110的顶面为同一平面。
半导体芯片530的下表面533不与下焊盘124的下表面125和/或绝缘基板110的下表面116位于同一平面。例如，半导体芯片530的下表面533可以以相对于下焊盘124的下表面125具有台阶差的方式凹陷或者以相对于绝缘基板110的下表面116具有台阶差的方式凹陷。并且，与半导体芯片530接触的第一绝缘层152的厚度T1大于与绝缘基板110接触的第一绝缘层152的厚度T2。
参照图24，半导体封装600包括绝缘基板110、贯通布线120、上焊盘122、下焊盘124、半导体芯片630、模制件140、再布线图案层150以及外侧连接部件160。本实施例中，半导体芯片630的高度H1可大于绝缘基板110的高度H2。由此，半导体芯片630的高度H1可大于贯通布线120的高度。并且，半导体芯片630的顶面比绝缘基板110的顶面高。即,半导体芯片630的顶面比绝缘基板110的顶面更远离再布线图案层150而隔离。
半导体芯片630的下表面633不与下焊盘124的下表面125和/或绝缘基板110的下表面116位于同一平面。例如，半导体芯片630的下表面633可以以相对于下焊盘124的下表面125具有台阶差的方式凹陷或者以相对于绝缘基板110的下表面116具有台阶差的方式凹陷。并且，与半导体芯片630接触的第一绝缘层152的厚度T1大于与绝缘基板110接触的第一绝缘层152的厚度T2。
参照图25，半导体封装700包括绝缘基板110、贯通布线120、上焊盘122、下焊盘124、半导体芯片730、模制件140、再布线图案层150以及外侧连接部件160。本实施例中，半导体芯片730的高度H1可大于绝缘基板110的高度H2。由此，半导体芯片730的高度H1可大于贯通布线120的高度。并且，半导体芯片730的顶面比绝缘基板110的顶面高。即，半导体芯片730的顶面比绝缘基板110的顶面更远离再布线图案层150而隔离。并且，半导体芯片730的顶面从模制件140露出。并且，半导体芯片730的顶面可以与模制件140的顶面为同一平面。
半导体芯片730的下表面733不与下焊盘124的下表面125和/或绝缘基板110的下表面116位于同一平面。例如，半导体芯片730的下表面733可以以相对于下焊盘124的下表面125具有台阶差的方式凹陷或者以相对于绝缘基板110的下表面116具有台阶差的方式凹陷。并且，与半导体芯片730接触的第一绝缘层152的厚度T1大于与绝缘基板110接触的第一绝缘层152的厚度T2。
并且，在图23至图25的半导体封装500、600、700上组合图20至图22的半导体封装200、300、400的技术特征的情况也属于本发明的技术思想。
图26是表示本发明的一个实施例的半导体封装1100的剖视图。图27是沿线II-II切割本发明的一个实施例的图26的半导体封装1100的平面图。本实施例的半导体封装1100是改变上述实施例的半导体封装中的部分结构的半导体封装，因此省略重复说明。
参照图26和图27，半导体封装1100包括绝缘基板110、贯通布线120、半导体芯片130、模制件140、再布线图案层150以及外侧连接部件160。并且，半导体封装1100还可包括键合层190。
绝缘基板110可包括第一贯通部112和第二贯通部114。贯通布线120可形成在第一贯通部112。半导体芯片130可位于第二贯通部114。
贯通布线120设置成贯通绝缘基板110。贯通布线120可通过再布线图案层150与半导体芯片130电连接。
半导体芯片130可位于中央，贯通布线120位于半导体芯片130的外轮廓上。半导体芯片130的高度H1可小于绝缘基板110的高度H2。由此，半导体芯片130的高度H1可小于贯通布线120的高度。
模制件140能够密封半导体芯片130。模制件140可具有露出贯通布线120的顶面的至少一部分的凹陷区域142。
再布线图案层150可位于绝缘基板110的下侧。第一绝缘层152、再布线图案154以及第二绝缘层156能够构成再布线图案层150。
外侧连接部件160可以与再布线图案154电连接和/或物理连接，由此能够与半导体芯片130和/或贯通布线120电连接。外侧连接部件160能够将半导体芯片130和外部装置电连接。
选择性地(optionally)，键合层190位于贯通布线120上。键合层190可位于模制件140的凹陷区域142内。键合层190可包括导电材料，例如可包括金属。键合层190可填充凹陷区域142的一部分，由此，键合层190的顶面以相对于模制件140的顶面具有台阶差的方式凹陷。
与图1所示的半导体封装100相比，本实施例的半导体封装1100具有在贯通布线120的上侧和下侧不包括上焊盘和下焊盘的不同点。由此，贯通布线120能够实现所述上焊盘和下焊盘的功能。并且，选择性地，键合层190能够实现所述上焊盘的功能。
图28至图40是根据工艺步骤表示制造本发明的一个实施例的图26的半导体封装1100的制造方法的剖视图。
参照图28，准备绝缘基板110。
参照图29，去除绝缘基板110的部分区域，同时形成第一贯通部112和第二贯通部114。第一贯通部112和第二贯通部114可在同一工艺中形成或者在不同工艺中形成。附图中图示的虚线用于明确表示第一贯通部112和第二贯通部114而示出，并非意味绝缘基板110分为多个部分。
参照图30，在绝缘基板110内形成贯通布线120。具体而言，通过用导电材料质填充第一贯通部112来形成贯通布线120。
参照图31，将绝缘基板110粘贴到承载基板129上。例如，绝缘基板110可利用粘接部件128粘贴到承载基板129上。
参照图32，在绝缘基板110内配置半导体芯片130。具体而言，将半导体芯片130以位于承载基板129上的绝缘基板110的第二贯通部114内的方式粘贴。半导体芯片130的高度H1可小于绝缘基板110的高度H2。由此，半导体芯片130的顶面可相对于绝缘基板110的顶面具有台阶差。但是这只是例示，本发明的技术思想不限于此。例如，半导体芯片130的高度H1可以与绝缘基板110的高度H2相同或者可大于绝缘基板110的高度H2。贯通布线120可设置成包围半导体芯片130。
参照图33，形成覆盖绝缘基板110和半导体芯片130的模制件140。模制件140能够密封半导体芯片130。
参照图34，去除承载基板129和粘接部件128。由此能够从模制件140露出覆盖半导体芯片130的半导体芯片焊盘132和贯通布线120。
参照图35至图37，形成电连接贯通布线120和半导体芯片130的再布线图案层150。再布线图案层150可通过参照图14至图16说明的方法形成。再布线图案层150可包括在绝缘基板110和贯通布线120上形成第一绝缘层152，位于第一绝缘层152上且电连接贯通布线120和半导体芯片130的半导体芯片焊盘132的再布线图案154，以及位于再布线图案154上且具有第三开口部155的第二绝缘层156。
参照图38，去除模制件140的部分区域，形成露出贯通布线120的凹陷区域142。贯通布线120的露出的表面可以以绝缘基板110为基准相对于再布线图案层150对置设置。去除模制件140的工艺可通过蚀刻工艺或激光去除工艺来实施。
参照图39，在凹陷区域142内形成与贯通布线120电连接和/或物理连接的键合层190。键合层190能够填充凹陷区域142的一部分或者能够完整地填充凹陷区域142。键合层190可包括导电材料，例如可包括金属。键合层190可利用蒸镀、镀金、印刷等各种方法来形成。键合层190能够实现改善与贯通布线120的外部部件的电接触的功能，例如能够改善接触角或沉浸性。并且层叠多个半导体封装1100的情况下，能够实现改善与其他半导体封装的外部连接件的电接触的功能。并且，在通过回流将其他半导体封装的外部连接件填充到凹陷区域142的情况下，键合层190能够实现提供导电材料的功能，以使在凹陷区域142内不形成空隙，由所述导电材料完全填充。
键合层190可具有小于贯通布线120的平面面积。但是这只是例示，本发明的技术方案不限于此。例如，键合层190可具有与贯通布线120相同的平面面积或者大于贯通布线120的平面面积的情况也属于本发明的技术思想。
并且，形成键合层190的工艺是可选择事项，可根据情况进行省略。
参照图40，粘贴与再布线图案154电连接和/或物理连接的外侧连接部件160。外侧连接部件160可粘贴到露出的再布线图案154。由此，完成图26的半导体封装1100。
图41是表示多个图26的半导体封装1100层叠的封装体叠层2000的剖视图。关于本实施例的封装体叠层2000省略与上述实施例的半导体封装1100的说明重复的说明。
参照图41，封装体叠层2000上垂直层叠半导体封装1100A、1100B。具体而言，上部半导体封装1100A位于下部半导体封装1100B上。并且，两个以上的半导体封装层叠而成的封装体叠层也属于本发明的技术方案。
上部半导体封装1100A的外侧连接部件160A可与下部半导体封装1100B的贯通布线120B电连接。并且，选择性地，外侧连接部件160A可与位于下部半导体封装1100B的凹陷区域142B内的键合层190B电连接和/或物理连接。外侧连接部件160A能够填充下部半导体封装1100B的模制件140B的凹陷区域142B内，由此外侧连接部件160A可通过模制件140B进行排序和/或固定。
上部半导体封装1100A的键合层190A可从上侧露出，并且可与另一半导体封装(未图示)的外侧连接部件电连接。
下部半导体封装1100B的外侧连接部件160B可与如外部基板(未图示)的外部装置电连接。
以下，对半导体封装1100A、1100B的电连接关系进行说明。
下部半导体封装1100B的半导体芯片130B可通过再布线图案154B和外部连接件160B与外部装置(未图示)电连接。
上部半导体封装1100A的半导体芯片130A可通过再布线图案154A、外侧连接部件160A、贯通布线120B、再布线图案154B以及外侧连接部件160B与外部装置(未图示)电连接。作为替代方案，上部半导体封装1100A的半导体芯片130A可通过再布线图案154A和贯通布线120A与外部装置(未图示)电连接。
并且，上部半导体封装1100A的半导体芯片130A可通过再布线图案154A、外侧连接部件160A、贯通布线120B以及再布线图案154B与下部半导体封装1100B的半导体芯片130B电连接。
图42至图44是根据工艺步骤表示制造本发明的一个实施例的图26的半导体封装1100的制造方法的剖视图。
图42所示的步骤在实施参照图28说明的准备绝缘基板110的步骤之后实施。参照图42，去除绝缘基板110的部分区域来形成第一贯通部112。与图29所示的实施例的不同点为不形成第二贯通部114。
参照图43，向第一贯通部112填充导电材料质来形成贯通布线120。
参照图44，去除绝缘基板110的部分区域来形成第二贯通部114。接着，实施参照图31至图40说明的步骤，来制造图26的半导体封装1100。
参照图42至图45说明的实施例中，通过不同的工艺形成用于贯通布线120的第一贯通部112和用于插入半导体芯片130的第二贯通部114，由此防止形成贯通布线120时导电层蒸镀到第二贯通部114内，从而能够显现出减少工艺费用、减少污染以及增加工艺收率的效果。
图45至图47是表示本发明的一个实施例的半导体封装1200、1300、1400的剖视图。本实施例的半导体封装1200、1300、1400是改变上述实施例的半导体封装中的部分结构的半导体封装，因此省略重复说明。
参照图45，半导体封装1200包括贯通布线120、半导体芯片1230、模制件140、再布线图案层150以及外侧连接部件160。并且，半导体封装200还可选择性地包括键合层190。本实施例中，半导体芯片1230的高度H1可与绝缘基板110的高度H2相同。由此，半导体芯片1230的高度H1可与贯通布线120的高度相同。并且，半导体芯片1230的顶面可与绝缘基板110的顶面为同一平面。
参照图46，半导体封装1300包括贯通布线120、半导体芯片1330、模制件140、再布线图案层150以及外侧连接部件160。并且，半导体封装1300还可选择性地包括键合层190。本实施例中，半导体芯片1330的高度H1可大于绝缘基板110的高度H2。由此，半导体芯片1330的高度H1可大于贯通布线120的高度。并且，半导体芯片1330的顶面可高于绝缘基板110的顶面。即，半导体芯片1330的顶面比绝缘基板110的顶面更远离再布线图案层150而隔离。
参照图47，半导体封装1400包括贯通布线120、半导体芯片1430、模制件140、再布线图案层150以及外侧连接部件160。并且，半导体封装1400还可选择性地包括键合层190。本实施例中，半导体芯片1430的高度H1可大于绝缘基板110的高度H2。由此，半导体芯片1430的高度H1可大于贯通布线120的高度。并且，半导体芯片1430的顶面可高于绝缘基板110的顶面。即，半导体芯片1430的顶面比绝缘基板110的顶面更远离再布线图案层150而隔离。并且，半导体芯片1430的顶面可从模制件140露出。并且，半导体芯片1430的顶面可与模制件140的顶面为同一平面。
图48是表示本发明的一个实施例的半导体封装1500的剖视图。本实施例的半导体封装1500是改变上述实施例的半导体封装中的部分结构的半导体封装，因此省略重复说明。
参照图48，半导体封装1500包括贯通布线120、第一半导体芯片1530a、第二半导体芯片1530b、模制件140、再布线图案层150以及外侧连接部件160。第一半导体芯片1530a和第二半导体芯片1530b与图1或图26的半导体芯片130类似地可与再布线图案层150电连接。第一半导体芯片1530a和第二半导体芯片1530b可具有相同大小或者不同大小。第一半导体芯片1530a和第二半导体芯片1530b可以为存储器芯片或逻辑芯片。并且，第一半导体芯片1530a和第二半导体芯片1530b可以为具有相同的功能的同种产品或者具有互不相同的功能的异种产品。例如，第一半导体芯片1530a可以为逻辑芯片，第二半导体芯片1530b可以为存储器芯片，也可以相反。半导体封装1500可以构成片上系统或者系统级封装。
图48中示出平面排列第一半导体芯片1530a和第二半导体芯片1530b的情况，但垂直层叠的情况也属于本发明的技术思想。并且，图48的半导体封装1500上组合图45至图47的半导体封装1200、1300、1400的技术特征的情况也属于本发明的技术思想。
工业实用性
与现有的安装半导体芯片之后形成通孔后进行填充来形成贯通布线的情况相比，本发明的技术思想的半导体封装预先在绝缘基板上形成通孔且通过填充形成贯通布线之后安装半导体芯片，因此能够减少制造工艺中对半导体芯片的损坏，能够提供精密且工艺缺陷低的贯通布线。
以上所说明的本发明的技术思想不限于前述的实施例和附图，本发明所属技术领域的技术人员能够明确，在不脱离本发明的技术思想的范围内可进行各种替换、变形和变更。

Claims (18)

1.一种半导体封装，其包括：
绝缘基板，其包括第一贯通部和第二贯通部；
贯通布线，填充所述第一贯通部，被设置成穿过所述绝缘基板；
半导体芯片，位于所述第二贯通部内，与所述贯通布线电连接；
模制件，对所述半导体芯片和所述绝缘基板进行模塑；
再布线图案层，位于所述绝缘基板的下侧，电连接所述贯通布线和所述半导体芯片；
上焊盘，位于所述绝缘基板的上表面，与所述贯通布线的上侧电连接；
下焊盘，位于所述绝缘基板的下表面，与所述贯通布线的下侧电连接，
所述半导体芯片的下表面以相对于所述下焊盘的下表面具有台阶差的方式凹陷。
2.根据权利要求1所述的半导体封装，其特征是，所述半导体芯片的下表面以相对于所述绝缘基板的下表面具有台阶差的方式凹陷。
3.根据权利要求1所述的半导体封装，其特征是，所述再布线图案层包括：
第一绝缘层，在所述绝缘基板和所述贯通布线上露出所述贯通布线和所述半导体芯片的半导体芯片焊盘；
再布线图案，位于所述第一绝缘层上，电连接所述贯通布线和所述半导体芯片焊盘；以及
第二绝缘层，位于所述再布线图案层上，露出所述再布线图案的部分区域，
其中，与所述半导体芯片接触的所述第一绝缘层的厚度大于与所述绝缘基板接触的所述第一绝缘层的厚度。
4.根据权利要求1所述的半导体封装，其特征是，还包括外部连接件，所述外部连接件位于所述再布线图案层的下侧，与所述再布线图案层电连接。
5.根据权利要求1所述的半导体封装，其特征是，还包括外部连接件，所述外部连接件位于所述上焊盘的上侧，与所述上焊盘电连接。
6.根据权利要求1所述的半导体封装，其特征是，所述上焊盘、所述下焊盘或者这些均具有大于所述贯通布线的宽度。
7.根据权利要求1所述的半导体封装，其特征是，所述半导体芯片的高度与所述绝缘基板的高度相同。
8.根据权利要求1所述的半导体封装，其特征是，所述半导体芯片的顶面位于与所述绝缘基板的顶面同一平面上。
9.根据权利要求1所述的半导体封装，其特征是，所述半导体芯片的顶面位于与所述模制件的顶面同一平面上。
10.根据权利要求1所述的半导体封装，其特征是，所述半导体芯片的顶面从所述模制件露出。
11.根据权利要求1所述的半导体封装，其特征是，所述模制件具有露出所述贯通布线的顶端的凹陷区域，
还包括位于所述模制件的所述凹陷区域内的所述贯通布线上的键合层。
12.根据权利要求11所述的半导体封装，其特征是，所述键合层包括导电材料。
13.根据权利要求11所述的半导体封装，其特征是，所述键合层的顶面以相对于所述模制件的顶面具有台阶差的方式凹陷。
14.根据权利要求11所述的半导体封装，其特征是，所述键合层具有小于所述贯通布线的平面面积。
15.一种半导体封装的制造方法，其包括：
准备半导体芯片和绝缘基板的步骤；
在所述绝缘基板内的第一贯通部上形成贯通布线的步骤；
在所述半导体芯片的下表面上形成保护层的步骤
在所述绝缘基板内的第二贯通部上配置所述半导体芯片的步骤；
形成覆盖所述绝缘基板和所述半导体芯片的模制件的步骤；
从所述半导体芯片去除所述保护层的步骤；以及
形成电连接所述贯通布线和所述半导体芯片的再布线图案层的步骤，
所述半导体芯片的下表面以相对于所述绝缘基板的下表面具有台阶差的方式凹陷。
16.根据权利要求15所述的半导体封装的制造方法，其特征是，还包括：
在实施形成所述再布线图案层的步骤之后，去除所述模制件的部分区域，形成露出所述贯通布线的凹陷区域的步骤；以及
在所述凹陷区域内形成与所述贯通布线电连接的键合层的步骤。
17.一种封装体叠层，包括下部半导体封装和上部半导体封装，
所述下部半导体封装包括：下部绝缘基板，其包括第一贯通部和第二贯通部；下部贯通布线，填充所述第一贯通部，被设置成穿过所述下部绝缘基板；第一焊盘，位于所述下部绝缘基板的上表面，与所述下部贯通布线的上侧电连接；第二焊盘，位于所述下部绝缘基板的下表面，与所述下部贯通布线的下侧电连接；下部半导体芯片，位于所述第二贯通部内，与所述下部贯通布线电连接；下部模制件，对所述下部半导体芯片和所述下部绝缘基板进行模塑；以及下部再布线图案层，位于所述下部绝缘基板的下侧，电连接所述下部贯通布线和所述下部半导体芯片，其中，所述半导体芯片的下表面以相对于下焊盘的下表面具有台阶差的方式凹陷，
所述上部半导体封装包括：上部绝缘基板，其包括第三贯通部和 第四贯通部；上部贯通布线，填充所述第三贯通部，被设置成穿过所述上部绝缘基板；第三焊盘，位于所述上部绝缘基板的上表面，与所述上部贯通布线的上侧电连接；第四焊盘，位于所述上部绝缘基板的下表面，与所述上部贯通布线的下侧电连接；上部半导体芯片，位于所述第四贯通部内，与所述上部贯通布线电连接；上部模制件，对所述上部半导体芯片和所述上部绝缘基板进行模塑；以及上部再布线图案层，位于所述上部绝缘基板的下侧，电连接所述上部贯通布线和所述上部半导体芯片，其中，所述半导体芯片的下表面以相对于下焊盘的下表面具有台阶差的方式凹陷，
所述上部半导体封装位于所述下部半导体封装的上侧，
所述上部半导体封装的所述上部外部连接件与所述下部半导体封装的所述下部贯通布线电连接。
18.一种封装体叠层，包括下部半导体封装和上部半导体封装，
所述下部半导体封装包括：下部绝缘基板，其包括第一贯通部和第二贯通部；下部贯通布线，填充所述第一贯通部，被设置成穿过所述下部绝缘基板；下部半导体芯片，位于所述第二贯通部内，与所述下部贯通布线电连接；下部模制件，对所述下部半导体芯片和所述下部绝缘基板进行模塑具有露出所述下部贯通布线的顶端的下部凹陷区域；下部再布线图案层，位于所述下部绝缘基板的下侧，电连接所述下部贯通布线和所述下部半导体芯片；以及下部外部连接件，与所述下部再布线图案层电连接，
所述上部半导体封装包括：上部绝缘基板，其包括第三贯通部和第四贯通部；上部贯通布线，填充所述第三贯通部，被设置成穿过所述上部绝缘基板；上部半导体芯片，位于所述第四贯通部内，与所述上部贯通布线电连接；上部模制件，对所述上部半导体芯片和所述上部绝缘基板进行模塑；上部再布线图案层，位于所述上部绝缘基板的下侧，电连接所述上部贯通布线和所述上部半导体芯片；以及上部外 部连接件，与所述上部再布线图案层电连接，
所述上部半导体封装位于所述下部半导体封装的上侧，
所述上部半导体封装的所述上部外部连接件与所述下部半导体封装的所述下部贯通布线电连接。
CN201380026487.4A 2012-05-25 2013-05-09 半导体封装、其制造方法及封装体叠层 Active CN104364902B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2012-0056341 2012-05-25
KR10-2012-0056340 2012-05-25
KR1020120056341A KR101362714B1 (ko) 2012-05-25 2012-05-25 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
KR1020120056340A KR101368793B1 (ko) 2012-05-25 2012-05-25 반도체 패키지 및 그 제조 방법
PCT/KR2013/004073 WO2013176426A1 (ko) 2012-05-25 2013-05-09 반도체 패키지, 그 제조 방법 및 패키지 온 패키지

Publications (2)

Publication Number Publication Date
CN104364902A CN104364902A (zh) 2015-02-18
CN104364902B true CN104364902B (zh) 2017-07-07

Family

ID=49624058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380026487.4A Active CN104364902B (zh) 2012-05-25 2013-05-09 半导体封装、其制造方法及封装体叠层

Country Status (4)

Country Link
US (1) US9502391B2 (zh)
CN (1) CN104364902B (zh)
DE (1) DE112013002672T5 (zh)
WO (1) WO2013176426A1 (zh)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130256884A1 (en) * 2012-03-27 2013-10-03 Intel Mobile Communications GmbH Grid fan-out wafer level package and methods of manufacturing a grid fan-out wafer level package
US9165887B2 (en) * 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
FR3015111B1 (fr) * 2013-12-16 2017-08-25 Centre Nat D'etudes Spatiales C N E S Procede et dispositif de preparation d'un echantillon de diagnostic de circuit integre
DE102014101366B3 (de) * 2014-02-04 2015-05-13 Infineon Technologies Ag Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
US9881859B2 (en) * 2014-05-09 2018-01-30 Qualcomm Incorporated Substrate block for PoP package
US9839133B2 (en) 2014-06-04 2017-12-05 Apple Inc. Low-area overhead connectivity solutions to SIP module
US11239138B2 (en) 2014-06-27 2022-02-01 Taiwan Semiconductor Manufacturing Company Methods of packaging semiconductor devices and packaged semiconductor devices
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
TWI566348B (zh) * 2014-09-03 2017-01-11 矽品精密工業股份有限公司 封裝結構及其製法
JP2016535462A (ja) * 2014-09-26 2016-11-10 インテル コーポレイション ワイヤボンディングされたマルチダイスタックを有する集積回路パッケージ
US9679842B2 (en) 2014-10-01 2017-06-13 Mediatek Inc. Semiconductor package assembly
US9570322B2 (en) * 2014-11-26 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming same
US10624214B2 (en) 2015-02-11 2020-04-14 Apple Inc. Low-profile space-efficient shielding for SIP module
US10032704B2 (en) * 2015-02-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking by adjusting opening size in pop packages
US10292258B2 (en) 2015-03-26 2019-05-14 Apple Inc. Vertical shielding and interconnect for SIP modules
CN105097764B (zh) * 2015-06-30 2018-01-30 通富微电子股份有限公司 封装结构
KR101567580B1 (ko) 2015-07-24 2015-11-12 한국기계연구원 유연 접속 구조물 및 그 제조 방법
KR101809521B1 (ko) * 2015-09-04 2017-12-18 주식회사 네패스 반도체 패키지 및 그 제조방법
US10566289B2 (en) * 2015-10-13 2020-02-18 Samsung Electronics Co., Ltd. Fan-out semiconductor package and manufacturing method thereof
KR101681031B1 (ko) * 2015-11-17 2016-12-01 주식회사 네패스 반도체 패키지 및 그 제조방법
KR101922874B1 (ko) * 2015-12-21 2018-11-28 삼성전기 주식회사 전자 부품 패키지
KR101912278B1 (ko) * 2015-12-21 2018-10-29 삼성전기 주식회사 전자 부품 패키지 및 그 제조방법
KR102015335B1 (ko) 2016-03-15 2019-08-28 삼성전자주식회사 전자부품 패키지 및 그 제조방법
US10818621B2 (en) * 2016-03-25 2020-10-27 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10050024B2 (en) * 2016-06-17 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same
US10600748B2 (en) 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR102019352B1 (ko) * 2016-06-20 2019-09-09 삼성전자주식회사 팬-아웃 반도체 패키지
KR101952863B1 (ko) * 2016-06-21 2019-02-28 삼성전기주식회사 팬-아웃 반도체 패키지
US9935068B2 (en) * 2016-06-21 2018-04-03 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US9991219B2 (en) 2016-06-23 2018-06-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
US10283467B2 (en) * 2016-08-29 2019-05-07 Chengwei Wu Semiconductor package
KR101952862B1 (ko) * 2016-08-30 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
KR101982047B1 (ko) 2016-09-29 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
KR102073294B1 (ko) 2016-09-29 2020-02-04 삼성전자주식회사 팬-아웃 반도체 패키지
KR101973431B1 (ko) * 2016-09-29 2019-04-29 삼성전기주식회사 팬-아웃 반도체 패키지
KR102052900B1 (ko) 2016-10-04 2019-12-06 삼성전자주식회사 팬-아웃 반도체 패키지
KR102566145B1 (ko) * 2016-10-18 2023-08-16 삼성전자주식회사 반도체 패키지의 제조 방법
KR101870157B1 (ko) * 2016-11-28 2018-06-25 주식회사 네패스 절연 프레임을 이용하여 제조된 반도체 패키지 및 이의 제조방법
KR102055593B1 (ko) 2017-02-03 2019-12-13 삼성전자주식회사 팬-아웃 반도체 패키지
US10784220B2 (en) * 2017-03-30 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Plurality of semiconductor devices encapsulated by a molding material attached to a redistribution layer
US10638608B2 (en) 2017-09-08 2020-04-28 Apple Inc. Interconnect frames for SIP modules
KR102380821B1 (ko) * 2017-09-15 2022-03-31 삼성전자주식회사 팬-아웃 반도체 패키지
US10334732B2 (en) 2017-09-22 2019-06-25 Apple Inc. Area-efficient connections to SIP modules
KR101892869B1 (ko) * 2017-10-20 2018-08-28 삼성전기주식회사 팬-아웃 반도체 패키지
TWI736780B (zh) 2017-10-31 2021-08-21 台灣積體電路製造股份有限公司 晶片封裝及其形成方法
US11322449B2 (en) * 2017-10-31 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package with fan-out structures
KR101963293B1 (ko) * 2017-11-01 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10354980B1 (en) 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
US10354987B1 (en) * 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
KR102517464B1 (ko) * 2018-04-30 2023-04-04 에스케이하이닉스 주식회사 반도체 다이와 이격된 브리지 다이를 포함하는 반도체 패키지
KR20210008780A (ko) * 2019-07-15 2021-01-25 에스케이하이닉스 주식회사 브리지 다이를 포함한 반도체 패키지
KR102556517B1 (ko) * 2018-08-28 2023-07-18 에스케이하이닉스 주식회사 브리지 다이를 포함하는 스택 패키지
CN110634756A (zh) * 2019-08-09 2019-12-31 上海先方半导体有限公司 一种扇出封装方法及封装结构
KR20210047457A (ko) 2019-10-22 2021-04-30 삼성전자주식회사 팬-아웃 타입 반도체 패키지 및 그의 제조 방법
KR102643424B1 (ko) * 2019-12-13 2024-03-06 삼성전자주식회사 반도체 패키지
KR20210101574A (ko) 2020-02-10 2021-08-19 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR20210108075A (ko) 2020-02-25 2021-09-02 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR20210137275A (ko) 2020-05-07 2021-11-17 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR20220065292A (ko) * 2020-11-13 2022-05-20 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR20220150093A (ko) 2021-05-03 2022-11-10 삼성전자주식회사 반도체 패키지
US20220399244A1 (en) * 2021-06-10 2022-12-15 Amulaire Thermal Technology, Inc. Thermally conductive and electrically insulating substrate
US11879790B2 (en) * 2021-10-28 2024-01-23 Texas Instruments Incorporated Isolated temperature sensor package with embedded spacer in dielectric opening
WO2023209861A1 (ja) * 2022-04-27 2023-11-02 日本電信電話株式会社 半導体装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308803A (zh) * 2007-05-16 2008-11-19 英飞凌科技股份有限公司 半导体器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004022884B4 (de) * 2004-05-06 2007-07-19 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
KR20070069717A (ko) * 2005-12-28 2007-07-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
KR101535649B1 (ko) * 2009-01-06 2015-07-09 삼성전자주식회사 가변저항 기억 소자 및 그 제조방법
US9875911B2 (en) * 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
KR101059629B1 (ko) * 2009-12-29 2011-08-25 하나 마이크론(주) 반도체 패키지 제조방법
US8216918B2 (en) * 2010-07-23 2012-07-10 Freescale Semiconductor, Inc. Method of forming a packaged semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308803A (zh) * 2007-05-16 2008-11-19 英飞凌科技股份有限公司 半导体器件

Also Published As

Publication number Publication date
DE112013002672T5 (de) 2015-03-19
US20150187742A1 (en) 2015-07-02
WO2013176426A1 (ko) 2013-11-28
CN104364902A (zh) 2015-02-18
US9502391B2 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
CN104364902B (zh) 半导体封装、其制造方法及封装体叠层
CN102543927B (zh) 嵌埋穿孔中介层的封装基板及其制造方法
CN101252096B (zh) 芯片封装结构以及其制作方法
KR101895019B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
CN108091615A (zh) 半导体封装件
KR101346420B1 (ko) 반도체 패키지 및 그 제조 방법
CN105489591A (zh) 半导体封装及其制造方法
KR101656269B1 (ko) 반도체 패키지 및 그 제조방법
CN104025288A (zh) 半导体封装及其制造方法
TWI471991B (zh) 半導體封裝
CN101847590B (zh) 多叠层多芯片封装在柔性电路基板上的方法及封装芯片组
CN103400830B (zh) 多层芯片堆叠结构及其实现方法
KR101332859B1 (ko) 원 레이어 섭스트레이트를 갖는 반도체 패키지를 이용한 팬 아웃 타입 반도체 패키지 및 이의 제조 방법
CN106548991A (zh) 半导体封装、半导体元件及其制造方法
US20230343663A1 (en) Electronic package and manufacturing method thereof
CN112736031A (zh) 转接板及其制作方法，半导体器件及其制作方法
KR20150011893A (ko) 적층형 반도체패키지 및 그 제조방법
CN208767298U (zh) 传感器封装
KR20160093248A (ko) 반도체 패키지 및 제조 방법
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
CN106783796A (zh) 一种芯片封装结构及其制备方法
TW201445698A (zh) 半導體封裝、半導體封裝單元以及半導體封裝製造方法
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
KR101573281B1 (ko) 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법
TW202046456A (zh) 電子封裝件及其製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant