KR101567580B1 - 유연 접속 구조물 및 그 제조 방법 - Google Patents

유연 접속 구조물 및 그 제조 방법 Download PDF

Info

Publication number
KR101567580B1
KR101567580B1 KR1020150104835A KR20150104835A KR101567580B1 KR 101567580 B1 KR101567580 B1 KR 101567580B1 KR 1020150104835 A KR1020150104835 A KR 1020150104835A KR 20150104835 A KR20150104835 A KR 20150104835A KR 101567580 B1 KR101567580 B1 KR 101567580B1
Authority
KR
South Korea
Prior art keywords
layer
polymer
polymer layer
conductive material
flexible connection
Prior art date
Application number
KR1020150104835A
Other languages
English (en)
Inventor
김용진
이재학
이주용
송준엽
김승만
이창우
하태호
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020150104835A priority Critical patent/KR101567580B1/ko
Priority to US15/323,916 priority patent/US10034381B2/en
Priority to PCT/KR2015/011003 priority patent/WO2017018600A1/ko
Application granted granted Critical
Publication of KR101567580B1 publication Critical patent/KR101567580B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0326—Organic insulating material consisting of one material containing O
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring

Abstract

본 발명은 유연 접속 구조물 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 씨드(Seed)층이 증착된 실리콘 기판에 노광공정(Photolithography)을 통해 일정 패턴의 PR(Photoresist)층을 형성하는 PR 형성 단계(S100), 상기 PR 형성 단계(S100)에 의해 형성된 일정 패턴 공간에 도금 공정을 통해 도전물을 매립하는 도전물 매립 단계(S200), 상기 PR 형성 단계(S100)에서 형성된 PR층을 제거하는 PR 제거 단계(S300), 상기 PR 제거 단계(S300)에 의해 PR층이 제거된 실리콘 기판 상부에 폴리머층을 코팅하는 폴리머 코팅 단계(S400), 상기 폴리머 코팅 단계(S400)에 의해 코팅된 폴리머층을 CMP(Chemical Mechanical Polishing) 방법을 이용하여 평탄화하는 평탄화 단계(S500), 상기 평탄화 단계(S500)에 의해 평탄화한 폴리머층 상부를 패터닝하는 상부 패터닝 단계(S600), 표면 세척을 통해 폴리머층 하부의 씨드층이 증착된 실리콘 기판을 식각하는 식각 단계(S700) 및 상기 식각 단계(S700)에 의해 씨드층이 증착된 실리콘 기판이 제거된 폴리머층 하부를 패터닝하는 하부 패터닝 단계(S800)로 이루어지는 것을 특징으로 하는 유연 접속 구조물의 제조 방법에 관한 것이다.

Description

유연 접속 구조물 및 그 제조 방법 {Flexible Connections and Manufacturing Method of the Same}
본 발명은 유연 접속 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 전기적인 연결을 위한 도전물이 매립된 기판 수직 관통홀을 갖는 폴리머 재질의 유연 접속으로서, 유연(Flexible)하면서도 낮은 유전상수율(Low Dielectric Constant)로 인해 전기적 특성을 갖는 유연 접속 및 그 제조 방법에 관한 것이다.
최근 반도체 기술에 있어 복잡한 회로구성을 재현하기 위하여, 반도체 공정의 미세 회로 제조기술 뿐만 아니라, 여러 반도체 칩들의 수직 적층을 통한 반도체 소자 제조방법이 활발히 개발 중이다.
이 때, 여러 종류의 반도체 소자를 칩 또는 웨이퍼 상태로 수직 적층하고 비아(Via, 관통홀)로 연결하여 구성하는 방법을 시스템인 패키지(System in Package, 이하 SiP)라 명명한다.
이러한 SiP 기술은 여러 칩들을 수직으로 적층함으로써, 반도체 소자의 소형화가 가능한 장점을 가지고 있다. 이러한 SiP의 핵심기술은 칩들 간의 상호 연결을 위한 비아의 형성 기술이다.
최근 개발되고 있는 여러 반도체 소자들에 있어, 유연(Flexible) 소자에 대한 필요성이 크게 대두되고 있다. 기존 실리콘 기반의 반도체 기술과는 달리 유연 소자는 폴리이미드(Polyimide), PET(Polyethylene phthalate), PDMS(Polydimethylsiloxane), Ecoflex와 같은 폴리머 기반의 기판 위에서 공정이 이루어지거나 매우 얇은 두께로 폴리싱된 실리콘 기반의 소자가 폴리머 기판 위에 마운팅된다.
실리콘 기반의 소자들을 전기적으로 배선하는데 있어, 집적도를 향상시키기 위해 여러 기판을 적층하고 각 기판들을 수직 관통하는 비아를 통해 기판 간의 전기적 연결을 이루는 수직 관통형 비아(TSV, Through Silicon Via) 기술이 많은 각광을 받고 있다.
종래의 수직 관통형 비아 기술은 일반적으로 딥 반응성 이온 식각(Deep Reactive Ion Etching)을 통해 고종횡비를 갖는 수직한 비아 홀을 형성하는 비아 형성(Via Formation) 단계와 절연층(Dielectric Layer), 확상방지층(Diffusion Barrier Layer), 씨드층(Seed Layer)을 형성한 후, 전해 도금(Electroplating)을 통해 비아를 채우는 비아 채움(Via Filling) 단계, 그리고 화학적 기계적 폴리싱(CMP, Chemical Mechanical Polishing)을 통해 평탄화(Planarization)하는 단계로 구성되어 있다.
하지만, 유연 기판에 종래의 수직한 관통 비아를 형성할 경우, 절연층과 확상방지층을 형성할 필요가 없기 때문에, 공정이 단순해지는 장점이 있다. 그렇지만, 비아 형성을 위한 딥 반응성 이온 식각과 같은 방법을 사용할 경우, 실리콘과는 달리 고종횡비를 갖는 수직한 비아를 형성할 수 없을 뿐 아니라, 플라즈마 형성시 발생하는 열에 의해 폴리이미드 기판의 변형이 일어나는 단점이 있다.
또한, 전해 도금을 진행하는데 있어, 공동(Void)이 형성될 가능성이 있기 때문에 전기적인 특성이 떨어질 우려가 있다.
국내공개특허 제2005-0122630호(공개일 2005.12.29, 명칭 : 전기도금 방법)에는 두꺼운 금속막을 증착할 수 있는 전기도금 방법에 대해 개시되어 있다.
국내 공개특허 제2005-0122630호(공개일 2005.12.29, 명칭 : 전기도금 방법)
본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 전기적인 연결을 위한 도전물이 매립된 기판 수직 관통홀을 갖는 폴리머 재질의 유연 접속으로서, 유연(Flexible)하면서도 낮은 유전상수율(Low Dielectric Constant)로 인해 전기적 특성을 갖는 유연 접속 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 유연 접속 제조 방법은, 씨드(Seed)층이 증착된 실리콘 기판에 노광공정(Photolithography)을 통해 일정 패턴의 PR(Photoresist)층을 형성하는 PR 형성 단계(S100), 상기 PR 형성 단계(S100)에 의해 형성된 일정 패턴 공간에 도금 공정을 통해 도전물을 매립하는 도전물 매립 단계(S200), 상기 PR 형성 단계(S100)에서 형성된 PR층을 제거하는 PR 제거 단계(S300), 상기 PR 제거 단계(S300)에 의해 PR층이 제거된 실리콘 기판 상부에 폴리머층을 코팅하는 폴리머 코팅 단계(S400), 상기 폴리머 코팅 단계(S400)에 의해 코팅된 폴리머층을 CMP(Chemical Mechanical Polishing) 방법을 이용하여 평탄화하는 평탄화 단계(S500), 상기 평탄화 단계(S500)에 의해 평탄화한 폴리머층 상부를 패터닝하는 상부 패터닝 단계(S600), 표면 세척을 통해 폴리머층 하부의 씨드층이 증착된 실리콘 기판을 식각하는 식각 단계(S700) 및 상기 식각 단계(S700)에 의해 씨드층이 증착된 실리콘 기판이 제거된 폴리머층 하부를 패터닝하는 하부 패터닝 단계(S800)로 이루어지는 것을 특징으로 한다.
본 발명의 또다른 일 실시예에 따른 유연 접속 제조 방법은, 씨드(Seed)층이 증착된 실리콘 기판에 노광공정(Photolithography)을 통해 일정 패턴의 PR(Photoresist)층을 형성하는 PR 형성 단계(S1000), 상기 PR 형성 단계(S1000)에 의해 패턴이 형성된 실리콘 기판 상부에 폴리머층을 코팅하는 폴리머 코팅 단계(S2000), 상기 PR 형성 단계(S1000)에서 형성된 PR층을 제거하는 PR 제거 단계(S3000), 상기 PR 제거 단계(S3000)에 의해 PR층이 제거된 폴리머층의 패턴 공간에 도금 공정을 통해 도전물을 매립하는 도전물 매립 단계(S4000), 상기 도전물 매립 단계(S4000)에 의해 도전물이 매립된 폴리머층을 CMP(Chemical Mechanical Polishing) 방법을 이용하여 평탄화하는 평탄화 단계(S5000), 상기 평탄화 단계(S5000)에 의해 평탄화한 폴리머층 상부를 패터닝하는 상부 패터닝 단계(S6000), 표면 세척을 통해 폴리머층 하부의 씨드층이 포함된 실리콘 기판을 식각하는 식각 단계(S7000) 및 상기 식각 단계(S7000)에 의해 씨드층이 증착된 실리콘 기판이 제거된 폴리머층 하부를 패터닝하는 하부 패터닝 단계(S8000)로 이루어지는 것을 특징으로 한다.
이 때, 상기 유연 접속 제조 방법은 폴리머층으로 폴리이미드(Polyimide) 또는 폴리아믹산(Polyamic Acid)을 이용하는 것을 특징으로 하며,
폴리머 코팅 과정에서 바 코팅 방법, 슬릿 코팅 방법, 몰딩 방법 및 스핀 코팅 방법 중 어느 하나를 이용하는 것을 특징으로 한다.
또한, 도전물로 니켈, 구리, 금, 은, 탄소 나노 튜브(CNT, Carbon Nanotube) 및 그라핀(Graphene) 중 어느 하나 인 것을 특징으로 하며,
식각 과정에서 BOE(Buffered Oxide Etchant)을 이용하거나 대면적 양산 적용을 위해 레이저를 이용한 Temporary Bonding/Debonding 기술을 적용하여, 폴리머층 하부의 씨드층이 포함된 실리콘 기판을 식각하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 유연 접속은, 노광공정(Photolithography)을 통해 형성된 일정 패턴에 따라 관통하는 홀을 가지는 폴리머 기판(100), 상기 폴리머 기판(100)의 관통홀을 매립하며 형성되는 관통 도전물(200), 상기 폴리머 기판(100)의 상부 표면과 상기 관통 도전물(200)의 상부 표면이 평면을 이루도록 평탄화 및 패터닝된 상부 도전물(300) 및 상기 폴리머 기판(100)의 하부 표면과 상기 관통 도전물(200)의 하부 표면이 평면을 이루도록 평탄화 및 패터닝된 하부 도전물(400)로 구성되는 것을 특징으로 한다.
상세하게는, 상기 폴리머 기판(100)은 폴리이미드(Polyimide) 또는 폴리아믹산(Polyamic Acid)을 이용하는 것을 특징으로 하며,
상기 관통 도전물(200), 상부 도전물(300) 및 하부 도전물(400)은 니켈, 구리, 금, 은, 탄소 나노 튜브(CNT, Carbon Nanotube) 및 그라핀(Graphene) 중 어느 하나 인 것을 특징으로 한다.
상기와 같은 구성에 의한 본 발명의 유연 접속 및 그 제조 방법은 전기적인 연결을 위한 도전물이 매립된 기판 관통홀을 갖는 폴리머 재질의 유연 접속으로서, 폴리머층을 수직으로 관통하여 홀이 형성되고 관통홀에 도전물이 매립됨으로써, 유연(Flexible)하면서도 낮은 유전상수율(Low Dielectric Constant)로 인해 전기적 특성이 뛰어난 장점이 있다.
또한, 폴리머층을 코팅하는 과정에서, 바 코팅 방법, 슬릿 코팅 방법, 몰딩 방법 및 스핀 코팅 방법 중 어느 하나를 이용함으로써, 균일한 코팅면을 갖는 대면적 코팅이 가능하다는 장점이 있다.
도 1은 본 발명의 일 실시예에 따른 유연 접속 제조 방법을 나타낸 순서도이다.
도 2는 본 발명의 또 다른 일 실시예에 따른 유연 접속 제조 방법을 나타낸 순서도이다.
도 3은 본 발명의 일 실시예에 따른 유연 접속을 나타낸 구성도이다.
도 4는 본 발명의 일 실시예에 따른 유연 접속 제조 방법의 각 단계에 대한 실시예이다.
도 5는 본 발명의 또다른 일 실시예에 따른 유연 접속 제조 방법의 각 단계에 대한 실시예이다.
이하 첨부한 도면들을 참조하여 본 발명의 유연 접속 및 그 제조 방법을 상세히 설명한다. 다음에 소개되는 도면들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 제시되는 도면들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 또한, 명세서 전반에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
이 때, 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가지며, 하기의 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 설명은 생략한다.
본 발명의 일 실시예에 따른 유연 접속은 도 3에 도시된 바와 같이, 노광공정(Photolithography)을 통해 형성된 일정 패턴에 따른 다수 개의 관통홀을 갖는 폴리머 재질의 기판(100), 도금 공정을 통해 상기 폴리머 기판(100)의 관통홀에 매립되어 형성되는 관통 도전물(200), 상기 폴리머 기판(100)의 상부에 위치하는 도전물층으로서, 상기 폴리머 기판(100)의 상부 표면과 상기 관통 도전물(200)의 상부 표면이 평면을 이루도록 평탄화 및 패터닝된 상부 도전물(300) 및 상기 폴리머 기판의 하부에 위치하는 도전물층으로서, 상기 폴리머 기판(100)의 하부 표면에 상기 관통 도전물(200)의 하부 표면이 평면을 이루도록 평탄화 및 패터닝된 하부 도전물(400)을 포함하여 구성될 수 있다.
본 발명의 유연 접속은 하기에 서술될 유연 접속 제조 방법에 따라 제조되며, 이는 하기에서 상세히 설명하도록 한다.
이 때, 상기 폴리머 기판(100)은 폴리이미드(Polyimide) 또는 폴리아믹산(Polyamic Acid)을 이용하는 것이 바람직하며, 폴리이미드는 그 종류에 따라 colorless, yellow 등 다양하게 이용할 수 있다.
상기 유연 접속의 도전물로는 니켈, 구리, 금, 은, 탄소 나노 튜브(CNT, Carbon Nanotube) 및 그라핀(Graphene) 중 어느 하나를 이용하는 것이 바람직하다.
이러한 본 발명의 유연 접속은 도전물로 채워진 다수 개의 관통홀을 갖는 폴리머 재질의 기판으로서, 유연(Flexible)하면서도 낮은 유전상수율(Low Dielectric Constant)로 인해 전기적 특성이 뛰어나며, 수분 투과율이 낮아 높은 방수성(Water-proof)을 갖는 특징이 있다.
본 발명의 일 실시예에 따른 유연 접속 제조 방법은 도 1에 도시된 바와 같이, PR 형성 단계(S100), 도전물 매립 단계(S200), PR 제거 단계(S300), 폴리머 코팅 단계(S400), 평판화 단계(S500), 상부 패터닝 단계(S600), 식각 단계(S700) 및 하부 패터닝 단계(S800)로 이루어질 수 있으며, 도 4는 본 발명의 일 실시예에 따른 유연 접속 제조 방법의 각 단계의 실시예이다.
각 단계에 대해서 자세히 알아보자면,
상기 PR 형성 단계(S100)는 씨드(Seed)층이 증착된 실리콘(Si) 기판에 노광공정(Photolithography)을 통해 일정 패턴의 PR(Photoresist)층을 형성할 수 있다.
상세하게는, 도 4의 a)에 도시된 바와 같이, 실리콘 기판에 SiO2층과 씨드층을 증착한 후, 도 4의 b)에 도시된 바와 같이, 노광공정을 통해 일정 패턴의 PR층을 형성할 수 있다. 여기서, 노광공정 및 노광공정을 통한 PR층 형성은 널리 이용되고 있는 공지기술에 불과하다.
상기 도전물 매립 단계(S200)는 도 4의 c)에 도시된 바와 같이, 상기 PR 형성 단계(S100)에 의해 형성된 PR층으로 인해 형성된 일정 패턴의 공간에 도금 공정을 통해 도전물을 매립할 수 있다.
상기 도전물로는, 니켈, 구리, 금, 은, 탄소 나노 튜브(CNT, Carbon Nanotube) 및 그라핀(Graphene) 중 어느 하나인 것이 바람직하다.
상세하게는, 상기 도전물 매립 단계(S200)는 상기 실리콘 기판의 상부에 형성된 PR층으로 인해 형성된 일정 패턴의 공간에 상기 도전물을 매립할 수 있으며, 도금 공정을 수행함에 있어 Bottom-up Filling 방법을 이용하는 것이 바람직하다. 이를 통해서 관통홀에 Void가 생기는 문제점을 해소하는 장점이 있다.
상기 PR 제거 단계(S300)는 도 4의 d)에 도시된 바와 같이, 상기 PR 형성 단계(S100)에서 형성된 PR층을 제거할 수 있다. 이 때, 상기 PR층 제거 역시 널리 이용되고 있는 공지기술에 불과하다.
상기 폴리머 코팅 단계(S400)는 도 4의 e)에 도시된 바와 같이, 상기 PR 제거 단계(S300)에 의해 PR층이 제거된 실리콘 기판 상부에 폴리머층을 코팅할 수 있다.
상세하게는, 상기 폴리머 코팅 단계(S400)는 상기 실리콘 기판의 상부에 일정 패턴에 따라 도전물이 다수 개의 기둥 형태로 형성되어 있으며, 이러한 상기 실리콘 기판의 상부에 폴리머층이 코팅되도록 한다.
이 때, 상기 폴리머층으로는 폴리이미드(Polyimide) 또는 폴리아믹산(Polyamic Acid)을 이용하는 것이 바람직하며, 폴리이미드는 Colorless 타입과 Yellow 타입 모두 이용할 수 있다.
또한, 상기 폴리머 코팅 단계(S400)는 바 코팅 방법, 슬릿 코팅 방법, 몰딩 방법 및 스핀 코팅 방법 중 어느 하나를 이용하여, 실리콘 기판의 상부에 폴리머층을 코팅시킬 수 있으며, 이를 통해서 대면적 코팅이 가능한 장점이 있다.
본 발명의 일 실시예에 따른 유연 접속 제조 방법은, 상기 폴리머 코팅 단계(S400)를 통해서 폴리머층이 코팅되는 두께를 제어할 수 있다.
상세하게는, 다층으로 코팅하여 폴리머층의 두께를 높게 형성하거나, 용매를 추가하여 점도를 향상시켜 두께를 높게 형성할 수 있다.
이와 반대로, 폴리머층의 두께는 낮게 형성하는 것 또한 용이하게 제어할 수 있다.
상기 평탄화 단계(S500)는 도 4의 f)에 도시된 바와 같이, 상기 폴리머 코팅 단계(S400)에 의해 코팅된 폴리머층을 상기 도전물이 노출되도록 평탄화할 수 있다. 이 때, 상기 평탄화 단계(S500)는 CMP(Chemical Mechanical Polishing) 방법을 이용하여 폴리머층의 상부를 평탄화하는 것이 바람직하다.
상기 상부 패터닝 단계(S600)는 상기 평탄화 단계(S500)에 의해 평탄화한 폴리머층 상부를 라인 패터닝할 수 있다.
이에 따라, 폴리머층의 상부와 노출된 도전물의 상부가 평면을 이루며, 높이 제어가 가능한 장점이 있다.
상기 식각 단계(S700)는 도 4의 g)에 도시된 바와 같이, 표면 세척을 통해 폴리머층 하부의 씨드층이 증착된 실리콘 기판을 식각할 수 있다. 이를 통해서, 폴리머층 및 폴리머층의 상, 하 방향으로 완전히 관통하며 매립된 도전물만 남는 유연 접속이 형성된다.
이 때, 상기 식각 단계(S700)는 BOE(Buffered Oxide Etchant)을 이용하거나, 레이저 Temporary Bonding/Debonding 기술을 이용하여, 폴리머층 하부의 씨드층이 포함된 실리콘 기판을 식각할 수 있다. 여기서, BOE를 이용하여 폴리머층 하부의 실리콘 기판을 식각하는 방법은 기판 사이즈가 작을 경우에 사용하는 것이 바람직하며, 레이저 Temporary Bonding/Debonding 기술을 이용하여 폴리머층 하부의 실리콘 기판을 식각하는 방법은 대면 사이즈 및 양산 적용을 위해 사용하는 것이 바람직하다.
상기 하부 패터닝 단계(S800)는 도 4의 h)에 도시된 바와 같이, 상기 식각 단계(S700)에 의해 씨드층이 증착된 실리콘 기판이 제거된 폴리머층 하부를 라인 패터닝할 수 있다.
이에 따라, 폴리머층의 하부와 노출된 도전물의 하부가 평면을 이루며, 높이 제어가 가능한 장점이 있다.
이러한 본 발명의 유연 접속 제조 방법의 각 단계를 통해, 제조된 유연 접속은 도 3에 도시된 바와 같이, 폴리머층 및 폴리머층의 상, 하 방향으로 완전히 관통하며 매립된 도전물로 이루어지며, 유연(Flexible)하면서도 낮은 유전상수율(Low Dielectric Constant)로 인해 전기적 특성이 뛰어나며, 수분 투과율이 낮아 높은 방수성(Water-proof)을 갖는 특징이 있다.
본 발명의 또다른 일 실시예에 따른 유연 접속 제조 방법은 도 2에 도시된 바와 같이, PR 형성 단계(S1000), 폴리머 코팅 단계(S2000), PR 제거 단계(S3000), 도전물 매립 단계(S4000), 평탄화 단계(S5000), 상부 패터닝 단계(S6000), 식각 단계(S7000) 및 하부 패터닝 단계(S8000)로 이루어지며, 도 5는 본 발명의 또 다른 일 실시예에 따른 유연 접속 제조 방법의 각 단계의 실시예이다.
각 단계에 대해서 자세히 알아보자면,
상기 PR 형성 단계(S1000)는 씨드(Seed)층이 증착된 실리콘(Si) 기판에 노광공정(Photolithography)을 통해 일정 패턴의 PR(Photoresist)층을 형성할 수 있다.
상세하게는, 도 5의 a)에 도시된 바와 같이, 실리콘 기판에 SiO2층과 씨드층을 증착한 후, 도 5의 b)에 도시된 바와 같이, 노광공정을 통해 일정 패턴의 PR층을 형성할 수 있다. 여기서, 노광공정 및 노광공정을 통한 PR층 형성은 널리 이용되고 있는 공지기술에 불과하다.
이 때, 본 발명의 일 실시예에 따른 PR 형성 단계(S100)(도 4의 b)와 본 발명의 또 다른 일 실시예에 따른 PR 형성 단계(S1000)(도 5의 b)에서 형성된 PR층은 각각 상이한 패턴 형태를 나타낸다.
이에 따라, 본 발명의 또 다른 일 실시예에 따른 유연 접속 제조 방법은 상기 PR 형성 단계(S1000)를 수행한 후, 폴리머 코팅 단계(S2000)를 수행하는 것이 바람직하다.
상기 폴리머 코팅 단계(S2000)는 도 5의 c)에 도시된 바와 같이, 상기 PR 형성 단계(S1000)에 의해 일정 패턴이 형성된 실리콘 기판 상부에 폴리머층을 코팅할 수 있다.
즉, 실리콘 기판 상부에 폴리머층과 다수 개의 기둥 형태의 PR층이 형성되어 있으며, 여기서 폴리머층은 폴리이미드(Polyimide) 또는 폴리아믹산(Polyamic Acid)을 이용하는 것이 바람직하며, 폴리이미드는 Colorless 타입과 Yellow 타입 모두 이용할 수 있다.
또한, 상기 폴리머 코팅 단계(S2000)는 바 코팅 방법, 슬릿 코팅 방법, 몰딩 방법 및 스핀 코팅 방법 중 어느 하나를 이용하여, 실리콘 기판의 상부에 폴리머층을 코팅시킬 수 있으며, 이를 통해서 대면적 코팅이 가능한 장점이 있다.
본 발명의 일 실시예에 따른 유연 접속 제조 방법은, 상기 폴리머 코팅 단계(S2000)를 통해서 폴리머층이 코팅되는 두께를 제어할 수 있다.
상세하게는, 다층으로 코팅하여 폴리머층의 두께를 높게 형성하거나, 용매를 추가하여 점도를 향상시켜 두께를 높게 형성할 수 있다.
이와 반대로, 폴리머층의 두께는 낮게 형성하는 것 또한 용이하게 제어할 수 있다.
상기 PR 제거 단계(S3000)는 도 5의 d)에 도시된 바와 같이, 상기 PR 형성 단계(S1000)에서 형성된 PR층을 제거할 수 있다. 이에 따라, 상기 폴리머 코팅 단계(S2000)에서 코팅된 폴리머층에 관통홀이 형성되게 된다.
이 때, 상기 PR층 제거 역시 널리 이용되고 있는 공지기술에 불과하다.
상기 도전물 매립 단계(S4000)는 도 5의 e)에 도시된 바와 같이, 상기 PR 제거 단계(S3000)에 의해 PR층이 제거되어 일정 패턴 형태로 공간이 형성된 폴리머층에 도금 공정을 통해 도전물을 매립할 수 있다.
상기 도전물로는, 니켈, 구리, 금, 은, 탄소 나노 튜브(CNT, Carbon Nanotube) 및 그라핀(Graphene) 중 어느 하나인 것이 바람직하다.
상기 도전물 매립 단계(S4000)는 Bottom-up Filling 방법을 통해 도금 공정을 수행함으로써, 관통홀에 Void가 생기는 단점을 해소하는 장점이 있다.
상기 평탄화 단계(S5000)는 도 5의 f)에 도시된 바와 같이, 상기 도전물 매립 단계(S4000)에 의해 도전물이 매립된 폴리머층을 평탄화할 수 있으며, CMP(Chemical Mechanical Polishing) 방법을 이용하여 폴리머층의 상부를 평탄화하는 것이 바람직하다.
상기 상부 패터닝 단계(S6000)는 상기 평탄화 단계(S5000)에 의해 평탄화한 폴리머층 상부를 패터닝할 수 있다. 이를 통해서, 폴리머층의 상부와 노출된 도전물의 상부가 평면을 이루며, 높이 제어가 가능한 장점이 있다.
상기 식각 단계(S7000)는 도 5의 g)에 도시된 바와 같이, 표면 세척을 통해 폴리머층 하부의 씨드층이 증착된 실리콘 기판을 식각할 수 있다. 이를 통해서, 폴리머층 및 폴리머층의 상, 하 방향으로 완전히 관통하며 매립된 도전물만 남는 유연 접속이 형성된다.
이 때, 상기 식각 단계(S7000)는 BOE(Buffered Oxide Etchant)을 이용하거나, 레이저 Temporary Bonding/Debonding 기술을 이용하여, 폴리머층 하부의 씨드층이 포함된 실리콘 기판을 식각할 수 있다. 여기서, BOE를 이용하여 폴리머층 하부의 실리콘 기판을 식각하는 방법은 기판 사이즈가 작을 경우에 사용하는 것이 바람직하며, 레이저 Temporary Bonding/Debonding 기술을 이용하여 폴리머층 하부의 실리콘 기판을 식각하는 방법은 대면 사이즈 및 양산 적용을 위해 사용하는 것이 바람직하다.
상기 하부 패터닝 단계(S8000)는 도 5의 h)에 도시된 바와 같이, 상기 식각 단계(S7000)에 의해 씨드층이 증착된 실리콘 기판이 제거된 폴리머층 하부를 라인 패터닝할 수 있다.
이에 따라, 폴리머층의 하부와 노출된 도전물의 하부가 평면을 이루며, 높이 제어가 가능한 장점이 있다.
즉, 다시 말하자면, 본 발명의 유연 접속 제조 방법 및 이에 따른 유연 접속은, 폴리머 재질의 기판 관통 구조물로서, 폴리머 재질의 기판의 관통홀에 도전성 물질을 매립하여 형성된 구조물이다. 즉, 본 발명의 유연 접속은 수직 관통 구조를 통해 하나의 구조체로 쓰기 위한 유연(Flexible)하면서도 낮은 유전상수율(Low Dielectric Constant)로 인해 전기적 특성이 뛰어나며, 수분 투과율이 낮아 높은 방수성(Water-proof)을 이용하여 다양한 분야에 적용할 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 소자 등과 같은 특정 사항들과 한정된 실시예 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것 일 뿐, 본 발명은 상기의 일 실시예에 한정되는 것이 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허 청구 범위뿐 아니라 이 특허 청구 범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
S100 내지 S800 : 본 발명에 따른 유연 접속 제조 방법의 각 단계(제1실시예)
S1000 내지 S8000 : 본 발명에 따른 유연 접속 제조 방법의 각 단계(제2실시예)

Claims (10)

  1. 씨드(Seed)층이 증착된 실리콘 기판에 노광공정(Photolithography)을 통해 일정 패턴의 PR(Photoresist)층을 형성하는 PR 형성 단계(S100);
    상기 PR 형성 단계(S100)에 의해 형성된 일정 패턴 공간에 도금 공정을 통해 도전물을 매립하는 도전물 매립 단계(S200);
    상기 PR 형성 단계(S100)에서 형성된 PR층을 제거하는 PR 제거 단계(S300);
    상기 PR 제거 단계(S300)에 의해 PR층이 제거된 실리콘 기판 상부에 폴리머층을 코팅하는 폴리머 코팅 단계(S400);
    상기 폴리머 코팅 단계(S400)에 의해 코팅된 폴리머층을 CMP(Chemical Mechanical Polishing) 방법을 이용하여 평탄화하는 평탄화 단계(S500);
    상기 평탄화 단계(S500)에 의해 평탄화한 폴리머층 상부를 패터닝하는 상부 패터닝 단계(S600);
    표면 세척을 통해 폴리머층 하부의 씨드층이 증착된 실리콘 기판을 식각하는 식각 단계(S700); 및
    상기 식각 단계(S700)에 의해 씨드층이 증착된 실리콘 기판이 제거된 폴리머층 하부를 패터닝하는 하부 패터닝 단계(S800);
    로 이루어지는 것을 특징으로 하는 유연 접속 구조물의 제조 방법.
  2. 씨드(Seed)층이 증착된 실리콘 기판에 노광공정(Photolithography)을 통해 일정 패턴의 PR(Photoresist)층을 형성하는 PR 형성 단계(S1000);
    상기 PR 형성 단계(S1000)에 의해 패턴이 형성된 실리콘 기판 상부에 폴리머층을 코팅하는 폴리머 코팅 단계(S2000);
    상기 PR 형성 단계(S1000)에서 형성된 PR층을 제거하는 PR 제거 단계(S3000);
    상기 PR 제거 단계(S3000)에 의해 PR층이 제거된 폴리머층의 패턴 공간에 도금 공정을 통해 도전물을 매립하는 도전물 매립 단계(S4000);
    상기 도전물 매립 단계(S4000)에 의해 도전물이 매립된 폴리머층을 CMP(Chemical Mechanical Polishing) 방법을 이용하여 평탄화하는 평탄화 단계(S5000);
    상기 평탄화 단계(S5000)에 의해 평탄화한 폴리머층 상부를 패터닝하는 상부 패터닝 단계(S6000);
    표면 세척을 통해 폴리머층 하부의 씨드층이 포함된 실리콘 기판을 식각하는 식각 단계(S7000); 및
    상기 식각 단계(S7000)에 의해 씨드층이 증착된 실리콘 기판이 제거된 폴리머층 하부를 패터닝하는 하부 패터닝 단계(S8000);
    로 이루어지는 것을 특징으로 하는 유연 접속 구조물의 제조 방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 유연 접속 구조물의 제조 방법은
    폴리머층으로 폴리이미드(Polyimide) 또는 폴리아믹산(Polyamic Acid)을 이용하는 것을 특징으로 하는 유연 접속 구조물의 제조 방법.
  4. 제 1항 또는 제 2항에 있어서,
    상기 유연 접속 구조물의 제조 방법은
    폴리머 코팅 과정에서 바 코팅 방법, 슬릿 코팅 방법, 몰딩 방법 및 스핀 코팅 방법 중 어느 하나를 이용하는 것을 특징으로 하는 유연 접속 구조물의 제조 방법.
  5. 제 1항 또는 제 2항에 있어서,
    상기 유연 접속 구조물의 제조 방법은
    도전물로 니켈, 구리, 금, 은, 탄소 나노 튜브(CNT, Carbon Nanotube) 및 그라핀(Graphene) 중 어느 하나 인 것을 특징으로 하는 유연 접속 구조물의 제조 방법.
  6. 제 1항 또는 제 2항에 있어서,
    상기 유연 접속 구조물의 제조 방법은
    식각 과정에서 BOE(Buffered Oxide Etchant)을 이용하거나 대면적 양산 적용을 위하여 레이저 Temporary Bonding/Debonding 기술을 이용하여, 폴리머층 하부의 씨드층이 포함된 실리콘 기판을 식각하는 것을 특징으로 하는 유연 접속 구조물의 제조 방법.
  7. 제 1항 또는 제 2항에 있어서,
    상기 유연 접속 구조물의 제조 방법은
    폴리머 코팅 과정에서 폴리머층을 다층으로 코팅하거나, 점도 향상을 위한 용매를 추가하여 폴리머층의 두께를 제어하는 것을 특징으로 하는 유연 접속 구조물의 제조 방법.
  8. 제 1항 또는 제 2항에 기재된 유연 접속 구조물의 제조 방법에 의한 유연 접속 구조물에 있어서,
    노광공정(Photolithography)을 통해 형성된 일정 패턴에 따라 관통하는 홀을 가지는 폴리머 기판(100);
    상기 폴리머 기판(100)의 관통홀을 매립하며 형성되는 관통 도전물(200);
    상기 폴리머 기판(100)의 상부 표면과 상기 관통 도전물(200)의 상부 표면이 평면을 이루도록 평탄화 및 패터닝된 상부 도전물(300); 및
    상기 폴리머 기판(100)의 하부 표면과 상기 관통 도전물(200)의 하부 표면이 평면을 이루도록 평탄화 및 패터닝된 하부 도전물(400);
    로 구성되는 것을 특징으로 하는 유연 접속 구조물.
  9. 제 8항에 있어서,
    상기 폴리머 기판(100)은
    폴리이미드(Polyimide) 또는 폴리아믹산(Polyamic Acid)을 이용하는 것을 특징으로 하는 유연 접속 구조물.
  10. 제 8항에 있어서,
    상기 관통 도전물(200), 상부 도전물(300) 및 하부 도전물(400)은
    니켈, 구리, 금, 은, 탄소 나노 튜브(CNT, Carbon Nanotube) 및 그라핀(Graphene) 중 어느 하나 인 것을 특징으로 하는 유연 접속 구조물.
KR1020150104835A 2015-07-24 2015-07-24 유연 접속 구조물 및 그 제조 방법 KR101567580B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150104835A KR101567580B1 (ko) 2015-07-24 2015-07-24 유연 접속 구조물 및 그 제조 방법
US15/323,916 US10034381B2 (en) 2015-07-24 2015-10-19 Flexible substrate having a via-hole with a conductive material and a method for manufacturing the same
PCT/KR2015/011003 WO2017018600A1 (ko) 2015-07-24 2015-10-19 도전물이 매립된 관통홀을 갖는 유연 기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150104835A KR101567580B1 (ko) 2015-07-24 2015-07-24 유연 접속 구조물 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101567580B1 true KR101567580B1 (ko) 2015-11-12

Family

ID=54610002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150104835A KR101567580B1 (ko) 2015-07-24 2015-07-24 유연 접속 구조물 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10034381B2 (ko)
KR (1) KR101567580B1 (ko)
WO (1) WO2017018600A1 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050122630A (ko) 2004-06-25 2005-12-29 매그나칩 반도체 유한회사 전기도금 방법
KR20100109698A (ko) 2009-04-01 2010-10-11 삼성전기주식회사 인쇄회로기판의 제조방법
KR101003615B1 (ko) 2009-06-02 2010-12-23 삼성전기주식회사 세라믹 기판의 전극패턴 형성방법
KR101059629B1 (ko) 2009-12-29 2011-08-25 하나 마이크론(주) 반도체 패키지 제조방법
KR101323894B1 (ko) 2011-02-24 2013-12-19 단국대학교 산학협력단 기판 관통 구조물 및 이의 제조방법, 기판 관통 구조물을 포함하는 소자의 패키지 및 이의 제조 방법
WO2012115333A1 (ko) 2011-02-24 2012-08-30 단국대학교 산학협력단 기판 관통 구조물 및 이의 제조방법, 기판 관통 구조물을 포함하는 소자의 패키지 및 이의 제조 방법
DE112013002672T5 (de) 2012-05-25 2015-03-19 Nepes Co., Ltd Halbleitergehäuse, Verfahren zum Herstellen desselben und Gehäuse auf Gehäuse
KR101362714B1 (ko) 2012-05-25 2014-02-13 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지

Also Published As

Publication number Publication date
US10034381B2 (en) 2018-07-24
WO2017018600A1 (ko) 2017-02-02
US20170207171A1 (en) 2017-07-20

Similar Documents

Publication Publication Date Title
US7671460B2 (en) Buried via technology for three dimensional integrated circuits
CN102165576B (zh) 半导体装置以及半导体装置的制造方法
TWI691022B (zh) 在混合鍵合半導體元件中形成引線的方法
US9484293B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
SE537874C2 (sv) CTE-anpassad interposer och metod att tillverka en sådan
TW201110306A (en) 3D multi-wafer stacked semiconductor structure and method for manufacturing the same
JP2007019508A (ja) 相互接続配線内における複数のエアギャップの横方向分布の制御
US20170316881A1 (en) Electronic substrates and interposers made from nanoporous films
CN106068561A (zh) 具有导电通孔的基板
US9837305B1 (en) Forming deep airgaps without flop over
KR101567580B1 (ko) 유연 접속 구조물 및 그 제조 방법
US9646849B2 (en) Semiconductor device with nano-gaps and method for manufacturing the same
KR101439306B1 (ko) 연성 실리콘 인터포저 및 이의 제작방법
CN105990285B (zh) 半导体结构与其制备方法
KR100639073B1 (ko) 선택적 다마신을 이용한 반도체 금속 배선의 형성방법
KR101369368B1 (ko) 고종횡비 관통구조의 금속 매립방법
CN106206502B (zh) 半导体元件及其制造方法
CN111463135A (zh) 封装基板及其制法
KR100575618B1 (ko) 구리막의 연마 방법 및 이를 이용한 구리막 배선의 형성방법
JP2006517342A (ja) 半導体装置の製造方法とそのような方法により得られる半導体装置
US9466527B2 (en) Method for creating contacts in semiconductor substrates
JP2005150682A (ja) 半導体素子の金属配線の形成方法
KR100591175B1 (ko) 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법
US20080054473A1 (en) Metal Wiring and Method for Forming the Same
KR101299217B1 (ko) 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
GRNT Written decision to grant