CN106057749A - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN106057749A
CN106057749A CN201610203973.4A CN201610203973A CN106057749A CN 106057749 A CN106057749 A CN 106057749A CN 201610203973 A CN201610203973 A CN 201610203973A CN 106057749 A CN106057749 A CN 106057749A
Authority
CN
China
Prior art keywords
mentioned
wiring
resin
peristome
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610203973.4A
Other languages
English (en)
Other versions
CN106057749B (zh
Inventor
渡边真司
岩崎俊宽
玉川道昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Technology Japan Inc
Original Assignee
J Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J Devices Corp filed Critical J Devices Corp
Publication of CN106057749A publication Critical patent/CN106057749A/zh
Application granted granted Critical
Publication of CN106057749B publication Critical patent/CN106057749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明的目的在于降低从半导体芯片的元件面至半导体封装件的表面的热阻。另外，易于实现金属的分割图案化，大幅降低因硅与金属的热膨胀系数差而产生的应力，使环境应对可靠性提高。另外，不使用热界面材料(TIM)来制造半导体封装件，从而实现低成本化。本发明提供一种半导体封装件，具有：半导体芯片，具有配置有电极的元件面和与上述元件面相对置的背面，且被树脂覆盖；第一布线，直接或经由在上述树脂中配置的第一开口部而与上述电极相连接；以及第二布线，经由在上述树脂中配置的第二开口部而与上述背面相连接。

Description

半导体封装件及其制造方法
技术领域
本发明的一实施方式涉及用于降低半导体封装件的热阻、并提高环境可靠性的技术。
背景技术
在以往的半导体封装件的结构中，通常使用热界面材料(TIM)，用于半导体芯片与搭载有半导体芯片的芯片焊盘之间的热连接及机械连接。TIM大致区分为将银膏等热导性高的物质浸渍于树脂中的材料和将焊锡等进行金属熔融接合的材料。
树脂浸渍型的TIM因弹性模量低，而在应力缓和方面优秀。然而，存在材料强度本身低、容易在温度循环试验等的环境应对试验中受损的问题。进而，存在热导率也低、难以满足功率器件等所需的规格的问题。另外，金属熔融接合型的TIM的热导率比较良好。然而，因半导体芯片与芯片焊盘的热膨胀系数差而产生的应力非常高，因此，存在虽然断裂强度比较高，但易于发生伴随热膨胀系数差而产生的应力破坏的问题。
发明内容
本发明的一实施方式的问题之一在于：通过在半导体芯片的配置有电极的元件面上直接进行金属化(metalize)，来降低从半导体芯片的配置有电极的元件面至半导体封装件的表面的热阻。
本发明的一实施方式的问题之一在于：通过在半导体芯片的未配置电极的背面上直接进行金属化，来降低从半导体芯片的背面至半导体封装件的表面的热阻。
通过在制造过程中采用镀敷工艺，易于实现金属的分割图案化，大幅降低因硅和金属的热膨胀系数差而产生的应力，使环境应对可靠性提高，这也是本发明的一实施方式的问题之一。
通过不使用TIM来制造半导体封装件，从而实现低成本化，这也是本发明一实施方式的问题之一。
本发明一实施方式的半导体封装件具有：半导体芯片，具有配置有电极的元件面和与元件面相对置的背面，上述半导体芯片被树脂覆盖；第一布线，直接或经由在树脂中配置的第一开口部而与元件面相连接；以及第二布线，经由在树脂中的第二开口部而与背面相连接。
本发明一实施方式的半导体封装件的特征在于，具有：多个半导体芯片，具有配置有电极的元件面和与元件面相对置的背面，上述多个半导体芯片被树脂覆盖；第一布线，直接或经由在树脂中的第一开口部而与元件面相连接；第二布线，经由在树脂中配置的第二开口部而与背面相连接；以及第三布线，在配置有第二布线的树脂的层，经由在树脂中配置的多个第三开口部而与第一布线电连接，第三布线将多个半导体芯片中的互不相同的半导体芯片的电极电连接。
本发明一实施方式的半导体封装件的制造方法包括：将半导体芯片以半导体芯片的配置有电极的元件面在上而与元件面相对置的背面在下的方式载置于固定部件之上；在固定部件之上填充第一树脂以便将半导体芯片掩埋设置；在第一树脂中形成露出元件面的第一开口部；利用镀敷法在元件面之上形成第一布线；去除固定部件；在背面及第一树脂之上填充第二树脂；在第二树脂中形成露出背面的第二开口部；在第二树脂之上形成抗镀敷剂；以及利用镀敷法在背面之上形成第二布线。
本发明一实施方式的半导体封装件的制造方法包括：将多个半导体芯片以多个半导体芯片的配置有电极的元件面在上而与元件面相对置的背面在下的方式载置于固定部件之上；在固定部件之上填充第一树脂以便将半导体芯片掩埋设置；在第一树脂中形成露出元件面的第一开口部；利用镀敷法在元件面之上形成第一布线；去除固定部件；在背面及第一树脂之上填充第二树脂；在第二树脂中形成露出背面的第二开口部和露出第一布线的第三开口部的步骤；在第二树脂之上形成抗镀敷剂；以及通过在第二开口部、第三开口部及第二树脂之上镀铜，在第二开口部及第二树脂之上形成第二布线，在第三开口部及第二树脂之上形成第三布线；第三布线将多个半导体芯片中的互不相同的半导体芯片的电极电连接。
本发明一实施方式的半导体封装件的制造方法包括：在支承板上涂敷感光性抗蚀剂；使感光性抗蚀剂的一部分开口；利用镀敷法在开口中形成第一布线；在第一布线之上，将具有配置有电极的元件面和与元件面相对置的背面的半导体芯片倒装片连接，使得第一布线与电极相连接；在支承板之上填充树脂以便将半导体芯片及第一布线掩埋设置；在树脂中形成露出背面的开口部；在第二树脂之上形成抗镀敷剂；以及利用镀敷法在背面之上形成第二布线。
本发明一实施方式的半导体封装件的制造方法包括：在支承板上涂敷感光性抗蚀剂；使感光性抗蚀剂的一部分开口；利用镀敷法在开口中形成第一布线；在第一布线之上，将具有配置有电极的元件面和与元件面相对置的背面的多个半导体芯片倒装片连接，使得第一布线与电极相连接；在支承板之上填充树脂以便将多个半导体芯片及第一布线掩埋设置；在树脂中形成露出背面的开口部和露出第一布线的开口部；在树脂之上形成抗镀敷剂；以及通过在露出背面的开口部、露出第一布线的开口部及树脂之上镀铜，在露出背面的开口部及树脂之上形成第二布线，在露出第一布线的开口部及树脂之上形成第三布线；第三布线将多个半导体芯片中的互不相同的半导体芯片的电极电连接。
根据本发明一实施方式，可降低从半导体芯片的配置有电极的元件面至半导体封装件的表面的热阻。另外，可易于实现金属的分割图案化，大幅降低因硅和金属的热膨胀系数差而产生的应力，使环境应对可靠性提高。另外，通过不使用TIM来制造半导体封装件，从而可实现低成本化。
附图说明
图1为本发明第一实施方式的半导体封装件的简图。
图2为示出本发明第一实施方式的半导体封装件的制造过程的剖视图。
图3为示出本发明第一实施方式的半导体封装件的制造过程的剖视图。
图4为示出本发明第一实施方式的半导体封装件的制造过程的剖视图。
图5为示出本发明第一实施方式的半导体封装件的制造过程的剖视图。
图6为示出本发明第一实施方式的半导体封装件的制造过程的剖视图。
图7为示出本发明第一实施方式的半导体封装件的制造过程的剖视图。
图8为示出本发明第一实施方式的半导体封装件的制造过程的剖视图。
图9为示出本发明第一实施方式的半导体封装件的制造过程的剖视图。
图10为示出本发明第一实施方式的半导体封装件的制造过程的剖视图。
图11为示出本发明第一实施方式的半导体封装件的制造过程的剖视图。
图12为本发明第一实施方式的半导体封装件的剖视图。
图13为示出本发明第二实施方式的半导体封装件的制造过程的剖视图。
图14为示出本发明第二实施方式的半导体封装件的制造过程的剖视图。
图15为示出本发明第二实施方式的半导体封装件的制造过程的剖视图。
图16为示出本发明第二实施方式的半导体封装件的制造过程的剖视图。
图17为示出本发明第二实施方式的半导体封装件的制造过程的剖视图。
图18为示出本发明第二实施方式的半导体封装件的制造过程的剖视图。
图19为示出本发明第二实施方式的半导体封装件的制造过程的剖视图。
图20为示出本发明第二实施方式的半导体封装件的制造过程的剖视图。
图21为示出本发明第二实施方式的半导体封装件的制造过程的剖视图。
图22为示出本发明第二实施方式的半导体封装件的制造过程的剖视图。
图23为示出本发明第二实施方式的半导体封装件的制造过程的剖视图。
图24为示出本发明第二实施方式的半导体封装件的制造过程的剖视图。
图25为本发明第二实施方式的半导体封装件的剖视图。
图26A为示出本发明第一实施方式及第二实施方式的半导体封装件的变形例1的水平剖视图。
图26B为示出本发明第一实施方式及第二实施方式的半导体封装件的变形例1的垂直剖视图。
图27A为示出本发明第一实施方式及第二实施方式的半导体封装件的变形例2的水平剖视图。
图27B为示出本发明第一实施方式及第二实施方式的半导体封装件的变形例2的垂直剖视图。
图28A为示出本发明第一实施方式及第二实施方式的半导体封装件的变形例3的水平剖视图。
图28B为示出本发明第一实施方式及第二实施方式的半导体封装件的变形例3的垂直剖视图。
图29A为示出本发明第一实施方式及第二实施方式的半导体封装件的变形例4的水平剖视图。
图29B为示出本发明第一实施方式及第二实施方式的半导体封装件的变形例4的垂直剖视图。
图30为本发明第三实施方式的半导体封装件的水平剖视图。
图31为本发明第三实施方式的半导体封装件的垂直剖视图。
图32为本发明第三实施方式的半导体封装件的垂直剖视图。
图33为本发明第三实施方式的半导体封装件的垂直剖视图。
图34为示出本发明第三实施方式的半导体封装件的变形例的垂直剖视图。
图35为示出本发明第三实施方式的半导体封装件的变形例的制造工序的垂直剖视图。
图36为示出本发明第三实施方式的半导体封装件的变形例的制造工序的垂直剖视图。
图37为示出本发明第三实施方式的半导体封装件的变形例的垂直剖视图。
图38为示出本发明第三实施方式的半导体封装件的另一变形例的垂直剖视图。
图39为示出本发明第三实施方式的半导体封装件的另一变形例的垂直剖视图。
(附图标记的说明)
11、12：支承板；13：光致抗蚀剂；14、15：抗镀敷剂；16：临时固定部件；
17：固定部件；20、320、420：半导体芯片；22、322、422：元件面；
24：背面；26、326a、326b、426a、426b：电极；40、40a、40b：树脂
41、42、43、44、45、46、47：开口部；60、360a、360b、460a、460b：第一布线；
63、64、71、72、73a、73b、73c、73d、74、81、371、381a、381b、471、481a、481b：通路；
70、370、470：第二布线；
75a、75b、75c、75d、77a、77b、77c、77d：通路非形成部；
80：布线；100、200、300：半导体封装件；361b、461b：第五布线；
372、382b、472：第四布线；380：布线；390：第三布线
具体实施方式
以下，参照附图，对本发明的半导体封装件进行说明。然而，本发明的半导体封装件能够以各种不同的方式实施，并不解释为局限于以下示出的实施方式的记载内容。此外，在本实施方式中参照的附图中，对于相同部分或具有相同功能的部分标注相同的附图标记，并省略其的反复说明。
【第一实施方式】
利用图1至图12，对第一实施方式的半导体封装件100的结构及其制造方法进行说明。
【半导体封装件的整体结构】
图1为示出本发明第一实施方式的半导体封装件100的整体结构的简图。半导体芯片20掩埋设置于树脂40中。第二布线70经由通路(via)(未图示)与半导体芯片20的上部面相连接。另外，第一布线(未图示)形成于半导体封装件100的下侧，与半导体芯片20的电极(未图示)直接连接。另外，第一布线与布线80经由通路而电连接。
【第一实施方式的半导体封装件的制造方法】
图2至12为依次示出本发明第一实施方式的半导体封装件100的制造过程的图，示出了图1的I-I’线处的剖视图。
图2示出在支承板11上形成了感光性光致抗蚀剂13的状态。在支承板11上，可优选地利用刻蚀性优良的铜(Cu)等。
图3示出从图2经过光刻工序之后的状态。在光致抗蚀剂13中曝光/显影规定的布线图案，从而形成开口部。
此外，在图2及图3中，说明了采用感光性光致抗蚀剂13的形成方法，然而也可替代光致抗蚀剂13而采用非感光性抗蚀剂。在替代光致抗蚀剂13而采用非感光性抗蚀剂的情况下，与图2相同地，在支承板11上配置了非感光性抗蚀剂之后，通过准分子激光、二氧化碳激光、钇铝石榴石(YAG)激光等形成开口部。
图4示出利用镀敷法形成第一布线60的状态。第一布线60优选地使用Cu等金属。为了保护外部端子，第一布线60可通过在最下层镀金(Au)，接着镀镍(Ni)来作为Cu刻蚀的阻挡金属之后，再镀铜而成。此外，阻挡金属可由多个金属层构成，例如也可以为Ti/Cu、Ti/Ni/Au、Ti/Ni/Ag等。
在形成第一布线60之后，剥离/去除光致抗蚀剂13(参照图5)。
接着，利用倒装片工艺将半导体芯片20载置于第一布线60之上(参照图6)。半导体芯片20具有配置有电极26的元件面22和与元件面22相对置的背面24。此外，本说明书中的“元件面”包括配置有电极的部分和未配置电极的半导体芯片的表面。为了使电极26与第一布线60相连接，以将元件面22作为下侧(第一布线侧)的方式安装半导体芯片20。
接着，利用真空压制法等填充树脂40，以便将在支承板11上形成的第一布线60及半导体芯片20密封(参照图7)。树脂40可使用非感光性树脂或感光性树脂等。
接着，在填充的树脂40中，将开口部41、42开口(参照图8)。开口部41以露出半导体芯片20的背面24的方式、开口部42以露出第一布线60的方式而分别形成于规定的位置。露出半导体芯片20的背面24的开口部41可以沿着半导体芯片20的形状而为矩形状的、孔径比较大的开口。
在树脂40使用非感光性树脂的情况下，采用准分子激光等形成开口部41和开口部42。在树脂40使用感光性树脂的情况下，通过采用曝光/显影法来形成开口部41和开口部42。在树脂40中形成开口部41和开口部42之后，通过溅射法在包含开口部41和开口部42的树脂40的整个面上形成钛(Ti)、Cu等的蒸镀膜。
接着，在树脂40上的规定位置形成抗镀敷剂14(参照图9)。抗镀敷剂14可通过曝光/显影法来形成。
接着，在开口部41、42中溅射形成了晶种(seed)膜之后，利用镀敷法进行填充镀铜。进而，在镀了铜的开口部41及其周边的树脂40上，利用镀敷法进行填充镀铜，来形成第二布线70。同样地，在镀了铜的开口部42及其周边的树脂40上形成布线80(参照图10)。可知，抗镀敷剂14以防止第二布线70与布线80相接触的方式配置。
接着，剥离/去除抗镀敷剂14(参照图11)。另外，通过刻蚀法来去除晶种膜。
最后，利用刻蚀法去除支承板11，完成半导体封装件100(参照图12)。
本发明第一实施方式的半导体封装件100的第二布线70通过经由大孔径的开口部41而在半导体芯片20的背面24直接进行金属化来形成。通过具有这种结构，可降低从半导体芯片20的背面24至在半导体封装件100的表面上形成的第二布线70的热阻。另外，不需要现有技术中使用的TIM，因此可实现低成本化。
【第二实施方式】
下面，对第二实施方式的半导体封装件200的结构及其制造方法进行说明。此外，半导体封装件200的整体结构与第一实施方式中说明的图1相同。
【第二实施方式的半导体封装件的制造方法】
图13至图25为依次示出本发明第二实施方式的半导体封装件200的制造过程的图，示出了图1的I-I’线处的剖视图。
图13示出在支承板11上形成了临时固定部件16的状态。支承板11可优选地利用刻蚀特性优良的Cu等。另外，在第二实施方式的制造工序中，临时固定部件16是为了临时固定半导体芯片20的形成的，例如可使用树脂等。
接着，在临时固定部件16之上，半导体芯片20的背面24配置为与临时固定部件16相接触(参照图14)。即，在临时固定部件16上配置半导体芯片20，使得半导体芯片20的配置有电极26的元件面22在上。
接着，在临时固定部件16及半导体芯片20上填充树脂40，以便密封半导体芯片20的元件面22及侧面(参照图15)。
接着，在树脂40中形成开口部43、44、45(参照图16)。在这里，开口部43和开口部44形成为将半导体芯片20的电极26露出。然而，这些开口部43、44并不一定形成为仅露出电极26，也可以形成为将半导体芯片20的未配置电极26的半导体芯片20的表面以露出。另外，开口部45形成为从树脂40的上侧的表面至半导体芯片20的配置有电极26的位置的范围的深度，且一部分与开口部44共用。即，作为开口部45和开口部44的制造工序，可首先形成开口部45，接着，在开口部45的一部分中，在露出电极26的规定的位置形成开口部44。
接着，在开口部43、44、45中，利用镀敷法进行填充镀铜。在开口部43中形成通路63，在开口部44中形成通路64，并在开口部45中形成第一布线60(参照图17)。
接着，去除支承板11及临时固定部件16(参照图18)。
接着，将图18中示出的由半导体芯片20、树脂40、第一布线60等构成的结构体上下反转，载置于在上部面形成有固定部件17的支承板12上(参照图19)。即，载置为形成有第一布线60的面与固定部件17相接，而半导体芯片20的背面24为上侧。
接着，在半导体芯片20的背面24及树脂40的上侧进一步填充树脂(参照图20)。以下，将已经形成了的树脂40与在此工序中填充了的树脂合在一起作为树脂40进行说明。
接着，在树脂40中形成开口部46、47(参照图21)。开口部46以露出半导体芯片20的背面24的方式、开口部47以露出第一布线60的方式而分别形成于规定的位置。露出半导体芯片20的背面24的开口部46可以沿着半导体芯片20的形状而为矩形状的、孔径比较大的开口。
接着，在树脂40上的规定的位置形成抗镀敷剂15(参照图22)。
接着，在开口部46、47中，利用镀敷法进行填充镀铜，来形成通路71、81。进而，在通路71及其周围的树脂40之上，利用镀敷法进行填充镀铜来形成第二布线70。同样地，在通路81及其周边的树脂40之上形成布线80(参照图23)。可知，抗镀敷剂15配置为使第二布线70与布线80不相接触的方式。
接着，剥离/去除抗镀敷剂15(参照图24)。另外，通过刻蚀法来去除晶种膜。
最后，去除支承板12及固定部件17，完成半导体封装件200(参照图25)。
本发明第二实施方式的半导体封装件200中，第二布线70也经由大孔径的开口部41而在半导体芯片20的背面24直接进行金属化来形成。因具有这种结构，可降低从半导体芯片20的背面24至在半导体封装件200的表面形成的第二布线70的热阻。另外，不需要现有技术中使用的TIM，因此可实现低成本化。
根据本发明的第二实施方式，利用镀敷法经由通路63、64形成半导体芯片20的电极26和第一布线60，从而与将普通的焊锡材料作为接合材料的倒装片连接的情况相比，在高温环境中，焊锡和电极或通路之间不会发生金属间化合物的生长，因此可实现可靠性高的半导体封装件。进而，通过向在半导体芯片20的未配置电极26的部分设置了的开口部填充镀敷，可从半导体封装件200的两面进行冷却，可实现低热阻的半导体封装件200。
【变形例】
在第一实施方式及第二实施方式中，沿着半导体芯片20的形状，在树脂40中开口矩形状的、孔径比较大的开口部41或开口部46，利用镀敷法形成通路71。在这里，可利用光刻的图案化，而容易地实现金属的分割图案化，因此可容易地实现以下示出的分割图案化。
图26A及图26B为示出本发明第一实施方式或第二实施方式的半导体封装件的变形例1的图。图26B为示出半导体封装件的垂直剖视图。另外，图26A为示出图26B的II-II’线处的水平剖视图。此外，虚线20’所包围的区域表示配置有半导体芯片20(未图示)的位置。
若将变形例1与第一实施方式及第二实施方式进行比较，则图9中示出的第一实施方式的形成开口部41的工序和图21中示出的第二实施方式的形成开口部46的工序不同。在变形例1中，在平面上以横竖4×4个的方式形成比较小的矩形状的开口部。在这些开口部中，利用镀敷法填充Cu来形成通路72。在形成通路72之后，与第一实施方式及第二实施方式同样地，在通路72及其周边的树脂40之上形成第二布线70。
图27A及图27B为示出本发明第一实施方式或第二实施方式的半导体封装件的变形例2的图。图27B示出半导体封装件的垂直剖视图。另外，图27A示出图27B的II-II’线处的水平剖视图。在变形例2中，分别形成在平面上从半导体芯片20的中心位置以同心圆状扩展的圆形的通路73a、轮状的通路73b、73c及具有轮的一部分的形状的通路73d。形成通路73a、73b、73c、73d之后的工序与变形例1相同。
图28A及图28B为示出本发明第一实施方式或第二实施方式的半导体封装件的变形例3的图。图28B示出半导体封装件的垂直剖视图。另外，图28A示出图28B的II-II’线处的水平剖视图。在变形例3中，与第一实施方式及第二实施方式同样地，形成有沿着半导体芯片20的形状的矩形状的通路74，然而在俯视上，在通路74的内侧具有未形成通路的通路非形成部75a、75b、75c、75d。通路非形成部75a、75b、75c、75d具有“L”字型，分别向旋转90度的方向形成。另外，通路非形成部75a、75b、75c、75d配置为各个角表示出方形的方式。
在变形例1及变形例2中，可利用光刻在平面上以所需的形状形成用于连接半导体芯片20的背面24与第二布线70的通路72、73a、73b、73c及73d。即，可形成为，在半导体芯片20与第二布线70之间，不仅是通路72、73a、73b、73c及73d，还可使树脂40介于所需的位置。由于具有这种结构，变形例1及变形例2与第一实施方式及第二实施方式相比，可使将因半导体芯片20与第二布线70的热膨胀系数差而产生的应力分散的效果提高。
在变形例3中，在通路非形成部75a、75b、75c、75d之上不形成第二布线70。即，在变形例3中，在形成通路74之后，在通路非形成部75a、75b、75c、75d上形成抗镀敷剂(未图示)。在形成第二布线70之后，将抗镀敷剂去除。
图29A及图29B为示出本发明第一实施方式或第二实施方式的半导体封装件的变形例4的图。图29B示出半导体封装件的垂直剖视图。另外，图29A示出图29B的II-II’线处的水平剖视图。变形例4可与第一实施方式及第二实施方式同样地形成模仿半导体芯片20的形状的矩形状的通路76，但与变形例3同样地，在俯视图上，在通路76的内侧形成通路非形成部77a、77b、77c、77d。通路非形成部77a、77b、77c、77d具有圆弧状。通路非形成部77a、77b、77c、77d分别配置为由通路非形成部77a、77b、77c、77d示出一个圆的方式。
在变形例3及变形例4中，与变形例1及变形例2不同地，在垂直平面上，可不在通路非形成部75a、75b、75c、75d、77a、77b、77c、77d的上部形成第二布线70。由于具有这种结构，因此可使将因半导体芯片20与第二布线70的热膨胀系数差而产生的应力分散的效果进一步提高。
【第三实施方式】
利用图30至图33，对第三实施方式的半导体封装件300的结构及其制造方法进行说明。
图30为本发明第三实施方式的半导体封装件300的水平方向的剖视图，图31至图33为垂直方向的剖视图。图30为图31及图32的C-C’线处的水平剖视图。图31为图30的A-A’线处的垂直剖视图。图32为图30的B-B’线处的垂直剖视图。另外，图33为图30的D-D’线处的垂直剖视图。
参照图30及图32可知，半导体封装件300中并排配置有半导体芯片320和半导体芯片420这两个半导体芯片。半导体封装件300的制造方法与第一实施方式的半导体封装件100或第二实施方式的半导体封装件200的制造方法相同。然而，在半导体封装件300中，配置有两个半导体芯片，这与第一实施方式及第二实施方式不同。在图31及图32中，示出两个半导体芯片320、420。另外，不同之处还在于，在半导体封装件300中，在与第二布线370、470相同的层中形成有第三布线390。此外，半导体封装件300的各个布线可通过采用光刻技术等来形成为以下说明的结构。
半导体封装件300具有通路381a、381b、481a、481b。此外，图30中的381a、381b、481a、481b示出了配置有各个通路的位置。通路381b连接布线380与第一布线360b。第一布线360b与半导体芯片320的电极326b电连接。通路481b连接第二布线370与第一布线460b。第一布线460b与半导体芯片420的电极426b电连接。
通路381a连接第三布线390与第一布线360a。第一布线360a与半导体芯片320的电极326a电连接。通路481a连接第三布线390与第一布线460a。第一布线460a与半导体芯片420的电极426a电连接。此外，第三布线390与第二布线370及布线380形成于相同的层。另外，参照图30及图33可确认，第三布线390不与第二布线370及布线380电连接。
半导体芯片320的电极326a经由第一布线360a、通路381a、第三布线390、通路481a、第一布线460a而与半导体芯片420的电极426a电连接。像这样，在本发明第三实施方式的半导体封装件300中，采用使在单侧的面上具有电极的半导体芯片320、420的有电极的一面在同一侧而并列的结构，并经由配置于其中一个半导体芯片的上方的布线，将双方的电极电连接，而可以将利用两个半导体芯片的电路构成于一个封装件内。因此，在本发明第三实施方式的半导体封装件300中，可构成芯片之间电连接的模块，实现高功能化。
另外，第二布线370利用孔径比较大的通路371与半导体芯片320相连接。同样地，第二布线470利用孔径比较大的通路471与半导体芯片420相连接。第二布线370、470可与第三布线390形成于相同的层，因此可构成上述的半导体芯片320与半导体芯片420的电路，可降低从半导体芯片320、420的背面至半导体封装件300的表面的热阻。同样地，可降低从半导体芯片320、420的配置有电极的元件面至半导体封装件300的表面的热阻。
【变形例】
以下，利用图34至图37，说明第三实施方式的变形例。图34及图37为本发明第三实施方式的变形例的半导体封装件的垂直剖视图。图34为图30的B-B’线处的垂直剖视图。图34所示的C-C’处的水平剖视图对应于图30的俯视图。此外，在图30中，在布线380与第二布线370之间、以及第二布线370与第二布线470之间形成形成了间隙，但在本变形例中，填充了树脂40a。图35为图30的D-D’线处的垂直剖视图，与图37相对应。另外，图35至图37为示出第三实施方式的变形例的制造工序的图。从示出第三实施方式的图33开始，按图35、图36及图37的顺序示出形成第三实施方式的变形例的过程。
说明第三实施方式的变形例的制造方法。首先，在第三实施方式的半导体封装件300的上部面填充树脂40a(参照图35)。树脂40a与树脂40同样地，可使用非感光性树脂或感光性树脂等。参照图35，树脂40a填充为，覆盖第二布线370及第三布线390的各个侧面及上部面，以便形成第二布线370及第三布线390。在图35中虽未图示，然而第二布线470及布线380的各自的侧面及上部面也被树脂40a覆盖。
接着，在树脂40a中形成开口部，使第二布线370的上部面的一部分或全部露出(参照图36)。此外，在第三布线390的上部面上未形成开口部，因此第三布线390处于保持掩埋设置于树脂40a中的状态。
接着，在形成于树脂40a的开口部及树脂40a的上部面上形成第四布线372(参照图37)。与在第一实施方式中说明的第二布线70的形成方法同样地，第四布线372利用镀敷法进行填充镀铜而成。虽然在图35至图37未图示，然而第四布线472、382b也通过上述的与第四布线372的形成方法相同的方法来形成。
在图34及图37中示出的变形例的特征之一在于，在本发明第三实施方式的半导体封装件300中，在第二布线370、470及布线380之上配置有第四布线372、472、382b。在本发明第三实施方式中的变形例中具有上述结构，据此可使从半导体芯片320、420的背面至半导体封装件的上部面的容许电流与第三实施方式相比进一步增加。由此，可使更多的电流流动，可防止因过电流而引起的熔断。
接着，利用图38及图39说明本发明第三实施方式的半导体封装件的另一变形例。
图38及图39为本发明第三实施方式的另一变形例的半导体封装件的垂直剖视图。图38为图30的B-B’线处的垂直剖视图，图38所示的C-C’处的水平剖视图对应于图30的俯视图。此外，在图30中，在布线380与第二布线370之间、以及第二布线370与第二布线470之间形成形成了间隙，但在本变形例中，填充了树脂40a。图39为图30的D-D’线处的垂直剖视图，与图33相对应。图38及图39中示出的另一变形例是在上述的第三实施方式的变形例的基础上，进一步在第一布线360b、460b的下侧形成第五布线361b、461b。第五布线361b、461b及树脂40b的材料及形成方法与上述的变形例相同。
图38及图39中示出的另一变形例具有上述结构，据此可使从半导体芯片320、420的配置有电极的元件面322、422至半导体封装件的下部面的容许电流与第三实施方式相比进一步增加。由此，可使更多的电流流动，可防止因过电流而引起的熔断。
以上，利用图1至图39，说明了本发明的实施方式及其变形例。此外，本发明不局限于上述的实施方式等，在不脱离要旨的范围内可进行适当变更。

Claims (11)

1.一种半导体封装件，具有：
半导体芯片，具有配置有电极的元件面和与上述元件面相对置的背面，上述半导体芯片被树脂覆盖；
第一布线，直接或经由在上述树脂中配置的第一开口部而与上述元件面相连接；以及
第二布线，经由在上述树脂中配置的第二开口部而与上述背面相连接。
2.一种半导体封装件，其特征在于，具有：
多个半导体芯片，具有配置有电极的元件面和与上述元件面相对置的背面，上述多个半导体芯片被树脂覆盖；
第一布线，直接或经由在上述树脂中配置的第一开口部而与上述元件面相连接；
第二布线，经由在上述树脂中配置的第二开口部而与上述背面相连接；以及
第三布线，在配置有上述第二布线的上述树脂的层，经由在上述树脂中的多个第三开口部而与上述第一布线电连接，
上述第三布线将上述多个半导体芯片中的互不相同的半导体芯片的电极电连接。
3.根据权利要求1或2所述的半导体封装件，其中，上述第一布线具有Au、Ni及Cu依次层叠而成的结构。
4.根据权利要求1或2所述的半导体封装件，其中，上述第二布线具有阻挡金属与Cu层叠而成的结构。
5.根据权利要求1或2所述的半导体封装件，其特征在于，上述第二开口部配置多个。
6.一种半导体封装件的制造方法，包括以下步骤：
将半导体芯片以配置有上述半导体芯片的电极的元件面在上、而与上述元件面相对置的背面在下的方式载置于固定部件之上；
在上述固定部件之上填充第一树脂以便将上述半导体芯片掩埋设置；
在上述第一树脂中形成露出上述元件面的第一开口部；
利用镀敷法在上述元件面之上形成第一布线；
去除上述固定部件；
在上述背面及上述第一树脂之上填充第二树脂；
在上述第二树脂中形成露出上述背面的第二开口部；
在上述第二树脂之上形成抗镀敷剂；以及
利用镀敷法在上述背面之上形成第二布线。
7.一种半导体封装件的制造方法，其特征在于，包括以下步骤：
将多个半导体芯片以上述多个半导体芯片的配置有电极的元件面在上、与上述元件面相对置的背面在下的方式载置于固定部件之上；
在上述固定部件之上填充第一树脂以便将上述半导体芯片掩埋设置；
在上述第一树脂中形成露出上述元件面的第一开口部；
利用镀敷法在上述元件面之上形成第一布线；
去除上述固定部件；
在上述背面及上述第一树脂之上填充第二树脂；
在上述第二树脂中形成露出上述背面的第二开口部和露出上述第一布线的第三开口部；
在上述第二树脂之上形成抗镀敷剂；以及
通过在上述第二开口部、上述第三开口部及上述第二树脂之上镀铜，在上述第二开口部及上述第二树脂之上形成第二布线，而在上述第三开口部及上述第二树脂之上形成第三布线；
上述第三布线将上述多个半导体芯片中的互不相同的半导体芯片的电极电连接。
8.一种半导体封装件的制造方法，包括以下步骤：
在支承板上涂敷感光性抗蚀剂；
使上述感光性抗蚀剂的一部分开口；
利用镀敷法在上述开口中形成第一布线；
在上述第一布线之上，将具有配置有电极的元件面和与上述元件面相对置的背面的半导体芯片倒装片连接，使得上述第一布线与上述电极相连接；
在上述支承板之上填充树脂，以便将上述半导体芯片及上述第一布线掩埋设置；
在上述树脂中形成露出上述背面的开口部；
在上述树脂之上形成抗镀敷剂；以及
利用镀敷法在上述背面之上形成第二布线。
9.一种半导体封装件的制造方法，其特征在于，包括以下步骤：
在支承板上涂敷感光性抗蚀剂；
使上述感光性抗蚀剂的一部分开口；
利用镀敷法在上述开口中形成第一布线；
在上述第一布线之上，将具有配置有电极的元件面和与上述元件面相对置的背面的多个半导体芯片倒装片连接，使得上述第一布线与上述电极相连接；
在上述支承板之上填充树脂，以便将上述多个半导体芯片及上述第一布线掩埋设置；
在上述树脂中形成露出上述背面的开口部和露出上述第一布线的开口部；
在上述树脂之上形成抗镀敷剂；以及
通过在上述露出上述背面的开口部、上述露出上述第一布线的开口部及上述树脂之上镀铜，在上述露出上述背面的开口部及上述树脂之上形成第二布线，在上述露出上述第一布线的开口部及上述树脂之上形成第三布线；
上述第三布线将上述多个半导体芯片中的互不相同的半导体芯片的电极电连接。
10.根据权利要求8或9所述的半导体封装件的制造方法，其特征在于，通过在最下层镀金，接着镀镍，之后镀铜，来形成上述第一布线。
11.根据权利要求6、7、8或9所述的半导体封装件的制造方法，其特征在于，通过溅射阻挡金属，接着镀铜，来形成上述第二布线。
CN201610203973.4A 2015-04-10 2016-04-01 半导体封装件及其制造方法 Active CN106057749B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-080718 2015-04-10
JP2015080718A JP6430883B2 (ja) 2015-04-10 2015-04-10 半導体パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
CN106057749A true CN106057749A (zh) 2016-10-26
CN106057749B CN106057749B (zh) 2021-04-09

Family

ID=57112838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610203973.4A Active CN106057749B (zh) 2015-04-10 2016-04-01 半导体封装件及其制造方法

Country Status (5)

Country Link
US (1) US9837382B2 (zh)
JP (1) JP6430883B2 (zh)
KR (1) KR102525389B1 (zh)
CN (1) CN106057749B (zh)
TW (1) TWI688015B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110268520A (zh) * 2016-12-19 2019-09-20 维迪科研究所 用于集成功率芯片以及形成散热器的汇流条的方法
CN110268511A (zh) * 2016-12-22 2019-09-20 深圳中科四合科技有限公司 一种三极管的封装方法及三极管
CN110660756A (zh) * 2019-09-30 2020-01-07 华天科技（西安）有限公司 一种多芯片封装结构及其制备方法
CN111554648A (zh) * 2019-02-11 2020-08-18 英飞凌科技股份有限公司 管芯封装以及形成管芯封装的方法
CN112864100A (zh) * 2021-01-14 2021-05-28 北京大学深圳研究生院 三维异质集成的柔性封装结构及制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818635B2 (en) * 2018-04-23 2020-10-27 Deca Technologies Inc. Fully molded semiconductor package for power devices and method of making the same
US11552024B2 (en) 2019-08-16 2023-01-10 Stmicroelectronics S.R.L. Method of manufacturing quad flat no-lead semiconductor devices and corresponding quad flat no-lead semiconductor device
US11521861B2 (en) 2019-08-16 2022-12-06 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
TWI727861B (zh) * 2020-07-23 2021-05-11 朋程科技股份有限公司 晶片封裝結構及其製造方法
EP3975225A1 (en) * 2020-09-24 2022-03-30 Infineon Technologies Austria AG Semiconductor module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100446225C (zh) * 2004-10-22 2008-12-24 新光电气工业株式会社 具有内装芯片和两侧上的外部连接端子的基板及其制造方法
US20090160046A1 (en) * 2007-12-21 2009-06-25 Infineon Technologies Ag Electronic device and method
US20140167247A1 (en) * 2012-02-15 2014-06-19 Freescale Semiconductor In. Semiconductor device package having backside contact and method for manufacturing
US20150084207A1 (en) * 2013-09-26 2015-03-26 General Electric Company Embedded semiconductor device package and method of manufacturing thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006021959B4 (de) * 2006-05-10 2011-12-29 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US8637341B2 (en) * 2008-03-12 2014-01-28 Infineon Technologies Ag Semiconductor module
US8507320B2 (en) * 2008-03-18 2013-08-13 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof
US7759163B2 (en) * 2008-04-18 2010-07-20 Infineon Technologies Ag Semiconductor module
AT10247U8 (de) * 2008-05-30 2008-12-15 Austria Tech & System Tech Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
JP2010050286A (ja) * 2008-08-21 2010-03-04 Toshiba Corp 半導体装置
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
US9324672B2 (en) * 2009-08-21 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
TWI501376B (zh) * 2009-10-07 2015-09-21 Xintec Inc 晶片封裝體及其製造方法
KR101204187B1 (ko) 2010-11-02 2012-11-23 삼성전기주식회사 소성 접합을 이용한 파워 모듈 및 그 제조 방법
US8866302B2 (en) * 2011-01-25 2014-10-21 Infineon Technologies Ag Device including two semiconductor chips and manufacturing thereof
DE102011012186B4 (de) * 2011-02-23 2015-01-15 Texas Instruments Deutschland Gmbh Chipmodul und Verfahren zur Bereitstellung eines Chipmoduls
US8916968B2 (en) * 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
JP6221221B2 (ja) * 2012-03-27 2017-11-01 Tdk株式会社 電子部品内蔵基板及びその製造方法
US9040346B2 (en) * 2012-05-03 2015-05-26 Infineon Technologies Ag Semiconductor package and methods of formation thereof
US9455160B2 (en) * 2013-01-14 2016-09-27 Infineon Technologies Ag Method for fabricating a semiconductor chip panel
JP5574132B2 (ja) * 2013-03-21 2014-08-20 新光電気工業株式会社 配線基板および半導体パッケージ
US9941229B2 (en) * 2013-10-31 2018-04-10 Infineon Technologies Ag Device including semiconductor chips and method for producing such device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100446225C (zh) * 2004-10-22 2008-12-24 新光电气工业株式会社 具有内装芯片和两侧上的外部连接端子的基板及其制造方法
US20090160046A1 (en) * 2007-12-21 2009-06-25 Infineon Technologies Ag Electronic device and method
US20140167247A1 (en) * 2012-02-15 2014-06-19 Freescale Semiconductor In. Semiconductor device package having backside contact and method for manufacturing
US20150084207A1 (en) * 2013-09-26 2015-03-26 General Electric Company Embedded semiconductor device package and method of manufacturing thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110268520A (zh) * 2016-12-19 2019-09-20 维迪科研究所 用于集成功率芯片以及形成散热器的汇流条的方法
CN110268520B (zh) * 2016-12-19 2023-04-07 维迪科研究所 用于集成功率芯片以及形成散热器的汇流条的方法
CN110268511A (zh) * 2016-12-22 2019-09-20 深圳中科四合科技有限公司 一种三极管的封装方法及三极管
CN111554648A (zh) * 2019-02-11 2020-08-18 英飞凌科技股份有限公司 管芯封装以及形成管芯封装的方法
US11791255B2 (en) 2019-02-11 2023-10-17 Infineon Technologies Ag Die package and method of forming a die package
CN111554648B (zh) * 2019-02-11 2024-03-12 英飞凌科技股份有限公司 管芯封装以及形成管芯封装的方法
CN110660756A (zh) * 2019-09-30 2020-01-07 华天科技（西安）有限公司 一种多芯片封装结构及其制备方法
CN112864100A (zh) * 2021-01-14 2021-05-28 北京大学深圳研究生院 三维异质集成的柔性封装结构及制造方法

Also Published As

Publication number Publication date
CN106057749B (zh) 2021-04-09
TWI688015B (zh) 2020-03-11
US20160300779A1 (en) 2016-10-13
US9837382B2 (en) 2017-12-05
JP6430883B2 (ja) 2018-11-28
KR102525389B1 (ko) 2023-04-26
TW201637102A (zh) 2016-10-16
JP2016201468A (ja) 2016-12-01
KR20160121408A (ko) 2016-10-19

Similar Documents

Publication Publication Date Title
CN106057749A (zh) 半导体封装件及其制造方法
JP6302184B2 (ja) 信頼性のある表面実装集積型パワーモジュール
CN111508912B (zh) 功率覆盖结构及其制作方法
KR101978512B1 (ko) 리드프레임 접속을 갖는 ｐｏｌ 구조체
JP3863213B2 (ja) 半導体装置
US6489687B1 (en) Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment
JP4322844B2 (ja) 半導体装置および積層型半導体装置
JP2018152591A (ja) パワーオーバーレイ構造およびその製造方法
US7880285B2 (en) Semiconductor device comprising a semiconductor chip stack and method for producing the same
CN104377172B (zh) 具有嵌入式无源部件的芯片封装件
JP2008016818A (ja) 半導体装置およびその製造方法
US20060125076A1 (en) Circuit boards, electronic devices, and methods of manufacturing thereof
US8450825B2 (en) Semiconductor package
JP2021521628A (ja) パワーモジュール、及びパワーモジュールを製造する方法
WO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
KR100923784B1 (ko) 방열 특성이 우수한 금속 회로 기판 및 그 제조 방법
US20050098869A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP3894935B2 (ja) 半導体装置およびその製造方法
KR100873420B1 (ko) 서로 다른 와이어 본딩이 가능한 인쇄 회로 기판 및 이를채용한 반도체 전력용 모듈
JP2009049408A (ja) 発光半導体ダイを有する半導体デバイス
JP2000353770A (ja) 集積回路パッケージ、ミリ波集積回路パッケージ、及び集積回路パッケージを基板に組立及び実装する方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Oita Prefecture

Applicant after: Rely on Technology Japan company

Address before: Oita Prefecture

Applicant before: J-DEVICES Corp.

GR01 Patent grant
GR01 Patent grant