JP3894935B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3894935B2
JP3894935B2 JP2004324443A JP2004324443A JP3894935B2 JP 3894935 B2 JP3894935 B2 JP 3894935B2 JP 2004324443 A JP2004324443 A JP 2004324443A JP 2004324443 A JP2004324443 A JP 2004324443A JP 3894935 B2 JP3894935 B2 JP 3894935B2
Authority
JP
Japan
Prior art keywords
insulating base
coating material
resin
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004324443A
Other languages
English (en)
Other versions
JP2005039306A (ja
Inventor
雄一 古本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004324443A priority Critical patent/JP3894935B2/ja
Publication of JP2005039306A publication Critical patent/JP2005039306A/ja
Application granted granted Critical
Publication of JP3894935B2 publication Critical patent/JP3894935B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、コンピュータ等の情報処理装置に使用される半導体装置に関し、より詳細には配線導体を有する絶縁基体上に半導体素子を搭載するとともにこの半導体素子を樹脂製被覆材で被覆することにより封止してなる樹脂封止型の半導体装置に関するものである。
従来、コンピュータ等の情報処理装置に使用される樹脂封止型の半導体装置として、例えば酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス等の電気絶縁材料から成る絶縁基体に半導体素子を搭載するとともに、この半導体素子を例えばエポキシ樹脂等の樹脂から成る樹脂製被覆材で被覆することにより半導体素子を封止してなる半導体装置が知られている。
この半導体装置は、例えば絶縁基体の上面中央部に半導体素子を搭載するための搭載部が形成されているとともにその搭載部周辺から下面にかけて導出する複数個の配線導体が配設されており、絶縁基体の搭載部に半導体素子を搭載するとともにこの半導体素子の各電極をボンディングワイヤ等を介して配線導体に電気的に接続した後、絶縁基体の上面に半導体素子を覆うようにして液状の樹脂製被覆材を滴下し、この滴下された液状樹脂を例えば熱硬化させることにより製作される。そして、配線導体の絶縁基体下面に導出した部位を外部電気回路基板の接続用導体に当接させ、配線導体と外部電気回路基板の接続用導体とを半田等を介して接合させることにより外部電気回路基板上に実装され、それと同時に半導体素子の各電極が配線導体を介して外部電気回路に電気的に接続されるようになっている。
しかしながら、この従来の半導体装置は、絶縁基体を形成する酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス等の熱膨張係数が約4〜10×10-6/℃であるのに対し、エポキシ樹脂等の樹脂から成る樹脂製被覆材の熱膨張係数が3×10-5/℃であり、両者が大きく相違するものである。そのため、絶縁基体と樹脂製被覆材との両方に半導体素子が作動時に発生する熱等が繰り返し印加されると、絶縁基体と樹脂製被覆材との熱膨張係数の相違に起因して絶縁基体と樹脂製被覆材との間に大きな熱応力が発生するとともにこの大きな熱応力が絶縁基体と樹脂製被覆材との接合部、特に絶縁基体の外周縁における接合部に樹脂製被覆材の剥離を発生させ、この剥離が絶縁基体の中心部に向かって徐々に進行していき、ついには半導体素子の封止が破れてしまい、その結果、半導体素子を長期間にわたり安定に作動させることができなくなってしまうという解決すべき問題点を有していた。
本発明は上記問題点に鑑み案出されたものであり、その目的は、絶縁基体と樹脂製被覆材とを強固に接合させ、樹脂製被覆材による半導体素子の封止を完全なものとして半導体素子を長期間にわたり安定に作動させることができる半導体装置およびその製造方法を提供することにある。
本発明の半導体装置は、上面および下面まで達しており上面視して円形または長円形を2分割または4分割した形状の切欠き部が側面に形成された絶縁基体と、前記絶縁基体の前記上面に搭載された半導体素子と、前記絶縁基体の前記上面および前記半導体素子を被覆しているとともに一部が前記切欠き部に入り込んで前記絶縁基体に接合された樹脂製被覆材と、を備えているものである。
本発明の半導体装置の製造方法は、次の工程を有する。(a)半導体素子が搭載される複数の絶縁基体領域が配列されてとともに、該複数の絶縁基体領域の分割線上に、上面視して円形または長円形の貫通孔が形成された母基板を準備する工程 (b)前記母基板の前記複数の絶縁基体領域のそれぞれに半導体素子を搭載する工程 (c)前記半導体素子および前記複数の絶縁基体領域の上面を樹脂製被覆材で被覆するとともに、前記樹脂製被覆材を前記貫通孔内に入り込ませて前記樹脂性被覆材と前記母基板とを接合する工程 (d)前記複数の絶縁基体領域および前記貫通孔内の前記樹脂製被覆材を前記分割線に沿って分割する工程
本発明の半導体装置によれば、絶縁基体の側面に内面が凹曲面状をなす切欠き部を形成するとともに、この切欠き部内に半導体素子を含む絶縁基体の上面を被覆する樹脂製被覆材を入り込ませて接合したことから、切欠き部内に入り込んだ部分により樹脂製被覆材が絶縁基体に対して3次元的に強固に係止されることとなる。その結果、絶縁基体と樹脂製被覆材との熱膨張係数の相違に伴う熱応力が作用したとしても絶縁基体の外周縁において絶縁基体と樹脂製被覆材との間に剥離が発生することが有効に阻止され、樹脂製被覆材で半導体素子を常に確実に被覆して封止することができ、半導体素子を長期間にわたり安定に作動させることが可能となる。
また、本発明の半導体装置の製造方法によれば、母基板に配列形成された各絶縁基体領域に半導体素子を搭載した後、各半導体素子を含む絶縁基体領域の上面を樹脂製被覆材で被覆するとともにこの樹脂製被覆材を多数の絶縁基体領域の各分割線上に形成した内面が曲面状をなす貫通孔内に入り込ませて接合し、その後、母基板および樹脂製被覆材を各分割線に沿って分割することから、貫通孔およびこの中に入り込んだ樹脂製被覆材も分割されて各絶縁基体の側面に樹脂製被覆材を入り込ませた内面が凹曲面状をなす切欠き部が形成されることとなる。これによって、樹脂製被覆材が絶縁基体に対して絶縁基体の上面と側面の切欠き部とを介して3次元的に強固に接合された半導体装置を多数個集約的に容易に製造することができる。
以上のように本発明によれば、絶縁基体と樹脂製被覆材とを強固に接合させ、樹脂製被覆材による半導体素子の封止を完全なものとして半導体素子を長期間にわたり安定に作動させることができる半導体装置およびその製造方法を提供することができた。
次に、本発明の半導体装置について添付の図面を基にして詳細に説明する。
図1は本発明の半導体装置の実施の形態の一例を示す断面図、図2は図1に示す半導体装置の斜視図である。これらの図中、1は絶縁基体、2は配線導体、3は半導体素子、4は樹脂製被覆材であり、主にこれらで本発明の半導体装置が構成されている。
絶縁基体1は、例えば大きさが数mm〜数cm角程度の略四角形状の平板であり、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス等の電気絶縁材料から形成されている。
絶縁基体1は、例えばその上面中央部に半導体素子3を搭載するための搭載部1aを有しており、この搭載部1aには半導体素子3が搭載されている。
半導体素子3は、例えばシリコンやガリウム砒素等の半導体材料から形成されているダイオードやトランジスタ・集積回路等の電子回路用素子である。
また、絶縁基体1は、その搭載部1a周辺の上面から下面にかけて導出するタングステンやモリブデン・銅・銀等の金属粉末メタライズから成る配線導体2が配設されている。
この配線導体2は半導体素子3の各電極を外部電気回路に電気的に接続するための導電路として機能し、その搭載部1a周辺の部位には半導体素子3の各電極が例えば金やアルミニウムから成るボンディングワイヤ5等を介して接続される。また、その絶縁基体1の下面に導出した部位は、図示しない外部電気回路基板の接続用導体に半田等を介して接続される。
そして、半導体素子3およびボンディングワイヤ5ならびに少なくとも搭載部1aを含む絶縁基体1上面はエポキシ樹脂等の樹脂から成る樹脂製被覆材4によって被覆されている。
この樹脂製被覆材4は、厚さが例えば数十μmから数mm程度であり、半導体素子3および搭載部1aを被覆することにより半導体素子3を封止し、これによって半導体素子3を外部環境から保護する作用をなす。
さらに、絶縁基体1は、その側面に切欠き部1bが設けられており、この切欠き部1b内には樹脂製被覆材4の一部を入り込ませている。
切欠き部1bは、幅および深さが例えば数十μm〜数mm程度であり、上面視で例えば略半円形状をしており、絶縁基体1の厚み方向にわたって略同じ幅および深さで形成されている。
さらには、切欠き部1bは、絶縁基体1を厚み方向に略同じ幅および深さで貫通しているものに限らず、例えば図3や図4に図2と同様の斜視図で示すように、その側面に段差部や傾斜面を有し、これにより絶縁基体1の下面側の幅および深さが絶縁基体1の上面側の幅および深さより大きなものとなっていてもよい。
このように、切欠き部1bの側面に段差部や傾斜面を有することにより切欠き部1bの幅および深さを絶縁基体1の上面側より下面側で大きなものとしておくと、切欠き部1b内に入り込ませた樹脂製被覆材4が上方に抜けて外れてしまうことが防止され、樹脂製被覆材4を絶縁基体1に対してより強固に係止することが可能となる。
このように、絶縁基体1の側面に切欠き部1bが設けられているとともに、この切欠き部1b内にも樹脂製被覆材4の一部を入り込ませていることによって、絶縁基体1と樹脂製被覆材4とが3次元的に強固に接合される。そして、これにより絶縁基体1と樹脂製被覆材4との熱膨張係数の相違に伴う熱応力が絶縁基体1と樹脂製被覆材4との間に作用したとしても、絶縁基体1から樹脂製被覆材4が剥離することが有効に防止される。
なお、切欠き部1aに入り込ませた樹脂製被覆材4は、必ずしも切欠き部1bを完全に埋めている必要はなく、例えば図5に断面図で示すように、切欠き部1bの途中まで入り込んでいるものであってもよい。
また、切欠き部1bに入り込ませた樹脂製被覆材4は、図6に断面図で示すように、切欠き部1bの周辺の絶縁基体1下面まで回り込んでいてもよい。この場合には、絶縁基体1と樹脂製被覆材4との接合がさらに強固なものとなるとともに、絶縁基体1の下面に回り込んだ樹脂製被覆材4の高さを所定の高さとしておくことによって、この絶縁基体1の下面に回り込んだ樹脂製被覆材4を半導体装置を外部電気回路基板に実装する際に絶縁基体1と外部電気回路基板との間に所定の隙間を形成するためのスペーサとして機能させることができる。
かくして、本発明の半導体装置によれば、半導体素子3の封止を完全なものとして半導体素子3を長期間にわたり安定に作動させることが可能となる。
次に、本発明の半導体装置の製造方法について添付の図面を基にして詳細に説明する。
まず、図7に斜視図で示すように、分割後にそれぞれが絶縁基体1となる多数の絶縁基体領域10を縦横に一体的に配列形成するとともに、各絶縁基体領域10の境界である分割線B上にその両側の絶縁基体領域10にわたる貫通孔Aを形成して成る母基板11を準備する。
母基板11は、例えば従来周知のセラミックグリーンシート積層法および厚膜メタライズ法を採用することによって製作するこができる。
母基板11は、例えば複数の絶縁層を積層して成り、その外周部には枠状の捨て代領域12を有している。
捨て代領域12は、母基板11の取り扱いや加工を容易なものとするためのものであり、この例ではその外周部位が上面側に枠状に厚くなっている。そして、捨て代領域12の外周部位が上面側に枠状に厚くなっていることにより、母基板11の機械的強度が大きなものとなるとともに、後述するように、母基板11上に樹脂製被覆材4となる液状樹脂13を滴下する際に液状樹脂13が母基板11の外部に流出することを有効に防止することができるものとなる。
なお、捨て代領域12はその外周部位が必ずしも上面側に厚くなっている必要はなく、たとえば絶縁基体領域10と同じ厚みの略平坦なものであってもよい。
また、母基板11に配列形成された各絶縁基体領域10は、前述したように、例えばその上面中央部に搭載部1aを有しており、搭載部1a周辺の上面から下面にかけて導出する複数個の配線導体2が被着形成されている。そして、母基板11が各分割線Bに沿って分割されることにより個々の絶縁基体1として独立するようになっている。
母基板11の各絶縁基体領域10の分割線B上にその両側の絶縁基体領域10にわたるように形成された貫通孔Aは、各絶縁基体1に図2で示したような切欠き部1bを形成するためのものであり、分割後の絶縁基体1の側面に相当する絶縁基体領域10の各辺の略中央に例えば上面視で略円形に形成されている。そして、母基板11が分割線Bで分断されることにより2つに別れ、各々が例えば図2で示した用な略半円状の切欠き部1bを形成するものである。
このような貫通孔Aは、例えば上面視で円形とする場合であれば、その直径を数十μm〜数mm程度、より具体的には30μm〜3mm程度としておけばよい。
貫通孔Aの直径が約30μm未満となると、後述するように母基板11の上面に液状樹脂13を滴下する際に貫通孔A内に液状樹脂13を良好に入り込ませることが困難になる傾向にある。他方、約3mmを超えると、絶縁基体1に占める切欠き部1bの割合が大きなものとなり、絶縁基体1に配線導体2や搭載部1aを空間効率よく形成することが困難になる傾向にある。
なお、貫通孔Aは、必ずしも上面視で円形である必要はなく、例えば図11や図12に要部拡大斜視図で示すように長円形であってもよい。
また、貫通孔Aは、その側面に段部や傾斜面が形成されているものであってもよい。この場合には、図3や図4に示したように側面に段差部や傾斜面を有する切欠き部1bが形成される。
さらに、貫通孔Aは、必ずしも絶縁基体領域10の各辺の略中央部に1個ずつ形成されている必要はなく、例えば図13に要部拡大斜視図で示すように絶縁基体の各辺に2個ずつ、あるいはそれ以上の個数ずつ形成されていてもよい。また、図14に要部拡大斜視図で示すように絶縁基体領域10の各角部にも位置するように形成されていてもよい。
次に、図8に斜視図で示すように、母基板11の各絶縁基体領域10の搭載部1aに半導体素子3を搭載固定するとともに、半導体素子3の各電極とこれに対応する配線導体2とをボンディングワイヤ5等を介して電気的に接続する。
搭載部1aへの半導体素子3の固定は、例えばエポキシ樹脂や低融点ガラス・金−シリコンろう材等の接着剤を用いて行なえばよい。また、半導体素子3の各電極と配線導体とのボンディングワイヤ5を介した接続は、ボールボンディング法や超音波ボンディング法を採用して行なえばよい。
なお、半導体素子3の各電極とこれに対応する配線導体2との電気的接続は、必ずしもボンディングワイヤ5を介して行なわれる必要はなく、例えば半田や金等のバンプを介して行なわれてもよい。この場合には、半導体素子3はいわゆるフリップチップとなる。
次に、図9に斜視図で示すように、母基板11の上面に各半導体素子3および各搭載部1aを含む絶縁基体領域10の上面を覆うようにして未硬化の液状樹脂13を滴下し、全ての半導体素子3および搭載部1aを液状樹脂13で被覆するとともに液状樹脂13の一部を各貫通孔A内に充填し、しかる後、この液状樹脂13を硬化させる。
未硬化の液状樹脂13としては、例えばエポキシ樹脂主剤と硬化剤とを混合したものが好適に用いられる。
そして、この液状樹脂13を母基板11の上面に半導体素子3および搭載部1aを含む絶縁基体領域10を覆うように滴下するには、液状樹脂13を一定量ずつ吐出可能なノズルNを母基板11の上方に配置するとともに、このノズルNを水平方向に移動させながらノズルNから一定量の液状樹脂13を吐出させる方法が採用され得る。
なお、このとき、母基板11の捨て代領域12の外周部位を上面側に枠状に厚いものとしておくと、この枠状に厚い外周部位により液状樹脂13が母基板11の外部に流出するのを有効に防止することができるとともに液状樹脂13の上面を平坦なものとすることが容易にできる。したがって、母基板11の捨て代領域12の外周部位は、上面側に枠状に厚いものとしておくことが好ましい。
また、母基板11の上面に液状樹脂13を滴下する際に、母基板11の下面に例えばポリエチレンテレフタレート等の樹脂から成るフィルムを貼着しておくと、母基板11の上面に滴下された液状樹脂13が貫通孔Aを通り抜けて母基板11の下面側から外部に洩れ出てしまうことをこのフィルムにより有効に防止することができる。したがって、母基板11の上面に液状樹脂13を滴下する際には、母基板11の下面に例えばポリエチレンテレフタレート等の樹脂から成るフィルムを貼着しておくことが好ましい。
さらに、母基板11の下面にフィルムを貼着する場合に、このフィルムを例えば2重構造にする等して貫通孔A周辺の母基板11の下面とフィルムとの間に所定高さの隙間が形成されるようにすると、母基板11の上面に液状樹脂13を滴下した際に貫通孔A内に充填された液状樹脂13が貫通孔A周辺の絶縁基体領域10の下面に回り込み、これを硬化させると樹脂製被覆材4が図6で示したように絶縁基体1の切欠き部1b周辺の下面にまで回り込んで被着されることとなり、この切欠き部1b周辺の絶縁基体1の下面に回り込んだ樹脂製被覆材4により絶縁基体1と樹脂製被覆材4とがより強固に接合されるとともに、絶縁基体1の下面に回り込んだ樹脂製被覆材4を半導体装置を外部電気回路基板に実装する際に絶縁基体1下面と外部電気回路基板との間を所定の間隔に保つためのスペーサとして機能させることができる。
なお、このようなフィルムは母基板11の上面に滴下した液状樹脂13が硬化した後、母基板11の下面から剥ぎ取ればよい。
そして、液状樹脂13の硬化は、例えば液状樹脂13がエポキシ樹脂主剤と硬化剤とを混合したものである場合であれば、液状樹脂13が滴下された母基板11をオーブン等の加熱装置により約100 〜200 ℃程度の温度で数分〜数時間程度加熱し、これにより液状樹脂13を熱硬化させる方法が採用される。
硬化した液状樹脂13は、例えばエポキシ樹脂となり、これにより半導体素子3および搭載部1aを含む絶縁基体1の上面が樹脂製被覆材4で被覆されるとともに、貫通孔内Aが樹脂製被覆材4の一部で充填されることとなる。
なお、液状樹脂13は、必ずしもエポキシ樹脂である必要はなく、例えばポリイミド樹脂やビスマレイミドトリアジン樹脂・シリコーン樹脂等の他の樹脂によるものであってもよい。
そして最後に、図10に斜視図で示すように、樹脂製被覆材4により各半導体素子3および搭載部1aを含む絶縁基体領域10の上面が被覆されるとともに各貫通孔A内に樹脂製被覆材4の一部が充填された母基板11および樹脂製被覆材4を、ダイヤモンドカッタやレーザビームカッタ等の切断手段を採用して各絶縁基体領域10の分割線Bに沿って分割することによって、貫通孔Aおよびこの貫通孔A内に入り込ませた樹脂製被覆材4も分割されて、それぞれ各絶縁基体1の側面に樹脂製被覆材4を入り込ませた切欠き部1bを有する、図1および図2に示すような本発明の半導体装置が多数個集約的に製作される。
本発明の半導体装置の実施の形態の一例を示す断面図である。 図1に示す半導体装置の斜視図である。 本発明の半導体装置の実施の形態の他の例を示す斜視図である。 本発明の半導体装置の実施の形態の他の例を示す斜視図である。 本発明の半導体装置の実施の形態の他の例を示す断面図である。 本発明の半導体装置の実施の形態の他の例を示す断面図である。 本発明の半導体装置の製造方法の実施の形態の一例を説明するための斜視図である。 本発明の半導体装置の製造方法の実施の形態の一例を説明するための斜視図である。 本発明の半導体装置の製造方法の実施の形態の一例を説明するための斜視図である。 本発明の半導体装置の製造方法の実施の形態の一例を説明するための斜視図である。 本発明の半導体装置の製造方法の実施の形態の他の例を説明するための要部拡大斜視図である。 本発明の半導体装置の製造方法の実施の形態の他の例を説明するための要部拡大斜視図である。 本発明の半導体装置の製造方法の実施の形態の他の例を説明するための要部拡大斜視図である。 本発明の半導体装置の製造方法の実施の形態の他の例を説明するための要部拡大斜視図である。
符号の説明
1・・・・・・絶縁基体
1a・・・・・搭載部
1b・・・・・切欠き部
2・・・・・・配線導体
3・・・・・・半導体素子
4・・・・・・樹脂製被覆材
10・・・・・・絶縁基体領域
11・・・・・・母基板
12・・・・・・捨て代領域
13・・・・・・液状樹脂
A・・・・・・貫通孔
B・・・・・・分割線

Claims (6)

  1. 上面および下面まで達しており上面視して円形または長円形を2分割または4分割した形状の切欠き部が側面に形成された絶縁基体と、
    前記絶縁基体の前記上面に搭載された半導体素子と、
    前記絶縁基体の前記上面および前記半導体素子を被覆しているとともに一部が前記切欠き部に入り込んで前記絶縁基体に接合された樹脂製被覆材と、を備えた半導体装置。
  2. 前記絶縁基体の前記切欠き部は、段差部または傾斜面を有することにより、前記絶縁基体の上面側より前記絶縁基体の下面側の方が大きいことを特徴とする請求項1記載の半導体装置。
  3. 前記樹脂製被覆材が、前記絶縁基体の前記上面と前記下面との間まで入り込んでいることを特徴とする請求項1または請求項2記載の半導体装置。
  4. 前記樹脂製被覆材が、前記絶縁基体の前記下面まで回り込んでいることを特徴とする請求項1または請求項2記載の半導体装置。
  5. 半導体素子が搭載される複数の絶縁基体領域が配列されてとともに、該複数の絶縁基体領域の分割線上に、上面視して円形または長円形の貫通孔が形成された母基板を準備する工程と、
    前記母基板の前記複数の絶縁基体領域のそれぞれに半導体素子を搭載する工程と、
    前記半導体素子および前記複数の絶縁基体領域の上面を樹脂製被覆材で被覆するとともに、前記樹脂製被覆材を前記貫通孔内に入り込ませて前記樹脂性被覆材と前記母基板とを接合する工程と、
    前記複数の絶縁基体領域および前記貫通孔内の前記樹脂製被覆材を前記分割線に沿って分割する工程と、を有することを特徴とする半導体装置の製造方法。
  6. 前記母基板の下面にフィルムを貼着して前記母基板の上面に液状の樹脂を滴下することにより、前記半導体素子および前記複数の絶縁基体領域の前記上面を前記樹脂製被覆材で被覆することを特徴とする請求項5記載の半導体装置の製造方法。
JP2004324443A 2004-11-08 2004-11-08 半導体装置およびその製造方法 Expired - Fee Related JP3894935B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004324443A JP3894935B2 (ja) 2004-11-08 2004-11-08 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004324443A JP3894935B2 (ja) 2004-11-08 2004-11-08 半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4662499A Division JP2000243882A (ja) 1999-02-24 1999-02-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005039306A JP2005039306A (ja) 2005-02-10
JP3894935B2 true JP3894935B2 (ja) 2007-03-22

Family

ID=34214624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004324443A Expired - Fee Related JP3894935B2 (ja) 2004-11-08 2004-11-08 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3894935B2 (ja)

Also Published As

Publication number Publication date
JP2005039306A (ja) 2005-02-10

Similar Documents

Publication Publication Date Title
TWI628750B (zh) 功率覆蓋結構及其製造方法
US6395582B1 (en) Methods for forming ground vias in semiconductor packages
TWI679736B (zh) 功率覆蓋結構及其製造方法
KR101634067B1 (ko) 반도체 패키지 및 그 제조방법
JP2833996B2 (ja) フレキシブルフィルム及びこれを有する半導体装置
US9165864B2 (en) Power overlay structure with leadframe connections
US6020637A (en) Ball grid array semiconductor package
US6020629A (en) Stacked semiconductor package and method of fabrication
KR100532179B1 (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
US9953958B2 (en) Electronic component device
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JP2000082722A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN105244327A (zh) 电子装置模块及其制造方法
JP3894935B2 (ja) 半導体装置およびその製造方法
JP3914094B2 (ja) 半導体装置
JPH10256259A (ja) マルチチップモジュールの製造方法
JP2000243882A (ja) 半導体装置およびその製造方法
JP2018067627A (ja) 電子部品内蔵基板の製造方法
JP3535038B2 (ja) 半導体装置およびその製造方法
JP3063691B2 (ja) フレキシブルフィルム及びこれを有する半導体装置
JPH08181171A (ja) 半導体装置およびその製造方法
JP2009049408A (ja) 発光半導体ダイを有する半導体デバイス
JPH10189831A (ja) 半導体装置の製造方法
JP2018121040A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3894935

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees