JP2000243882A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000243882A
JP2000243882A JP4662499A JP4662499A JP2000243882A JP 2000243882 A JP2000243882 A JP 2000243882A JP 4662499 A JP4662499 A JP 4662499A JP 4662499 A JP4662499 A JP 4662499A JP 2000243882 A JP2000243882 A JP 2000243882A
Authority
JP
Japan
Prior art keywords
resin
coating material
insulating base
semiconductor element
resin coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4662499A
Other languages
English (en)
Inventor
Yuichi Furumoto
雄一 古本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP4662499A priority Critical patent/JP2000243882A/ja
Publication of JP2000243882A publication Critical patent/JP2000243882A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 熱応力により樹脂製被覆材が絶縁基体から剥
離し、半導体素子の封止が破れて半導体素子を長期間に
わたり安定に作動させることができない。 【解決手段】 絶縁基体１上に半導体素子３を搭載し、
半導体素子３を含む絶縁基体１の上面を樹脂性被覆材４
で被覆するとともに、この樹脂製被覆材４を絶縁基体１
の側面に形成した切欠き部１ｂにも入り込ませている半
導体装置である。樹脂製被覆材４が絶縁基体１に３次元
的に強固に係止され、熱応力が作用しても絶縁基体１の
外周縁において樹脂製被覆材４が剥離することが有効に
阻止される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コンピュータ等の
情報処理装置に使用される半導体装置に関し、より詳細
には配線導体を有する絶縁基体上に半導体素子を搭載す
るとともにこの半導体素子を樹脂製被覆材で被覆するこ
とにより封止してなる樹脂封止型の半導体装置に関する
ものである。
【０００２】
【従来の技術】従来、コンピュータ等の情報処理装置に
使用される樹脂封止型の半導体装置として、例えば酸化
アルミニウム質焼結体や窒化アルミニウム質焼結体・ム
ライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体
・ガラスセラミックス等の電気絶縁材料から成る絶縁基
体に半導体素子を搭載するとともに、この半導体素子を
例えばエポキシ樹脂等の樹脂から成る樹脂製被覆材で被
覆することにより半導体素子を封止してなる半導体装置
が知られている。
【０００３】この半導体装置は、例えば絶縁基体の上面
中央部に半導体素子を搭載するための搭載部が形成され
ているとともにその搭載部周辺から下面にかけて導出す
る複数個の配線導体が配設されており、絶縁基体の搭載
部に半導体素子を搭載するとともにこの半導体素子の各
電極をボンディングワイヤ等を介して配線導体に電気的
に接続した後、絶縁基体の上面に半導体素子を覆うよう
にして液状の樹脂製被覆材を滴下し、この滴下された液
状樹脂を例えば熱硬化させることにより製作される。そ
して、配線導体の絶縁基体下面に導出した部位を外部電
気回路基板の接続用導体に当接させ、配線導体と外部電
気回路基板の接続用導体とを半田等を介して接合させる
ことにより外部電気回路基板上に実装され、それと同時
に半導体素子の各電極が配線導体を介して外部電気回路
に電気的に接続されるようになっている。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置は、絶縁基体を形成する酸化アルミニウ
ム質焼結体や窒化アルミニウム質焼結体・ムライト質焼
結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセ
ラミックス等の熱膨張係数が約４〜10×10-6／℃である
のに対し、エポキシ樹脂等の樹脂から成る樹脂製被覆材
の熱膨張係数が３×10-5／℃であり、両者が大きく相違
するものである。そのため、絶縁基体と樹脂製被覆材と
の両方に半導体素子が作動時に発生する熱等が繰り返し
印加されると、絶縁基体と樹脂製被覆材との熱膨張係数
の相違に起因して絶縁基体と樹脂製被覆材との間に大き
な熱応力が発生するとともにこの大きな熱応力が絶縁基
体と樹脂製被覆材との接合部、特に絶縁基体の外周縁に
おける接合部に樹脂製被覆材の剥離を発生させ、この剥
離が絶縁基体の中心部に向かって徐々に進行していき、
ついには半導体素子の封止が破れてしまい、その結果、
半導体素子を長期間にわたり安定に作動させることがで
きなくなってしまうという解決すべき問題点を有してい
た。
【０００５】本発明は上記問題点に鑑み案出されたもの
であり、その目的は、絶縁基体と樹脂製被覆材とを強固
に接合させ、樹脂製被覆材による半導体素子の封止を完
全なものとして半導体素子を長期間にわたり安定に作動
させることができる半導体装置およびその製造方法を提
供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
絶縁基体上に半導体素子を搭載し、この半導体素子を含
む前記絶縁基体の上面を樹脂製被覆材で被覆するととも
に、この樹脂製被覆材を前記絶縁基体の側面に形成した
切欠き部にも入り込ませていることを特徴とするもので
ある。
【０００７】本発明の半導体装置によれば、絶縁基体の
側面に切欠き部を形成するとともに、この切欠き部内に
も半導体素子を含む絶縁基体の上面を被覆する樹脂製被
覆材の一部を入り込ませていることから、切欠き部内に
入り込ませた部分により樹脂製被覆材が絶縁基体に対し
て３次元的に強固に係止される。その結果、絶縁基体と
樹脂製被覆材との熱膨張係数の相違に伴う熱応力が作用
したとしても絶縁基体の外周縁において絶縁基体と樹脂
製被覆材との間に剥離が発生することが有効に阻止さ
れ、樹脂製被覆材で半導体素子を常に確実に被覆して封
止することができ、半導体素子を長期間にわたり安定に
作動させることが可能となる。
【０００８】また、本発明の半導体装置の製造方法は、
半導体素子が搭載される多数の絶縁基体領域を縦横に一
体的に配列形成するとともに、この多数の絶縁基体領域
の分割線上にその両側の前記絶縁基体領域にわたる貫通
孔を形成して成る母基板を準備する工程と、この母基板
の前記絶縁基体領域のそれぞれに半導体素子を搭載する
工程と、この半導体素子を含む前記絶縁基体領域の上面
を樹脂製被覆材で被覆するとともにこの樹脂製被覆材を
前記貫通孔内にも入り込ませる工程と、前記絶縁基体領
域および前記貫通孔内の前記樹脂製被覆材を前記分割線
に沿って分割する工程とを具備することを特徴とするも
のである。
【０００９】本発明の半導体装置の製造方法によれば、
母基板に配列形成された各絶縁基体領域に半導体素子を
搭載した後、各半導体素子を含む絶縁基体領域の上面を
樹脂製被覆材で被覆するとともにこの樹脂製被覆材を多
数の絶縁基体領域の各分割線上にその両側の絶縁基体領
域にまたがるように形成した貫通孔内にも入り込ませ、
その後、母基板および貫通孔内の樹脂製被覆材を各分割
線に沿って分割することから、貫通孔およびこの中に入
り込ませた樹脂製被覆材が分割されて、各絶縁基体の側
面に樹脂製被覆材の一部を入り込ませた切欠き部が形成
されることとなる。これによって、絶縁基体と樹脂製被
覆材とが絶縁基体上面と側面の切欠き部とを介して３次
元的に強固に接合された多数個の半導体装置を集約的に
容易に製造することができる。
【００１０】
【発明の実施の形態】次に、本発明の半導体装置につい
て添付の図面を基にして詳細に説明する。
【００１１】図１は本発明の半導体装置の実施の形態の
一例を示す断面図、図２は図１に示す半導体装置の斜視
図である。これらの図中、１は絶縁基体、２は配線導
体、３は半導体素子、４は樹脂製被覆材であり、主にこ
れらで本発明の半導体装置が構成されている。
【００１２】絶縁基体１は、例えば大きさが数ｍｍ〜数
ｃｍ角程度の略四角形状の平板であり、酸化アルミニウ
ム質焼結体や窒化アルミニウム質焼結体・ムライト質焼
結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセ
ラミックス等の電気絶縁材料から形成されている。
【００１３】絶縁基体１は、例えばその上面中央部に半
導体素子３を搭載するための搭載部１ａを有しており、
この搭載部１ａには半導体素子３が搭載されている。
【００１４】半導体素子３は、例えばシリコンやガリウ
ム砒素等の半導体材料から形成されているダイオードや
トランジスタ・集積回路等の電子回路用素子である。
【００１５】また、絶縁基体１は、その搭載部１ａ周辺
の上面から下面にかけて導出するタングステンやモリブ
デン・銅・銀等の金属粉末メタライズから成る配線導体
２が配設されている。
【００１６】この配線導体２は半導体素子３の各電極を
外部電気回路に電気的に接続するための導電路として機
能し、その搭載部１ａ周辺の部位には半導体素子３の各
電極が例えば金やアルミニウムから成るボンディングワ
イヤ５等を介して接続される。また、その絶縁基体１の
下面に導出した部位は、図示しない外部電気回路基板の
接続用導体に半田等を介して接続される。
【００１７】そして、半導体素子３およびボンディング
ワイヤ５ならびに少なくとも搭載部１ａを含む絶縁基体
１上面はエポキシ樹脂等の樹脂から成る樹脂製被覆材４
によって被覆されている。
【００１８】この樹脂製被覆材４は、厚さが例えば数十
μｍから数ｍｍ程度であり、半導体素子３および搭載部
１ａを被覆することにより半導体素子３を封止し、これ
によって半導体素子３を外部環境から保護する作用をな
す。
【００１９】さらに、絶縁基体１は、その側面に切欠き
部１ｂが設けられており、この切欠き部１ｂ内には樹脂
製被覆材４の一部を入り込ませている。
【００２０】切欠き部１ｂは、幅および深さが例えば数
十μｍ〜数ｍｍ程度であり、上面視で例えば略半円形状
をしており、絶縁基体１の厚み方向にわたって略同じ幅
および深さで形成されている。
【００２１】なお、切欠き部１ｂは、上面視で半円形状
をしているものに限らず、例えば図３に図２と同様の斜
視図で示すように上面視で四角形状をしていたり、ある
いは図４に図２と同様の斜視図で示すように上面視で三
角形状をしていたりしてもよく、さらには他の形状をし
ていてもよい。
【００２２】さらには、切欠き部１ｂは、絶縁基体１を
厚み方向に略同じ幅および深さで貫通しているものに限
らず、例えば図５や図６に図２と同様の斜視図で示すよ
うに、その側面に段差部や傾斜面を有し、これにより絶
縁基体１の下面側の幅および深さが絶縁基体１の上面側
の幅および深さより大きなものとなっていてもよい。
【００２３】このように、切欠き部１ｂの側面に段差部
や傾斜面を有することにより切欠き部１ｂの幅および深
さを絶縁基体１の上面側より下面側で大きなものとして
おくと、切欠き部１ｂ内に入り込ませた樹脂製被覆材４
が上方に抜けて外れてしまうことが防止され、樹脂製被
覆材４を絶縁基体１に対してより強固に係止することが
可能となる。
【００２４】このように、絶縁基体１の側面に切欠き部
１ｂが設けられているとともに、この切欠き部１ｂ内に
も樹脂製被覆材４の一部を入り込ませていることによっ
て、絶縁基体１と樹脂製被覆材４とが３次元的に強固に
接合される。そして、これにより絶縁基体１と樹脂製被
覆材４との熱膨張係数の相違に伴う熱応力が絶縁基体１
と樹脂製被覆材４との間に作用したとしても、絶縁基体
１から樹脂製被覆材４が剥離することが有効に防止され
る。
【００２５】なお、切欠き部１ａに入り込ませた樹脂製
被覆材４は、必ずしも切欠き部１ｂを完全に埋めている
必要はなく、例えば図７に断面図で示すように、切欠き
部１ｂの途中まで入り込んでいるものであってもよい。
【００２６】また、切欠き部１ｂに入り込るせた樹脂製
被覆材４は、図８に断面図で示すように、切欠き部１ｂ
の周辺の絶縁基体１下面まで回り込んでいてもよい。こ
の場合には、絶縁基体１と樹脂製被覆材４との接合がさ
らに強固なものとなるとともに、絶縁基体１の下面に回
り込んだ樹脂製被覆材４の高さを所定の高さとしておく
ことによって、この絶縁基体１の下面に回り込んだ樹脂
製被覆材４を半導体装置を外部電気回路基板に実装する
際に絶縁基体１と外部電気回路基板との間に所定の隙間
を形成するためのスペーサとして機能させることができ
る。
【００２７】かくして、本発明の半導体装置によれば、
半導体素子３の封止を完全なものとして半導体素子３を
長期間にわたり安定に作動させることが可能となる。
【００２８】次に、本発明の半導体装置の製造方法につ
いて添付の図面を基にして詳細に説明する。
【００２９】まず、図９に斜視図で示すように、分割後
にそれぞれが絶縁基体１となる多数の絶縁基体領域10を
縦横に一体的に配列形成するとともに、各絶縁基体領域
10の境界である分割線Ｂ上にその両側の絶縁基体領域10
にわたる貫通孔Ａを形成して成る母基板11を準備する。
【００３０】母基板11は、例えば従来周知のセラミック
グリーンシート積層法および厚膜メタライズ法を採用す
ることによって製作するこができる。
【００３１】母基板11は、例えば複数の絶縁層を積層し
て成り、その外周部には枠状の捨て代領域12を有してい
る。
【００３２】捨て代領域12は、母基板11の取り扱いや加
工を容易なものとするためのものであり、この例ではそ
の外周部位が上面側に枠状に厚くなっている。そして、
捨て代領域12の外周部位が上面側に枠状に厚くなってい
ることにより、母基板11の機械的強度が大きなものとな
るとともに、後述するように、母基板11上に樹脂製被覆
材４となる液状樹脂13を滴下する際に液状樹脂13が母基
板11の外部に流出することを有効に防止することができ
るものとなる。
【００３３】なお、捨て代領域12はその外周部位が必ず
しも上面側に厚くなっている必要はなく、たとえば絶縁
基体領域10と同じ厚みの略平坦なものであってもよい。
【００３４】また、母基板11に配列形成された各絶縁基
体領域10は、前述したように、例えばその上面中央部に
搭載部１ａを有しており、搭載部１ａ周辺の上面から下
面にかけて導出する複数個の配線導体２が被着形成され
ている。そして、母基板11が各分割線Ｂに沿って分割さ
れることにより個々の絶縁基体１として独立するように
なっている。
【００３５】母基板11の各絶縁基体領域10の分割線Ｂ上
にその両側の絶縁基体領域10にわたるように形成された
貫通孔Ａは、各絶縁基体１に図２で示したような切欠き
部１ｂを形成するためのものであり、分割後の絶縁基体
１の側面に相当する絶縁基体領域10の各辺の略中央に例
えば上面視で略円形に形成されている。そして、母基板
11が分割線Ｂで分断されることにより２つに別れ、各々
が例えば図２で示した用な略半円状の切欠き部１ｂを形
成するものである。
【００３６】このような貫通孔Ａは、例えば上面視で円
形とする場合であれば、その直径を数十μｍ〜数ｍｍ程
度、より具体的には30μｍ〜３ｍｍ程度としておけばよ
い。
【００３７】貫通孔Ａの直径が約30μｍ未満となると、
後述するように母基板11の上面に液状樹脂13を滴下する
際に貫通孔Ａ内に液状樹脂13を良好に入り込ませること
が困難になる傾向にある。他方、約３ｍｍを超えると、
絶縁基体１に占める切欠き部１ｂの割合が大きなものと
なり、絶縁基体１に配線導体２や搭載部１ａを空間効率
よく形成することが困難になる傾向にある。
【００３８】なお、貫通孔Ａは、必ずしも上面視で円形
である必要はなく、例えば図13や図14に要部拡大斜視図
で示すように長円形であっもよい。
【００３９】さらには、貫通孔Ａは、図15や図16に要部
拡大斜視図で示すように四角形であってもよい。貫通孔
Ａが図15に示すような場合であれば、図３で示したよう
に上面視で四角形の切欠き部１ｂが形成され、貫通孔Ａ
が図16に示すような場合であれば、図４で示したように
上面視で三角形の切欠き部１ｂが形成される。
【００４０】また、貫通孔Ａは、その側面に段部や傾斜
面が形成されているものであってもよい。この場合に
は、図５や図６に示したように側面に段差部や傾斜面を
有する切欠き部１ｂが形成される。
【００４１】さらに、貫通孔Ａは、必ずしも絶縁基体領
域10の各辺の略中央部に１個ずつ形成されている必要は
なく、例えば図17に要部拡大斜視図で示すように絶縁基
体の各辺に２個ずつ、あるいはそれ以上の個数ずつ形成
されていてもよい。また、図18に要部拡大斜視図で示す
ように絶縁基体領域10の各角部にも位置するように形成
されていてもよい。
【００４２】次に、図10に斜視図で示すように、母基板
11の各絶縁基体領域10の搭載部１ａに半導体素子３を搭
載固定するとともに、半導体素子３の各電極とこれに対
応する配線導体２とをボンディングワイヤ５等を介して
電気的に接続する。
【００４３】搭載部１ａへの半導体素子３の固定は、例
えばエポキシ樹脂や低融点ガラス・金−シリコンろう材
等の接着剤を用いて行なえばよい。また、半導体素子３
の各電極と配線導体とのボンディングワイヤ５を介した
接続は、ボールボンディング法や超音波ボンディング法
を採用して行なえばよい。
【００４４】なお、半導体素子３の各電極とこれに対応
する配線導体２との電気的接続は、必ずしもボンディン
グワイヤ５を介して行なわれる必要はなく、例えば半田
や金等のバンプを介して行なわれてもよい。この場合に
は、半導体素子３はいわゆるフリップチップとなる。
【００４５】次に、図11に斜視図で示すように、母基板
11の上面に各半導体素子３および各搭載部１ａを含む絶
縁基体領域10の上面を覆うようにして未硬化の液状樹脂
13を滴下し、全ての半導体素子３および搭載部１ａを液
状樹脂13で被覆するとともに液状樹脂13の一部を各貫通
孔Ａ内に充填し、しかる後、この液状樹脂13を硬化させ
る。
【００４６】未硬化の液状樹脂13としては、例えばエポ
キシ樹脂主剤と硬化剤とを混合したものが好適に用いら
れる。
【００４７】そして、この液状樹脂13を母基板11の上面
に半導体素子３および搭載部１ａを含む絶縁基体領域10
を覆うように滴下するには、液状樹脂13を一定量ずつ吐
出可能なノズルＮを母基板11の上方に配置するととも
に、このノズルＮを水平方向に移動させながらノズルＮ
から一定量の液状樹脂13を吐出させる方法が採用され得
る。
【００４８】なお、このとき、母基板11の捨て代領域12
の外周部位を上面側に枠状に厚いものとしておくと、こ
の枠状に厚い外周部位により液状樹脂13が母基板11の外
部に流出するのを有効に防止することができるとともに
液状樹脂13の上面を平坦なものとすることが容易にでき
る。したがって、母基板11の捨て代領域12の外周部位
は、上面側に枠状に厚いものとしておくことが好まし
い。
【００４９】また、母基板11の上面に液状樹脂13を滴下
する際に、母基板11の下面に例えばポリエチレンテレフ
タレート等の樹脂から成るフィルムを貼着しておくと、
母基板11の上面に滴下された液状樹脂13が貫通孔Ａを通
り抜けて母基板11の下面側から外部に洩れ出てしまうこ
とをこのフィルムにより有効に防止することができる。
したがって、母基板11の上面に液状樹脂13を滴下する際
には、母基板11の下面に例えばポリエチレンテレフタレ
ート等の樹脂から成るフィルムを貼着しておくことが好
ましい。
【００５０】さらに、母基板11の下面にフィルムを貼着
する場合に、このフィルムを例えば２重構造にする等し
て貫通孔Ａ周辺の母基板11の下面とフィルムとの間に所
定高さの隙間が形成されるようにすると、母基板11の上
面に液状樹脂13を滴下した際に貫通孔Ａ内に充填された
液状樹脂13が貫通孔Ａ周辺の絶縁基体領域10の下面に回
り込み、これを硬化させると樹脂製被覆材４が図８で示
したように絶縁基体１の切欠き部１ｂ周辺の下面にまで
回り込んで被着されることとなり、この切欠き部１ｂ周
辺の絶縁基体１の下面に回り込んだ樹脂製被覆材４によ
り絶縁基体１と樹脂製被覆材４とがより強固に接合され
るとともに、絶縁基体１の下面に回り込んだ樹脂製被覆
材４を半導体装置を外部電気回路基板に実装する際に絶
縁基体１下面と外部電気回路基板との間を所定の間隔に
保つためのスペーサとして機能させることができる。
【００５１】なお、このようなフィルムは母基板11の上
面に滴下した液状樹脂13が硬化した後、母基板11の下面
から剥ぎ取ればよい。
【００５２】そして、液状樹脂13の硬化は、例えば液状
樹脂13がエポキシ樹脂主剤と硬化剤とを混合したもので
ある場合であれば、液状樹脂13が滴下された母基板11を
オーブン等の加熱装置により約100 〜200 ℃程度の温度
で数分〜数時間程度加熱し、これにより液状樹脂13を熱
硬化させる方法が採用される。
【００５３】硬化した液状樹脂13は、例えばエポキシ樹
脂となり、これにより半導体素子３および搭載部１ａを
含む絶縁基体１の上面が樹脂製被覆材４で被覆されると
ともに、貫通孔内Ａが樹脂製被覆材４の一部で充填され
ることとなる。
【００５４】なお、液状樹脂13は、必ずしもエポキシ樹
脂である必要はなく、例えばポリイミド樹脂やビスマレ
イミドトリアジン樹脂・シリコーン樹脂等の他の樹脂に
よるものであってもよい。
【００５５】そして最後に、図12に斜視図で示すよう
に、樹脂製被覆材４により各半導体素子３および搭載部
１ａを含む絶縁基体領域10の上面が被覆されるとともに
各貫通孔Ａ内に樹脂製被覆材４の一部が充填された母基
板11および樹脂製被覆材４を、ダイヤモンドカッタやレ
ーザビームカッタ等の切断手段を採用して各絶縁基体領
域10の分割線Ｂに沿って分割することによって、貫通孔
Ａおよびこの貫通孔Ａ内に入り込ませた樹脂製被覆材４
も分割されて、それぞれ各絶縁基体１の側面に樹脂製被
覆材４を入り込ませた切欠き部１ｂを有する、図１およ
び図２に示すような本発明の半導体装置が多数個集約的
に製作される。
【００５６】
【発明の効果】本発明の半導体装置によれば、絶縁基体
の側面に切欠き部を形成するとともに、この切欠き部内
にも半導体素子を含む絶縁基体の上面を被覆する樹脂製
被覆材を入り込ませたことから、切欠き部内に入り込ん
だ部分により樹脂製被覆材が絶縁基体に対して３次元的
に強固に係止されることとなる。その結果、絶縁基体と
樹脂製被覆材との熱膨張係数の相違に伴う熱応力が作用
したとしても絶縁基体の外周縁において絶縁基体と樹脂
製被覆材との間に剥離が発生することが有効に阻止さ
れ、樹脂製被覆材で半導体素子を常に確実に被覆して封
止することができ、半導体素子を長期間にわたり安定に
作動させることが可能となる。
【００５７】また、本発明の半導体装置の製造方法によ
れば、母基板に配列形成された各絶縁基体領域に半導体
素子を搭載した後、各半導体素子を含む絶縁基体領域の
上面を樹脂製被覆材で被覆するとともにこの樹脂製被覆
材を多数の絶縁基体領域の各分割線上に形成した貫通孔
内にも入り込ませ、その後、母基板および樹脂製被覆材
を各分割線に沿って分割することから、貫通孔およびこ
の中に入り込んだ樹脂製被覆材も分割されて各絶縁基体
の側面に樹脂製被覆材を入り込ませた切欠き部が形成さ
れることとなる。これによって、樹脂製被覆材が絶縁基
体に対して絶縁基体の上面と側面の切欠き部とを介して
３次元的に強固に接合された半導体装置を多数個集約的
に容易に製造することができる。
【００５８】以上のように本発明によれば、絶縁基体と
樹脂製被覆材とを強固に接合させ、樹脂製被覆材による
半導体素子の封止を完全なものとして半導体素子を長期
間にわたり安定に作動させることができる半導体装置お
よびその製造方法を提供することができた。
【図面の簡単な説明】
【図１】本発明の半導体装置の実施の形態の一例を示す
断面図である。
【図２】図１に示す半導体装置の斜視図である。
【図３】本発明の半導体装置の実施の形態の他の例を示
す斜視図である。
【図４】本発明の半導体装置の実施の形態の他の例を示
す斜視図である。
【図５】本発明の半導体装置の実施の形態の他の例を示
す斜視図である。
【図６】本発明の半導体装置の実施の形態の他の例を示
す斜視図である。
【図７】本発明の半導体装置の実施の形態の他の例を示
す断面図である。
【図８】本発明の半導体装置の実施の形態の他の例を示
す断面図である。
【図９】本発明の半導体装置の製造方法の実施の形態の
一例を説明するための斜視図である。
【図１０】本発明の半導体装置の製造方法の実施の形態
の一例を説明するための斜視図である。
【図１１】本発明の半導体装置の製造方法の実施の形態
の一例を説明するための斜視図である。
【図１２】本発明の半導体装置の製造方法の実施の形態
の一例を説明するための斜視図である。
【図１３】本発明の半導体装置の製造方法の実施の形態
の他の例を説明するための要部拡大斜視図である。
【図１４】本発明の半導体装置の製造方法の実施の形態
の他の例を説明するための要部拡大斜視図である。
【図１５】本発明の半導体装置の製造方法の実施の形態
の他の例を説明するための要部拡大斜視図である。
【図１６】本発明の半導体装置の製造方法の実施の形態
の他の例を説明するための要部拡大斜視図である。
【図１７】本発明の半導体装置の製造方法の実施の形態
の他の例を説明するための要部拡大斜視図である。
【図１８】本発明の半導体装置の製造方法の実施の形態
の他の例を説明するための要部拡大斜視図である。
【符号の説明】
１・・・・・・絶縁基体 １ａ・・・・・搭載部 １ｂ・・・・・切欠き部 ２・・・・・・配線導体 ３・・・・・・半導体素子 ４・・・・・・樹脂製被覆材 10・・・・・・絶縁基体領域 11・・・・・・母基板 13・・・・・・液状樹脂 Ａ・・・・・・貫通孔 Ｂ・・・・・・分割線

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基体上に半導体素子を搭載し、該半
    導体素子を含む前記絶縁基体の上面を樹脂製被覆材で被
    覆するとともに、該樹脂製被覆材を前記絶縁基体の側面
    に形成した切欠き部にも入り込ませていることを特徴と
    する半導体装置。
  2. 【請求項２】 半導体素子が搭載される多数の絶縁基体
    領域を縦横に一体的に配列形成するとともに、該多数の
    絶縁基体領域の分割線上にその両側の前記絶縁基体領域
    にわたる貫通孔を形成して成る母基板を準備する工程
    と、該母基板の前記絶縁基体領域のそれぞれに半導体素
    子を搭載する工程と、該半導体素子を含む前記絶縁基体
    領域の上面を樹脂製被覆材で被覆するとともに該樹脂製
    被覆材を前記貫通孔内にも入り込ませる工程と、前記絶
    縁基体領域および前記貫通孔内の前記樹脂製被覆材を前
    記分割線に沿って分割する工程とを具備することを特徴
    とする半導体装置の製造方法。
JP4662499A 1999-02-24 1999-02-24 半導体装置およびその製造方法 Pending JP2000243882A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4662499A JP2000243882A (ja) 1999-02-24 1999-02-24 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4662499A JP2000243882A (ja) 1999-02-24 1999-02-24 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004324443A Division JP3894935B2 (ja) 2004-11-08 2004-11-08 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000243882A true JP2000243882A (ja) 2000-09-08

Family

ID=12752457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4662499A Pending JP2000243882A (ja) 1999-02-24 1999-02-24 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000243882A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701728B2 (en) 2004-10-28 2010-04-20 Kyocera Corporation Electronic component module and radio comunications equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701728B2 (en) 2004-10-28 2010-04-20 Kyocera Corporation Electronic component module and radio comunications equipment

Similar Documents

Publication Publication Date Title
US9123869B2 (en) Semiconductor device with a light emitting semiconductor die
TWI277187B (en) Semiconductor device and manufacturing method for the same
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
JP3938742B2 (ja) 電子部品装置及びその製造方法
JPH07321157A (ja) フレキシブルフィルム及びこれを有する半導体装置
JPH10326806A (ja) 半導体装置およびその製造方法
JP2007234663A (ja) 配線基板及びそれを用いた電子装置
JP3269025B2 (ja) 半導体装置とその製造方法
US20040262738A1 (en) Packaging device for semiconductor die, semiconductor device incorporating same and method of making same
US20040266058A1 (en) Method for fabricating a packaging device for semiconductor die and semiconductor device incorporating same
JP3203228B2 (ja) 半導体装置とその製造方法
JP2000243875A (ja) 半導体装置
JP2000243882A (ja) 半導体装置およびその製造方法
JP3894935B2 (ja) 半導体装置およびその製造方法
JP4369582B2 (ja) 半導体装置およびその製造方法
JP4476075B2 (ja) 多数個取り配線基板
JP3535038B2 (ja) 半導体装置およびその製造方法
JPH1027767A (ja) 半導体装置の製造方法
JP2006066648A (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP3359521B2 (ja) 半導体装置の製造方法
JP4127872B2 (ja) 半導体装置
JP6818457B2 (ja) 配線基板、電子装置および電子モジュール
JPH08181171A (ja) 半導体装置およびその製造方法
JP4423162B2 (ja) 多数個取り配線基板
JPH10189819A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041207