JP4127872B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4127872B2 JP4127872B2 JP4676697A JP4676697A JP4127872B2 JP 4127872 B2 JP4127872 B2 JP 4127872B2 JP 4676697 A JP4676697 A JP 4676697A JP 4676697 A JP4676697 A JP 4676697A JP 4127872 B2 JP4127872 B2 JP 4127872B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- semiconductor device
- semiconductor
- active element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dicing (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に、半導体装置のチップ面積と、半導体装置をプリント基板等の実装基板上に実装する実装面積との比率で表す実装有効面積率を向上させ、高機能化した半導体装置の製造方法に関する。
【0002】
【従来の技術】
一般的にシリコン基板上にトランジスタ素子が形成された半導体装置は、図20に示すような構成が主に用いられる。1はシリコン基板、2はシリコン基板1が実装される放熱板等のアイランド、3はリード端子、及び4は封止用の樹脂モールドである。
【0003】
シリコン基板11に形成されるトランジスタ素子は、図21に示すように、例えば、N型シリコン基板11にコレクタ領域となるN型のエピタキシャル層12にボロン等のP型の不純物を拡散してベース領域13が形成され、そのベース領域13内にリン等のN型の不純物を拡散してエミッタ領域14が形成される。シリコン基板11の表面にベース領域13、エミッタ領域14の一部を露出させる開口部を有した絶縁膜15が形成され、その露出されたベース領域13、エミッタ領域14上にアルミニウム等の金属が蒸着されベース電極16、エミッタ電極17が形成される。このような構成のトランジスタではシリコン基板がコレクタ電極18となる。
【0004】
上記のように、トランジスタ素子が形成されたシリコン基板1は、図20に示すように、銅ベースの放熱板等のアイランド2に半田等のろう材5を介して固着実装され、シリコン基板1の周辺に配置されたリード端子3にトランジスタ素子のベース電極、エミッタ電極とがそれぞれワイヤーボンディングによってワイヤーで電気的に接続されている。コレクタ電極に接続されるリード端子はアイランドと一体に形成されており、シリコン基板をアイランド上に実装することで電気的に接続された後、エポキシ樹脂等の熱硬化型樹脂4によりトランスファーモールドによって、シリコン基板とリード端子の一部を完全に被覆保護し、3端子構造の半導体装置が提供される。
【0005】
【発明が解決しようとする課題】
樹脂モールドされた半導体装置は、通常、ガラスエポキシ基板等の配線基板に実装され、実装基板上に実装された他の半導体装置、回路素子と電気的に接続され所定の回路動作を行うための一部品として取り扱われる。
図22は、実装基板上に半導体装置を実装したときの断面図を示し、20は半導体装置、21、23はベース又はエミッタ電極用のリード端子、22はコレクタ用のリード端子、30は実装基板である。
【0006】
実装基板30上に半導体装置20が実装される実装面積は、リード端子21、22、23とそのリード端子と接続される導電パッドで囲まれた領域によって表される。実装面積は半導体装置20内のシリコン基板(半導体チップ)面積に比べ大きく、実際に機能を持つ半導体チップの面積に比べ実装面積の殆どはモールド樹脂、リード端子によって取られている。
【0007】
ここで、実際に機能を持つ半導体チップ面積と実装面積との比率を有効面積率として考慮すると、樹脂モールドされた半導体装置では有効面積率が極めて低いことが確認されている。有効面積率が低いことは、半導体装置20を配線基板30上の他の回路素子と接続使用とする場合に、実装面積の殆どが機能を有する半導体チップとは直接関係のないデッドスペースとなる。有効面積率が小さいと上記したように、実装基板30上でデットスペースが大きくなり、実装基板30の高密度小型化の妨げとなる。
【0008】
特に、この問題はパッケージサイズが小さい半導体装置に顕著に現れる。例えば、EIAJ規格のSC75A外形に搭載される半導体チップの最大サイズは、図23に示すように、0.40mm×0.40mmが最小である。この半導体チップを金属リード端子とワイヤーで接続し、樹脂モールドすると半導体装置の全体のサイズは、1.6mm×1.6mmとなる。この半導体装置のチップ面積は0.16mmで、半導体装置を実装する実装面積は半導体装置の面積とほぼ同様として考えて、2.56mmであるため、この半導体装置の有効面積率は約6.25%となり、実装面積の殆どが機能を持つ半導体チップ面積と直接関係のないデットスペースとなっている。
【0009】
この有効面積率に関する問題は、特に、上記したようにパッケージサイズが極めて小さい半導体装置において顕著に現れるが、半導体チップを金属リード端子でワイヤー接続し、樹脂モールドする、樹脂封止型の半導体装置であっても同様に問題となる。
近年の電子機器、例えば、パーソナルコンピュータ、電子手帳等の携帯情報処理装置、8mmビデオカメラ、携帯電話、カメラ、液晶テレビ等において用いられる配線基板は、電子機器本体の小型化に伴い、その内部に使用される実装基板も高密度小型化の傾向にある。
【0010】
しかし、上記の先行技術の樹脂封止型の半導体装置では、上述したように、半導体装置を実装する実装面積にデットスペースが大きいため、実装基板の小型化に限界があり、実装基板の小型化の妨げの一つの要因となっていた。
ところで、有効面積率を向上させる先行技術として特開平3−248551号公報がある。この先行技術について、図24にもとずいて簡単に説明する。この先行技術は、樹脂モールド型半導体装置を実装基板等に実装したときの実装面積をできるだけ小さくするために、半導体チップ40のベース、エミッタ、及びコレクタ電極と接続するリード端子41、42、43を樹脂モールド44の側面より外側に導出させず、リード端子41、42、43を樹脂モールド44側面と同一面となるように形成することが記載されている。
【0011】
この構成によれば、リード端子41、42、43の先端部分が導出しない分だけ実装面積を小さくすることができ、有効面積率を若干向上させることはできるが、デッドスペースの大きさはあまり改善されない。
有効面積率を向上させるためには、半導体装置の半導体チップ面積と実装面積とをほぼ同一にするこが条件であり、樹脂モールド型の半導体装置では、この先行技術の様に、リード端子の先端部を導出させなくても、モールド樹脂の存在によって有効面積率を向上させることは困難である。
【0012】
また、上記の半導体装置では、半導体チップと接続するリード端子、モールド樹脂を必要不可欠とするために、半導体チップとリード端子とのワイヤ接続工程、モールド樹脂の射出成形工程という工程を必要とし、材料コスト面及び製造工程が煩雑となり、製造コストを低減できない課題がある。
有効面積率を最大限大きくするには、上記したように、半導体チップを直接実装基板上に実装することにより、半導体チップ面積と実装面積とがほぼ同一となり有効面積率が最大となる。
【0013】
半導体チップを実装基板等の基板上に実装する一つの先行技術として、例えば、特開平6−338504号公報に示すように、半導体チップ45上に複数のバンプ電極46を形成したフリップチップを実装基板47フェイスダウンボンディングする技術が知られている(図25参照)。この先行技術は、通常、MOSFET等、シリコン基板の同一主面にゲート(ベース)電極、ソース(エミッタ)電極、ドレイン(コレクタ)電極が形成され、電流或いは電圧のパスが横方向に形成される比較的発熱量の少ない横型の半導体装置に主に用いられる。
【0014】
しかし、トランジスタデバイス等のようにシリコン基板が電極の一つとなり、各電極が異なる面に形成され電流のパスが縦方向に流れる縦型の半導体装置では、上記のフリップチップ技術を使用することは困難である。
半導体チップを実装基板等の基板上に実装する他の先行技術として、例えば、特開平7−38334号公報に示すように、実装基板51上に形成された導電パターン52上に半導体チップ53をダイボンディングし、半導体チップ53周辺に配置された導電パターン52と半導体チップ53との電極をワイヤ54で接続する技術が知られている(図26参照)。この先行技術では、先に述べたシリコン基板が一つの電極を構成した縦型構造のトランジスタ等の半導体チップに用いることはできる。
【0015】
半導体チップ53とその周辺に配置された導電パターン52とを接続するワイヤ54は通常、金細線が用いられることから、金細線とボンディング接続されるボンディング接合部のピール強度(引張力)を大きくするために、約200℃〜300℃の加熱雰囲気中でボンディングを行うことが好ましい。しかし、絶縁樹脂系の実装基板上に半導体チップをダイボンディングする場合には、上記した温度まで加熱すると配線基板に歪みが生じること、及び、実装基板上に実装されたチップコンデンサ、チップ抵抗等の他の回路素子を固着する半田が溶融するために、加熱温度を約100℃〜150℃程度にしてワイヤボンディング接続が行われているため、ボンディング接合部のピール強度が低下する問題がある。
【0016】
この先行技術では、通常、ダイボンディングされた半導体チップはエポキシ樹脂等の熱硬化性樹脂で被覆保護されるために、ピール強度の低下はエポキシ樹脂の熱硬化時の収縮等によって接合部が剥離されるという問題がある。
さらに、従来ではトランジスタと例えばバイポーラIC、MOSIC等の能動素子を実装基板上で接続する場合には、樹脂モールドされたトランジスタとバイポーラICを個々に実装しなければならず、上述したように実装基板の実装面積率を低下させる。
【0017】
本発明は、上述した事情に鑑みて成されたものであり、本発明は、半導体チップと接続されるリード端子、及びモールド樹脂を必要とせず、半導体チップ面積と実装基板上に実装する実装面積との比率である有効面積率を最大限向上させ、実装面積のデットスペース最小限小さくし、高機能、且つ接続信頼性に優れた半導体装置の製造方法を提供する。
【0018】
【課題を解決するための手段】
本発明は、上記の課題を解決するために以下の製造方法を採用した。
即ち、本発明の半導体装置の製造方法は、半導体ウェハーの表面上の複数の区画領域に第1の能動素子、若しくは/及び、外部接続用電極を形成した第1の半導体基板を準備する工程と、他の半導体ウェハー表面上に前記能動素子と前記外部接続用電極とを接続する回路パターン、若しくは、前記外部接続用電極、若しくは/及び前記第1の能動素子と接続する第2の能動素子を形成した第2の半導体基板を準備する工程と、前記第1及び第2の半導体基板を所定間隔離間して配置して前記第1の能動素子、若しくは/及び外部接続用電極と、前記回路パターン、若しくは、第2の能動素子とを電気的に接続する工程と、前記第1あるいは第2の半導体基板をダイシング装置のテーブル上に保持し、前記第2あるいは第1の半導体基板の裏面側に赤外線を照射し位置合わせを行った後、前記第2あるいは第1の半導体基板の裏面側から前記第2あるいは第1の半導体基板表面まで到達する複数の溝(スリット孔)を形成する工程と、前記第1及び第2の半導体基板を所定サイズに分割する工程とを具備したことを特徴とする半導体装置の製造方法。
【0019】
ここで、離間配置した前記第1及び第2の半導体基板間に絶縁樹脂層を形成した後、前記ダイシングを行うことを特徴としている。
上述したように、第1の能動素子等を形成した第1の半導体基板と、前記第1の能動素子と接続する第2の能動素子を形成した第2の半導体基板とを所定間隔離間して配置して、前記第1の能動素子等と第2の能動素子等を電気的に接続し、前記第1あるいは第2の半導体基板をダイシング装置のテーブル上に保持し、前記第2あるいは第1の半導体基板の裏面側に赤外線を照射し位置合わせを行った後、前記第2あるいは第1の半導体基板の裏面側から前記第2あるいは第1の半導体基板表面まで到達する複数の溝(スリット孔)を形成し、第1及び第2の半導体基板を所定サイズに分割することにより、従来の半導体装置のように、外部電極と接続する金属製のリード端子、保護用の封止モールドが不必要な半導体装置を、製造工程中に位置ずれ等を起こすことなく製造することが可能となる。
【0020】
【発明の実施の形態】
以下に、本発明の半導体装置の製造方法の実施形態を図1から図にもとずいて説明する。
先ず、図1に示すように、例えば、N+型の単結晶シリコン基板からなるウエハー状の第1の半導体基板60上にエピタキシャル成長技術によりN-型のエピタキシャル層66を形成する。第1の半導体基板60の所定領域はパワーMOS、トランジスタ等の第1の能動素子が形成される能動素子形成領域61と少なくとも第1の能動素子、あるいは、後述する第2の能動素子の電極と接続される複数の外部接続用電極63、64...となる外部接続電極領域63A,64A...を有する(図14参照)。例えば、上記第1の能動素子領域61、及び外部接続電極領域63A、64A...を1ブロックとして、第1の基板60上に格子状に多数区画して形成する。
【0021】
この能動素子形成領域61に上記した第1の能動素子を形成する。ここでは、N-型のエピタキシャル層をコレクタ領域66Aとしたトランジスタを形成するものとする。第1の基板60上にホトレジストを形成し、各能動素子形成領域61上のホトレジストを選択的に除去し、露出された領域にボロン(B)等のP型の不純物を選択的に熱拡散して所定の深さを有した島状のベース領域71を形成する。
【0022】
ベース領域71形成後、上記ホトレジストを除去し、第1の基板60上に再度ホトレジストを形成し、各能動素子形成領域61(必要に応じて外部接続電極領域63A、64A...)上のホトレジストを選択的に除去し、露出されたベース領域71内にリン(P)、アンチモン(Sb)等のN型の不純物を選択的に熱拡散してトランジスタのエミッタ領域72を形成する。このエミッタ領域72を形成する際に、ベース領域71を囲むリング状のガードリング用のN+型の拡散領域73を形成する。N+型のエミッタ領域72を形成する際、N+型の拡散は外部接続用電極となる電極領域63A,64A...上にも行われ、各電極領域63A、64A...に高濃度拡散層81を形成する。
【0023】
第1の半導体基板60の表面にシリコン酸化膜、或いはシリコン窒化膜等の絶縁膜74を形成する。その絶縁膜74はベース領域71表面を露出するベースコンタクト孔、エミッタ領域72表面を露出するエミッタコンタクト孔、ガードリング用拡散領域73表面を露出するガードリングコンタクト孔、及び外部接続用電極となる電極領域63A,64A...の表面を露出する外部接続用コンタクト孔を有している。
【0024】
ベースコンタクト孔、エミッタコンタクト孔、外部接続用コンタクト孔及びガードリングコンタクト孔によって露出されたベース領域71、エミッタ領域72、電極領域63A,64A及びガードリング拡散領域73上には、選択的にアルミニウム等の金属材料を蒸着しベース電極75、エミッタ電極76、接続用電極77を形成する。
【0025】
ベース電極75、エミッタ電極76、及び接続用電極77にアルミニウムを用いた場合には、基板60上にPSG膜、SiN、SiNx等の絶縁物からなるパッシベーション膜74Aを形成し、ベース電極75、エミッタ電極76、接続用電極77上のパッシベーション膜74Aを選択的に除去し、各電極75、76、77の表面を露出させる。さらに、露出された領域内にクロム、銅、チタン等をメッキ或いは蒸着により選択的に付着し第1のバリアメタル膜79を形成し各電極75、76、77の腐食による不具合を防止する。
【0026】
次に、図2に示すように、各第1のバリアメタル膜79上にバンプ電極121を形成する。図3は、各バンプ電極121が形成された領域部分を示す拡大断面図であり、上記各電極75、76、77の第1のバリアメタル膜79上に約30〜50μmの高さを有するバンプ電極121を形成する。このバンプ電極121は金メッキ処理により形成され、そのバンプ電極121表面上には、クロム、銅、チタン等をメッキ或いは蒸着により選択的に付着し数千オングストロームの第2のバリアメタル膜122を形成する。
【0027】
さらに、この第2のバリアメタル122上には後述する他の基板と電気的に接合を行うために、接合用の金属を蒸着し接合層123を形成する。この接合層123に用いられる金属材料は、金(Au)からなるバンプ電極121の融点よりも低い融点を有し、且つ、後述する実装基板上に実装する際に用いられる半田材料の融点よりも高い材料が用いられる。具体的には、金(Au)の融点は通常約1064℃であり、実装基板上に実装する際に用いられる半田材料の融点を約170℃〜190℃であるとすると、接合層123に用いられる材料は、両者の温度範囲内の融点を有するものであれば良く、例えば、融点が約370℃の金すず(AuSn)を用いる。
【0028】
第1の基板60に形成した各能動素子形成領域61及び各外部接続電極領域63A,64A...は、例えば、図14に示すように配列することができる。
次に、第1の半導体基板60と固定する第2の半導体基板100上に第2の能動素子等を形成する。第2の半導体基板100は、例えば、単結晶のP型シリコン基板からなるウエハー状の半導体基板が用いられ、その基板100にバイポーラIC、MOSIC等の第2の能動素子を形成する。
【0029】
例えば、図4に示すように、P型の第2の半導体基板100に所定形状のフォトマスクを形成し、アンチモン等のN型の高濃度不純物を拡散して島状のN+型の埋め込みコレクタ領域101を形成する。フォトマスクを除去した後、第2の基板100上にエピタキシャル成長技術によりN-型のエピタキシャル層102を形成する。
【0030】
次に、エピタキシャル層102上にアイソレーション拡散領域を露出するマスクを形成し、かかる、アイソレーション拡散領域にボロン等のP+型の不純物を拡散してアイソレーション拡散領域103を形成する。このアイソレーション拡散領域103によりトランジスタの活性領域となるN型領域はP型の不純物で囲まれる。エピタキシャル層102にホトレジストを形成し、ホトレジストによって露出された領域にボロン(B)等のP型の不純物を選択的に熱拡散して所定の深さを有した島状のベース領域104を形成する。
【0031】
ベース領域104形成後、エピタキシャル層102上に再度ホトレジストを形成し、ホトレジストによって露出されたベース領域104内及びコレクタ領域内にリン(P)、アンチモン(Sb)等のN型の不純物を選択的に熱拡散してトランジスタのエミッタ領域105及びコレクタコンタクト拡散領域106を形成する。
【0032】
第2の半導体基板100の表面には、ベース領域104表面を露出するベースコンタクト孔、エミッタ領域105表面を露出するエミッタコンタクト孔及びコレクタコンタクト拡散領域表面を露出するコレクタコンタクト孔を有するシリコン酸化膜、或いはシリコン窒化膜等の絶縁膜141を形成する。
ベースコンタクト孔、エミッタコンタクト孔、コレクタコンタクト孔によって露出されたベース領域104、エミッタ領域106、コレクタコンタクト領域107には、選択的にアルミニウム等の金属材料で蒸着されたベース電極107、エミッタ電極108、コレクタ電極109及び必要に応じてそれら各電極から延在される配線Aが所定の位置まで配置形成される。本実施形態は、コレクタ電極配線109Aは第1の基板60の外部接続用電極と接続するために所定の位置まで延在配置されている。
【0033】
ベース電極107、エミッタ電極108、及びコレクタ電極109にアルミニウムを用いた場合には、第2の基板100上にPSG膜、SiN、SiNx等の絶縁物からなるパッシベーション膜110を形成し、ベース電極107、エミッタ電極108、コレクタ電極109上或いは/及び必要に応じて各電極107、108、109から延在された配線Aの所定位置上のパッシベーション膜110を選択的に除去し、各電極107、108、109或いは/及び配線Aの表面を露出させる。さらに、露出された領域内にクロム、銅、チタン等を選択的にメッキ或いは蒸着して第1のバリアメタル膜111を形成し各電極等の腐食による不具合を防止している。
【0034】
さらに、第2の基板100の第2の能動素子形成領域には、第1の基板60の能動素子形成領域61で形成された第1の能動素子の電極と、第1の基板60から形成される外部接続用電極とを接続するための冗長用のパターン配線112が形成される。このパターン配線112は、一般的な多層配線技術が用いられ、例えば、アルミニウム等に金属を選択的に蒸着して形成され、その上面にPSG膜、SiN、SiNx等の絶縁物からなるパッシベーション膜113を形成し、パターン配線の所定位置上のパッシベーション膜を選択的に除去し、配線112の表面を露出させる。さらに、露出された領域内に、上記したようにクロム、銅、チタン等を選択的にメッキ或いは蒸着して第1のバリアメタル膜114を形成し露出されたパターン配線112の腐食による不具合を防止している。
【0035】
次に、図5に示すように、各第1のバリアメタル膜111、114上にダンプ電極131を形成する。バンプ電極131は、上述したように、図3に示すように、約30〜50μmの高さを有するバンプ電極131を形成する。この接合層133に用いられる金属材料は、金(Au)からなるバンプ電極131の融点よりも低い融点を有し、且つ、後述する実装基板上に実装する際に用いられる半田材料の融点よりも高い材料が用いられる。具体的には、金(Au)の融点は通常約1064℃であり、実装基板上に実装する際に用いられる半田材料の融点を約170℃〜190℃であるとすると、接合層133に用いられる材料は、両者の温度範囲内の融点を有するものであれば良く、例えば、融点が約370℃の金すず(AuSn)を用いる。
【0036】
第2の基板100の第2の能動素子領域には、図4及び5からは明らかにされないが、複数のトランジスタ、ダイオード等の素子が形成され所定機能を有したバイポーラICが形成されている。
次に、図6及び7に示すように、両基板60、100上に形成した各バンプ電極121、131を接合し、両基板60、100間に樹脂層78を形成する。両基板60、100上に形成した複数の各バンプ電極121、131を当接させバンプ電極121、131上に形成した接合層123、133を溶融させて金バンプからなるバンプ電極121、131を接合材料として用いることなく、両接合層123、133で接合を行う。
【0037】
例えば、両基板60、100に形成した各バンプ電極121、131を一致させ加熱雰囲気中内に配置し、バンプ電極121、131上に形成した接合層123、133のみを溶融させて電気的接合を行う。各接合層123、133と各バンプ電極121、131との間には、上記したように、第2のバリアメタル膜122、132が介在されているために溶融した接合層の金属材料とバンプ電極の金(Au)とが共晶することを防止している。ここで重要なことは、各バンプ電極121、131は、メッキ直後の組成状態のままで、両バリアメタル122、132上に形成された接合層123、133によって、第1の基板60上に形成された第1の能動素子の電極、および外部接続電極領域に形成された接続電極77との電気的接合が行われ両基板60、100上に形成された第1、第2の能動素子の電気的導通を行うことである。
【0038】
両基板60、100の電気的接合を行った後、両半導体基板60、100間のすき間に接着性の樹脂層78を形成し両基板60、100を強固に固着支持する。上記したように、両基板60、100上に形成したバンプ電極121、1131を一致するように両基板60、100の位置合わせを行い、バンプ電極121、131上に形成した接合層を溶融し電気的接合を行い、第1の基板60上の各電極75、76、77と第2の基板100上の電極及び配線パターンとの電気的導通を行った後、両基板60、100に所定の圧力を加えながら、両基板60、100のすき間に液状のエポキシ系の熱硬化性樹脂からなる含浸材を流し込み熱処理を行い、かかる、含浸材を硬化させて樹脂層78を形成し両基板60、100を固定する。
【0039】
両基板60、100上に形成する各バンプ電極121、131の高さが低すぎると両基板60、100の離間距離、即ち樹脂層78の膜厚が薄くなり、後述するスリット孔80を形成したときに、スリット孔80の先端部分が第2の基板100の表面まで達し、配線パターン112或いは第2の能動素子を切断する可能性があり、両基板60、100の離間距離を十分に保つ必要があり各バンプ電極121、131の高さを考慮する必要がある。
【0040】
次に、図8に示すように、第1の基板60の反主面側から第1の基板60を切断する複数のスリット孔80を形成し、第1の能動素子形成領域61と外部接続電極領域63A,64Aとを電気的に分離する。このスリット孔80はダイシング装置によるダイシングブレードを用いて行う。
ダイシング装置を用いてスリット孔80を形成する理由は、ダイシングの幅及び深さを精度良く制御することができること、既存の設備であり新たに購入する必要がないことである。ダイシング幅はダイシングブレードの幅によって設定され、ダイシングの深さはダイシング装置メーカーによって異なるが、現状の技術では約2μ〜5μ程度の精度誤差であり、第2の基板100上の配線パターン112を切断することなく、確実に第1の基板60のみを切断し、能動素子形成領域61、外部接続電極領域63A及び64Aを電気的に分離することができる。
【0041】
以下に、スリット孔80を形成する工程を説明する。
図9に示すように、ダイシング装置のテーブル151上に第1の基板60が表面となるように配置し保持する。その後、図10に示すように、赤外線ランプ装置154から発せられ第1の基板60内部にまで透過する赤外線を第1の基板60表面に照射し、反射光を赤外線用モニタ等の検出装置153で検出し、スリット孔形成領域の位置をアライメントし、図11に示すように、ダイシングブレード155で上記の複数のスリット孔80を形成する。赤外線機能付のダイシング装置を用いれば、正確に第1の基板60の裏面側からでも第1の基板を切断するスリット孔80及び、半導体装置を個々に分割するためのスリット孔80Aを形成する。赤外線機能付がないダイシング装置では、第1の基板60の裏面側(素子形成反対面)からダイシングを行う必要があり、アライメントが正確に行えないためにスリット孔80及び80Aを正確に形成することが困難である。
【0042】
例えば、図12に示すような、トランジスタQとそのトランジスタQを制御する4入力端子を有する制御回路とからなる等価回路を有する半導体装置の場合、トランジスタQは第1の基板60に形成され、制御回路は第2の基板100に形成される。この時、制御回路は例えば、バイポーラICで構成されるものとする。このような等価回路の半導体装置の外部接続用電極は、例えば、図13に示すような配列となる。トランジスタQのVCC(コレクタ端子)用の外部接続電極62は上段中央部に、出力用の外部接続用電極63は下段左に配置される。制御回路の3入力用の外部接続用電極64、65、66及びアース用の外部接続用電極67は残りの位置に配置される。ここで、65A...67Aは分離前の電極領域を示す。
【0043】
さらに、述べると、第1の基板60の能動素子形成領域61は半導体装置のVCC用の外部接続用電極62、外部接続電極領域63Aはの入力用の外部接続用電極63、外部接続電極領域64A...入力用の外部接続用電極64...となり、同一の第1の半導体基板60を用い、且つ、同一平面上に半導体装置の各入出力用の外部接続用電極62、63、64...が形成されることになる。
【0044】
従って、この場合の第1の基板60に形成するスリット孔80は、図14に示すように、トランジスタQのVCC(コレクタ端子)用の外部接続電極62、出力用の外部接続用電極63、制御回路の3入力用の外部接続用電極64、65、66及びアース用の外部接続用電極67を区画し電気的に絶縁分離するように形成する(一点鎖線領域)。さらに、このスリット孔80を形成するときに、外部接続電極62、63、64、65、66及び67を1ブロックを囲む領域にも第1の基板60を切断するスリット孔80Aを形成する(斜線領域)。このスリット80Aは、上述したように、半導体装置を個々に分離独立する時に用いられる。
【0045】
この工程で形成するスリット孔80のダイシング幅は、分離後の隣接する各電極62,63,64...との絶縁性を十分に保つ必要性から、例えば、約0.1mm幅で行う。また、半導体装置を分離するスリット孔80Aのダイシング幅は、後述するが個々に分離した半導体装置の側面に樹脂層を残存させる必要性からスリット孔80と同様に約0.1mm幅で行う。、スリット孔80,80Aはほぼ同一の幅であるために、上述した赤外線機能付のダイシング装置を用いて同一工程で処理することができる。
【0046】
ダイシング(スリット孔80,80A)の深さは、上記したように、確実に能動素子形成領域61、外部接続電極領域63A、64A...(外部接続電極62、63、64、65、66及び67)を電気的に分離するために、第1の基板60を切断し樹脂層78内に約2μ〜5μ程度入るように行う。
樹脂層78の厚みは、ダイシング装置のダイシング誤差を考慮して設定しておけばスリット孔80,80Aを形成するダイシング工程で、第2の基板100に形成した第2の能動素子及び配線パターン67等が断線するようなことはない。
【0047】
このように、第1の基板60上に形成された複数の第1の能動素子形成領域61とその領域61に対応する外部接続電極領域63A,64A...とは、第1の基板60の裏面側から形成された複数のスリット孔80によって、それぞれ電気的に分離され、個々の半導体装置の外部接続用電極62、63、64..となる。即ち、上述したように、第1の半導体基板60を用い、且つ、同一平面上に半導体装置の各電極の外部接続用電極62、63、64..が形成されることになる。
【0048】
スリット孔80の深さが浅くなると各外部接続用電極62、63、64...の電気分離が十分に行なわれず短絡不良となる不具合が生じるため、各外部接続用電極62、63、64....が完全に電気的に分離するように、スリット孔80の先端部(底部)は、上記したように樹脂層78内に約2μ〜6μ程度入るように形成する。スリット孔80によって電気的に分離された第1の基板60の各外部接続用電極62、63、64...は個々に独立されるが、樹脂層78によって第2の基板100と保持される。
【0049】
半導体装置の外部接続用電極領域64A,63A...には、上記したように、高濃度拡散層81を形成していおり、外部接続用電極64.....と各電極を接続する配線抵抗によるロスを緩和している。この高濃度拡散層81は、電極領域64A,63A...のエピタキシャル層66の膜厚が比較的薄い場合、上記したように、エミッタ領域72を形成する拡散工程で形成する。
【0050】
エピタキシャル層60の膜厚が比較的厚い場合には、エピタキシャル層60を形成する前に、電極領域63A,64A...上にN+型の不純物をデポジションし、その後、エピタキシャル層60を形成し、さらに熱拡散工程を行い第1の基板60側から高濃度拡散領域81を成長させておいた状態にしておけば、エミッタ領域72を形成するときに高濃度拡散領域81、81が接触し、電極領域63A,64A...内に高濃度拡散層81を形成することができる。
【0051】
本実施形態では、外部接続電極となる第1の基板60の表面にメッキ層を形成することから、スリット孔80、80Aを形成する前に、図15に示すようにスリット孔80,80A領域に、上記のダイシング装置を用いて台形状のダイシングブレードで第1の基板60を所定の深さでダイシング処理(第1の基板60の表面を削る)を行う。このダイシング処理工程で各外部接続電極62、63、64..のエッヂ部分にテーパー部91を形成する。テーパー部91の角度はダイシングブレードの形状によって決定され、半田接合部分の大きさ、半田量によって任意に設定することができる。
【0052】
第1の基板60の一部分を削除し各外部接続電極62、63、64..のエッヂ部分にテーパー部91を形成した後、第1の基板60の表面に半田等の金属のメッキ層93を形成する。メッキ層93は、例えば、電気メッキ、無電解メッキ等のメッキ処理を用い第1の基板60全面に形成する。メッキ層93を形成した後、上述の図8に示すようにスリット孔80、80Aを形成する。
【0053】
次に、図16に示すように、第1の基板60にスリット孔80、80Aを形成した後、そのスリット孔80,80A内にエポキシ樹脂等の熱硬化性樹脂或いは熱可塑性樹脂を充填し絶縁樹脂層95,95Aを形成する。スリット孔80内に充填された樹脂層95、95Aは分離された各外部接続用電極62、63、64の電気的分離を確実に行い、また、スリット孔80A内に充填された絶縁樹脂層95Aは半導体装置を個々に分割したときに側面に樹脂層95Aを残存させリーク電流を防止する。
【0054】
また、この樹脂層95,95Aをスリット孔80、80Aに充填することにより、各外部接続用電極62、63、64間の接着強度が向上し、ウエハー基板60、100の状態及び分割後の半導体装置のストレス等の外部応力に対する悪影響を予防している。スリット孔80,80Aの幅は数mと非常に小さいので含浸性の熱硬化性の樹脂を用いることで容易にスリット孔80、80A内に充填することができる。
【0055】
即ち、第1の基板60上に上記した含浸性の樹脂を塗布することで、スリット孔80,80A内に樹脂が充填し樹脂層95,95Aを形成する。このとき、第1の基板60表面上にも樹脂層95,95Aは薄膜状態で残存する。
次に、図17に示すように、第1の基板60の裏面側の表面をバックグライダ等の研磨装置を用いて第1の基板60の裏面側の表面に残存した樹脂層を研磨除去し、第1の基板60表面(メッキ層93)を露出させる。その後、第1の基板60のスリット孔80,80Aが形成された領域に、ダイシング装置を用いて台形状のダイシングブレードでスリット孔80、80A状に付着した樹脂層を除去しメッキ層93を露出させる。
【0056】
このテーパー部91は、実装基板上に本発明の半導体装置を実装したときに、図18に示すように、各外部接続用電極62、63、64と実装基板上に形成されたパッド(ランド)とを半田接合部分の半田フィレット形状を最適化にし、例えば、熱収縮等による半田接合部分の外部応力に対する強度を向上させるために形成するものである。
【0057】
第1の基板60の表面にメッキ層93を露出した後、スリット孔80Aのほぼ中央部分でダイシングを行い、図19に示すように、両基板60、100から個々の半導体装置に分割する。かかる、分割工程は、第1の基板60が上側となるようにダイシング装置のテーブル上に配置し、保持し分割用のスリット孔80Aをアライメントしてダイシングブレードでダイシングを行うことにより、個々に分割する。
【0058】
分割した半導体装置の側面には、上述したように、樹脂層95Aを残存させることができ、外部接続用電極63、64からリークするリーク電流の不具合を抑制することができる。個々に分割された半導体装置は、所定の諸測定、ラベル印刷後、個別にテーピングされリール状に取り巻かれる。
上述した製造方法によって製造された半導体装置は、セラミックス基板、ガラスエポキシ基板、フェノール基板、絶縁処理を施した金属基板等の配線基板上に形成された導電パターンのパッド上に固着実装される。このパッド上には半田クリームが予め印刷形成された半田層が形成されており、半田を溶融させて本発明の半導体装置を搭載すれば配線基板のパッド上に半導体装置を固着実装することができる。
【0059】
この際、上記したように、各外部接続用電極62、63、64のエッヂ部分にテーパー部91を形成していることにより、実装基板の導電パッド(ランド)との半田接合部分の半田フィレットを最適化することができ半田接合部分の接合強度が向上し接続信頼性を向上させる事ができる。また、この固着実装工程は、図示されないが、実装基板上に実装されるチップコンデンサ、チップ抵抗等の半田実装される他の回路素子の実装工程と同一の工程でできる。
【0060】
さらに、この際、本発明の製造方法で提供された半導体装置を配線基板上に実装した時、各外部接続用電極62、63、64..はスリット孔80の間隔分だけ離間されているために実装基板と固着する半田は隣接配置された外部接続用電極62、63、64..が短絡することはない。
ところで、図14に示すように、本実施形態の半導体装置で、例えば、従来例で説明した半導体装置とほぼ同じ機能をもつ能動素子能動素子形成領域61を0.5mm×0.5mmサイズとし、ベース、エミッタ電極となる接続電極領域63A,64Aを0.3mm×0.2mmサイズとし、スリット孔80の幅を0.1mmとする半導体装置では有効面積率は次のようになる。即ち、素子面積が0.25mmであり、実装面積となる半導体装置の面積が1.28mmとなることから、有効面積率は約19.53%となる。
【0061】
従来例で説明した0.40mm×0.40mmのチップサイズを有する半導体装置の有効面積率は上記したように6.25%であることから、本発明の半導体装置では有効面積率で約3.12倍大きくなり、実装基板上に実装する実装面積のデットスペースを小さくすることができ、実装基板の小型化に寄与することができる。
【0062】
上述したように、第1の能動素子等を形成した第1の半導体基板60と、第1の能動素子と接続する第2の能動素子を形成した第2の半導体基板100とを所定間隔離間して配置して、第1の能動素子等と第2の能動素子等を電気的に接続し、第2の半導体基板100をダイシング装置のテーブル上に保持し、第1の半導体基板60の裏面側に赤外線を照射し位置合わせを行った後、第1の半導体基板60の裏面側から第1の半導体基板60表面まで到達する複数の溝(スリット孔)80を形成し、第1及び第2の半導体基板60、100を所定サイズに分割することによりことにより、従来の半導体装置のように、外部電極と接続する金属製のリード端子、保護用の封止モールドが不必要とすることができ、且つ、半導体装置の外観寸法を著しく小型化にすることができる。
【0063】
また、上記したように、スリット孔80を赤外線機能付のダイシング装置を用いて形成するために正確にスリット孔を形成することができる。
本実施形態では、第1の基板60の能動素子形成領域61にトランジスタを形成したが、縦型或いは比較的発熱量の少ない横型のデバイスであればこれに限らず、例えば、パワーMOSFET、IGBT、HBT等のデバイスに本発明を応用することができることは説明するまでもない。
【0064】
【発明の効果】
以上に詳述したように、本発明の半導体装置の製造方法によれば、第1の能動素子等を形成した第1の半導体基板と、第1の能動素子と接続する第2の能動素子を形成した第2の半導体基板とを所定間隔離間して配置して、第1の能動素子等と第2の能動素子等を電気的に接続し、第2の半導体基板をダイシング装置のテーブル上に保持し、第1の半導体基板の裏面側に赤外線を照射し位置合わせを行った後、第1の半導体基板の裏面側から第1の半導体基板表面まで到達する複数の溝(スリット孔)を形成し、第1及び第2の半導体基板を所定サイズに分割することによりことにより、従来の半導体装置のように、外部電極と接続する金属製のリード端子、保護用の封止モールドが不必要とすることができ、且つ、半導体装置の外観寸法を著しく小型化にすることができる。
【0065】
また、上記したように、スリット孔を赤外線機能付のダイシング装置を用いて形成するために正確にスリット孔を形成することができ、製造工程中の不良を抑制し上記した小型化した半導体装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法を示す断面図。
【図2】本発明の半導体装置の製造方法を示す断面図。
【図3】バンプ電極を示す断面図。
【図4】本発明の半導体装置の製造方法を示す断面図。
【図5】本発明の半導体装置の製造方法を示す断面図。
【図6】本発明の半導体装置の製造方法を示す断面図。
【図7】バンプ電極の接合部分を示す断面図。
【図8】本発明の半導体装置の製造方法を示す断面図。
【図9】本発明の半導体装置の製造方法を示す断面図。
【図10】本発明の半導体装置の製造方法を示す断面図。
【図11】本発明の半導体装置の製造方法を示す断面図。
【図12】一般的な半導体装置の等価回路を示す図。
【図13】本発明の半導体装置の裏面を示す図。
【図14】本発明の半導体装置の裏面を示す図。
【図15】本発明の半導体装置の製造方法を示す断面図。
【図16】本発明の半導体装置の製造方法を示す断面図。
【図17】本発明の半導体装置の製造方法を示す断面図。
【図18】本発明の半導体装置の製造方法を示す断面図。
【図19】本発明の半導体装置の製造方法を示す断面図。
【図20】従来の半導体装置を示す断面図。
【図21】一般的なトランジスタの断面図。
【図22】従来の半導体装置を配線基板上に実装した断面図。
【図23】従来の半導体装置の平面図。
【図24】従来の半導体装置の平面図。
【図25】従来の半導体装置を示す図。
【図26】従来の半導体装置を示す図。
Claims (1)
- 第1の半導体基板と第2の半導体基板とが対向配置された半導体装置であって、
前記第1の半導体基板は、
前記第1の半導体基板の主表面に形成された第1の能動素子と、
前記第1の能動素子と絶縁分離された外部接続電極領域と、
前記第1の半導体基板の表面上に形成された第1のパッシベーション膜と、
前記第1のパッシベーション膜の前記第1の能動素子上に形成された開口部から露出する第3の電極と、
前記第1のパッシベーション膜の前記外部接続電極領域上に形成された開口部から露出する第1の電極と、を備え、
前記第2の半導体基板は、
前記第2の半導体基板の主表面に形成された第2の能動素子と、
前記第2の半導体基板上に形成され、前記第2の能動素子と電気的に接続された配線と、
前記第2の半導体基板及び前記配線の表面上に形成された第2のパッシベーション膜と、
前記第2のパッシベーション膜の前記第2の能動素子上に形成された開口部から露出する第4の電極と、
前記第2のパッシベーション膜の前記配線上に形成された開口部から露出する第2の電極と、を備え、
前記外部接続電極領域は、前記第1の半導体基板よりも低抵抗であって、前記第1の半導体基板の表面と裏面とを接続するように形成された貫通電流領域を有し、
前記第3の電極及び前記第4の電極は、第1のバンプ電極を介して電気的に接続され、
前記第1の電極及び前記第2の電極は、第2のバンプ電極を介して電気的に接合されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4676697A JP4127872B2 (ja) | 1997-02-28 | 1997-02-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4676697A JP4127872B2 (ja) | 1997-02-28 | 1997-02-28 | 半導体装置 |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005191083A Division JP2006024926A (ja) | 2005-06-30 | 2005-06-30 | 半導体装置 |
JP2005191084A Division JP2006005366A (ja) | 2005-06-30 | 2005-06-30 | 半導体装置 |
JP2005295145A Division JP2006121071A (ja) | 2005-10-07 | 2005-10-07 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10242085A JPH10242085A (ja) | 1998-09-11 |
JP4127872B2 true JP4127872B2 (ja) | 2008-07-30 |
Family
ID=12756466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4676697A Expired - Fee Related JP4127872B2 (ja) | 1997-02-28 | 1997-02-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4127872B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003060181A (ja) * | 2001-08-16 | 2003-02-28 | Konica Corp | 放射線画像検出器 |
JP2010185882A (ja) * | 2010-05-20 | 2010-08-26 | Konica Minolta Holdings Inc | 可搬型放射線画像検出器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02125633A (ja) * | 1988-11-04 | 1990-05-14 | Nec Corp | 集積回路 |
JPH0775955A (ja) * | 1993-06-17 | 1995-03-20 | Disco Abrasive Syst Ltd | 精密切削装置 |
JP4026882B2 (ja) * | 1997-02-24 | 2007-12-26 | 三洋電機株式会社 | 半導体装置 |
-
1997
- 1997-02-28 JP JP4676697A patent/JP4127872B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10242085A (ja) | 1998-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3796016B2 (ja) | 半導体装置 | |
JP4026882B2 (ja) | 半導体装置 | |
JPH08102473A (ja) | フィルムキャリア半導体装置 | |
US6075279A (en) | Semiconductor device | |
JP2009516369A (ja) | チップアセンブリ及びそのチップアセンブリの製造方法 | |
JP3819483B2 (ja) | 半導体装置 | |
JP3500015B2 (ja) | 半導体装置及びその製造方法 | |
JP4127872B2 (ja) | 半導体装置 | |
JPH1027767A (ja) | 半導体装置の製造方法 | |
JP3717597B2 (ja) | 半導体装置 | |
JP2007027654A (ja) | 半導体装置 | |
JP2006005366A (ja) | 半導体装置 | |
JP3663036B2 (ja) | 半導体装置及びその製造方法 | |
JP4318723B2 (ja) | 半導体装置 | |
JPH1022336A (ja) | 半導体装置の製造方法 | |
JP3883612B2 (ja) | 半導体装置 | |
JP3609542B2 (ja) | 半導体装置 | |
JP2006024926A (ja) | 半導体装置 | |
JP2006121071A (ja) | 半導体装置およびその製造方法 | |
JP3609540B2 (ja) | 半導体装置 | |
JP3639390B2 (ja) | 半導体装置 | |
JP2006032985A (ja) | 半導体装置および半導体モジュール | |
JP3960641B2 (ja) | 半導体装置 | |
JP4190518B2 (ja) | 半導体装置 | |
JP2004356643A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031211 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20071113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080513 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |