CN111554648B - 管芯封装以及形成管芯封装的方法 - Google Patents

管芯封装以及形成管芯封装的方法 Download PDF

Info

Publication number
CN111554648B
CN111554648B CN202010085964.6A CN202010085964A CN111554648B CN 111554648 B CN111554648 B CN 111554648B CN 202010085964 A CN202010085964 A CN 202010085964A CN 111554648 B CN111554648 B CN 111554648B
Authority
CN
China
Prior art keywords
die
contact
carrier
metal
metal structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010085964.6A
Other languages
English (en)
Other versions
CN111554648A (zh
Inventor
P·帕尔姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to CN202410180025.8A priority Critical patent/CN118039587A/zh
Publication of CN111554648A publication Critical patent/CN111554648A/zh
Application granted granted Critical
Publication of CN111554648B publication Critical patent/CN111554648B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/2205—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

提供了一种管芯封装。所述管芯封装可以包括：管芯，该管芯具有位于该管芯的第一侧上的第一管芯接触部以及位于该管芯的与该管芯的第一侧相对的第二侧上的第二管芯接触部；与管芯横向相邻的绝缘材料；基本上直接接触管芯的第二管芯接触部的整个表面的金属结构，其中，所述金属结构由与第二管芯接触部相同的材料制成；管芯的第一侧上的与第一管芯接触部电接触的第一接触焊盘；以及管芯的第一侧上的经由所述金属结构与第二管芯接触部电接触的第二接触焊盘；其中，所述绝缘材料使所述金属结构与第一管芯接触部电绝缘。

Description

管芯封装以及形成管芯封装的方法
技术领域
各种实施例总体上涉及管芯封装以及形成管芯封装的方法。
背景技术
成本和性能可以被视为有关分立功率封装的两个主要相关方面。在嵌入式芯片的制造当中，一个典型的挑战是如何以最低的可能成本制造具有最佳可能电性能和热性能的封装。良好的电性能可能需要管芯和封装之间的良好导电接触。这样的接触通常是作为昂贵的激光微过孔和/或镀覆通孔形成的。例如，当前的CE第二代3X3封装的布局可以包括处于管芯的两侧上的两层。出于这一原因，热性能可能不是非常好，尤其是制造成本可能很高。
Blade 3x3封装的当前后继者可以总共有四层并且具有大量的镀覆微过孔和通孔。管芯可以位于封装的中心线上，并且管芯的两侧与外层之间的连接可以是通过镀覆微过孔提供的，出于这一原因，管芯背侧可以不直接暴露至封装顶面。当前封装的限制可以是不良热性能和非常高的成本。
发明内容
提供了一种管芯封装。所述管芯封装可以包括：管芯，所述管芯具有位于所述管芯的第一侧上的第一管芯接触部以及位于所述管芯的与所述管芯的第一侧相对的第二侧上的第二管芯接触部；与所述管芯横向相邻的绝缘材料；基本上直接接触所述管芯的第二管芯接触部的整个表面的金属结构，其中，所述金属结构由与所述第二管芯接触部相同的材料制成；所述管芯的第一侧上的与所述第一管芯接触部电接触的第一接触焊盘；以及所述管芯的第一侧上的经由所述金属结构与所述第二管芯接触部电接触的第二接触焊盘；其中，所述绝缘材料使所述金属结构与所述第一管芯接触部电绝缘。
附图说明
在附图中，在不同图示中始终以大致类似的附图标记指代相同的部分。附图未必是按比例绘制的，相反其重点在于大体上说明本发明的原理。在下文的描述当中，将参考下面的附图描述本发明的各种实施例，其中：
图1示出了根据各种实施例的三管芯封装的示意性截面图；
图2A和图2B示出了根据各种实施例的形成管芯封装的过程的可视化；并且
图3示出了形成管芯封装的方法的流程图。
具体执行方式
下文的详细描述参考了附图，附图以举例说明的方式示出了具体细节以及可以实践本发明的实施例。
“示例性”一词在本文中被用于意指“用作示例、实例或者例示”。本文被描述为“示例性”的任何实施例或设计未必要被理解为相比其他实施例或设计是优选的或者具有优势。
联系形成于侧或表面“之上”的沉积材料使用的词语“在……之上”在本文中可以用于表示所沉积的材料可以直接形成于所暗示的侧或表面上，例如，与之直接接触。联系形成于侧或表面“之上”的沉积材料使用的词语“在……之上”在本文中还可以用于表示所沉积的材料可以间接形成于所暗示的侧或表面上，其中一个或多个额外的层布置在所暗示的侧或表面与所沉积的材料之间。
在各种实施例中，提供了一种形成管芯封装的方法，该方法与现有方法相比具有简化的并且成本很低的工艺流。所述方法允许通过使用(例如)等离子体蚀刻工艺和/或喷水打磨(water blasting)工艺形成通往(半导体)管芯(又称为(半导体)芯片)的正面的一个或多个大面积开口，而不用昂贵的激光钻孔工艺。管芯的与其正面相对的背面可以直接向管芯封装的顶面敞开，从而确保相对于顶部的最佳可能(即，尽可能低的)热阻RTH。
在各种实施例中，提供了基于简单的非对称层压板的管芯封装。所述管芯封装可以只包括一个路由层，并且管芯背面可以直接连接至封装顶面。
图1示出了根据各种实施例的三种管芯封装100(为了便于参照被区分为100a、100b和100c)的示意性截面图。图2A和图2B示出了根据各种实施例的形成管芯封装的过程200的可视化。图3示出了根据各种实施例的形成管芯封装的方法的流程图300。
如图1所示，管芯封装100(100a、100b、100c)的每者可以包括管芯102，例如，半导体管芯，例如，硅管芯。管芯102可以具有位于管芯102的第一侧S1上的第一管芯接触部102C1以及位于管芯102的与管芯102的第一侧S1相对的第二侧S2上的第二管芯接触部102C2。
管芯102可以(例如)形成二极管，例如，功率二极管。在这种情况下，第一管芯接触部102C1可以是二极管的阳极，并且第二管芯接触部102C2可以是二极管的阴极，或反之亦然。
在各种实施例中，例如，在管芯102形成晶体管(例如，功率晶体管)的情况下，管芯102可以进一步包括位于管芯102的第一侧S1上的第三管芯接触部102C3。第三管芯接触部102C3可以(例如)是晶体管的控制端子；并且第一管芯接触部102C1和第二管芯接触部102C2可以是晶体管的受控端子。
第一管芯接触部102C1、第二管芯接触部102C2和(如果存在的话)第三管芯接触部可以由相同材料制成。
在各种实施例中，管芯封装100可以是功率半导体器件。
管芯封装100可以进一步包括与管芯102横向相邻的绝缘材料110。绝缘材料110可以被布置为与半导体管芯横向相邻，还与第一管芯接触部102C1、第二管芯接触部102C2和(如果存在的话)第三管芯接触部102C3横向相邻。绝缘材料110可以(例如)包括有或没有(例如，无机)填充颗粒或增强剂的环氧树脂或由其构成，或者可以包括其他适当绝缘材料或由其构成。
绝缘材料110在各种实施例中可以被作为层压于管芯102之上和周围的箔布置在管芯封装100中，例如，所述箔为树脂箔(例如，味之素增层膜(ABF)或类似树脂箔)，例如，其为PCB和衬底行业当中所使用的，例如，有或没有填充颗粒(例如，Hitachi等提供的)的箔。在各种实施例中，可以对所述绝缘材料(例如，树脂)进行印刷、模制等。
在存在第三管芯接触部102C3的情况下，另一绝缘材料114可以被布置到第一管芯接触部102C1和第三管芯接触部102C3之间，从而使第一管芯接触部102C1和第三管芯接触部102C3相互电绝缘。在各种实施例中，绝缘材料110和另一绝缘材料114的材料可以相同或类似。在各种实施例中，绝缘材料110和另一绝缘材料114可以是在共同的过程中布置的，例如，如下文所述。
管芯封装100可以进一步包括基本上直接接触管芯102的第二管芯接触部102C2的整个表面(例如，面向背离管芯的半导体材料的方向的整个顶表面)的金属结构106。作为安放金属结构106的替代方式，金属结构106可以基本上直接接触管芯102的第二管芯接触部102C2的表面，并且第二管芯接触部102C2的该表面可以没有绝缘材料。
金属结构106可以由与第二管芯接触部102C2相同的材料制成。金属结构106和第二管芯接触部102C2的材料可以(例如)包括铜、铝铜合金、镍铜合金或镀铜的铝，或者由其构成。在示出了管芯封装100a的图1的截面示意图中，虚线指示第二管芯接触部102C2和金属结构106之间的接触区。在管芯封装100b和100c中，未添加该线，但是接触区将处于类似位置上。
在各种实施例中，可以形成同质合并结构，在该结构中，第二管芯接触部102C2和金属结构106可以具有相同的热膨胀系数(CTE)，使得第二管芯接触部102C2和金属结构106之间的连接相对于温度变化(例如，热循环)具有高鲁棒性。此外，通过第二管芯接触部102C2的整个表面与金属结构106的直接接触，第二管芯接触部102C2与空气(或者可以在金属结构106的外表面(即，与管芯相对)处提供的(例如)冷却流体、冷却结构和/或冷却装置，)之间可以具有低热阻RTH。下文将在图2A和图2B的背景下进一步提供有关如何形成金属结构106的细节。
在各种实施例中，管芯封装100可以包括用于从管芯封装102的外部接触管芯102的接触焊盘108P。管芯封装100可以(例如)包括位于管芯的第一侧S1上的第一接触焊盘108P1，其可以与第一管芯接触部102C1电接触。这意味着，第一接触焊盘108P1可以与第一管芯接触部102C1位于管芯102的同一侧上。
管芯封装100可以进一步包括经由金属结构106与第二管芯接触部102C2电接触的第二接触焊盘108P2。第二接触焊盘108P2也可以被布置在管芯102的第一侧S1上。
任选地，例如，在管芯封装100形成晶体管的情况下，管芯封装100可以进一步包括与第三管芯接触部108C3电接触的第三接触焊盘108P3。第三接触焊盘108P3可以被布置在管芯102的第一侧S1上。
这意味着所有的接触焊盘108P可以被布置在管芯102的同一(第一)侧上。接触焊盘108(108P1、108P2、108P3)可以全都被布置在管芯封装100的同一主表面上，该主表面还可以被称为管芯封装100的前表面。
在各种实施例中，第三管芯接触部102C3和第三接触焊盘108P3可以由与第二管芯接触部102C2和金属结构106相同的材料构成。
在各种实施例中，绝缘材料110可以使金属结构106与第一管芯接触部102C1电绝缘。如果存在第三管芯接触部102C3，那么绝缘材料110可以使第三管芯接触部102C3与金属结构106电绝缘。
在各种实施例中，管芯封装100可以任选进一步包括横向围绕管芯102的载体104。尽管图1和图2A和图2B仅示出了示意性截面图，但是应当理解，载体104可以从所有侧面围绕管芯102。例如，载体104可以包括在其内布置管芯102的通孔22(参见图2A和图2B)。绝缘材料110可以布置在管芯102和载体110之间。在各种实施例中，绝缘材料110可以履行将管芯102固定至载体104的额外功能。绝缘材料110可以(例如)是粘合剂，并且/或者可以被按照将管芯102固定就位的方式成形。
载体104可以具有多个通孔22，使得多个管芯102可以被布置到通孔22内，即，每个通孔22布置一个管芯102。这可以充当多个彼此相同或不同的管芯封装100的基础。换言之，可以形成包括多个管芯封装100的多管芯封装(图2A和图2B所示)，可以在后续工艺中将所述多个管芯封装100分离成多个单独的管芯封装100，将联系图2A和图2B对此予以描述。
在各种实施例中，管芯封装100可以包括对金属结构106和第二接触焊盘108P2进行电连接的金属连接结构112。换言之，金属连接结构112可以包括金属或由金属构成，并且可以与金属结构106和第二接触焊盘108P2直接接触。在示出了管芯封装100a的图1的示意性截面图中，两条虚线指示金属结构106和金属连接结构112之间的接触区。在管芯封装100b和100c中，未添加任何对应线，但是接触区将位于类似位置上。
金属连接结构112在各种实施例中可以包括与金属结构106和/或第二管芯接触102C2相同的材料，或者由与金属结构106和/或第二管芯接触102C2相同的材料构成。
金属连接结构112在各种实施例中可以是载体104的部分。
载体104可以(例如)包括电绝缘体块材料，并且金属连接结构112可以穿过和/或沿电绝缘体块材料延伸。例如，所述绝缘体块材料可以包括印刷电路板(PCB)(例如，PCB层压板)、阻燃剂(FR)材料(例如，FR4)、复合环氧树脂材料(CEM)(例如CEM1或CEM3)、双马来酰亚胺-三嗪树脂(BT)材料、酰亚胺、聚酰亚胺、ABF，或者由其构成，或者可以由前述示例性材料的组合构成。所述绝缘体块材料可以(例如)被形成为单体式结构或者被形成为多层结构。
金属连接结构112可以(例如)是沿通孔22的(例如，所有)内侧壁布置的，并且可以至少部分地延伸至载体104的主表面。在图1中的顶部示出了管芯封装100a的这种实施例，其中，载体104、104a具有形成于通孔22的内侧壁上并且形成于载体104、104a的两个主表面上(即，位于载体104、104a的第一侧S1上并且位于载体104、104a的第二侧S2上)且与形成于通孔22的内侧壁上的部分连接的金属连接结构112。金属连接结构112可以(例如)被形成为金属层。所述金属层的厚度可以处于大约5μm到大约30μm的范围内，例如，从大约10μm到大约20μm，例如，15μm左右。所述金属层可以具有至少10μm的厚度，例如，处于10μm和100μm之间。在该情况下，所述金属层可以能够传导大约20到30安培的电流。对于更大电流而言，可以使用填充有金属的镀覆通孔(参见图1，中间)或者由金属或基本上由金属构成的载体104、104b，例如，引线框架(参见图1，底部)。如果预见到只有较小的电流，那么可以使用具有低于10μm的厚度的金属层和/或穿过载体104的镀覆过孔或微过孔(未示出)作为金属连接结构112。
在各种实施例中，如图1中所示，对于示例性管芯封装104b而言，金属连接结构112可以是金属块，例如，铜块，其从载体104的第一侧S1完全穿过绝缘体块材料延伸至载体104的与载体104的第一侧S1相对的第二侧S2。例如，载体104、104a可以是或包括PCB。
在各种实施例中，载体104、104b可以包括金属体块材料，其中，所述金属体块材料可以形成提供第二管芯接触部102C2和金属结构106之间的电连接的金属连接结构112。所述金属体块材料可以与金属结构106的材料相同，例如，铜、铝铜合金、镍铜合金或者镀铜的铝。
金属结构106在各种实施例中可以横向延伸至载体104，以便接触金属连接结构112。换言之，金属结构106可以与载体104重叠，其重叠的距离至少足够直接接触金属连接结构112。
在图1所示的实施例中，金属结构106(沿横向)完全地在管芯102之上，在绝缘材料110之上以及在大部分载体104之上延伸。具体而言，金属结构106在整个管芯背面金属化部102C2之上延伸，金属化部102C2通常可以被结构化并且比管芯102的半导体(例如，硅)体块材料小大约20到100μm(如果只对半导体材料划片那么用于将半导体晶圆划片成各个管芯102的划片工艺将更容易，因而在划片区域内通常不形成或者去除金属结构)。
在管芯封装100a内，在金属连接结构112仅布置在载体104、104a的绝缘体块材料的外侧上的情况下，金属结构106与金属连接结构112的部分直接接触，该部分布置在载体104的主表面之一上并且具有与第二管芯接触部102C2的主表面处于同一平面内的表面。
在管芯封装100b中，在金属连接结构112穿过载体104、104a的绝缘体块材料延伸并且布置在载体104、104a的绝缘体块材料的外侧上的情况下，金属结构106与金属连接结构112的部分直接接触，该部分布置在载体104的主表面之一上并且具有与第二管芯接触部102C2的主表面处于同一平面内的表面。
在管芯封装100c中，在载体104、104b的金属体块材料形成金属连接结构112的情况下，金属结构106与载体104、104b直接接触。载体104、104b的外表面与第二管芯接触部102C2的主表面处于同一平面内。
在图2A和图2B中，示出了根据各种实施例的形成管芯封装100的过程200。考虑所使用的载体104、104a，在图2A和图2B中形成管芯封装100、100a。然而，所应用的过程对于管芯封装100a、100b和100c而言相同或基本相同，对于不同的实施例而言只有载体104(以及相应的对载体104的预处理，如果适用的话)可能存在差异。因此，在涉及(例如)图2A和图2B的金属连接结构时，仅使用附图标记112。但是应当理解，所描述的过程一般还适用于使用不同载体(例如，如图1所示)的实施例，因而金属连接结构112还包括镀覆通孔116，或者由金属载体104b形成。
可以包含在管芯封装100、100b内的管芯102可以具有位于管芯102的第一侧S1上的第一管芯接触部102C1以及位于管芯102的与管芯102的第一侧S1相对的第二侧S2上的第二管芯接触部102C2。
所述过程流非常简单，其开始于制造将在其内嵌入管芯102的载体104(又称为芯层)。在各种实施例中，所述方法可以包括提供具有至少一个通孔22(例如，多个通孔22)的载体104。
图2A和图2B的图块200a中所示的载体104、104a可以是绝缘载体104、104a，其具有布置在其外侧上的形成金属连接结构112的金属层，如联系图1(顶部)所述。载体104可以(例如)是简单的两面PCB板。作为载体104a的替代，可以使用具有从载体104a的一个主表面穿过载体104a延伸到载体104a的相对主表面的金属连接结构112的绝缘载体104a，如上文联系图1(中间)所述，或者可以使用由金属或者基本上由金属构成的载体104b，例如，由结构化Cu片/箔构成的铜引线框架，因而此时整个载体104b形成了金属连接结构104b、112，如上文联系图1(底部)所述。在各种实施例中，可以使用上文描述的载体104的组合或变型。
不管载体104的类型如何，载体104都可以设有用于管芯102的开口或空腔。由于可能重要的是，所述开口要一直穿过载体104延伸，使得第一管芯接触部102C1在载体104的第一侧S1上露出，并且第二管芯接触部102C2在载体104的第二侧S2上露出，因而开口/空腔可以被称为通孔22。
连接，即从载体104(例如，双面PCB板104a)的第一(在图2A和图2B中为顶侧)侧S1到第二(在图2A和图2B中为底侧)侧S2的金属连接结构112可以(例如)被制造为(例如)镀覆通孔、镀覆通孔(空腔)边缘、或者镀覆槽。
多个通孔22可以被作为通孔22的线性阵列或二维阵列(例如，按照类似于矩阵的方式)布置到载体104当中。在图2A和图2B的图块200a中示出了具有多个通孔22的载体104的截面示意图。至少一个通孔22在载体104的水平平面内的形状可以是矩形(例如，方形)、椭圆形(例如，圆形)或者任何其他适当形状。例如，可以针对要布置到通孔22内的管芯102对所述至少一个通孔22的形状进行调整，例如，其方式是使得通孔22大于管芯102的水平二维尺寸。例如，其方式是使得通孔22当中的载体104的侧壁与布置在通孔22当中的管芯102之间的距离对于所有侧壁均保持恒定或基本恒定。通孔22的尺寸可以(例如)被配置为允许每一管芯侧壁和其相对的通孔侧壁之间的距离处于(例如)大约5μm到大约500μm的范围内，例如，从大约10μm到大约100μm。
在各种实施例中，如图块200b中所示，所述方法可以进一步包括将至少一个管芯102布置到至少一个通孔22当中。换言之，至少一个管芯102可以被按照使载体104横向围绕管芯102的方式布置到载体104的通孔22当中。
在各种实施例中，一个管芯102可以被布置到每一通孔22当中，即，一个通孔22中一个管芯102，或者多个管芯102布置到多个通孔22当中，即每一通孔22一个管芯102。在各种实施例中，每通孔22可以布置不止一个管芯102，例如，两个管芯102可以被布置到单个通孔22中，并且这两个管芯102都具有朝向同一侧S2的第二管芯接触部102C2。
如图2A和图2B的图块200b进一步所示，在将管芯102布置到通孔22中之前，载体104可以被布置到临时载体220上。临时载体220可以(例如)包括支撑层220U和粘合剂层220A。载体104可以被置于临时载体220上，从而接触粘合剂层220A(例如，胶带)。载体104可以被按照某种方式置于临时载体220上，使得作为载体104的部分或者由载体104形成的金属连接结构112的金属表面112S2与临时载体220直接接触。
所述至少一个管芯102可以被置于临时载体220上的通孔(例如，如上文所述的)内。管芯102可以被置于临时载体220上，从而使第二管芯接触部102C2接触临时载体220(例如，临时载体220的粘合剂层220A)。为了精确定位，可以使用临时载体220上的对准标记。
通过将载体104以其金属表面112S2置于临时载体220上并且将管芯102以其第二管芯接触部102C2置于临时载体220上，可以确保在去除了临时载体220(如下文所述)之后，金属表面112S2和第二管芯接触部102C2的金属表面处于同一高度上(即，形成公共平面)，并且被布置为与管芯102横向相邻，例如，处于管芯102和载体104之间的绝缘材料可以既不延伸至金属结构112的金属表面112S2也不延伸至第二管芯接触部102C2的表面，这样做有利于布置金属结构106。
所述方法可以进一步包括在放置管芯102之后将绝缘材料110布置为与管芯102横向相邻。图2A和图2B的图块200c示出了其示例。绝缘材料110可以(例如)被布置为从所有侧面横向围绕管芯102。绝缘材料110可以(例如)被布置到管芯102和载体104之间，例如，沿横向位于管芯102的所有侧面上。
在图块200c所示的实施例中，绝缘材料110可以是通过将树脂箔(具有形成绝缘材料110的树脂)连同Cu种子层222层压到管芯102和载体104的第一侧S1(顶侧)上来布置的。树脂箔可以(例如)是ABF(或类似类型的箔，例如，来自Hitachi)，或者其他有或没有填充颗粒或增强剂的树脂箔，或者(例如)涂覆了树脂的铜(RCC)箔。在所述层压期间，可以围绕管芯102挤压所述绝缘材料(例如，树脂)，例如，挤压到管芯102和载体104之间的空间中。
如果不做层压，那么可以对绝缘材料110(例如，树脂)进行印刷、模制等，并且可以(例如)溅射种子层222(例如，使用通常用于嵌入晶圆级球栅阵列(eWLB)的工艺)或者可以通过化学镀覆工艺形成种子层222。种子层222又可以被称为另一金属层。
在各种实施例中，例如，如图块200c中所示，绝缘材料110可以不仅被布置为与管芯102横向相邻，还可以以如下方式被布置到管芯102的第一侧S1上以及载体104的第一侧S1上：使得第一管芯接触部102C1与第三管芯接触部102C3电绝缘并且这两者均与金属连接结构112电绝缘。
在各种实施例中，种子层222可以被结构化，由此形成结构化种子层222S。图2A和图2B的图块200c对此给出了图示。对于该示例而言，可以使用光刻和蚀刻从可以制造通往管芯102的接触焊盘108P的区域224上去除用于种子层222的结构化(例如，铜)。其可以是位于第一管芯接触部102C1之上的以及位于第三管芯接触部102C3(如果存在的话)之上的区域224，还可以是位于载体104的金属连接结构112的金属表面112S1之上的可以通过其接触第二管芯接触部102C2的区域224。
在第二侧S2上，可以去除临时载体220，例如，通过使临时载体220暴露至UV辐射之下，和/或通过对临时载体220加热，或者通过其他适当手段。由此，可以露出第二管芯接触部102C2和金属连接结构112的第二表面112S2，图2A和图2B的图块200d也对此给出了图示。
在对种子层222结构化以形成结构化种子层222S之后，可以通过去除区域224之下的区域226中的绝缘材料而完成对第一(和相应的第三)管芯接触102C1、102C3的开口，即，使其露出。图2A和图2B的图块200e对此给出了图示。对于这一过程而言，例如，可以通过使用结构化种子层222S(例如，结构化铜种子层)作为掩模来采用喷水打磨或激光处理。在各种实施例中，可以跳过对种子层222的结构化，并且可以(例如)直接对管芯接触部102C1、102C3激光钻孔。在各种实施例中，可以跳过种子层222的形成(或者将其移到后面的阶段)。在该情况下，可以将掩模(例如，金属掩模)与等离子体工艺结合使用，以去除绝缘材料110。之后可以添加种子层222和/或化学镀覆层108P。在使用可光学限定的树脂系统(例如，Hitachi所推出的)的情况下，作为替代可以使用光刻工艺和显影工艺。
在开口过程之后，可以分别在载体-管芯组合的两侧S1和S2上形成两个金属层228S1、228S2(统称为金属层228；它们可以(例如)由铜(Cu)构成或者可以包括铜，或者更一般地可以由与第二管芯接触部102S2中包含的相同的金属构成或者包含该金属，或者如果为分层结构，那么可以由第二管芯接触部102S2的表面上露出的金属构成或者包含该金属)。为此，可以使用溅射工艺或化学镀覆工艺和/或电化学工艺，例如，镀覆。典型地，可以使用溅射和电化学工艺的结合或者化学镀覆工艺和电化学镀覆工艺的结合。图2A和图2B的图块200f对此给出了图示。在使用电化学工艺的情况下，可以使用(例如，铜)种子层222作为第一侧S1上的电化学镀覆工艺的种子层。
底部金属层228S2可以是金属结构106，其基本上直接接触管芯102的第二管芯接触部102C2的整个表面。金属层228S2(因而金属结构106)可以横向延伸至载体104，以接触金属连接结构112，由此在第二管芯接触部102C2和金属连接结构112之间形成导电连接，并且因而连接至载体-管芯组合的第一(正)侧S1。
顶部金属层228S1可以形成管芯102的第一侧S1上的第一接触焊盘108P1，从而电接触第一管芯接触部102C1。如果存在第三管芯接触部102C3，那么顶部金属层228S1还可以形成管芯102的第一侧S1上的第三接触焊盘108P3，从而电接触第三管芯接触部102C3。此外，顶部金属层228S1可以形成管芯102的第一侧S1上的第二接触焊盘108P2，其可以经由金属结构106(并且经由金属连接结构112)电接触第二管芯接触部102C2。
在第一接触焊盘108P1和第二接触焊盘108P2被布置到同一侧S1上的情况下，可以在共同的过程中形成第一接触焊盘108P1和第二接触焊盘108P2(以及第三接触焊盘108P3，如果存在的话)。使用镀覆工艺(或者任何同时作用于顶侧和底侧的工艺)，可以在共同的过程中形成顶部金属层228S1和底部金属层228S2，前者形成了接触焊盘108P1、108P2、108P3，后者形成了金属结构106。
在各种实施例中，如图2A和图2B的图块200g所示，可以对金属层228S1、228S2结构化，从而使金属层106与第一管芯接触部102C1电绝缘以及与第三管芯接触部102C3电绝缘，并且使第一管芯接触部102C1与第三管芯接触部102C3绝缘，或者一般而言使管芯接触102C1和102C2(以及102C3，如果存在的话)相互电绝缘。为此，可以使它们各自的接触焊盘108，即第一接触焊盘108P1和第二接触焊盘108P2(以及第三接触焊盘108P3，如果存在的话)相互电绝缘。可以通过在顶部金属层228S1当中形成一直向下延伸至绝缘材料110的开口232而实现电绝缘。在水平平面当中，开口232可以形成闭合环(未必是圆的；它们可以具有任何闭合于其自身的形状，比如闭环形状的矩形开口)，或者可以连接金属层228S1的边缘上的两个位置，或者可以具有任何其他允许使接触焊盘108P1、108P2、108P3相互电绝缘的形状。
此外，开口232可以被布置到顶(第一)侧S1上和底(第二)侧S2上的被预见为用于将形成多封装的载体-管芯组合分割(例如，划片)成多个单独管芯封装100a的位置上。对于所述结构化，可以使用常见工艺，比如光刻工艺和蚀刻工艺。例如，在将所述镀覆执行为图案镀覆工艺(即，光掩模内电镀)的情况下，种子层222可以存在于划片区域(又称为划片路径或截缝区)内和/或存在于可以通过蚀刻去除的接触焊盘之间。对于划片而言，可以使用常见工艺，比如，锯切或激光处理。
在各种实施例中，提供了用以制造简化的、低成本、高性能的、基于层压板的功率封装的制造工艺和结构。
图3示出了形成管芯封装的方法的流程图300。所述管芯封装可以包括管芯，所述管芯具有位于该管芯的第一侧上的第一管芯接触部以及位于该管芯的与该管芯的第一侧相对的第二侧上的第二管芯接触部。所述方法可以包括：布置与所述管芯横向相邻的绝缘材料(在310中)；使所述管芯的第二管芯接触部的整个表面与金属结构基本上直接接触，其中，所述金属结构由与第二管芯接触部相同的材料制成(在320中)；形成所述管芯的第一侧上的与第一管芯接触部电接触的第一接触焊盘(在330中)；以及形成所述管芯的第一侧上的经由所述金属结构与第二管芯接触部电接触的第二接触焊盘，其中，所述绝缘材料使所述金属结构与第一管芯接触部电绝缘(在340中)。
在下文中将对各种示例进行举例说明：
示例1是一种管芯封装。所述管芯封装可以包括：管芯，该管芯具有位于该管芯的第一侧上的第一管芯接触部以及位于该管芯的与该管芯的第一侧相对的第二侧上的第二管芯接触部；与管芯横向相邻的绝缘材料；基本上直接接触管芯的第二管芯接触部的整个表面的金属结构，其中，所述金属结构由与第二管芯接触部相同的材料制成；管芯的第一侧上的与第一管芯接触部电接触的第一接触焊盘；以及管芯的第一侧上的经由所述金属结构与第二管芯接触部电接触的第二接触焊盘；其中，所述绝缘材料使所述金属结构与第一管芯接触部电绝缘。
示例2是一种管芯封装。所述管芯封装可以包括：管芯，该管芯具有位于该管芯的第一侧上的第一管芯接触部以及位于该管芯的与该管芯的第一侧相对的第二侧上的第二管芯接触部；与管芯横向相邻的绝缘材料；基本上直接接触管芯的第二管芯接触部的表面的金属结构，其中，第二管芯接触部的所述表面没有绝缘材料，并且其中，所述金属结构由与第一管芯接触部相同的材料制成；管芯的第一侧上的与第一管芯接触部电接触的第一接触焊盘；以及管芯的第一侧上的经由所述金属结构与第二管芯接触部电接触的第二接触焊盘；其中，所述绝缘材料使所述金属结构与第一管芯接触部电绝缘。
在示例3中，示例1或2的主题可以任选进一步包括横向围绕管芯的载体。
在示例4中，示例3的主题可以进一步包括：所述载体包括通孔，管芯被布置到所述通孔中。
在示例5中，示例3或4的主题可以任选包括：所述金属结构横向延伸至所述载体。
在示例6中，示例3到5中的任何示例的主题可以任选包括：所述载体包括电绝缘体块材料以及穿过和/或沿所述电绝缘体块材料延伸的金属连接结构，其中，所述金属连接结构提供所述第二管芯接触部和所述金属结构之间的电连接。
在示例7中，示例6的主题可以任选包括：所述载体是印刷电路板。
在示例8中，示例4和示例6的主题可以任选包括：所述金属连接结构形成于所述通孔的至少一个内侧壁上。
在示例9中，示例8的主题可以任选包括：所述金属连接结构形成于所述通孔的所有内侧壁上。
在示例10中，示例8或9的主题可以任选包括：所述金属连接结构具有至少10μm，任选处于10μm和100μm之间的厚度。
在示例11中，示例6或7的主题可以任选包括：所述金属连接结构是过孔，任选为微过孔。
在示例12中，示例6或7的主题可以任选包括：所述金属连接结构是从所述载体的第一侧到所述载体的与其第一侧相对的第二侧完全穿过所述绝缘体块材料延伸的金属块。
在示例13中，示例6到12中的任何示例的主题可以任选包括：所述金属连接结构由与所述金属结构相同的材料制成。
在示例14中，示例3到5中的任何示例的主题可以任选包括：所述载体包括金属体块材料，其中，所述金属体块材料形成提供第二管芯接触部和所述金属结构之间的电连接的金属连接结构。
在示例15中，示例13的主题可以任选包括：所述载体是引线框架。
在示例16中，示例14或15的主题可以任选包括：所述金属体块材料与所述金属结构的材料相同。
在示例17中，前述示例中的任何示例的主题可以任选包括：所述管芯形成二极管，其中，所述第一管芯接触部是二极管的阳极，并且所述第二管芯接触部是二极管的阴极，或反之亦然。
在示例18中，前述示例中的任何示例的主题可以任选包括所述管芯的第一侧上的第三管芯接触部以及所述管芯的第一侧上的与第三管芯接触部电接触的第三接触焊盘，其中，所述绝缘材料使所述金属结构与所述第三管芯接触部电绝缘。
在示例19中，示例18的主题可以任选进一步包括使第一接触焊盘与第三接触焊盘电绝缘的另一绝缘材料。
在示例20中，示例18或19的主题可以任选包括：所述管芯形成晶体管，其中，第三管芯接触部是晶体管的控制端子，并且其中第一管芯接触部和第二管芯接触部是晶体管的受控端子。
在示例21中，前述示例中的任何示例的主题可以任选包括：所述金属结构的材料和所述第二管芯接触部的材料是一组材料中的至少一种，该组材料由铜、铝铜合金、镍铜合金和镀铜的铝构成。
在示例22中，示例18到21中的任何示例的主题可以任选包括：第三管芯接触部和第三接触焊盘由与第二管芯接触部及所述金属结构相同的材料制成。
在示例23中，前述示例中的任何示例的主题可以任选包括：所述管芯封装是功率半导体器件。
示例24是一种形成管芯封装的方法。所述管芯封装可以包括管芯，该管芯具有位于该管芯的第一侧上的第一管芯接触部以及位于该管芯的与该管芯的第一侧相对的第二侧上的第二管芯接触部，并且所述方法可以包括：布置与所述管芯横向相邻的绝缘材料；使所述管芯的第二管芯接触部的整个表面与金属结构基本上直接接触，其中，所述金属结构由与第二管芯接触部相同的材料制成；在所述管芯的第一侧上形成与第一管芯接触部电接触的第一接触焊盘；以及在所述管芯的第一侧上形成经由所述金属结构与第二管芯接触部电接触的第二接触焊盘；其中，所述绝缘材料使所述金属结构与第一管芯接触部电绝缘。
在示例25中，示例24的主题可以任选进一步包括：在布置所述绝缘材料之前，布置载体，所述载体具有通孔，使得所述载体横向围绕所述管芯。
在示例26中，示例25的主题可以任选进一步包括：将所述管芯布置在临时载体上，其中，所述管芯被按照使所述第二管芯接触部接触所述临时载体的方式置于所述临时载体上；其中，布置所述载体包括将所述载体布置在临时载体上，其中，所述载体被按照使所述载体的金属表面接触所述临时载体的方式置于所述临时载体上。
在示例27中，示例26的主题可以任选进一步包括：在使所述管芯的第二管芯接触部的整个表面与金属结构基本上直接接触之前，去除临时载体；其中，使所述管芯的第二管芯接触部的整个表面与金属结构基本上直接接触包括在第二管芯接触部上形成金属层，其中，所述金属层横向延伸至所述载体。
在示例28中，根据示例27的主题可以任选包括：形成所述金属层包括化学镀覆或电化学镀覆。
在示例29中，示例27或28的主题可以任选包括：第一接触焊盘和第二接触焊盘包括金属，并且在共同的过程中执行所述金属层的形成以及用于第一接触焊盘的形成和第二接触焊盘的形成的金属的布置。
在示例30中，示例24到29中的任何示例的主题可以任选包括：布置与管芯横向相邻的绝缘材料包括对绝缘材料进行层压、印刷或模制。
在示例31中，示例24到30中的任何示例的主题可以任选进一步包括将另一金属层布置在所述绝缘材料之上。
在示例32中，示例31的主题可以任选包括：将另一金属层布置在所述绝缘材料之上包括溅射。
在示例33中，示例30和30的主题可以任选包括：在将包括所述绝缘材料和所述另一金属层的箔层压到所述管芯上的共同过程中布置所述绝缘材料和所述另一金属层，使得所述绝缘材料被布置为与所述管芯横向相邻。
在示例34中，示例30到33中的任何示例的主题可以任选包括：所述金属箔的金属形成镀覆工艺的种子层，所述镀覆工艺用于形成所述第一接触焊盘以及用于形成所述第二接触焊盘。
在示例35中，示例26结合示例31到34中的任何示例的主题可以任选包括：至少部分地去除第一管芯接触部之上以及载体的金属表面之上的所述另一金属层和所述绝缘材料，使得第一管芯接触部和载体的金属表面分别至少部分地露出。
在示例36中，示例35的主题可以任选包括：所述至少部分地去除所述另一金属层包括光刻结构化。
在示例37中，示例35或36的主题可以任选包括：至少部分地去除所述绝缘材料包括使用所述另一金属层作为掩模进行激光或等离子体结构化和/或喷水打磨。
在示例38中，示例24到37中的任何示例的主题可以任选包括：形成第一接触焊盘和形成第二接触焊盘包括光刻结构化。
在示例38中，示例24到37中的任何示例的主题可以任选包括：所述载体和管芯是多封装的部分，所述多封装包括多个整体形成的管芯封装，所述方法进一步包括将所述多个整体形成的管芯封装分离成多个单独的管芯封装。
在示例39中，示例38的主题可以任选包括：所述分离包括划片。
尽管已经参考特定实施例具体示出并描述了本发明，但是本领域技术人员应当理解，可以做出形式和细节方面的各种变化，而不脱离所附权利要求定义的本发明的实质和范围。因而，本发明的范围由所附的权利要来指示，并因此意在涵盖属于权利要求的等价方案的含义和范围内的所有变化。

Claims (20)

1.一种管芯封装，包括：
管芯，所述管芯具有位于所述管芯的第一侧上的第一管芯接触部以及位于所述管芯的与所述管芯的所述第一侧相对的第二侧上的第二管芯接触部；
载体，横向围绕所述管芯；
与所述管芯横向相邻的绝缘材料；
直接接触所述管芯的所述第二管芯接触部的整个表面的金属结构，其中，所述金属结构由与所述第二管芯接触部相同的材料制成，并且其中，所述金属结构的在所述管芯的所述第二侧上且背向所述第二管芯接触部的外表面被露出；
所述管芯的所述第一侧上的电接触所述第一管芯接触部的第一接触焊盘；以及
所述管芯的所述第一侧上的经由所述金属结构电接触所述第二管芯接触部的第二接触焊盘，所述第一接触焊盘和所述第二接触焊盘在所述管芯封装的外部被露出；其中，所述绝缘材料使所述金属结构与所述第一管芯接触部电绝缘。
2.一种管芯封装，包括：
管芯，所述管芯具有位于所述管芯的第一侧上的第一管芯接触部以及位于所述管芯的与所述管芯的所述第一侧相对的第二侧上的第二管芯接触部；
载体，横向围绕所述管芯；
与所述管芯横向相邻的绝缘材料；
直接接触所述管芯的所述第二管芯接触部的表面的金属结构，其中，所述第二管芯接触部的所述表面没有绝缘材料，其中，所述金属结构由与所述第一管芯接触部相同的材料制成，并且其中，所述金属结构的在所述管芯的所述第二侧上且背向所述第二管芯接触部的外表面被露出；
所述管芯的所述第一侧上的电接触所述第一管芯接触部的第一接触焊盘；
所述管芯的所述第一侧上的经由所述金属结构电接触所述第二管芯接触部的第二接触焊盘，所述第一接触焊盘和所述第二接触焊盘在所述管芯封装的外部被露出；
其中，所述绝缘材料使所述金属结构与所述第一管芯接触部电绝缘。
3.根据权利要求1或2所述的管芯封装，
其中，所述金属结构横向延伸至所述载体。
4.根据权利要求3所述的管芯封装，
其中，所述载体包括电绝缘体块材料，所述金属结构的部分穿过和/或沿所述电绝缘体块材料延伸。
5.根据权利要求3所述的管芯封装，
其中，所述载体包括金属体块材料，其中，所述金属体块材料形成所述金属结构的部分。
6.根据权利要求1或2所述的管芯封装，
其中，所述管芯形成二极管；并且
其中，所述第一管芯接触部是所述二极管的阳极并且所述第二管芯接触部是所述二极管的阴极，或反之亦然。
7.根据权利要求1或2所述的管芯封装，还包括：
位于所述管芯的所述第一侧上的第三管芯接触部；以及
所述管芯的所述第一侧上的电接触所述第三管芯接触部的第三接触焊盘；
其中，所述绝缘材料使所述金属结构与所述第三管芯接触部电绝缘。
8.根据权利要求7所述的管芯封装，
其中，所述管芯形成晶体管；
其中，所述第三管芯接触部是所述晶体管的控制端子；并且
其中，所述第一管芯接触部和所述第二管芯接触部是所述晶体管的受控端子。
9.根据权利要求1或2所述的管芯封装，
其中，所述金属结构的材料和所述第二管芯接触部的材料是一组材料中的至少一种，该组包括：
铜；
铝铜合金；
镍铜合金；以及
镀铜的铝。
10.根据权利要求1或2所述的管芯封装，
其中，所述管芯封装是功率半导体器件。
11.一种形成管芯封装的方法，所述管芯封装包括管芯，所述管芯具有位于所述管芯的第一侧上的第一管芯接触部以及位于所述管芯的与所述管芯的所述第一侧相对的第二侧上的第二管芯接触部；所述方法包括：
布置具有通孔的载体，使得所述载体横向围绕所述管芯；
布置与所述管芯横向相邻的绝缘材料；
使所述管芯的所述第二管芯接触部的整个表面与金属结构直接接触，其中，所述金属结构由与所述第二管芯接触部相同的材料制成；
在所述管芯的所述第一侧上形成电接触所述第一管芯接触部的第一接触焊盘；以及
在所述管芯的所述第一侧上形成经由所述金属结构电接触所述第二管芯接触部的第二接触焊盘；
其中，所述绝缘材料使所述金属结构与所述第一管芯接触部电绝缘，
其中，所述金属结构的在所述管芯的所述第二侧上且背向所述第二管芯接触部的外表面被露出；
其中，所述第一接触焊盘和所述第二接触焊盘在所述管芯封装的外部被露出。
12.根据权利要求11所述的方法，还包括：
将所述管芯布置在临时载体上，其中，所述管芯按照使所述第二管芯接触部接触所述临时载体的方式置于所述临时载体上；
其中，布置所述载体包括：
将所述载体布置在所述临时载体上，其中，所述载体按照使所述载体的金属表面接触所述临时载体的方式置于所述临时载体上。
13.根据权利要求12所述的方法，还包括：
在使所述管芯的所述第二管芯接触部的整个表面与金属结构直接接触之前，去除所述临时载体；
其中，使所述管芯的所述第二管芯接触部的整个表面与金属结构直接接触包括在所述第二管芯接触部上形成金属层，其中，所述金属层横向延伸至所述载体。
14.根据权利要求13所述的方法，
其中，形成所述金属层包括化学镀覆或电化学镀覆。
15.根据权利要求13或14所述的方法，
其中，所述第一接触焊盘和所述第二接触焊盘包括金属，并且其中，在共同的过程中执行所述金属层的形成以及用于形成所述第一接触焊盘和形成所述第二接触焊盘的金属的布置。
16.根据权利要求11到14中的任一项所述的方法，
其中，布置与所述管芯横向相邻的所述绝缘材料包括对所述绝缘材料进行层压、印刷或模制。
17.根据权利要求11到14中的任一项所述的方法，还包括：
将另一金属层布置在所述绝缘材料之上。
18.根据权利要求17所述的方法，其中，在将包括所述绝缘材料和所述另一金属层的箔层压到所述管芯上的共同过程中布置所述绝缘材料和所述另一金属层，使得所述绝缘材料被布置成与所述管芯横向相邻。
19.根据权利要求17所述的方法，
其中，所述另一金属层形成了镀覆工艺的种子层，所述镀覆工艺用于形成所述第一接触焊盘以及用于形成所述第二接触焊盘。
20.根据权利要求11到14中的任一项所述的方法，
其中，所述载体和所述管芯是多封装的部分，所述多封装包括多个整体形成的管芯封装，所述方法还包括：
将所述多个整体形成的管芯封装分离成多个单独的管芯封装。
CN202010085964.6A 2019-02-11 2020-02-11 管芯封装以及形成管芯封装的方法 Active CN111554648B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410180025.8A CN118039587A (zh) 2019-02-11 2020-02-11 管芯封装以及形成管芯封装的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019103281.4 2019-02-11
DE102019103281.4A DE102019103281B4 (de) 2019-02-11 2019-02-11 Verfahren zum bilden eines die-gehäuses

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410180025.8A Division CN118039587A (zh) 2019-02-11 2020-02-11 管芯封装以及形成管芯封装的方法

Publications (2)

Publication Number Publication Date
CN111554648A CN111554648A (zh) 2020-08-18
CN111554648B true CN111554648B (zh) 2024-03-12

Family

ID=71738853

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010085964.6A Active CN111554648B (zh) 2019-02-11 2020-02-11 管芯封装以及形成管芯封装的方法
CN202410180025.8A Pending CN118039587A (zh) 2019-02-11 2020-02-11 管芯封装以及形成管芯封装的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202410180025.8A Pending CN118039587A (zh) 2019-02-11 2020-02-11 管芯封装以及形成管芯封装的方法

Country Status (3)

Country Link
US (3) US11373944B2 (zh)
CN (2) CN111554648B (zh)
DE (1) DE102019103281B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11320728B2 (en) 2013-05-23 2022-05-03 Texas Instruments Incorporated Spatial light modulator image display projector apparatus with solid state illumination light sources
DE102019103281B4 (de) * 2019-02-11 2023-03-16 Infineon Technologies Ag Verfahren zum bilden eines die-gehäuses

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101572239A (zh) * 2008-04-18 2009-11-04 英飞凌科技股份有限公司 半导体模组
CN105849901A (zh) * 2013-12-27 2016-08-10 派克泰克封装技术有限公司 用于制造芯片模块的方法
CN106057749A (zh) * 2015-04-10 2016-10-26 株式会社吉帝伟士 半导体封装件及其制造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605451B2 (en) * 2006-06-27 2009-10-20 Hvvi Semiconductors, Inc RF power transistor having an encapsulated chip package
KR100836651B1 (ko) 2007-01-16 2008-06-10 삼성전기주식회사 소자내장기판 및 그 제조방법
US7799614B2 (en) * 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
US8507320B2 (en) * 2008-03-18 2013-08-13 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
KR101048717B1 (ko) 2010-01-19 2011-07-14 삼성전기주식회사 인쇄회로기판 스트립 및 전자소자 내장형 인쇄회로기판 제조방법
JP5001395B2 (ja) 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
EP2503606B1 (en) * 2011-03-25 2020-02-26 Samsung Electronics Co., Ltd. Light Emitting Diode, Manufacturing Method Thereof, Light Emitting Diode Module, and Manufacturing Method Thereof
US9281260B2 (en) 2012-03-08 2016-03-08 Infineon Technologies Ag Semiconductor packages and methods of forming the same
JP5558595B2 (ja) * 2012-03-14 2014-07-23 株式会社東芝 半導体装置及び半導体装置の製造方法
US8916968B2 (en) * 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
US9386701B2 (en) 2012-11-30 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board
US9455160B2 (en) * 2013-01-14 2016-09-27 Infineon Technologies Ag Method for fabricating a semiconductor chip panel
US9589929B2 (en) * 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
KR101497230B1 (ko) 2013-08-20 2015-02-27 삼성전기주식회사 전자부품 내장기판 및 전자부품 내장기판 제조방법
US9941229B2 (en) 2013-10-31 2018-04-10 Infineon Technologies Ag Device including semiconductor chips and method for producing such device
US20170103939A1 (en) * 2015-10-09 2017-04-13 Nxp B.V. Ultrathin routable quad flat no-leads (qfn) package
US9831147B2 (en) 2015-11-30 2017-11-28 Infineon Technologies Austria Ag Packaged semiconductor device with internal electrical connections to outer contacts
EP3240027B1 (en) * 2016-04-25 2021-03-17 Technische Hochschule Ingolstadt Semiconductor package
EP3582259B1 (en) * 2018-06-11 2021-11-03 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Stepped component assembly accommodated within a stepped cavity in component carrier
CN109640521B (zh) * 2018-11-20 2020-06-30 奥特斯科技(重庆)有限公司 制造具有嵌入式集群的部件承载件的方法以及部件承载件
CN111199888A (zh) * 2018-11-20 2020-05-26 奥特斯奥地利科技与系统技术有限公司 包括pid的部件承载件以及制造部件承载件的方法
DE102019103281B4 (de) 2019-02-11 2023-03-16 Infineon Technologies Ag Verfahren zum bilden eines die-gehäuses

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101572239A (zh) * 2008-04-18 2009-11-04 英飞凌科技股份有限公司 半导体模组
CN105849901A (zh) * 2013-12-27 2016-08-10 派克泰克封装技术有限公司 用于制造芯片模块的方法
CN106057749A (zh) * 2015-04-10 2016-10-26 株式会社吉帝伟士 半导体封装件及其制造方法

Also Published As

Publication number Publication date
DE102019103281A1 (de) 2020-08-13
US11373944B2 (en) 2022-06-28
US11791255B2 (en) 2023-10-17
CN118039587A (zh) 2024-05-14
US20200258830A1 (en) 2020-08-13
CN111554648A (zh) 2020-08-18
US20220399262A1 (en) 2022-12-15
US20240021512A1 (en) 2024-01-18
DE102019103281B4 (de) 2023-03-16

Similar Documents

Publication Publication Date Title
US6306680B1 (en) Power overlay chip scale packages for discrete power devices
US8436250B2 (en) Metal core circuit element mounting board
JP5873323B2 (ja) 半導体デバイスパッケージを製作するための方法
CN109494202B (zh) 一种半导体芯片封装方法及封装结构
KR101730650B1 (ko) 실장 기판 및 반도체 모듈
US20240021512A1 (en) Die package and method of forming a die package
US9984961B2 (en) Chip-size, double side connection package and method for manufacturing the same
US10522447B2 (en) Chip package and a wafer level package
US10804146B2 (en) Method for producing semiconductor package
KR101986855B1 (ko) 발광 부품용 회로와 그 제조 방법
CN110233133B (zh) 与嵌入式半导体管芯形成接触的方法以及相关半导体封装
US10522433B2 (en) Laminate package of chip on carrier and in cavity
US6955944B2 (en) Fabrication method for a semiconductor CSP type package
US20130234283A1 (en) Semiconductor Packages and Methods of Forming The Same
JP2004342861A (ja) チップ状電子部品及び擬似ウェーハ、これらの製造方法、並びに電子部品の実装構造
US10978417B2 (en) Wiring structure and method for manufacturing the same
US20200279814A1 (en) Wiring structure and method for manufacturing the same
CN105895536B (zh) 电子元件的封装方法
US20130130439A1 (en) Formed metallic heat sink substrate, circuit system, and fabrication methods
JP2008028336A (ja) 電子部品の製造方法
JP2005158777A (ja) 半導体装置及びその製造方法
CN112736065A (zh) 用于集成电路封装的面板状金属墙格阵列及其制造方法
CN112802822A (zh) 集成电路封装结构、集成电路封装单元及相关制作方法
US20220159824A1 (en) Package carrier and manufacturing method thereof
US20230230949A1 (en) Semiconductor package with exposed electrical contacts

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant