CN110233133B - 与嵌入式半导体管芯形成接触的方法以及相关半导体封装 - Google Patents

与嵌入式半导体管芯形成接触的方法以及相关半导体封装 Download PDF

Info

Publication number
CN110233133B
CN110233133B CN201910163251.4A CN201910163251A CN110233133B CN 110233133 B CN110233133 B CN 110233133B CN 201910163251 A CN201910163251 A CN 201910163251A CN 110233133 B CN110233133 B CN 110233133B
Authority
CN
China
Prior art keywords
semiconductor die
encapsulation material
metal mask
power
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910163251.4A
Other languages
English (en)
Other versions
CN110233133A (zh
Inventor
P·帕尔姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110233133A publication Critical patent/CN110233133A/zh
Application granted granted Critical
Publication of CN110233133B publication Critical patent/CN110233133B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82031—Reshaping, e.g. forming vias by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种形成通往嵌入式半导体管芯的接触的方法包括在包封材料中嵌入半导体管芯，该半导体管芯在半导体管芯的第一侧具有第一端子，在包封材料的第一表面上形成第一金属掩模，该第一金属掩模位于半导体管芯的第一侧上方并且暴露包封材料的与半导体管芯的第一端子对准的第一部分，将加压液体流引导至包封材料的具有所述第一金属掩模的第一表面，以去除包封材料的所暴露的第一部分并且形成通往半导体管芯的第一端子的第一接触开口，以及在第一接触开口中形成导电材料。还描述了相关半导体封装。

Description

与嵌入式半导体管芯形成接触的方法以及相关半导体封装
背景技术
很多类型的半导体封装包括嵌入包封材料，例如印刷电路板(PCB)的非导电衬底中的一个或多个半导体管芯。每个嵌入式半导体管芯都具有用于形成到达管芯的电连接的端子。在嵌入包封材料中形成接触开口，以提供通往管芯端子的通路。常规上，通过激光钻孔或等离子体蚀刻形成接触开口。对于激光钻孔而言，接触开口的尺寸被限于例如小于140μm的直径，因此每个管芯端子需要很多接触开口(激光钻孔时的微通孔)。对于具有高电流和热要求的功率半导体管芯而言，通常管芯的每个功率端子都需要数百个微通孔。因此，即使使用密集微通孔图案，激光钻孔技术的接触区域和区域覆盖也是有限的。而且，因为微通孔是逐个单独钻取的，所以与激光钻孔相关联的处理时间很长(例如，对于半导体封装的生产面板而言，为数小时)。等离子体蚀刻仅去除有机材料，因此与半导体封装中常用的很多类型包封材料，例如FR4玻璃强化环氧树脂层压材料，是不兼容的。因此，需要一种改进的工艺，用于在包括包封材料中嵌入的一个或多个半导体管芯的半导体封装中形成接触开口。
发明内容
根据一种方法的实施例，该方法包括：在包封材料中嵌入半导体管芯，该半导体管芯在半导体管芯的第一侧具有第一端子，在所述包封材料的第一表面上形成第一金属掩模，所述第一金属掩模位于半导体管芯的第一侧上方并且暴露所述包封材料的与所述半导体管芯的第一端子对准的第一部分，将加压液体流引导至所述包封材料的具有所述第一金属掩模的第一表面，以去除所述包封材料的所暴露的第一部分并且形成通往所述半导体管芯的第一端子的第一接触开口，以及在所述第一接触开口中形成导电材料。
根据一种方法的另一实施例，该方法包括：在包封材料面板中嵌入多个半导体管芯，每个半导体管芯在所述半导体管芯的第一侧具有第一端子，在所述包封材料面板的第一表面上形成第一金属掩模，所述第一金属掩模位于每个半导体管芯的第一侧上方并且暴露所述包封材料面板的与所述半导体管芯的第一端子对准的第一部分，将加压液体流引导至所述包封材料面板的具有所述第一金属掩模的第一表面，以去除所述包封材料面板的所暴露的第一部分并形成通往所述半导体管芯的第一端子的第一接触开口；并且在所述第一接触开口中形成导电材料；以及将包封材料面板分离成个体半导体封装。
根据一种半导体封装的实施例，该半导体封装包括：包括玻璃纤维的包封材料；嵌入在具有玻璃纤维的包封材料中的功率半导体管芯，该功率半导体管芯在功率半导体管芯的第一侧具有第一功率端子；从具有玻璃纤维的所述包封材料的第一表面延伸到所述功率半导体管芯的第一功率端子的第一接触开口，所述第一接触开口是通往所述功率半导体管芯的所述第一功率端子的仅有接触开口；以及所述第一接触开口中的第一金属通孔。
本领域的技术人员在阅读以下具体实施方式并查看附图时将认识到额外的特征和优点。
附图说明
附图的元素未必彼此相对成比例。类似附图标记指示对应的类似部分。除非彼此相互排斥，可以将各例示实施例中的特征组合。实施例在附图中被绘示并且在接下来的具体实施方式中被详述。
图1示出了具有使用喷液(liquid blasting)工艺形成的接触开口的离散半导体封装的实施例的截面图。
图2示出了具有使用喷液工艺形成的接触开口的离散半导体封装的另一实施例的截面图。
图3A到3E示出了喷液工艺的实施例的相应截面图。
图4A到4D示出了喷液工艺的另一实施例的相应截面图。
图5A到5C示出了喷液工艺的又一实施例的相应截面图。
图6A和6B示出了用于封装面板生产中的喷液工艺的实施例的相应平面图。
图7示出了具有使用喷液工艺形成的接触开口的POL(载荷点)半导体封装的实施例的截面图。
图8示出了具有使用本文所述的喷液工艺形成的接触开口的单管芯、多管芯或SIP(封装中系统)半导体封装的实施例的截面图。
图9示出了用于嵌入PCB母板的板中系统封装的截面图，所述板中系统封装具有使用喷液工艺形成的接触开口。
具体实施方式
本文描述的实施例提供了一种喷液工艺，与常规激光钻孔和等离子体蚀刻工艺相比，用于在更少时间中，以更低成本在嵌入式半导体封装中制造大面积接触开口。该喷液工艺允许在很少时间内，无需任何额外工艺步骤，制造通往包封材料中嵌入的半导体管芯的端子的大尺寸接触开口。包封材料的表面上提供的图案化金属互连层可以被用作掩模，以形成通往一些或所有管芯端子的接触开口。该喷液工艺去除包封材料的未保护区域，以暴露包封材料中嵌入的每个管芯的一些或全部端子。然后在接触开口中形成导电材料以完成至每个管芯的电连接。可以使用喷液工艺蚀刻包封材料的两侧，以例如，在垂直器件的情况下形成通往半导体管芯相对侧上端子的接触开口和/或增强封装的热性能。可以向加压液体流中添加诸如氧化硅、氮化硅等添加剂，以提高蚀刻工艺的有效性。
图1示出了具有使用本文描述的喷液工艺形成的接触开口100、102、104的离散半导体封装的实施例。该离散半导体封装包括功率半导体管芯106，例如功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极型晶体管)、HEMT(高电子迁移率晶体管)、JFET(结型场效应晶体管)、功率二极管等。该功率半导体管芯106嵌入于包括玻璃纤维的包封材料108中。例如，包封材料108可以是PCB的FR4玻璃强化环氧树脂层压衬底。
功率半导体管芯106具有位于功率半导体管芯106第一侧112的第一功率端子110。对于功率晶体管管芯而言，第一功率端子110可以是源极/发射极端子，或者是漏极/集电极端子。对于功率二极管管芯而言，第一功率端子110可以是阳极或阴极端子。对于功率晶体管管芯而言，管芯106的第一侧112还可以包括控制(栅极)端子114。对于图1所示的垂直功率晶体管器件而言，在管芯106的与第一侧112相对的第二侧118处设置功率半导体管芯106的另一功率端子(发射极/源极或集电极/漏极)116。对于垂直功率二极管而言，另一功率端子(阴极/阳极)116在管芯106的第二侧118上。对于横向功率器件而言，所有端子都在管芯106的同一侧112/118。对于横向器件而言，即使所有端子都在管芯106的同一侧112/118，也可以使用本文描述的喷液工艺在管芯106没有端子的一侧形成通过包封材料108的开口，以提供用于热管理的背侧连接。
使用本文描述的喷液工艺形成的第一宽接触开口100从具有玻璃纤维的包封材料108的第一(顶)表面120延伸到功率半导体管芯106的第一功率端子110。因为第一接触开口100的尺寸和形状不受本文描述的喷液工艺限制，所以第一接触开口100可以是通往功率半导体管芯106的第一功率端子110的仅有接触开口。在第一接触开口100中形成第一金属通孔122，用于通过图案化金属层124提供通往管芯106的第一功率端子110的电连接，该图案化金属层形成于包封材料108的第一表面120上并在喷液工艺期间用作掩模以形成第一接触开口100。
根据第一接触开口100的尺寸和/或形状以及用于形成第一金属通孔122的工艺(例如，对于铜通孔而言为电镀)，如图2所示，第一金属通孔122可以不完全填充第一接触开口100。亦即，第一金属通孔122的顶表面126可以终结于与包封材料108的顶表面120不同的平面中。
在任一种情况下，使用本文描述的喷液工艺形成的第二宽接触开口102从与第一(顶)表面120相对的具有玻璃纤维的包封材料108的第二(底)表面128延伸到功率半导体管芯106的第二功率端子116。因为第二接触开口102的尺寸和形状也不受本文描述的喷液工艺限制，所以第二接触开口102可以是通往功率半导体管芯106的第二功率端子116的仅有接触开口。在第二接触开口102中形成第二金属通孔130，用于通过图案化金属层132提供通往管芯106的第二功率端子116的电连接，该图案化金属层132形成于包封材料108的第二表面128上并在喷液工艺期间用作掩模以形成第二接触开口102。
根据第二接触开口102的尺寸和/或形状以及用于形成第二金属通孔130的工艺(例如，对于铜通孔而言为电镀)，如图2所示，第二金属通孔130可以不完全填充第二接触开口102。亦即，第二金属通孔130的顶表面134可以终结于与包封材料108的底表面128不同的平面中。对于横向功率器件而言，第二功率端子116与第一功率端子110会设置于管芯106的相同的一侧112上，并且第二接触开口102会转而从具有玻璃纤维的包封材料108的第一(顶)表面120延伸到第二功率端子116。
优选地，接触开口100、102使得相应功率端子110、116的暴露面积最大化。在一个实施例中，第一接触开口100从包封材料108暴露第一功率端子110的面积的至少80％，第二接触开口102从包封材料108暴露第二功率端子116的面积的至少80％。例如，对于2mm×3mm管芯尺寸而言，与漏极端子(焊盘)尺寸相比，最大接触开口面积可以是大约80-85％。其他端子/焊盘和接触开口面积在本文所述实施例的范围之内，上文给出的具体示例不应被视为限制性的，并且仅仅出于例示性目的而提供。例如，在多层设计中，由于布局的原因(例如，占有面积(footprint)可能防止接触整个漏极和/或源极端子)，暴露的漏极和/或源极端子的面积可能比理想情况更小。
在功率晶体管器件的情况下，包封材料108中延伸到管芯106的控制(栅极)端子114的接触开口104可以作为用于形成通往第一功率端子110的宽接触开口100的喷液工艺的一部分而形成。由于管芯106的控制(栅极)端子114典型地比功率端子110、116消耗显著更小的面积，所以可以使用不同的工艺形成控制/栅极接触开口104。例如，可以使用激光钻孔或等离子体蚀刻来形成控制/栅极接触开口104。不过，更有成本效益的方案可以是使用与用于形成功率端子接触开口100、102相同的喷液工艺来形成控制/栅极开口104。在任一种情况下，金属通孔136都填充包封材料108中延伸到管芯106的控制(栅极)端子114的接触开口104，以完成控制(栅极)端子114和图案化金属层124的独立区段之间的电连接。
仅仅为了便于说明，图1中所示的半导体封装被示为具有单个功率半导体管芯的离散封装。通常，可以使用本文描述的喷液工艺为包括包封材料中嵌入的一个或多个半导体管芯的任何类型的半导体封装形成接触开口。该半导体管芯可以是功率管芯、逻辑管芯、功率管芯和逻辑管芯的组合等，例如，在半桥或全桥设计中，为功率级、功率变换器、POL(载荷点)电源等，或其他类型的半导体管芯，例如存储器管芯、传感器管芯、MEMS(微机电系统)管芯等。“功率”和“逻辑”管芯之间的区分意在反映与诸如栅极驱动器、控制器等其他器件相比，功率器件的功率/电压要求的差异。用于嵌入每个半导体管芯的包封材料可以具有一层或多层(电)绝缘材料。包封材料可以是具有或没有玻璃纤维的任何标准绝缘PCB材料、聚合物膜或聚合物膜的叠层、任何标准绝缘eWLB(嵌入式晶圆级球栅阵列)材料、模制树脂等。包封材料的限定特征是：电绝缘；比使用喷液工艺用于在包封材料中形成接触开口的掩模以更快速率蚀刻；以及包封一个或多个半导体管芯。
图3A到3E示出了用于形成图1中所示离散半导体封装的喷液工艺的实施例。如上所述，可以使用喷液工艺为包括包封材料中嵌入的一个或多个半导体管芯的任何类型的半导体封装形成接触开口。图3A到3E所示的实施例被提供为示范性工艺，不应基于所示类型的封装和半导体管芯被解释为限制性的。
图3A示出了包封材料108中嵌入的半导体管芯106。第一金属层200形成于包封材料108的第一(顶)表面120上，第二金属层202形成于包封材料108的第二(底)表面128上。对于作为包封层108的多层PCB而言，金属层200、202可以是层压到包封材料108相对侧120、128上的铜片。
图3B示出了被构图以在包封材料108的第一(顶)表面120上形成第一金属掩模124之后的第一金属层200。第一金属掩模124位于半导体管芯106的第一(顶)侧112上方，并暴露与半导体管芯106的第一功率端子110对准的包封材料108的部分204。第一金属掩模124暴露包封材料108中与功率半导体管芯106的控制(栅极)端子114对准的另一部分206。
第二金属层202也被构图以在包封材料108的第二(底)表面128上形成第二金属掩模132。第二金属掩模132位于功率半导体管芯106的第二(底)侧118上方，并暴露在管芯106的底侧118处与功率半导体管芯106的第二功率端子116对准的包封材料108的部分208。对于横向器件而言，第二掩模132可以被省略，因为所有端子会在管芯106的同一侧，并且可以对第一掩模124进行构图以形成通往管芯端子的所有接触开口。不过，在喷液工艺期间仍然可以将第二掩模132用于横向器件，以在管芯106没有端子的一侧形成通过包封材料108的开口，以提供用于热管理的背侧连接。可以使用任何标准光刻和蚀刻工艺形成掩模124、132。例如，可以使用与用于管芯放置的相同对准标记来对准LDI(激光直接成像)或光掩模。掩模124、132可以转而被预先形成并且然后被应用到包封材料108。
图3C示出了被引导至包封材料108的具有第一金属掩模124的第一表面120，并被引导至包封材料108的具有第二金属掩模132的第二表面128的加压液体流210。加压液体流210去除包封材料108的每个暴露部分204、206、208并形成通往功率半导体管芯106的端子110、114、116的相应接触开口100、102、104。
可以使用水作为加压液体流210。也可以使用其他液体。在铜作为掩模124、132并且PCB作为包封材料108的情况下，可以实现大约100到1(PCB相对于铜)的去除速率。可以实现其他去除速率。去除速率取决于几个因素，包括液体流210的压力、掩模124、132的成分、包封材料108的组分等。可以向加压液体流210中添加诸如氧化硅、氮化硅等添加剂，以提高蚀刻工艺的有效性。
加压液体流210可以在多个时段内被引导至包封材料108的具有金属掩模124、132的每个表面120、128，在上述时段之间的居间检查间隔用于判断功率半导体管芯106的端子110、112、114是否被暴露。利用这种方法，接触开口的形成过程具有几个轮次。在每个轮次期间，仅去除包封材料108的每个暴露部分204、206、208的有限的量，这允许使用低液体压力，不会损伤金属掩模124、132或功率半导体管芯106。在另一个实施例中，在不中断的时段内，加压液体流210被引导至包封材料108的具有金属掩模124、132的每个表面120、128。利用这种方法，在喷液工艺的单个轮次中，在包封材料108的每侧120、128形成接触开口100、102、104。考虑功率半导体管芯106的具有端子110、112、114的每侧112、118上方的包封材料108的厚度与容限之和来选择所述不中断时段，以确保即使仅执行单个轮次，喷液工艺也暴露管芯端子110、112、114。此外或替代地，可以检查经历喷液工艺的包封材料108的每个表面120、128，以判断功率半导体管芯106的端子110、112、114何时被暴露。根据本实施例，在从视觉上检测到所有管芯端子110、112、114时，终止喷液工艺。
图3D示出了在通过加压液体流210形成的接触开口100、102、104中形成导电材料之后的封装。对于铜作为导电材料的情况而言，可以电镀铜。铜电镀典型具有几个工艺步骤，例如种子层的无电镀、电化学镀、桥接和通孔填充。在电镀之后，例如，使用标准的光刻和蚀刻工艺，如图3E所示对铜层进行结构化。所得的金属通孔122、130、134可以完全填充接触开口100、102、104的一些或全部，例如，如图1所示，或者部分填充接触开口100、102、104的一些或全部，如图2所示。通常，可以使用任何标准金属沉积/电镀/构图工艺形成金属通孔。
每个相应的金属通孔122、130、134完成功率半导体管芯106的对应端子110、114、116和图案化金属层124、132的独立区段之间的电连接。亦即，根据本实施例，在喷液工艺期间使用的掩模124、132还形成图案化金属互连层。
图4A到4D示出了用于形成多管芯半导体封装的喷液工艺的另一实施例。多管芯半导体封装提供了集成半桥方案，例如，作为功率级、POL电源或功率变换器的部分。多管芯半导体封装包括高侧功率晶体管管芯300、低侧功率晶体管管芯302和驱动器(逻辑)管芯304，用于驱动功率晶体管管芯300、302的控制端子。
图4A示出了嵌入在包封材料306中的半导体管芯300、302、304。第一金属掩模308形成于包封材料306的第一(顶)表面310上。第一金属掩模308具有开口，所述开口暴露包封材料306的与功率半导体管芯300、302的第一(顶)侧的第一功率端子316、318对准的部分312、314。第二金属掩模320形成于包封材料306的第二(底)表面322上。第二金属掩模320具有开口，开口暴露包封材料306的与功率半导体管芯300、302的第二(底)侧的第二功率端子328、330对准的部分324、326。根据本实施例，功率半导体管芯300、302的控制端子332、334和驱动器(逻辑)管芯304的所有端子336、338保持被图4A中的相应金属掩模308、320覆盖。
图4B示出了被引导至包封材料306的具有第一金属掩模308的第一表面310，并被引导至包封材料306的具有第二金属掩模320的第二表面322的加压液体流340，例如具有或没有诸如氧化硅、氮化硅等添加剂的水。该加压液体流340去除包封材料306的每个暴露部分312、314、324、326并形成通往每个功率半导体管芯300、302的端子316、318、328、330的相应接触开口342、344、346、348。可以执行一个或多个轮次的喷液工艺，连带或不连带视觉检查，以形成接触开口342、344、346、348，如本文前面所述。
图4C示出了标准激光钻孔工艺之后的多管芯封装，其中在包封材料306的第一(顶)表面310中激光钻取出额外的接触开口350、352、354，以暴露高侧功率半导体管芯300的控制端子332和驱动器半导体管芯304的端子336、338，管芯被示为横向器件，但其可以是垂直器件。激光钻孔工艺还用于在包封材料306的第二(底)表面332中形成一个或多个额外接触开口356，以暴露低侧功率半导体管芯302的控制端子334，并形成在管芯300、302、304区域外侧完全延伸穿过包封材料306的开口358、360。
图4D示出了在包封材料306中的接触开口342-356中形成导电材料之后的多管芯封装。对于铜作为导电材料的情况而言，可以如前所述电镀铜。然后可以使用标准结构化工艺对铜进行构图，以形成相应金属通孔362-376，该通孔完全或部分填充通过喷液工艺形成的宽接触开口342-348，并完全填充通过激光钻孔工艺形成的更窄接触开口350-356。通常，可以使用任何标准金属沉积/电镀/构图工艺形成金属通孔362-376。导电材料还形成穿透衬底通孔378、380，它们填充在管芯300、302、304区域外侧完全延伸穿过包封材料306的开口358、360。
图5A到5C示出了用于形成多管芯半导体封装的喷液工艺的又一实施例。图5A到5C所示的实施例类似于图4A到4D所示的实施例。然而，不同的是不使用激光钻孔在包封材料306中形成任何接触开口或穿透通孔。相反，使用喷液工艺形成通往所有管芯端子316、318、328、330、332、334、336、338的接触开口342-356，并形成在管芯300、302、304区域外侧完全延伸穿过包封材料306的开口358、360。
图5A示出了嵌入在包封材料306中的半导体管芯300、302、304。第一金属掩模308形成于包封材料306的第一(顶)表面310上，并具有开口，开口暴露包封材料306的与功率半导体管芯300、302的第一(顶)侧的第一功率端子316、318对准的部分312、314。第一金属掩模308具有额外开口，该额外开口暴露包封材料306的与高侧功率半导体管芯300的控制(栅极)端子332和驱动器半导体管芯304的端子336、338对准的额外部分400、402、404。第二金属掩模320形成于包封材料306的第二(底)表面322上，并具有开口，开口暴露包封材料306的与功率半导体管芯300、302的第二(底)侧的第二功率端子328、330对准的部分324、326。第二金属掩模320具有额外开口，该额外开口暴露包封材料306的与包封材料306的第二(底)表面322处的低侧功率半导体管芯302的控制(栅极)端子334对准的额外部分406。
图5B示出了被引导至包封材料306的具有第一金属掩模308的第一表面310，并被引导至包封材料306的具有第二金属掩模320的第二表面322的加压液体流408，例如具有或没有诸如氧化硅、氮化硅等添加剂的水。该加压液体流408去除包封材料306的每个暴露部分312、314、324、326、400、402、404、406并形成通往半导体管芯300、302、304的端子316、318、328、330、332、334、336、338的所有接触开口342-356。如果利用对应开口对掩模308、320进行构图，在管芯300、302、304区域外侧完全延伸穿过包封材料306的开口358、360可以全部由加压液体流408形成。可以执行一个或多个轮次的喷液工艺，连带或不连带视觉检查，以形成开口342-360，如本文前面所述。
图5C示出了在包封材料306中的开口342-360中形成导电材料之后的多管芯封装。对于铜作为导电材料的情况而言，可以如前所述电镀铜。然后可以使用标准结构化工艺对铜构图，以形成完全或部分填充通过喷液工艺形成的开口342-360的金属通孔362-380。通常，可以使用任何标准金属沉积/电镀/构图工艺形成金属通孔362-380。
图6A和6B示出了用于从这种封装的生产面板502形成多个多管芯半导体封装500的喷液工艺的又一实施例。图6A和6B示出了如图4A到4D和图5A到5C所示的相同类型但作为半导体封装500的面板502处理的多管芯半导体封装。根据本实施例，在包封材料面板306中嵌入多组半导体管芯300/302/304。每组半导体管芯300/302/304对应于图4A到4D和图5A到5C中所示的多管芯半导体封装。
图6A示出了部分嵌入包封材料面板306，例如多层PCB面板中的每组半导体管芯300/302/304。
图6B示出了在每组半导体管芯300/302/304完全嵌入包封材料面板306中之后，并且在诸如铜箔的金属层504形成于包封材料面板306的每个主表面上之后的所述生产面板502。图6B中所示具有虚线的形状指示要被去除以形成掩模的金属层504的区域，该掩模暴露包封材料面板306的与每组半导体管芯300/302/304的端子对准的下方部分，如前所述。然后通过将加压液体流引导至包封材料面板306的具有金属掩模的每个表面，去除包封材料面板306的所暴露部分，最终暴露管芯端子。然后形成通往暴露端子的电连接，也如本文前面所述。可以使用喷液工艺形成仅通往承载高电流的功率半导体管芯300、302的功率端子的接触开口，例如，如图4A到4D所示，或者形成通往所有管芯端子的接触开口(以及可能的，管芯之间的穿透通孔开口)，例如，如图5A到5C所示。在任一种情况下，与常规激光钻孔能够提供的相比，至少功率半导体管芯300、302的功率端子具有更宽的接触开口。
图7示出了具有使用本文描述的喷液工艺形成的接触开口的POL半导体封装的实施例。POL半导体封装包括附着到管芯600所嵌入的包封材料604的顶侧的至少一个功率半导体管芯600和电感器602。通过本文描述的喷液工艺形成通往POL封装中包括的每个功率半导体管芯600的功率端子的接触开口606。也可以通过本文描述的喷液工艺，或者转而通过诸如标准激光钻孔的另一种工艺，生成例如通往每个管芯600的控制端子的其他接触开口608，和/或在每个半导体管芯600外侧的区域完全穿透包封材料604的开口610。通过喷液工艺至少形成通往每个功率半导体管芯600的功率端子的接触开口606。
图8示出了具有使用本文所述的喷液工艺形成的接触开口的单管芯、多管芯或SIP(封装中系统)半导体封装700的实施例。该半导体封装700包括至少一个功率半导体管芯702。通过本文描述的喷液工艺形成通往封装700中包括的每个功率半导体管芯702的功率端子708、710的接触开口704、706。也可以通过本文描述的喷液工艺，或者转而通过诸如标准激光钻孔的另一种工艺，生成例如通往每个管芯702的控制端子714的其他接触开口712，和/或在每个半导体管芯702外侧的区域完全穿透包封材料718的开口716，例如形成穿透衬底的导电通孔720。穿透衬底的导电通孔720允许在封装700的一侧引出所有电连接。通过喷液工艺至少形成通往每个功率半导体管芯702的功率端子708、710的接触开口704、706。半导体封装700被示为具有焊料凸块720，用于附着到另一衬底，例如PCB。
图9示出了图8中所示封装700的实施例，其被配置为板中系统封装，用于嵌入PCB母板800。板中系统封装700具有使用本文描述的喷液工艺形成的接触开口，如上文结合图8所述。板中系统封装700嵌入PCB母板800中，如图8中的向下箭头所示。该PCB母板800可以具有图案化导电层802、804、806、808和对应导电通孔810，用于形成通往嵌入式板中系统封装700的电连接。可以通过本文描述的喷液工艺在PCB母板800中形成开口，以适应导电通孔804，或者可以通过另一种工艺，例如标准激光钻孔形成开口。
如上所述，可以使用本文描述的喷液工艺为包括包封材料中嵌入的一个或多个半导体管芯的任何类型的半导体封装形成接触开口。可以使用喷液工艺形成仅通往嵌入式管芯的功率端子或通往所有管芯端子的接触开口。对于所有端子都在管芯一侧的横向器件而言，可以使用本文描述的喷液工艺在管芯没有端子的一侧形成穿过包封材料的开口，以提供用于热管理的背侧连接。也可以使用本文描述的喷液工艺形成一个或多个开口，其在每个半导体管芯外部的区域中完全延伸穿过包封材料，例如，从而可以在从包封材料的一个主表面延伸到相对主表面的这些开口中形成穿透通孔。
如本文所用，术语“具有”、“包含”、“包括”、“含有”等是开放式术语，表示存在所述元件或特征，但不排除额外的元件或特征。冠词“一”、“一个”和“该”旨在包括复数和单数，除非上下文另外明确指出。
要理解的是，本文描述的各实施例的特征可以彼此组合，除非具体做出其他表述。
尽管本文已经例示和描述了具体实施例，但本领域的普通技术人员将认识到，可以用多种替代和/或等价实施方式替代所示和所述的具体实施例而不脱离本发明的范围。本申请意在覆盖本文所述具体实施例的任何修改或变化。因此，意在使本发明仅受到权利要求及其等价要件的限制。

Claims (23)

1.一种半导体封装方法，包括：
在包封材料中嵌入半导体管芯，所述半导体管芯在所述半导体管芯的第一侧具有第一端子，其中所述半导体管芯是功率半导体管芯；
在所述包封材料中嵌入逻辑半导体管芯，所述逻辑半导体管芯被配置为驱动或控制所述功率半导体管芯；
在所述包封材料的第一表面上形成第一金属掩模，所述第一金属掩模位于所述半导体管芯的所述第一侧上方并且暴露所述包封材料的与所述半导体管芯的所述第一端子对准的第一部分；
将加压液体流引导至所述包封材料的具有所述第一金属掩模的所述第一表面，以去除所述包封材料的所暴露的第一部分并且形成通往所述半导体管芯的所述第一端子的第一接触开口；以及
在所述第一接触开口中形成导电材料，
其中所述第一金属掩模暴露所述包封材料的与所述逻辑半导体管芯对准的额外部分，并且其中被引导至所述包封材料的具有所述第一金属掩模的所述第一表面的加压液体流去除所述包封材料的所暴露的额外部分，以形成通往所述逻辑半导体管芯的额外接触开口，所述方法还包括：
在所述额外接触开口中形成导电材料。
2.根据权利要求1所述的方法，其中所述加压液体流在多个时段内被引导至所述包封材料的具有所述第一金属掩模的所述第一表面，所述多个时段具有居间检查间隔，以用于判断所述半导体管芯的所述第一端子是否被暴露。
3.根据权利要求1所述的方法，其中所述加压液体流在不中断时段内被引导至所述包封材料的具有所述第一金属掩模的所述第一表面，考虑所述半导体管芯的所述第一侧上方的所述包封材料的厚度与容限之和来选择所述不中断时段。
4.根据权利要求1所述的方法，还包括：
在所述加压液体流被引导至所述第一表面的同时，检查所述包封材料的具有所述第一金属掩模的所述第一表面，以确定所述半导体管芯的所述第一端子何时被暴露。
5.根据权利要求1所述的方法，其中所述半导体管芯是功率半导体管芯，其中所述第一端子是第一功率端子，并且其中所述功率半导体管芯在所述功率半导体管芯的与所述第一侧相对的第二侧具有第二功率端子，所述方法还包括：
在所述包封材料的与所述第一表面相对的第二表面上形成第二金属掩模，所述第二金属掩模位于所述功率半导体管芯的所述第二侧上方并且暴露所述包封材料的与所述功率半导体管芯的所述第二功率端子对准的第二部分；
将加压液体流引导至所述包封材料的具有所述第二金属掩模的所述第二表面，以去除所述包封材料的所暴露的第二部分并且形成通往所述功率半导体管芯的所述第二功率端子的第二接触开口；以及
在所述第二接触开口中形成导电材料。
6.根据权利要求5所述的方法，其中所述功率半导体管芯在所述功率半导体管芯的所述第一侧具有控制端子，其中所述第一金属掩模暴露所述包封材料的与所述功率半导体管芯的所述控制端子对准的第三部分，并且其中被引导至所述包封材料的具有所述第一金属掩模的所述第一表面的加压液体流去除所述包封材料的所暴露的第三部分，以形成通往所述功率半导体管芯的所述控制端子的第三接触开口，所述方法还包括：
在所述第三接触开口中形成导电材料。
7.根据权利要求5所述的方法，其中所述功率半导体管芯在所述功率半导体管芯的所述第一侧具有控制端子，所述方法还包括：
在所述包封材料的所述第一表面中激光钻取出一个或多个额外接触开口，所述额外接触开口暴露所述功率半导体管芯的所述控制端子；以及
在所述一个或多个额外接触开口中形成导电材料。
8.根据权利要求1所述的方法，还包括：
在所述包封材料的所述第一表面中激光钻取出一个或多个额外接触开口，所述额外接触开口延伸到所述逻辑半导体管芯；以及
在所述一个或多个额外接触开口中形成导电材料。
9.根据权利要求1所述的方法，还包括：
使用喷水蚀刻工艺形成完全穿透所述包封材料而延伸的开口。
10.根据权利要求1所述的方法，其中所述第一金属掩模在所述包封材料的与所述半导体管芯横向间隔的区段上方具有开口，并且其中被引导至所述包封材料的所述第一表面的所述加压液体流至少部分蚀刻穿透所述包封材料的与所述第一金属掩模中的开口对准的区段，以形成从所述包封材料的所述第一表面延伸到所述包封材料的与所述第一表面相对的第二表面的通孔的至少一部分。
11.根据权利要求10所述的方法，其中被引导至所述包封材料的所述第一表面的所述加压液体流完全蚀刻穿透所述包封材料的与所述第一金属掩模中的开口对准的区段，以形成从所述包封材料的所述第一表面延伸到所述第二表面的通孔。
12.根据权利要求10所述的方法，其中被引导至所述包封材料的所述第一表面的所述加压液体流仅部分蚀刻穿透所述包封材料的与所述第一金属掩模中的开口对准的区段，所述方法还包括：
在所述包封材料的所述第二表面上形成第二金属掩模，所述第二金属掩模具有与所述第一金属掩模中的开口对准的开口；以及
将加压液体流引导至所述包封材料的具有所述第二金属掩模的所述第二表面，以通过所述第二金属掩模中的开口从所述第二表面蚀刻所述包封材料，并且完成从所述包封材料的所述第一表面延伸到所述第二表面的通孔。
13.根据权利要求1所述的方法，其中所述第一金属掩模包括铜。
14.根据权利要求1所述的方法，其中所述包封材料是印刷电路板的非导电材料。
15.一种半导体封装方法，包括：
在包封材料面板中嵌入多个半导体管芯，每个半导体管芯在所述半导体管芯的第一侧具有第一端子，其中所述多个半导体管芯是功率半导体管芯；
在所述包封材料面板中嵌入多个逻辑半导体管芯，每个逻辑半导体管芯被配置为驱动或控制所述功率半导体管芯中的一个功率半导体管芯；
在所述包封材料面板的第一表面上形成第一金属掩模，所述第一金属掩模位于每个半导体管芯的所述第一侧上方并且暴露所述包封材料面板的与所述半导体管芯的第一端子对准的第一部分；
将加压液体流引导至所述包封材料面板的具有所述第一金属掩模的所述第一表面，以去除所述包封材料面板的所暴露的第一部分并且形成通往所述半导体管芯的所述第一端子的第一接触开口；
在所述第一接触开口中形成导电材料；以及
将所述包封材料面板分离成个体半导体封装，
其中所述第一金属掩模暴露所述包封材料面板的与所述逻辑半导体管芯对准的额外部分，并且其中被引导至所述包封材料面板的具有所述第一金属掩模的所述第一表面的加压液体流去除所述包封材料面板的所暴露的额外部分，以形成通往每个逻辑半导体管芯的一个或多个额外接触开口，所述方法还包括：
在每个额外接触开口中形成导电材料。
16.根据权利要求15所述的方法，其中所述多个半导体管芯中的每一个都为功率半导体管芯，其中每个第一端子是第一功率端子，并且其中每个功率半导体管芯在所述功率半导体管芯的与所述第一侧相对的第二侧具有第二功率端子，所述方法还包括：
在所述包封材料面板的与所述第一表面相对的第二表面上形成第二金属掩模，所述第二金属掩模位于每个功率半导体管芯的所述第二侧上方并且暴露所述包封材料面板的与所述功率半导体管芯的所述第二功率端子对准的第二部分；
将加压液体流引导至所述包封材料面板的具有所述第二金属掩模的所述第二表面，以去除所述包封材料面板的所暴露的第二部分并且形成通往所述功率半导体管芯的所述第二功率端子的第二接触开口；以及
在所述第二接触开口中形成导电材料，
其中在所述第二接触开口中形成所述导电材料之后，将所述包封材料面板分离成所述个体半导体封装。
17.根据权利要求15所述的方法，还包括：
在所述包封材料面板的所述第一表面中激光钻取出额外接触开口，所述额外接触开口延伸到所述逻辑半导体管芯；以及
在所述额外接触开口中形成导电材料。
18.一种半导体封装，包括：
包括玻璃纤维的包封材料；
嵌入在具有玻璃纤维的所述包封材料中的功率半导体管芯，所述功率半导体管芯在所述功率半导体管芯的第一侧具有第一功率端子；
从具有玻璃纤维的所述包封材料的第一表面延伸到所述功率半导体管芯的所述第一功率端子的第一接触开口，所述第一接触开口是通往所述功率半导体管芯的所述第一功率端子的仅有接触开口；
所述第一接触开口中形成的第一金属通孔；
嵌入在具有玻璃纤维的所述包封材料中的逻辑半导体管芯，所述逻辑半导体管芯被配置为驱动或控制所述功率半导体管芯，
从具有玻璃纤维的所述包封材料的第一表面延伸到所述逻辑半导体管芯的额外接触开口；以及
所述额外接触开口中形成的额外金属通孔。
19.根据权利要求18所述的半导体封装，其中所述功率半导体管芯在所述功率半导体管芯的与所述第一侧相对的第二侧具有第二功率端子，所述半导体封装还包括：
从具有玻璃纤维的所述包封材料的与所述第一表面相对的第二表面延伸到所述功率半导体管芯的所述第二功率端子的第二接触开口，所述第二接触开口是通往所述功率半导体管芯的所述第二功率端子的仅有接触开口；以及
所述第二接触开口中形成的第二金属通孔。
20.根据权利要求18所述的半导体封装，其中所述第一接触开口从所述包封材料暴露所述第一功率端子的面积的至少80％。
21.一种半导体封装方法，包括：
在包封材料中嵌入半导体管芯，所述半导体管芯在所述半导体管芯的第一侧具有第一端子；
在所述包封材料的第一表面上形成第一金属掩模，所述第一金属掩模位于所述半导体管芯的所述第一侧上方并且暴露所述包封材料的与所述半导体管芯的所述第一端子对准的第一部分；
将加压液体流引导至所述包封材料的具有所述第一金属掩模的所述第一表面，以去除所述包封材料的所暴露的第一部分并且形成通往所述半导体管芯的所述第一端子的第一接触开口；以及
在所述第一接触开口中形成导电材料，
其中所述第一金属掩模在所述包封材料的与所述半导体管芯横向间隔的区段上方具有开口，并且其中被引导至所述包封材料的所述第一表面的所述加压液体流至少部分蚀刻穿透所述包封材料的与所述第一金属掩模中的开口对准的区段，以形成从所述包封材料的所述第一表面延伸到所述包封材料的与所述第一表面相对的第二表面的通孔的至少一部分。
22.根据权利要求21所述的方法，其中被引导至所述包封材料的所述第一表面的所述加压液体流完全蚀刻穿透所述包封材料的与所述第一金属掩模中的开口对准的区段，以形成从所述包封材料的所述第一表面延伸到所述第二表面的通孔。
23.根据权利要求21所述的方法，其中被引导至所述包封材料的所述第一表面的所述加压液体流仅部分蚀刻穿透所述包封材料的与所述第一金属掩模中的开口对准的区段，所述方法还包括：
在所述包封材料的所述第二表面上形成第二金属掩模，所述第二金属掩模具有与所述第一金属掩模中的开口对准的开口；以及
将加压液体流引导至所述包封材料的具有所述第二金属掩模的所述第二表面，以通过所述第二金属掩模中的开口从所述第二表面蚀刻所述包封材料，并且完成从所述包封材料的所述第一表面延伸到所述第二表面的通孔。
CN201910163251.4A 2018-03-05 2019-03-05 与嵌入式半导体管芯形成接触的方法以及相关半导体封装 Active CN110233133B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/912,081 US11043409B2 (en) 2018-03-05 2018-03-05 Method of forming contacts to an embedded semiconductor die and related semiconductor packages
US15/912,081 2018-03-05

Publications (2)

Publication Number Publication Date
CN110233133A CN110233133A (zh) 2019-09-13
CN110233133B true CN110233133B (zh) 2023-11-14

Family

ID=67622631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910163251.4A Active CN110233133B (zh) 2018-03-05 2019-03-05 与嵌入式半导体管芯形成接触的方法以及相关半导体封装

Country Status (3)

Country Link
US (1) US11043409B2 (zh)
CN (1) CN110233133B (zh)
DE (1) DE102019105356B4 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3648159B1 (en) 2018-10-31 2021-12-15 Infineon Technologies Austria AG Semiconductor package and method of fabricating a semiconductor package
US11069604B2 (en) * 2018-12-18 2021-07-20 Alpha And Omega Semiconductor (Cayman) Ltd. Grand Semiconductor package and method of making the same
JP7157028B2 (ja) * 2019-09-17 2022-10-19 アオイ電子株式会社 半導体装置および半導体装置の製造方法
US11502012B2 (en) 2020-01-28 2022-11-15 Infineon Technologies Ag Semiconductor packages and methods of manufacturing thereof
US11532541B2 (en) * 2020-01-28 2022-12-20 Infineon Technologies Ag Semiconductor package having a solderable contact pad formed by a load terminal bond pad of a power semiconductor die

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01200649A (ja) * 1988-02-05 1989-08-11 Matsushita Electron Corp 半導体装置の製造方法
CN104377138A (zh) * 2013-08-12 2015-02-25 英飞凌科技股份有限公司 具有背面管芯金属化的模制的半导体封装
CN105225967A (zh) * 2014-06-27 2016-01-06 台湾积体电路制造股份有限公司 封装半导体器件的方法和封装的半导体器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003053720A (ja) 2001-08-10 2003-02-26 Fuji Mach Mfg Co Ltd 未焼成セラミック体処理方法
JP2003338587A (ja) * 2002-05-21 2003-11-28 Hitachi Ltd 半導体装置及びその製造方法
US7061085B2 (en) * 2003-09-19 2006-06-13 Micron Technology, Inc. Semiconductor component and system having stiffener and circuit decal
WO2009087930A1 (ja) 2008-01-10 2009-07-16 Nitto Denko Corporation 半導体素子の製造方法
US7767495B2 (en) 2008-08-25 2010-08-03 Infineon Technologies Ag Method for the fabrication of semiconductor devices including attaching chips to each other with a dielectric material
FR2954918B1 (fr) 2010-01-04 2012-01-27 Commissariat Energie Atomique Procede de realisation de trous a l'aide d'un jet d'eau
US8728873B2 (en) 2010-09-10 2014-05-20 Infineon Technologies Ag Methods for filling a contact hole in a chip package arrangement and chip package arrangements
US9431319B2 (en) * 2014-08-01 2016-08-30 Linear Technology Corporation Exposed, solderable heat spreader for integrated circuit packages
US9679878B1 (en) * 2016-07-27 2017-06-13 Semiconductor Components Industries, Llc Embedded stacked die packages and related methods
US10804115B2 (en) * 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01200649A (ja) * 1988-02-05 1989-08-11 Matsushita Electron Corp 半導体装置の製造方法
CN104377138A (zh) * 2013-08-12 2015-02-25 英飞凌科技股份有限公司 具有背面管芯金属化的模制的半导体封装
CN105225967A (zh) * 2014-06-27 2016-01-06 台湾积体电路制造股份有限公司 封装半导体器件的方法和封装的半导体器件

Also Published As

Publication number Publication date
DE102019105356B4 (de) 2022-07-14
US20190273017A1 (en) 2019-09-05
DE102019105356A1 (de) 2019-09-05
CN110233133A (zh) 2019-09-13
US11043409B2 (en) 2021-06-22

Similar Documents

Publication Publication Date Title
CN110233133B (zh) 与嵌入式半导体管芯形成接触的方法以及相关半导体封装
US10008470B2 (en) Embedded chip packages and methods for manufacturing an embedded chip package
KR100661948B1 (ko) 회로 장치 및 그의 제조 방법
KR100721489B1 (ko) 회로 장치 및 그 제조 방법
US8362515B2 (en) Chip package and method for forming the same
US9865548B2 (en) Polymer member based interconnect
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
CN105895535A (zh) 包括金属块的电子器件封装
KR20060046149A (ko) 회로 장치 및 그 제조 방법
US9824977B2 (en) Semiconductor packages and methods of forming the same
CN111554648B (zh) 管芯封装以及形成管芯封装的方法
TW201806113A (zh) 重配置線路結構的製造方法
US10229891B2 (en) Chip embedding package with solderable electric contact
CN105895536B (zh) 电子元件的封装方法
JP2004186688A (ja) 再配線素子を備える集積回路の形成方法及びそれに対応する集積回路
CN114551373A (zh) 半导体封装件及其制造方法
US20200051915A1 (en) Die Interconnect Substrate, an Electrical Device, and a Method for Forming a Die Interconnect Substrate
US20130130439A1 (en) Formed metallic heat sink substrate, circuit system, and fabrication methods
US11978693B2 (en) Semiconductor device package comprising side walls connected with contact pads of a semiconductor die
TWI434440B (zh) 晶片封裝體及其形成方法
US8072071B2 (en) Semiconductor device including conductive element
US9570372B1 (en) Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
CN113223971A (zh) 半导体器件及制造该半导体器件的方法
EP3996473A1 (en) Component carrier with electronic components and thermally conductive blocks on both sides
KR20200017729A (ko) 패치 구조물을 구비하는 인쇄회로기판 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant