CN105895535A - 包括金属块的电子器件封装 - Google Patents

包括金属块的电子器件封装 Download PDF

Info

Publication number
CN105895535A
CN105895535A CN201510247656.8A CN201510247656A CN105895535A CN 105895535 A CN105895535 A CN 105895535A CN 201510247656 A CN201510247656 A CN 201510247656A CN 105895535 A CN105895535 A CN 105895535A
Authority
CN
China
Prior art keywords
metal
device package
electron device
metal derby
electronic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510247656.8A
Other languages
English (en)
Other versions
CN105895535B (zh
Inventor
I.埃舍尔-珀佩尔
E.福伊尔古特
P.帕尔姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105895535A publication Critical patent/CN105895535A/zh
Application granted granted Critical
Publication of CN105895535B publication Critical patent/CN105895535B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本发明涉及包括金属块的电子器件封装。一种制造电子器件封装的方法包括对金属层结构化来生成具有多个开口的结构化的金属层。将半导体芯片放置到所述开口中的至少一些中。在所述结构化的金属层和所述半导体芯片上方施加密封材料来形成密封体。将所述密封体分离成多个电子器件封装。

Description

包括金属块的电子器件封装
技术领域
本发明一般地涉及电子器件封装技术，并且特别地涉及封装多个半导体芯片的技术。
背景技术
电子器件制造商不断地争取提高其产品的性能，同时降低其制造成本。电子器件封装制造中的成本密集区域是封装一个或多个电子部件，例如一个或多个半导体芯片。因此，电子器件封装和以低开支和高产出制造电子器件封装的方法是期望的。特别地，电子器件封装的性能可以依赖于该封装所提供的散热能力和/或稳定性。以低开支和改进的可靠性提供高的热鲁棒性和/或机械鲁棒性的功率器件的封装方法是期望的。
附图说明
附图被包括来提供对于实施例的进一步理解并且被并入本说明书中并构成其一部分。这些图图示出实施例并且连同描述一起用来解释实施例的原理。其他实施例和实施例的所意图的优点中的许多将被容易地认识到，因为通过参考以下详细描述它们变得更好理解。这些图的元素相对于彼此不一定按比例。相同的附图标记标明对应的类似部分。
图1A-1D示意性地图示出制造电子器件封装的方法的实施例的横截面视图。
图2A-2B示意性地图示出制造电子器件封装的方法的实施例的横截面视图。
图3A-3F示意性地图示出制造电子器件封装的方法的实施例的横截面视图。
图4A-4H示意性地图示出制造电子器件封装的方法的实施例的横截面视图。
图5A-5I示意性地图示出制造电子器件封装的方法的实施例的横截面视图。
图6示意性地图示出图4C或图5D的示例性器件封装部分的底视图。
图7示意性地图示出图4D或图5E的示例性器件封装芯片部分的底视图。
图8示意性地图示出图4F或图5G的示例性器件封装部分的顶视图。
图9示意性地图示出图4H或图5I的示例性器件封装的顶视图。
图10示意性地图示出配备有焊接停止掩模的图4H或图5I的示例性电子器件封装的顶视图。
图11示意性地图示出图4H或图5I的示例性电子器件封装的底视图。
图12示意性地图示出作为图7的变体的图4D或图5E的示例性电子器件封装部分的底视图。
图13示意性地图示出作为图8的变体的图4F或图5G的示例性电子器件封装部分的顶视图。
图14示意性地图示出电子器件封装的实施例的横截面视图。
图15示意性地图示出包括第一电再分配结构的电子器件封装的实施例的横截面视图。
图16示意性地图示出包括第二电再分配结构的电子器件封装的实施例的横截面视图。
图17示意性地图示出包括第一和第二电再分配结构的电子器件封装的实施例的横截面视图。
图18示意性地图示出包括多个半导体芯片以及第一和第二电再分配结构的电子器件封装的实施例的横截面视图。
图19示意性地图示出包括多个半导体芯片和第一电再分配结构的电子器件封装的实施例的横截面视图。
图20示意性地图示出包括第一电再分配结构的电子器件封装的实施例的横截面视图。
图21示意性地图示出包括第一电再分配结构和嵌入式路由的电子器件封装的实施例的横截面视图。
图22示意性地图示出包括第一电再分配结构和嵌入式路由的电子器件封装的实施例的横截面视图。
图23示意性地图示出包括第一电再分配结构和暴露的半导体芯片以及暴露的金属块的电子器件封装的实施例的横截面视图。
图24示意性地图示出包括第一和第二电再分配结构的电子器件封装的实施例的横截面视图。
图25示意性地图示出包括第一和第二电再分配结构以及连接到第二电再分配结构的无源件的电子器件封装的实施例的横截面视图。
图26示意性地图示出包括第一和第二电再分配结构以及在电子器件封装中设置在面朝上取向上的电子部件的电子器件封装的实施例的横截面视图。
图27示意性地图示出包括了包括多个电再分配层的第一电再分配结构的电子器件封装的实施例的横截面视图。
图28示意性地图示出包括了包括多个电再分配层的第一电再分配结构和第二电再分配结构的电子器件封装的实施例的横截面视图，其中第一和第二电再分配结构在位置中互换。
图29示意性地图示出包括第一电再分配结构和包括多个电再分配层的第二电再分配结构的电子器件封装的实施例的横截面视图。
图30示意性地图示出包括电磁屏蔽件的电子器件封装的实施例的横截面视图。
图31示意性地图示出包括热沉的电子器件封装的实施例的横截面视图。
图32示意性地图示出如可以被包括在本文中公开的电子器件封装的实施例中的任一个中的穿通孔矩阵的横截面视图。
图33示意性地图示出图32的穿通孔矩阵当被布置在第一和第二再分配结构之间时的横截面视图。
图34示意性地图示出包括多个半导体芯片的电子器件封装的实施例的横截面视图，其中所述半导体芯片分别面朝上和面朝下地取向。
图35A-35L示意性地图示出制造电子器件封装的方法的实施例的横截面视图。
图36示意性地图示出电子器件封装的实施例的横截面视图。
具体实施方式
在以下详细描述中，对附图进行参考，这些附图形成详细描述的一部分，并且在附图中以举例说明的方式示出可以在其中实践本发明的特定实施例。在此方面，参考正被描述的一个或多个图的取向来使用方向性术语，诸如“顶”、“底”、“前”、“后”、“上”、“下”等。因为实施例的部件可以被定位在很多不同取向上，所以出于举例说明的目的并且绝不作为限制来使用方向性术语。应理解的是，可以利用其他实施例，并且可以在不偏离本发明的范围的情况下做出结构或逻辑的改变。因此，不应在限制意义上理解以下详细描述，并且本发明的范围由所附的权利要求限定。
应理解的是，本文中描述的各种示例性实施例的特征可以相互组合，除非另有具体说明。另外，如本说明书中采用的，术语“接合的”、“附接的”、“连接的”、“耦合的”和/或“电连接/电耦合的”并不意在意指这些元件或层必须直接接触在一起；可以在“接合的”、“附接的”、“连接的”、“耦合的”和/或“电连接/电耦合的”元件之间分别提供中间元件或层。然而，根据本公开，上述术语也可以可选地具有特定含义：这些元件或层直接接触在一起，即在“接合的”、“附接的”、“连接的”、“耦合的”和/或“电连接/电耦合的”元件之间不分别提供中间元件或层。
另外，关于形成或位于表面“上方”的部分、元件或材料层而使用的措词“在……上方”在本文中可以用来意指该部分、元件或材料层“直接”位于（例如，置于、形成于、沉积于等）隐含的表面上，例如与其直接接触。关于形成或位于表面“上方”的部分、元件或材料层而使用的措词“在……上方”在本文中可以用来意指该部分、元件或材料层“间接”位于（例如，置于、形成于、沉积于等）隐含的表面上，其中一个或多个附加的部分、元件或层被布置在隐含的表面和该部分、元件或材料层之间。
下面描述包含一个或多个电子部件的器件。电子部件可以是半导体芯片。半导体芯片可以具有不同类型，可以由不同技术制造，并且可以包括例如集成的电、光-电或机-电电路或无源件。集成电路可以例如被设计为逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、存储器电路或集成无源件。电子部件还可以是诸如例如电阻器、电容器或电感的无源件或诸如例如电池、DCB（直接铜接合的）模块、陶瓷基模块等的其他电子部件。
特别地，可以包括一个或多个功率半导体芯片。功率半导体芯片可以例如被配置为功率MISFET（金属绝缘体半导体场效应晶体管）、功率MOSFET（金属氧化物半导体场效应晶体管）、IGBT（绝缘栅双极型晶体管）、JFET（结型栅场效应晶体管）、HEMT（高电子迁移率晶体管）、功率双极型晶体管或功率二极管，诸如例如PIN二极管或肖特基二极管。
特别地，可以包括具有垂直结构的一个或多个半导体芯片，也就是说，可以以这样的方式制作半导体芯片，使得电流可以在垂直于该半导体芯片的主表面的方向上流动。具有垂直结构的半导体芯片通常在其两个主表面（也就是说，在其顶侧和底侧）上具有电极。特别地，如例如上述晶体管或二极管的功率半导体芯片可以具有垂直结构。
特别地，可以包括具有水平结构的一个或多个半导体芯片。具有水平结构的半导体芯片通常仅在其两个主表面中的一个上（例如在其活性表面上（至少在未使用穿过半导体的通孔（TSV）的情况下））具有芯片电极。逻辑集成电路芯片以及功率半导体芯片（例如功率MISFET或功率MOSFET或功率HEMT）可以具有水平结构。
特别地，可以包括被配置为传感器或执行器的一个或多个半导体芯片。传感器或执行器半导体芯片可以包括例如光、电-磁、磁或机械感测或执行器件。半导体传感器芯片可以例如被配置为光传感器、指纹传感器、ccd照相机、磁场传感器、电-磁场传感器、加速度传感器、转动传感器、麦克风等。另外，如上面提到的，可以包括其他类型的电子部件，诸如例如无源件、电池、陶瓷基模块等。
特别地，可以包括被配置为所谓MEMS（微机电系统）的一个或多个半导体芯片。MEMS半导体芯片可以包括微机械结构，诸如例如桥、膜或舌结构。MEMS半导体芯片可以被配置为传感器或执行器，例如压力传感器、加速度传感器、转动传感器、麦克风等。
所包括的一个或多个半导体芯片不需要由例如Si、SiC、SiGe、GaAs的特定半导体材料制造，并且此外可以包含诸如例如绝缘体、塑料或金属的并非半导体的无机和/或有机材料。
本文中描述的电子器件可以包括控制一个或多个功率半导体芯片的一个或多个逻辑集成电路（IC）。逻辑集成电路可以包括驱动功率半导体芯片中的一个或多个的一个或多个驱动器电路。逻辑集成电路可以例如是包括例如存储器电路、电平移位器等的微控制器。
电子器件和制造电子器件的方法包括对金属层结构化以生成具有多个开口的结构化的金属层。例如，金属层可以包括选自由Cu、Ni、Sn、NiSn、Au、Ag、Pt、Pd、Al、AlSiC、Mo以及石墨或这些金属中的一个或多个的合金或多层或金属-陶瓷结构组成的组的材料或者由该材料制成。金属层不需要是同质的或者由仅一种材料制造，也就是说，包含在金属层中的材料的各种构成和浓度或多层结构是可能的。
可以对金属层结构化来提供金属块。金属块可以用作在电子器件封装中用于电再分配目的的电迹线和/或直通连接。金属块可以嵌入电子器件封装中以改进或适配机械性质，诸如例如鲁棒性（例如抗翘曲性、刚度）、较高的对称性、加工、材料可用性、热膨胀。也即，金属块可以在电子器件封装中形成强化结构。结构化的金属块还可以嵌入电子器件封装中来改进该器件封装的热性质，诸如例如散热性、导热性、热容量等。
可以对（例如连续的）金属层结构化来形成具有任何期望的几何形状的开口和/或金属块。开口和/或金属块可以具有矩形、多边形、线性、圆形或类似框的形状。特别地，金属块可以具有包括一个或多个L形块分段或者由一个或多个L形块分段构成的形状。金属块可以是孤立的，即相互分离。一个或多个金属块可以嵌入一个电子器件封装中。嵌入一个电子器件封装中的金属块可以具有不同形状。换言之，嵌入一个电子器件封装中的金属块可以例如是个别的，即可以至少部分地具有相互不同的形状。金属块可以具有基本上相同的顶和底形状。然而，还可能的是金属块具有不同于其底形状的顶形状。如在下文中将解释的，这可以通过例如从顶侧和底侧两者进行的半蚀刻而获得。
可以使用用于生成结构化的金属层（即开口和金属块）的各种技术。以示例的方式，可以通过蚀刻来生成结构化的金属层。取决于金属材料，可以使用不同的蚀刻剂，它们当中例如为氯化铜、氯化铁、HF、NaOH、HNO3、K3Fe(CN)6、KI、硫酸、磷酸等。可以通过使用用于遮掩金属层的不应被蚀刻的区（即金属块）的掩模来实现蚀刻。掩模可以是施加至金属层上的结构化的有机掩模层。可以通过诸如例如模版印刷（stencil printing）、丝网印刷或喷墨印刷的印刷技术来施加结构化的有机掩模层。在其他示例中，可以将例如光致抗蚀剂的有机材料的连续层施加到金属层并且随后例如通过光刻（包括例如曝光、显影、蚀刻）进行结构化来产生结构化的有机掩模层。例如，可以使用旋涂来施加有机材料的连续层。在其他示例中，可以通过诸如例如铣削或冲压的材料机械加工技术来生成结构化的金属层。
半导体芯片和结构化的金属层的金属块可以至少部分地由形成密封剂的至少一个密封材料围绕或者嵌入形成密封剂的至少一个密封材料中。密封材料可以是电绝缘材料，并且可以包括或者是热固性材料或热塑性材料。可以例如基于环氧树脂、硅树脂或丙烯酸树脂制成热固性材料。热塑性材料可以例如包括选自由聚醚酰亚胺（PEI）、聚醚砜（PES）、聚苯硫醚（PPS）、聚酰胺-酰亚胺（PAI）和聚对苯二甲酸乙二醇酯（PET）组成的组的一种或多种材料。热塑性材料通过在模塑或层压期间施加压力和热而熔化并且在冷却和压力释放时（可逆地）硬化。密封材料也可以是塑性材料，诸如例如高抗热的半刚性或刚性材料，诸如聚酰亚胺、高Tg环氧树脂、氰化醇（cyanesther）或双马来酰亚胺、更具体地是双马来酰亚胺三嗪BT层压件、玻璃强化环氧树脂、聚四氟乙烯（PTFE）、碳和/或凯夫拉尔（Kevlar）强化树脂、聚酯材料等等。
密封材料可以包括或者是聚合物材料。密封材料可以是填充的或未填充的。特别地，密封材料可以包括或者是填充的或未填充的模塑材料、填充的或未填充的热塑性材料、填充的或未填充的热固性材料、填充的或未填充的层压件、纤维强化层压件、纤维强化聚合物层压件或具有填充物颗粒的纤维强化聚合物层压件中的至少一个。用于填充的颗粒可以包括SiO、BN、AlN、SiN、金刚石、碳、金属等。
可以通过例如模塑、层压或印刷将密封材料施加在一个或多个半导体芯片和例如一个或多个金属块上方。在第一种情况下，即如果密封材料是模塑材料，例如模塑树脂，则可以使用诸如例如压缩模塑、注射模塑、粉末模塑、液体模塑、转移模塑或薄膜辅助模塑（FAM）的各种技术来形成密封剂或密封体。可以施加模塑材料来二次成型（overmold）半导体芯片和金属块。一个或多个半导体芯片的芯片电极可以例如保持暴露并且可以用作电子器件封装的外部端子（即作为封装端子）。
在第二种情况下，即如果密封材料由层压材料制成，则密封材料可以具有层的形状，例如被层压在半导体芯片上方且在其开口中安装所述半导体芯片的结构化的金属层上方的一片薄片或箔。可以在适合于将该片薄片或箔附接到下层结构的时间内施加热和压力。在层压期间，电绝缘的箔或薄片能够流动（即处于塑性状态），导致半导体芯片与例如其他拓扑结构（诸如例如插入开口中的其他电子部件或限定开口的金属块）之间的空隙被填充有该电绝缘箔或薄片的聚合物材料。电绝缘箔或薄片可以包括或者是任何适当的热塑性或热固性材料。在各种实施例中，绝缘箔或薄片可以包括或者是例如由例如玻璃或碳纤维的纤维毡和例如热固性或热塑性材料的树脂的组合制成的预浸渍料（预浸渍纤维的简称）。预浸渍材料通常用来制造PCB（印刷电路板）。绝缘箔或薄片可以例如还包括模塑树脂薄膜或者具有或不具有颗粒的树脂薄膜。再次地，同样对于层压封装，一个或多个半导体芯片的芯片电极可以例如保持暴露并且可以用作电子器件封装的外部端子（即作为封装端子）。
图1A-1D图示出本文中下面进一步公开的制造电子器件封装的方法的实施例的横截面视图。参考图1A，提供了金属层101。金属层101可以是具有前述金属材料中的一个或其复合物的金属箔。金属层101可以被施加（例如层压）在第一临时载体102上。第一临时载体102和/或金属层101的横向尺寸可以在一个或两个横向方向上等于或大于2cm、5cm、10cm、20cm、30cm、40cm、50cm。
金属层101可以具有恒定厚度T。T可以例如等于或大于或小于5μm、10μm、20μm、50μm、100μm、150μm、200μm、300μm、400μm、500μm、600μm、700μm或800μm。如下面将进一步描述的，金属层101可以通过例如胶带（未示出）或胶水粘附到第一临时载体102。另外，可以使用其他类型的临时载体。
参考图1B，可以对金属层101结构化来生成具有多个开口103的结构化的金属层。另一方面，可以由结构化工艺形成金属块104。这些金属块104可以具有个别的形状。另外，金属块104可以相互完全分离，即可以是孤立的。金属块104的厚度可以等于或小于T。金属块104之间的间距、即开口103的横向尺寸可以是不同的。虽然开口103中的一些可以具有大到足以容纳半导体芯片的横向尺寸，但是相邻金属块104之间的其他开口103可以仅仅用来提供这些金属块104之间的电绝缘并且可以因此显著地小于典型的横向芯片尺寸。相邻金属块之间的间距可以因此等于或大于或小于例如5μm、10μm、50μm、100μm、400μm、600μm、800μm、1mm或2mm。
如图1B中所图示的，金属块104可以可选地具有圆锥形状。可以例如在通过蚀刻工艺对金属块104结构化的情况下产生这样的圆锥形状。在这种情况下，金属块104的侧壁104c可以在背对第一临时载体102的方向上逐渐变细。然而，可以由诸如例如不提供金属块104的逐渐变细的侧壁104c的机械工艺的其他工艺来执行金属层101的结构化。另外，也有可能的是将金属块104施加到第一临时载体102作为预先结构化的元件或者在半预先结构化条件下将金属块104施加到第一临时载体102。
图1C图示出将电子部件105放置到开口103中的至少一些中的工艺。可以通过例如拾取与放置工艺来将电子部件105放置在开口103内部。可以使用在例如对金属层101结构化的同时在金属层101上生成的对准标记（未示出）来完成对准，参见图1B。以示例的方式，可以在生成开口103的蚀刻工艺期间将对准标记蚀刻到金属层101。可能的是使用顺序工艺或并行工艺（例如分批工艺）来将电子部件105放置到开口103中。
如上面提到的，电子部件105可以具有不同的类型，诸如例如半导体芯片、无源件、电池、电子模块等。在下文中，不失一般性，电子部件105由半导体芯片105来例示。然而，遍及整个描述，针对半导体芯片105以示例的方式解释的所有特征和实施例也适用于本文中提到的所有其他类型的电子部件。
在一个示例中，半导体芯片105可以被放置在第一临时载体102上并且其可以例如通过例如用来将金属层101固定在第一临时载体102上的相同的胶带（未示出）被保持在适当的位置。其他示例可以将由开口103和金属块104组成的结构化的金属层转移到在其上将半导体芯片105与开口103对准进行布置的载体。使半导体芯片进入开口103中的其他工艺也是可能的。
如图1C中图示的，金属块104的厚度T1（例如T1=T）可以等于或大于半导体芯片105的厚度T2。以示例的方式，厚度T1（并且因此，例如，金属层101的厚度）可以大约等于或大于或小于比半导体芯片105的厚度T2厚的10μm、20μm、30μm、50μm、70μm、100μm、120μm、200μm、400μm、600μm、800μm、或1mm。
参考图1D，可以在结构化的金属层和半导体芯片105上方施加密封材料106来形成密封体107。密封体107也被称为“人工晶片”或“重新配置的晶片”。密封体107的形状和大小可以变化。以示例的方式，等于或大于8''、12''、18''或者例如550mm x 600mm或甚至更大的密封体107平板大小是可能的。
密封材料106可以是上面提到的材料中的一种。另外，形成密封体107的工艺可以包括上面描述的工艺中的一个或多个，例如模塑、层压、印刷等。密封材料106可以是优化的用于包含由半导体芯片（即管芯）105和金属块104构成的结构的材料。以示例的方式，密封材料106的CTE（热膨胀系数）可以被设定成更接近于金属块104的金属材料的CTE或者可以被设定成更接近于半导体芯片105的半导体材料的CTE。以示例的方式，金属材料（例如铜）可以具有约18-20 ppm/K的CTE，并且半导体芯片105可以具有约2-4 ppm/K的CTE。如果由半导体芯片105和金属块104构成的嵌入布置是“金属块支配”，则密封材料106的CTE可以被选择成比起半导体材料的CTE更接近于金属材料的CTE。另一方面，如果由密封材料106嵌入的半导体芯片105和金属块104构成的布置是“半导体材料支配”，则密封材料106的CTE可以被选择成比起金属材料的CTE更接近于半导体材料的CTE。“金属块支配”可以意指嵌入密封体107中的金属块材料的体积百分比大于嵌入密封体107中的半导体管芯材料的体积百分比。另一方面，“半导体材料支配”可以意指嵌入密封体107中的半导体管芯材料的体积百分比大于嵌入密封体107中的金属块材料的体积百分比。以示例的方式，密封材料106的CTE可以等于或小于或大于-1ppm、0ppm、2ppm、4ppm、6ppm、8ppm、10ppm、12ppm、14ppm、16ppm、18ppm、20ppm、22ppm或24ppm。另外，具有每层不同CTE的多层结构（例如如上面公开的CTE）是可能的。
如上面提到的，密封材料106可以例如是层压材料或模塑材料。在硬化或固化之后，密封材料106变成交联的和刚性的以向半导体芯片105和金属块104的嵌入阵列提供稳定性。交联的密封材料106也可以是软的，即可以具有诸如例如橡胶的低模量。
如图1D中所示，密封体107的厚度T3可以等于或大于T1，即金属块104的厚度。在密封体的顶（第二）主表面107a处，金属块104和半导体芯片105可以由密封材料106完全覆盖。在密封体107的（底）第一主表面107b处，半导体芯片105的（底）第一表面105b和金属块104的（底）第一表面104b可以暴露。半导体芯片105的第一表面105b可以与金属块104的第一表面104b齐平。也即，第一芯片和金属块表面105b、104b可以形成密封体107的（底）第一主表面107b的一部分并且可以例如是在平面内。
然后，可以将密封体107（“人工晶片”）分离成多个电子器件封装。以示例的方式，分离线在图1D中被指示出并且由附图标记110表示。从密封体107单颗化的器件封装可以包括一个或多个半导体芯片105和一个或多个金属块104。
图1A-1D图示出通过使用例如衬底内芯片或者芯片嵌入（例如嵌入式晶片级封装（eWLP）技术）技术制造包括半导体芯片105和金属块104的电子器件封装的方法的一个示例性实施例。
诸如例如使密封体107变薄、向密封体107施加第一和/或第二电再分配结构等的附加工艺步骤是可能的并且将在下文以示例的方式进一步进行描述。
参考图2A-2B，描述了对如图1A-1D中图示的工艺的修改。在该修改的工艺中，可以以与上面描述的相同方式使用图1A和图1B中的步骤。为了简洁起见，未再次示出这些图。
图2A与图1C相比较。作为与图1C的差别，半导体芯片105的厚度T2可以等于或大于金属块104的厚度T1。
图2B图示出在由金属块104阵列和半导体芯片105阵列构成的布置上施加密封材料106。密封体107的厚度T3可以等于或大于半导体芯片105的厚度T2。再次地，如结合图1D描述的，在密封体107的顶主表面107a处，密封材料106可以完全覆盖半导体芯片105和金属块104，同时在密封体107的（底）第一主表面107b处分别使半导体芯片105和金属块104的（底）第一表面105b和104b暴露。
可以沿着分离线110执行密封体107的分离。可以例如通过划切、机械锯切、激光切割、蚀刻、特别是等离子蚀刻等完成分离密封体107以产生电子器件封装。应注意的是，分离线110可以例如仅仅与密封材料106相交，即在分离工艺期间不切割半导体芯片105和/或金属块104。在这种情况下。通过分离密封体107而产生的半导体芯片封装的侧壁外围可以完全具有密封材料106（至少在忽视任何可选的电再分配结构和例如其中设计的外部端子的情况下）。
图3A-3F图示出产生例如本文中将更详细地描述的eWLP电子器件封装的电子器件封装的示例性工艺。
参考图3A和3B，可以对金属层101结构化来生成具有多个开口103和金属块104的结构化的金属层，相比图1A和1B。
在图3C中，粘附于第一临时载体102的结构化的金属层103、104被转移到第二临时载体302。在金属块104的（顶）表面面向第二临时载体302的情况下将金属块104放置到第二临时载体302上。
然后，如图3D中所图示的，将第一临时载体102从金属块104（即从结构化的金属层101）释放.
参考图3E，将半导体芯片105放置在第二临时载体302上进入金属块104之间的开口103中的至少一些中。也有可能的是，在将结构化的金属层（金属块104和开口103）转移到第二临时载体302之前，将半导体芯片105放置到第二临时载体302上。在这种情况下，在图3C中已经将半导体芯片105放置在第二临时载体302上。
在图3F中，在结构化的金属层103、104和半导体芯片105上方施加密封材料106来形成密封体107。为了避免重复，对上面的描述进行参考。
再次地，如结合图1A-1D和图2A-2B解释的，半导体芯片105的厚度T2可以等于或大于或小于金属块104的厚度T1。另外，密封体107的厚度T3可以例如等于或大于T1和/或T2。
一般而言，图3A-3F中图示的工艺可以类似于在先前的图中图示的工艺，除了可以使用两个临时载体102、302之外。第一临时载体102用于金属层结构化和第二临时载体302用于半导体芯片105放置的使用提供了不需要将半导体芯片105放置在第一临时载体102上的可能性。由于第一临时载体102可能受金属层结构化工艺影响或损坏，所以图3A-3F的多个临时载体的构思可以改进或促进整体制造工艺。另外，图3A-3F中图示的工艺提供了在将金属块104放置到第二临时载体302上时倒装它们的机会。由于金属块104可以具有逐渐变细的形状，所以金属块104的倒装块取向（参见图3D）可以提供在背对第二临时载体302的方向上窄的开口103。
应注意的是，在本文中描述的所有实施例中，可以面朝上或面朝下（即在倒装取向上）将半导体芯片105放置到在其上产生密封体（“人工晶片”）的临时载体上（即在第一或第二临时载体102、302上）。也有可能的是，在面朝上的取向上放置半导体芯片105中的一些，同时在面朝下的取向上将其他半导体芯片105放置在其上产生密封体的临时载体上。这样，可以产生例如多芯片的多部件电子器件封装，其中至少一个半导体芯片105被布置在面朝上的取向上并且至少一个其他半导体芯片105在该封装内被布置在面朝下的取向上。在水平半导体芯片中，面朝上通常意指活性表面是面朝上的。在垂直半导体芯片中，通常漏极或集电极电极在下侧并且控制和源极或发射极电极被布置在半导体芯片的上侧。
图4A-4H以示例的方式图示出根据上面的描述、特别是关于图1A-1D和图2A-2B（即一个临时载体的实施例）的描述产生电子器件封装的示例性方法。上面描述的所有特征可适用于图4A-4H的工艺。反之亦然，在下文中描述的所有特征可适用于图1A-1D和图2A-2B的工艺。
在图4A中，用例如热释放带401将金属层101例如层压到第一临时载体102上。热释放带401可以具有例如90℃的相对低的释放温度。不同的释放方法也是可能的，例如UV辅助释放等。另外，可以利用临时玻璃载体、零接合、粘性粘附层。
在图4B中，金属层101被结构化为金属块104。以示例的方式，可以将光致抗蚀剂（未示出）层压或涂在金属层101的上表面的顶上。然后，可以通过曝光、显影和蚀刻形成所需的结构。如上面提到的，这样生成的金属结构在设计上可以是极易变的并且可以包含用于各个电子器件封装的各个金属块图案。
在图4C中，将半导体芯片105放置在结构化的金属层中的开口103或腔体内部并且可以将其附接到热释放带401。
在图4D中，例如通过使用压缩模塑工艺或本文中提到的任何其他工艺来产生人工晶片（密封体107）。
在图4E中，可以使密封体107在其顶主表面107a处变薄。可以通过使用机械磨削工艺来执行变薄。通过变薄，金属块104可以在其顶表面（该表面可以对应于要产生的电子器件封装的上侧）处暴露。金属块厚度T1可以例如比半导体芯片105的厚度T2大大约20μm、30μm、40μm、50μm、60μm、70μm、80μm或100μm，并且可以以大约此差别（半导体芯片105的表面与金属块104表面之间的距离）的一半（例如等于或大于或小于10μm、20μm、30μm、40μm或50μm）来完成变薄。
进一步对于图4E，可以例如通过使用激光钻削工艺来使在密封体107的顶主表面107a处覆盖半导体芯片105的残余密封材料106开口。这样，可以形成电直通连接（通孔）。也可以在稍后的处理步骤处执行电直通连接的形成。另外，在密封体107的顶主表面107a处使该密封体107开口以接入和/或部分地或完全地暴露半导体芯片105是可选的工艺。
参考图4F-4H，然后可以在从第一临时载体102移除的密封体107的表面上形成第一电再分配结构410。为此目的，可以可选地倒装密封体107（参见图4F）。然后可以例如对密封体107的第一（图4E中的底，图4F中的顶）表面107b涂以聚合物层411，例如光可限定（photo-definable）聚酰亚胺层。可以对聚合物层411或者更一般地绝缘层411结构化来形成对于密封体107的开口412。更具体地，可以形成开口412中的一些来连接到金属块104，并且可以形成开口412中的一些来连接到半导体芯片105的电极。
参考图4G，可以在结构化的聚合物层411上方施加金属再分配层413。以示例的方式，可以通过例如电流镀或无电镀的电镀来形成金属再分配层413。金属再分配层413可以通过聚合物层411的开口412电连接到金属块104和/或电连接到半导体芯片105。
然后可以对金属再分配层413结构化来提供如图4H中以示例方式图示的第一电再分配结构410。该第一电再分配结构410可以形成电子器件封装的安装表面。金属再分配层413可以提供或者连接到要产生的电子器件封装的外部端子。为此目的，如稍后将描述的，可以将例如焊接沉积物附接到第一电再分配结构410。可以将这样的焊接沉积物（在图4G或图4H中未示出）附接到金属再分配层413，或者如果提供了多层第一电再分配层410，则可以将其附接到该多层第一电再分配结构410的最外面的金属再分配层。
应注意的是，可以例如在晶片级上，即在如图4H中图示的将密封体107分离成多个电子器件封装之前，执行第一电再分配结构410的生成（包括例如聚合物层411生成、开口412的生成、金属再分配层413的施加、金属再分配层413的结构化）和焊接沉积物到第一电再分配结构410（例如到结构化的金属再分配层413）的（可选的）附接。
返回图4G，可以可选地向密封体107的第二主表面107a施加金属化结构或第二电再分配结构420。如上面提到的，在半导体芯片105上方可以已经形成开口（参见图4F）。可以例如通过无电或电流电镀、印刷等来生成第二电再分配结构420。
以示例的方式，如果使用电流镀工艺，则可以将籽晶层（未示出）沉积到密封体107的第二主表面107a上，即沉积到暴露的金属块表面上并且沉积到对于半导体芯片105的开口中（图4F）。可以例如通过溅射技术来施加籽晶层。然后可以采用籽晶层作为电极，并且可以将铜或其他金属或金属合金电镀到籽晶层上至期望的高度。替换地，可以使用允许产生结构化的或未结构化的互连的无电镀或其他技术来生成第二电再分配结构420。
如图4H中所示的，可以在上面描述的工艺结尾处或者在例如在施加第二电再分配结构420（如果有的话）之前的较早阶段执行电子器件封装分离。
应注意的是，可以将第二电再分配结构420电镀到第二主表面107a上以具有实际上任何期望的高度。因此，第二电再分配结构420可以适合于提供高导热性和高热容量。第二电再分配结构420也可以提供要与半导体芯片105进行的电接触，特别是在半导体芯片105中的一个或多个是功率半导体芯片105的情况下。以示例的方式，第二电再分配结构420可以电连接到半导体芯片负载电极，诸如例如（例如垂直）半导体功率晶体管的漏极电极或源极电极。
图5A-5I图示出类似于如结合图4A-4H描述的工艺的示例性制造工艺。然而，图5A-5I的制造工艺基于图3A-3I的工艺的两个临时载体的构思。为了避免重复，对上面描述的所有实施例进行参考，并且其特征可以与在下文中结合图5A-5I描述的特征相组合。
简言之，图5A和5B中图示的工艺类似于图4A和4B中图示的工艺。
在图5C中，结构化的金属层103、104被转移到第二临时载体302。第二临时载体302可以被提供有第二热释放带501。第二热释放带501可以具有比第一热释放带401（例如约90℃）更高的释放温度（例如约150℃）。这样，通过施加合适的温度，可以将结构化的金属层103、104从第一临时载体102送交到第二临时载体302。无需赘言，除了热释放之外的其他释放方法是可行的，例如辐射发起的释放（例如UV释放）等。
在图5D中，半导体芯片105被放置到第二临时载体302上并且其通过例如第二热释放带501被粘附到该第二临时载体302。可以通过例如使用在例如金属层101结构化工艺（图5B）期间被蚀刻到金属层101的对准标记（未示出）来完成对准。应注意的是，可以将对准标记蚀刻穿过金属层101的整个距离以便在金属块104的面朝上的底表面104b处可见。
图5E-5I图示出类似于上面对于图4D-4H描述的工艺的工艺，并且对该描述进行参考以便避免重复。作为与对于图4D-4H描述的工艺的差别，从第二临时载体302移除密封体107的工艺可能需要在较高温度下来执行，并且完成的电子器件封装中的圆锥形金属块104的取向可能与如图4H中所示的完成的电子器件封装的圆锥形金属块104的取向相反。
图6是在分别对应于图4C或图5D的制作工艺阶段（即在金属层结构化和半导体芯片放置之后并且在施加密封材料106之前）的半导体芯片封装的底视图。更具体地，图6的视图是例如如由低释放温度胶带401（图4C）或高释放温度胶带501（参见图5D）所见的一个半导体芯片封装的占用面积（footprint）。以示例的方式，两个金属块104_1和104_2以及两个半导体芯片105_1和 105_2被包括在半导体芯片封装内。
以示例的方式，金属块104_1可以在例如四个面中的三个处包围其中放置半导体芯片105_1的开口。其中放置半导体芯片105_2的开口可以由例如金属块104_1的两个侧面和金属块104_2的一个侧面两者定边界。金属块104_1和金属块104_2相互不连接。一般而言，半导体芯片105的一个、两个、三个或者甚至所有四个面可以由一个金属块104的对应侧面或多个金属块104_1、104_2的对应侧面相邻。在一个区中，在金属块104_1和金属块104_2相互相邻的情况下，金属块104_1、104_2可以被间隔开以下的空隙宽度的小的空隙601，所述空隙宽度等于或小于例如100μm、50μm、30μm、10μm、5μm等。
半导体芯片105_1和105_2可以由金属块104_1、104_2的至少一个、两个或三个面（参见图6）围绕。金属块104_1、104_2可以例如具有矩形形状或者由一个或多个L形分段构成的形状。半导体芯片105_1、105_2可以具有布置在半导体芯片105_1、105_2的底面105b处的芯片电极610、611。以示例的方式，芯片电极610可以是负载电极，而芯片电极611可以是控制电极，诸如例如栅极电极。在其中半导体芯片105_1、105_2的底表面105b仅包含一个负载电极（例如源极电极）的实施例中，其他的负载电极（例如漏极电极）可以被布置在半导体芯片105_1、105_2的顶表面105a上。另外，如先前所述的，半导体芯片105_1、105_2可以具有不同的类型（例如功率半导体芯片、逻辑半导体芯片、MEMS半导体芯片、传感器芯片等），并且另外，可以使用其他类型的电子部件105。
图7图示出在对应于例如图4D或5E的制作工艺阶段期间图6的电子器件封装的底视图。金属块104_1、104_2与半导体芯片105_1、105_2之间的空隙或间距可以被填充有密封材料106。如图7中显而易见的，整体封装材料可以由金属而非密封材料106支配。结构化的金属层（即金属块104_1、104_2）可以改进电子器件封装的热性能并且可以用来将信号或负载电流从封装底侧送到封装顶侧。
图8图示出在对应于图4F或5G的制作阶段期间图6-7的电子器件封装的示例性底视图。如上面描述的，已经施加第一电再分配结构410的聚合物层411并且已经在聚合物层411中产生开口412。开口412可以连接到金属块104_1、104_2并且连接到半导体芯片105_1、105_2的电极610、611。
图9图示出在对应于图4H或5I的制作工艺阶段期间半导体芯片封装的示例性底视图。由结构化的金属再分配层413执行重新路由。金属再分配层413的结构化可以包括溅射和电流（即电化学）电镀工艺或者例如无电金属电镀工艺或印刷工艺。可选地，可以增加其他绝缘层和/或结构化的金属再分配层。第一结构化的金属再分配层413可以包括将芯片电极610、611互连到金属块104_1、104_2的结构或者可以包括将芯片电极610、611互连到彼此的结构或者可以包括并不互连多个开口412但仅提供要在其上放置焊接沉积物的凸起焊盘的结构。
图10以示例的方式图示出施加附加的聚合物层（图4和5中未示出）1020，其被施加在结构化的金属再分配层413上方。聚合物层1020可以用作（可选的）焊接停止掩模。为此目的，聚合物层1020可以包括暴露结构化的金属再分配层413的焊接凸起焊盘的开口1021。聚合物层1020可以形成第一电再分配结构410的一部分。
图11图示出在图6-10中图示的电子器件封装的制作工艺期间该电子器件封装的顶视图。图11可以对应于与图4A或5I对应的电子器件封装的制作阶段，即在生成第二电再分配结构420之后且在将密封体107分离成多个电子器件封装之后。如图11中显而易见的，可以由密封体107的密封材料106形成电子器件封装的整个外围。另外，半导体芯片105_1、105_2的顶表面105a可以由第二电再分配结构420的金属材料部分地或完全地覆盖。第二电再分配结构420可以但不必续连接到可选地布置在半导体芯片105_1、105_2的顶表面105a上的半导体芯片电极。另外，有可能的是，第二电再分配结构420可以被分离成相互不连接的部分420_1和420_2，其中每个部分420_1、420_2可以分别电连接到对应的金属块104_1、104_2，或者第二电再分配结构420是被配置成电互连不同金属块104_1、104_2的结构化的或连续的层。
图12是类似于图6中所示的视图的电子器件封装的示例性视图。在图12中，在电子器件封装内提供三个金属块104_1、104_2和104_3。除此之外，图12的电子器件封装可以与图6的半导体封装相同，并且对上面的描述进行参考以便避免重复。
图13是图12中所示的电子器件封装的视图。图13的视图类似于图8的视图，并且对上面的描述进行参考以便避免重复。应注意的是，第三金属块104_3可以提供电子器件封装的附加外部端子。另外，如图13中图示的，第一电再分配结构410的聚合物层411的开口412可以基本上大于图8中所示的开口412。这样，可以基本上改进电子器件封装到例如客户的应用板的外部应用的散热。
参考图14，示出了示例性电子器件封装1400。电子器件封装包括具有第一表面104a和与第一表面104a相对的第二表面104b的至少一个金属块104。另外，电子器件封装1400包括邻近于该至少一个金属块104横向布置的至少一个半导体芯片105，其中金属块104与半导体芯片105之间的间距可以被填充有密封材料106。半导体芯片105可以具有第一（底）表面105b和与第一表面105b相对的第二（顶）表面105a。包括密封材料106或者由密封材料106制成的密封剂1401使至少一个金属块104和至少一个半导体芯片105嵌入。
至少一个半导体芯片105的第一表面105b可以与至少一个金属块104的底表面104a齐平。密封材料106可以完全覆盖半导体芯片105的第二表面105a。金属块104的顶表面104b可以由密封材料106暴露。也即，金属块104可以形成延伸穿过密封材料106的通孔。
参考图15，示出了示例性电子器件封装1500。可以在至少一个半导体芯片105的第一表面105b上方并且在至少一个金属块104的底表面104a上方提供第一电再分配结构410。第一电再分配结构410可以电连接到该至少一个金属块104和布置在该至少一个半导体芯片105的第一表面105b上的电极（未示出）。如上面描述的，第一电再分配结构410可以包括具有开口412、结构化的金属再分配层413和焊接沉积物1501的聚合物层411。可选地，可以提供焊接掩模层（未图示出）来限定焊接沉积物1501在结构化的金属再分配层413上的位置。
参考图16，图示出示例性电子器件封装1600。电子器件封装1600包括布置在至少一个半导体芯片105的第二（顶）表面105a上方并且在至少一个金属块104的顶表面104b上方的第二电再分配结构420。第二电再分配结构420可以包括至少一个结构化的金属再分配层420_1。结构化的金属再分配层420_1可以电连接到该至少一个金属块104并且可选地，电连接到该至少一个半导体芯片105。
图17图示出示例性电子器件封装1700。电子器件封装1700可以包含如本文中描述的第一电再分配结构410和第二电再分配结构420两者。金属块104可以形成穿透密封材料106的通孔，并且第二电再分配结构420可以形成半导体芯片105与金属块104之间的后侧连接。
所有示例性电子器件封装1400、1500、1600、1700可以被提供有朝电子器件封装的底部逐渐变细的圆锥形金属块104或者被提供有朝电子器件封装1400、1500、1600、1700的顶部逐渐变细的金属块104（未示出）。另外，所有电子器件封装1400、1500、1600、1700可以包括水平或垂直设计的半导体芯片105并且可以包括具有小于、等于或大于金属块104的厚度T1的厚度T2的半导体芯片105。另外，应注意的是，金属块104的表面104b必须在封装外围处暴露但也可以由密封材料106部分地或完全地覆盖。
图18图示出示例性多芯片电子器件封装1800。电子器件封装1800包括如本文中描述的（可选的）第一电再分配结构410和/或（可选的）第二再分配结构420。
以示例的方式，电子器件封装1800可以包括半桥电路。半桥电路可以例如被实现为用于分别将DC或AC电压转换成DC电压的电路，所谓DC-DC转换器和AC-DC转换器。以示例的方式，施加到DC-DC转换器的电压可以在例如30-150V之间的范围中。施加到AC-DC转换器的电压可以例如在300-1000V之间的范围中。
在图18中，第一半导体芯片105_1可以形成低侧功率开关，并且第二半导体芯片105_2可以形成半桥电路的高侧功率开关。更具体地，第一和第二半导体芯片105_1、105_2可以例如是N-MOSFET。如图18中图示的，第一半导体芯片105_1的漏极可以经由金属块104_1连接到焊接沉积物1501。另外，第一半导体芯片105_1的漏极可以经由金属块104_2连接到第二半导体芯片105_2的源极电极。第二半导体芯片105_2的漏极电极可以经第三金属块104_3连接到形成电子器件封装1800的高侧漏极端子1801的焊接沉积物1801。端子1802和1803分别形成电子器件封装1800的低侧和高侧栅极端子。端子1804可以例如形成电子器件封装1800的低侧漏极和高侧源极节点。
如图18中以示例的方式图示的，密封材料106可以例如提供第一电再分配结构410的第一绝缘层1810。可以在密封工艺期间产生由密封材料106在半导体芯片105_1、105_2的底面105b上形成的第一绝缘层1810。以示例的方式，可以通过液体密封材料106在密封工艺期间在半导体芯片105_1、105_2底下流动而生成第一绝缘层1810。为此目的，在半导体芯片105_1、105_2的底表面105b处的芯片电极可以超过该半导体材料表面突出一小的距离，以便在（第一或第二）临时载体102、302与半导体芯片105_1、105_2的底面105b的半导体部分之间提供空隙。
可以将提供形成第一电再分配结构410的一部分的第一绝缘层1810应用于本文中描述的电子器件封装的所有实施例。
图19图示出示例性电子器件封装1900。电子器件封装1900可以类似于电子器件封装1800，除了半导体芯片105_1和105_2可以具有大于金属块104_1、104_2、104_3的厚度T1的厚度T2之外。另外，电子器件封装1900可以具有完全由密封材料106形成的顶表面。也即，例如可以不向电子器件封装1900的顶表面施加第二再分配结构420。在这种情况下，可以不将金属块104_1、104_2、104_3设计成将信号或负载电流从封装的一侧路由到封装的其它侧。然而，金属块104_1、104_2、104_3可以有助于第一电再分配结构410并且可以提供电子器件封装1900的提高的稳定性、鲁棒性、热性质等。
参考图20，示出了示例性电子器件封装2000。电子器件封装2000类似于电子器件封装1500，并且对其描述进行参考以避免重复。金属块104可以形成延伸穿过密封材料106的通孔。作为与电子器件封装1500的差别，金属块104在从第一电再分配结构410到电子器件封装2000的上（后侧）表面的方向上逐渐变细。
参考图21，示出了示例性电子器件封装2100。电子器件封装2100类似于电子器件封装1500，并且对其描述进行参考以避免重复。作为与电子器件封装1500的差别，金属块104不延伸穿过密封材料106。金属块104可以用来形成密封材料106中的嵌入路由。金属块104的厚度T1可以等于或小于密封材料106的厚度T3的50%、40%、30%、20%或10%。
参考图22，示出了示例性电子器件封装2200。电子器件封装2200类似于电子器件封装2100，并且对其描述进行参考以避免重复。金属块104可以用来形成密封材料106中的嵌入路由。金属块104的厚度T1可以等于或大于密封材料106的厚度T3的50%、60%、70%、80%或90%。
参考图23，示出了示例性电子器件封装2300。电子器件封装2300类似于电子器件封装1500，并且对其描述进行参考以避免重复。作为与电子器件封装1500的差别，可以已经继续进行变薄直到金属块104和半导体芯片105两者暴露为止。以示例的方式，金属块104可以具有与半导体芯片105的厚度T2相同的厚度T1。
参考图24，示出了示例性电子器件封装2400。电子器件封装2400在一些方面（例如被配置为通孔的第一和第二再分配结构410、420、金属块104）类似于电子器件封装1700，并且对其描述进行参考以避免重复。电子器件封装2400可以包括至少两个金属块104_1、104_2，该至少两个金属块104_1、104_2可以紧挨着半导体芯片105的两侧横向布置。另外，半导体芯片105的后侧可以由密封材料106完全覆盖，第二再分配结构420可以包括相互不连接的部分420_1和420_2，其中每个部分420_1、420_2可以分别电连接到对应的金属块104_1、104_2，但是例如不电连接到半导体芯片105。
参考图25，示出示例性电子器件封装2500。电子器件封装2500类似于电子器件封装2400，并且对其描述进行参考以避免重复。另外，例如电感器、电阻器或电容器的无源件2510可以被安装在电子器件封装2500的后侧表面上并且可以由第二再分配结构420的相互不连接的部分420_1和420_2电连接到该封装。
参考图26，示出了示例性电子器件封装2600。电子器件封装2600类似于电子器件封装2400，并且对其描述进行参考以避免重复。作为与电子器件封装2400的差别，半导体芯片105以面朝上的取向被定位在电子器件封装2600中。也即，半导体芯片105的电极610、611面向第二再分配结构420并且可以例如与第二再分配结构420的相互不连接的部分420_1和420_2电互连。如上面已经以示例的方式描述的，电极610可以例如是负载电极，并且电极611可以例如是半导体芯片105的控制电极。
参考图27，示出了示例性电子器件封装2700。电子器件封装2700类似于电子器件封装1500，并且对其描述进行参考以避免重复。作为与电子器件封装1500的差别，第一再分配结构410包括多个金属再分配层413和布置在金属再分配层413之间的多个绝缘聚合物层411。
参考图28，示出了示例性电子器件封装2800。作为基本结构，电子器件封装2800可以包括电子器件封装1400。另外，增加第一再分配结构410和第二再分配结构420。然而，与其他实施例相比较，可以首先倒装基本结构（电子器件封装1400）并且然后施加第一和第二再分配结构410、420。这样，与由电子器件封装2600所例示的取向相反，第一再分配结构410可以连接到半导体芯片105的电极610、611，并且第二再分配结构420可以连接到半导体芯片105的后侧电极（例如负载电极）。应注意的是，可以在本文中示出的所有其他实施例中使用向相对侧施加第一和第二再分配结构410、420中的一个或两者的构思。
参考图29，示出了示例性电子器件封装2900。电子器件封装2900类似于电子器件封装2400，并且对其描述进行参考以避免重复。作为与电子器件封装2400的差别，第二再分配结构420包括多个金属再分配层和布置在金属再分配层之间的多个绝缘聚合物层。
参考图30，示出了示例性电子器件封装3000。电子器件封装3000类似于电子器件封装2400，并且对其描述进行参考以避免重复。作为与电子器件封装2400的差别，连续的导电层3010取代了第二再分配结构420。连续导电层3010可以例如是金属层。其可以是通过前述技术中的任一个沉积到电子器件封装的后侧上的金属层，或者其可以是层压到电子器件封装的后侧上的金属箔。连续导电层3010可以电连接到电子器件封装的金属块104_1、104_2中的一个或多个（或者，例如，全部）。连续导电层3010可以用作器件的屏蔽。连续导电层3010可以覆盖等于或大于电子器件封装3000的后侧表面面积的70%、80%、90%或95%。由于可以将金属块104_1、104_2设计成横向包围或者围绕半导体芯片105，所以可以获得有效的整体屏蔽。
参考图31，示出了示例性电子器件封装3100。电子器件封装3100类似于电子器件封装1500，并且对其描述进行参考以避免重复。作为与电子器件封装1500的差别，半导体芯片105的电极中的一个可以连接到金属块104。该连接可以由第一再分配结构410的金属再分配层实现。金属块104可以用作电子器件封装3100的嵌入式热沉。金属块104可以具有等于或大于电子器件封装3100的对应的横向尺寸的20%、30%、40%、50%、60%、70%或80%的一个或两个横向尺寸。另外，如由电子器件封装3100所例示的，可以向半导体芯片电极和金属块104施加公共的焊接沉积物1501。
应注意的是，可以在单个电子器件封装中提供金属块104的各种设计和功能中的一个或多个（例如嵌入的路由、穿通孔、热沉、屏蔽）。另外，如图32中所示，由金属块104制成的穿通孔矩阵可以被包括在本文中描述的电子器件封装中的任一个中。穿通孔矩阵可以是一维矩阵（即一排穿通孔）或者二维矩阵（即穿通孔的二维图案或栅格）。
图33图示出当被布置在第一和第二再分配结构410、420之间并且互连到第一和第二再分配结构410、420时的图32的穿通孔（或通孔）矩阵。以示例的方式，第二再分配结构是例如多层再分配结构420。
参考图34，示出了示例性电子器件封装3400。电子器件封装3400类似于电子器件封装1800，并且对其描述进行参考以避免重复。作为与电子器件封装1800的差别，半导体芯片105_1和105_2分别被取向为面朝下和面朝上。另外，可以与在电子器件封装1800中不同地设计第一和第二电再分配结构410、420，并且对示出类似再分配结构设计的前述实施例进行参考。
图35A-35L示意性地图示出制造例如如图36中示出的电子器件封装的电子器件封装的方法的示例性实施例的横截面视图。参考图35A，提供了金属层3501。金属层3501可以与金属层101相同，除了金属层3501包括内部蚀刻停止层3502之外。蚀刻停止层3502可以在金属层3501内部连续延伸。以示例的方式，金属层3501可以包括夹在上面的金属层（例如金属箔）3503和下面的金属层（例如金属箔）3504之间的蚀刻停止层3502或者由其组成。上面和下面的金属层3503、3504可以例如具有大块金属，例如Cu等。
参考图35B-35D，对上面的金属层3503结构化。以示例的方式，在上面的金属层3503上方施加光致抗蚀剂层3510（图35B）并且如例如上面描述的那样执行光刻来将光致抗蚀剂层3510结构化成蚀刻掩模（图35C）。
参考图35D，然后可以通过例如蚀刻工艺对上面的金属层3503结构化来在其中形成多个凹口3505。鉴于结构化工艺，对上面的描述进行参考。结构化工艺可以在蚀刻停止层3502处停止。蚀刻停止层3502可以是导电层或电绝缘层。
参考图35E，可以倒装部分结构化的金属层3501并且可以将其转移到临时载体3520。临时载体3520可以与例如临时载体302（参见图3C）相同，并且对上面的描述进行参考。
参考图35F-35H，对（先前是下面的，现在是上面的）金属层3504结构化。以示例的方式，可以在金属层3504上方施加光致抗蚀剂层3511（图35F），并且例如如上面描述的那样执行光刻来将光致抗蚀剂层3511结构化成蚀刻掩模（图35G）。
参考图35H，然后可以通过例如蚀刻工艺对金属层3504结构化来在其中形成多个凹口3506，其中金属层3503、3504中的凹口3505、3506中的至少一些与穿透金属层3501的开口103组合。鉴于结构化工艺的特征和在金属层3501中形成的开口103的特征，对上面的描述进行参考。结构化工艺可以在蚀刻停止层3502处停止。施加到金属层3504的结构可以不同于施加到金属层3503的结构。特别地，施加到金属层3504的结构可以具有不同于施加到金属层3503的结构的几何形状或轮廓。
一般来说，两侧结构化工艺提供了制造在顶侧和底侧具有不同形状的金属块104（例如顶侧和底侧可以具有不同的几何形状或轮廓形状）的机会。以示例的方式，这可能允许在一侧上具有例如用于电路由的更多空间，但是同时在其他侧上具有大的接触区域。
图35I图示出将电子部件105放置到开口103中的至少一些中的工艺。对上面的描述进行参考以便避免重复。
参考图35J-35K，可以施加密封体106并且可以执行可选的变薄工艺。对先前的描述进行参考，参见例如结合图1D、2B、3F、4D、4E、5E、5F等的公开内容。
参考图35L，可以向密封体107的一侧或两侧施加一个或多个再分配层410和/或420。对再分配层410、420的先前描述进行参考，参见例如结合图4F-4H、5G-5I等的公开内容。
应注意的是，如图35E-35J中以示例的方式图示的使用一个临时载体3520的工艺可以由如图3A-3F和5A-5F中以示例的方式图示的使用多个（例如两个）临时载体的工艺取代。这样，可以将放置工艺和金属块104相对于电子部件105的取向设计得更加灵活。
图36示意性地图示出电子器件封装3600的实施例的横截面视图。电子器件封装3600可以例如由包括如图35A-35J中图示的工艺阶段的工艺来制作。
更具体地，金属块104可以具有被设计为不同于且例如独立于下侧表面104a形状的上侧表面104b形状。该附加的设计可变度允许修整金属块的形状以与电子器件封装3600的不同需求和/或功能和/或再分配层410、420的设计相匹配。以示例的方式，如果该一侧的功能主要用来提供高效的散热和/或其他侧的功能主要用来提供内部或外部的电重新路由和/或外部连接性（例如通过提供电子器件封装3600的外部端子），则这些功能可以映射成金属块104的两侧或表面104a、104b的各个形状/轮廓。特别地，金属块104的上部分（例如由金属层3504制成）可以相对于金属块104的下部分（例如由金属层3503制成）横向移位。至于电子器件封装3600的其他特征、尺寸、功能、材料等以及其各种部分，对本文中描述的实施例和设计变化进行参考以避免重复。
尽管已经在本文中图示和描述了特定实现方式，但是本领域普通技术人员将认识到的是，在不偏离本发明的范围的情况下，各种替换的和/或等同的实现方式可以替代所示和所描述的特定实施例。本申请意图覆盖本文中讨论的特定实施例的任何调适或变化。因此，所意图的是本发明可以仅由权利要求及其等同物限制。

Claims (25)

1. 一种制造电子器件封装的方法，包括：
对金属层结构化来生成具有多个开口的结构化的金属层；
将电子部件放置到所述开口中的至少一些中；
在所述结构化的金属层和所述电子部件上方施加密封材料来形成密封体；以及
将所述密封体分离成多个电子器件封装。
2. 权利要求1所述的方法，还包括：
在对所述金属层结构化之前将所述金属层施加到第一临时载体；
将所述结构化的金属层转移到第二临时载体；以及
将所述电子部件放置在所述第二临时载体上。
3. 权利要求2所述的方法，其中，在已经将所述结构化的金属层转移到所述第二临时载体之后将所述电子部件放置在所述第二临时载体上。
4. 权利要求2所述的方法，其中，在已经将所述结构化的金属层转移到所述第二临时载体之前将所述电子部件放置在所述第二临时载体上。
5. 权利要求1所述的方法，还包括：
在对所述金属层结构化之前将所述金属层施加到第一临时载体；以及
在对所述金属层结构化之后将所述电子部件放置在所述第一临时载体上。
6. 权利要求1所述的方法，还包括：
使所述密封体的表面变薄。
7. 权利要求6所述的方法，其中，通过变薄，所述结构化的金属层的至少一部分被暴露。
8. 权利要求6所述的方法，其中，通过使所述密封体的被变薄的表面开口，所述电子部件中的至少一些被暴露。
9. 权利要求2所述的方法，还包括：
从所述第二临时载体移除所述密封体；以及
在从所述第二临时载体移除的所述密封体的表面上形成第一电再分配结构。
10. 权利要求9所述的方法，还包括：
将焊接沉积物附接到所述第一电再分配结构。
11. 权利要求5所述的方法，还包括：
从所述第一临时载体移除所述密封体；以及
在从所述第一临时载体移除的所述密封体的表面上形成第一电再分配结构。
12. 权利要求6所述的方法，还包括：
在所述密封体的变薄的表面上形成第二电再分配结构。
13. 一种电子器件封装，包括：
至少一个金属块，该至少一个金属块具有第一表面和与所述第一表面相对的第二表面；
至少一个电子部件，其邻近于所述至少一个金属块横向布置，所述至少一个电子部件具有第一表面和与所述第一表面相对的第二表面；以及
密封剂，其使所述至少一个金属块和所述至少一个电子部件嵌入。
14. 权利要求13所述的电子器件封装，其中，所述至少一个电子部件的所述第一表面与所述至少一个金属块的所述第一表面齐平。
15. 权利要求13所述的电子器件封装，其中，所述至少一个金属块的所述第二表面穿透所述密封剂。
16. 权利要求13所述的电子器件封装，还包括：
在所述至少一个电子部件的所述第一表面和所述至少一个金属块的所述第一表面上方的第一电再分配结构，所述第一电再分配结构电连接到所述至少一个金属块和被布置在所述至少一个电子部件的所述第一表面上的电极。
17. 权利要求13所述的电子器件封装，还包括：
在所述至少一个电子部件的所述第二表面和所述至少一个金属块的所述第二表面上方的第二电再分配结构，所述第二电再分配结构电连接到所述至少一个金属块。
18. 权利要求13所述的电子器件封装，其中，所述至少一个金属块具有等于或大于所述至少一个电子部件的厚度的厚度。
19. 权利要求13所述的电子器件封装，其中，所述至少一个金属块具有小于所述至少一个电子部件的厚度的厚度。
20. 权利要求13所述的电子器件封装，其中，所述至少一个金属块与所述至少一个电子部件的至少两个侧面相邻。
21. 权利要求13所述的电子器件封装，其中，所述至少一个电子部件是半导体芯片。
22. 权利要求13所述的电子器件封装，其中，所述至少一个金属块具有逐渐变细的侧面。
23. 权利要求13所述的电子器件封装，其中，所述至少一个金属块的所述第一表面和所述第二表面在形状上不同。
24. 一种制造电子器件封装的方法，包括：
对金属层的一侧结构化来生成具有包括多个凹口的第一结构化的金属层表面的金属层；
对所述金属层的相对侧结构化来提供包括多个凹口的第二结构化的金属层表面，其中在所述第一和第二结构化的金属层表面处的所述凹口中的至少一些组合到穿透所述金属层的开口；
将电子部件放置到所述开口中的至少一些中；
在所述结构化的金属层和所述电子部件上方施加密封材料来形成密封体；以及
将所述密封体分离成多个电子器件封装。
25. 权利要求24所述的方法，其中，所述金属层包括在所述金属层的内部中延伸的蚀刻停止层。
CN201510247656.8A 2014-05-16 2015-05-15 包括金属块的电子器件封装 Active CN105895535B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/279,752 US9768037B2 (en) 2014-05-16 2014-05-16 Electronic device package including metal blocks
US14/279752 2014-05-16

Publications (2)

Publication Number Publication Date
CN105895535A true CN105895535A (zh) 2016-08-24
CN105895535B CN105895535B (zh) 2018-10-12

Family

ID=54361823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510247656.8A Active CN105895535B (zh) 2014-05-16 2015-05-15 包括金属块的电子器件封装

Country Status (3)

Country Link
US (1) US9768037B2 (zh)
CN (1) CN105895535B (zh)
DE (1) DE102015107445B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494202A (zh) * 2017-09-12 2019-03-19 Pep创新私人有限公司 一种半导体芯片封装方法及封装结构
CN112820752A (zh) * 2019-11-15 2021-05-18 云谷（固安）科技有限公司 微发光二极管阵列基板及微发光二极管的转移方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283443B2 (en) * 2009-11-10 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
US9455160B2 (en) * 2013-01-14 2016-09-27 Infineon Technologies Ag Method for fabricating a semiconductor chip panel
JP2014165456A (ja) * 2013-02-27 2014-09-08 Fujitsu Mobile Communications Ltd 電子機器及び電子機器のリアケース
WO2015175517A1 (en) * 2014-05-12 2015-11-19 Skyworks Solutions, Inc. Devices and methods for processing singulated radio-frequency units
CN106688115B (zh) * 2014-09-12 2019-06-14 世迈克琉明有限公司 半导体发光元件的制造方法
CN104217878B (zh) * 2014-09-15 2016-06-22 南通万德科技有限公司 一种镀贵金属开关触点元件及其制备方法
US9698116B2 (en) * 2014-10-31 2017-07-04 Nxp Usa, Inc. Thick-silver layer interface for a semiconductor die and corresponding thermal layer
DE102016203453A1 (de) 2016-03-02 2017-09-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102016102155A1 (de) * 2016-02-08 2017-08-10 Infineon Technologies Ag Ein Verfahren zum galvanischen Plattieren unterstützt durch eine Stromverteilungsschicht
EP3433878A2 (en) 2016-03-21 2019-01-30 Murata Manufacturing Co., Ltd. A packaged circuit system structure
CN106684067B (zh) * 2017-03-09 2023-09-29 Oppo广东移动通信有限公司 指纹识别芯片的封装结构及电子装置
DE102017212457A1 (de) * 2017-07-20 2019-01-24 Infineon Technologies Ag Halbleitergehäuse mit Nickelplattierung und Verfahren zum Herstellen desselben
US11088082B2 (en) * 2018-08-29 2021-08-10 STATS ChipPAC Pte. Ltd. Semiconductor device with partial EMI shielding and method of making the same
KR20210029422A (ko) * 2019-09-06 2021-03-16 에스케이하이닉스 주식회사 전자기간섭 차폐층을 포함하는 반도체 패키지
US11869823B2 (en) * 2019-11-08 2024-01-09 Octavo Systems Llc System in a package modifications
CN112786514B (zh) * 2019-11-11 2023-01-03 成都辰显光电有限公司 一种微元件的临时转移基板及其制备方法
DE102020109555A1 (de) 2020-04-06 2021-10-07 Infineon Technologies Ag Eingehäuste halbleitervorrichtung und verfahren zur herstellung einer eingehäusten halbleitervorrichtung
US11742302B2 (en) * 2020-10-23 2023-08-29 Wolfspeed, Inc. Electronic device packages with internal moisture barriers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157475A (en) * 1988-07-08 1992-10-20 Oki Electric Industry Co., Ltd. Semiconductor device having a particular conductive lead structure
US20040194294A1 (en) * 1996-04-18 2004-10-07 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US20060019484A1 (en) * 2004-07-23 2006-01-26 Industrial Technology Research Institute Wafer-leveled chip packaging structure and method thereof
US7060535B1 (en) * 2003-10-29 2006-06-13 Ns Electronics Bangkok (1993) Ltd. Flat no-lead semiconductor die package including stud terminals
WO2013100709A1 (ko) * 2011-12-29 2013-07-04 주식회사 네패스 반도체 패키지 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8264091B2 (en) 2009-09-21 2012-09-11 Stats Chippac Ltd. Integrated circuit packaging system with encapsulated via and method of manufacture thereof
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8513062B2 (en) 2010-02-16 2013-08-20 Infineon Technologies Ag Method of manufacturing a semiconductor device with a carrier having a cavity and semiconductor device
US9269691B2 (en) * 2010-05-26 2016-02-23 Stats Chippac, Ltd. Semiconductor device and method of making an embedded wafer level ball grid array (EWLB) package on package (POP) device with a slotted metal carrier interposer
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
US8704354B2 (en) * 2012-03-28 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package structures and methods for forming the same
US9704780B2 (en) * 2012-12-11 2017-07-11 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming low profile fan-out package with vertical interconnection units
US9111912B2 (en) * 2013-05-30 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9123730B2 (en) * 2013-07-11 2015-09-01 United Microelectronics Corp. Semiconductor device having through silicon trench shielding structure surrounding RF circuit
US20150108621A1 (en) * 2013-10-17 2015-04-23 Eduard J. Pabst Shielded device packages and related fabrication methods
US9576926B2 (en) * 2014-01-16 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure design in fan-out package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157475A (en) * 1988-07-08 1992-10-20 Oki Electric Industry Co., Ltd. Semiconductor device having a particular conductive lead structure
US20040194294A1 (en) * 1996-04-18 2004-10-07 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US7060535B1 (en) * 2003-10-29 2006-06-13 Ns Electronics Bangkok (1993) Ltd. Flat no-lead semiconductor die package including stud terminals
US20060019484A1 (en) * 2004-07-23 2006-01-26 Industrial Technology Research Institute Wafer-leveled chip packaging structure and method thereof
WO2013100709A1 (ko) * 2011-12-29 2013-07-04 주식회사 네패스 반도체 패키지 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494202A (zh) * 2017-09-12 2019-03-19 Pep创新私人有限公司 一种半导体芯片封装方法及封装结构
CN109494202B (zh) * 2017-09-12 2023-01-31 Pep创新私人有限公司 一种半导体芯片封装方法及封装结构
CN112820752A (zh) * 2019-11-15 2021-05-18 云谷（固安）科技有限公司 微发光二极管阵列基板及微发光二极管的转移方法
CN112820752B (zh) * 2019-11-15 2023-01-03 云谷（固安）科技有限公司 微发光二极管阵列基板及微发光二极管的转移方法

Also Published As

Publication number Publication date
CN105895535B (zh) 2018-10-12
DE102015107445A1 (de) 2015-11-19
US20150332938A1 (en) 2015-11-19
US9768037B2 (en) 2017-09-19
DE102015107445B4 (de) 2024-02-29

Similar Documents

Publication Publication Date Title
CN105895535B (zh) 包括金属块的电子器件封装
US10861760B2 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
US9607966B2 (en) Chip arrangement
US9064869B2 (en) Semiconductor module and a method for fabrication thereof by extended embedding technologies
CN109494202B (zh) 一种半导体芯片封装方法及封装结构
CN102456584B (zh) 在半导体小片和互连结构周围形成可穿透膜包封料的半导体器件和方法
US9070568B2 (en) Chip package with embedded passive component
KR101323978B1 (ko) 회로 다이의 패키징 방법 및 전자 디바이스
US9437548B2 (en) Chip package and method for manufacturing the same
US10312194B2 (en) Stacked electronics package and method of manufacturing thereof
CN110998828B (zh) 具有集成互连结构的电子封装件及其制造方法
US10700035B2 (en) Stacked electronics package and method of manufacturing thereof
CN104425402A (zh) 密封的半导体器件
US10770444B2 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
US9287206B2 (en) Method of fabricating a semiconductor device with encapsulant
US20210035879A1 (en) Encapsulated package with carrier, laminate body and component in between
US10229885B2 (en) Method of galvanic plating assisted by a current distribution layer
EP3975226A1 (en) A semiconductor device module comprising vertical metallic contacts and a method for fabricating the same
CN111354648A (zh) 半导体面板、半导体封装及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant