DE102020109555A1 - Eingehäuste halbleitervorrichtung und verfahren zur herstellung einer eingehäusten halbleitervorrichtung - Google Patents

Eingehäuste halbleitervorrichtung und verfahren zur herstellung einer eingehäusten halbleitervorrichtung Download PDF

Info

Publication number
DE102020109555A1
DE102020109555A1 DE102020109555.4A DE102020109555A DE102020109555A1 DE 102020109555 A1 DE102020109555 A1 DE 102020109555A1 DE 102020109555 A DE102020109555 A DE 102020109555A DE 102020109555 A1 DE102020109555 A1 DE 102020109555A1
Authority
DE
Germany
Prior art keywords
molded body
semiconductor chip
semiconductor
semiconductor device
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020109555.4A
Other languages
English (en)
Inventor
Horst Theuss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102020109555.4A priority Critical patent/DE102020109555A1/de
Priority to US17/221,974 priority patent/US11967562B2/en
Priority to CN202110367208.7A priority patent/CN113496900A/zh
Publication of DE102020109555A1 publication Critical patent/DE102020109555A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Verfahren zur Herstellung von eingehäusten Halbleitervorrichtungen, umfassend: Bereitstellen einer Vielzahl von Halbleiterchips, wobei die Halbleiterchips in einem Array auf einem Träger so angeordnet sind, dass eine erste Seite der Halbleiterchips dem Träger zugewandt ist und dass ein leerer Raum seitlich neben jedem Halbleiterchip angeordnet ist, Anordnen eines Substrats mit einer Vielzahl von leitenden Elementen über der Vielzahl von Halbleiterchips, sodass ein leitendes Element in dem jeweiligen leeren Raum neben jedem der Halbleiterchips angeordnet ist, Formgießen über die Vielzahl von Halbleiterchips, um einen Formkörper zu bilden, und Vereinzeln eingehäuster Halbleitervorrichtungen aus dem Formkörper durch Schneiden durch den Formkörper.

Description

  • TECHNISCHER BEREICH
  • Diese Offenbarung bezieht sich im Allgemeinen auf eine eingehäuste Halbleitervorrichtung und auf ein Verfahren zur Herstellung einer eingehäusten Halbleitervorrichtung.
  • HINTERGRUND
  • Eingehäuste Halbleitervorrichtungen können einen Halbleiterchip umfassen, der von einem Formkörper eingekapselt ist. Der Halbleiterchip kann elektrische Kontakte umfassen, die auf einer ersten Seite, z.B. der Unterseite, der eingehäusten Halbleitervorrichtung angeordnet sind. Eine oder mehrere vertikale Verbindungen können verwendet werden, um einen oder mehrere der elektrischen Kontakte des Halbleiterchips oder anderer elektrischer Komponenten zu einer zweiten Seite, z.B. der Oberseite, der eingehäusten Halbleitervorrichtung gegenüber der ersten Seite umzuleiten. Die Bereitstellung von elektrischen Kontakten auf zwei gegenüberliegenden Seiten einer eingehäusten Halbleitervorrichtung kann z.B. ein Stapeln von Bauelementen ermöglichen und dadurch bei den laufenden Miniaturisierungsbemühungen von elektronischen Komponenten helfen. Bei der Herstellung von eingehäusten Halbleitervorrichtungen kann der zusätzliche Verarbeitungsschritt der Herstellung solcher vertikalen Verbindungen jedoch die Gesamtfertigungszeiten und -kosten erhöhen. Aus diesen und anderen Gründen kann ein Bedarf an verbesserten eingehäusten Halbleitervorrichtungen sowie an verbesserten Verfahrenn zur Herstellung von eingehäusten Halbleitervorrichtungen bestehen.
  • Das Problem, auf dem die Erfindung beruht, wird durch die Merkmale der unabhängigen Ansprüche gelöst. Weitere vorteilhafte Beispiele werden in den abhängigen Ansprüchen beschrieben.
  • KURZFASSUNG
  • Verschiedene Aspekte beziehen sich auf ein Verfahren zur Herstellung von eingehäusten Halbleitervorrichtungen, wobei das Verfahren Folgendes umfasst: Bereitstellen einer Vielzahl von Halbleiterchips, wobei die Halbleiterchips in einem Array auf einem Träger so angeordnet sind, dass eine erste Seite der Halbleiterchips dem Träger zugewandt ist und dass ein leerer Raum seitlich neben jedem Halbleiterchip angeordnet ist, Anordnen eines Substrats, das eine Vielzahl von leitenden Elementen umfasst, über der Vielzahl von Halbleiterchips, sodass ein leitendes Element in dem jeweiligen leeren Raum neben jedem der Halbleiterchips angeordnet ist, Formgießen über der Vielzahl von Halbleiterchips, um einen Formkörper zu bilden, und Vereinzeln eingehäuster Halbleitervorrichtungen aus dem Formkörper durch Schneiden durch den Formkörper.
  • Verschiedene Aspekte beziehen sich auf eine eingehäuste Halbleitervorrichtung, umfassend: einen Halbleiterchip, der eine erste Seite und eine gegenüberliegende zweite Seite umfasst, einen Formkörper, der den Halbleiterchip einkapselt und eine erste Seite und eine gegenüberliegende zweite Seite umfasst, eine erste Umverteilungsschicht, die auf den ersten Seiten des Halbleiterchips und des Formkörpers angeordnet ist, und ein leitendes Element, das in dem Formkörper seitlich neben dem Halbleiterchip angeordnet ist, wobei sich das leitende Element von der ersten Umverteilungsschicht mindestens bis zu einer Ebene erstreckt, die die zweite Seite des Halbleiterchips umfasst.
  • Figurenliste
  • Die beigefügten Zeichnungen illustrieren Beispiele und dienen zusammen mit der Beschreibung zur Erläuterung der Grundsätze der Offenbarung. Andere Beispiele und viele der beabsichtigten Vorteile der Offenbarung werden leicht erkannt, wenn sie durch Bezugnahme auf die folgende detaillierte Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind im Verhältnis zueinander nicht unbedingt maßstabsgerecht. Identische Referenzzahlen kennzeichnen entsprechende ähnliche Teile.
    • 1 zeigt eine Schnittdarstellung einer eingehäusten Halbleitervorrichtung.
    • 2 zeigt eine Schnittdarstellung einer weiteren eingehäusten Halbleitervorrichtung mit einem leitenden Element, das sich bis zu einem Punkt innerhalb des Umfangs eines Halbleiterchips erstreckt.
    • 3 zeigt eine Schnittdarstellung einer weiteren eingehäusten Halbleitervorrichtung, wobei das leitende Element eine auf einem isolierenden Teil aufgebrachte Leiterbahn aufweist.
    • 4 zeigt eine Schnittdarstellung einer eingehäusten Halbleitervorrichtung mit Umverteilungsschichten auf gegenüberliegenden Seiten eines Formkörpers.
    • Die 5A-5G zeigen Schnittdarstellungen einer eingehäusten Halbleitervorrichtung in verschiedenen Stufen der Herstellung Gemäß einem Beispielhaften Verfahren zur Herstellung einer eingehäusten Halbleitervorrichtung.
    • 6 ist ein Flussdiagramm eines beispielhaften Verfahrens zur Herstellung einer eingehäusten Halbleitervorrichtung.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung werden Richtungsbegriffe wie „oben“, „unten“, „links“, „rechts“, „oberer“, „unterer“ usw. in Bezug auf die Ausrichtung der zu beschreibenden Figur(en) verwendet. Da die Komponenten der Offenbarung in einer Reihe verschiedener Ausrichtungen positioniert werden können, wird die Richtungsterminologie nur zu Illustrationszwecken verwendet. Es ist zu verstehen, dass auch andere Beispiele verwendet und strukturelle oder logische Änderungen vorgenommen werden können.
  • Darüber hinaus kann ein bestimmtes Merkmal oder ein bestimmter Aspekt eines Beispiels zwar nur in Bezug auf eine von mehreren Implementierungen offenbart werden, dieses Merkmal oder dieser Aspekt kann jedoch mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie es für eine gegebene oder bestimmte Anwendung gewünscht und vorteilhaft ist, sofern nicht ausdrücklich anders angegeben oder technisch eingeschränkt. In dem Maße, in dem die Begriffe „einschließen“, „haben“, „mit“ oder andere Varianten davon entweder in der ausführlichen Beschreibung oder in den Ansprüchen verwendet werden, sollen diese Begriffe in ähnlicher Weise einschließend sein wie der Begriff „umfassen“. Die Begriffe „gekoppelt“ und „verbunden“ sowie Derivate davon können verwendet werden. Es sollte verstanden werden, dass diese Begriffe verwendet werden können, um anzuzeigen, dass zwei Elemente zusammenwirken oder interagieren, unabhängig davon, ob sie sich in direktem physischen oder elektrischen Kontakt oder nicht in direktem Kontakt miteinander befinden; zwischen den „verbundenen“, „befestigten“ oder „gekoppelten“ Elementen können dazwischenliegende Elemente oder Schichten vorgesehen werden. Es ist jedoch auch möglich, dass die „verbundenen“, „befestigten“ oder „gekoppelten“ Elemente in direktem Kontakt miteinander stehen. Auch der Begriff „beispielhaft“ ist lediglich als Beispiel gedacht und nicht als das beste oder optimale.
  • Die weiter unten erwähnten Halbleiterchips können von unterschiedlichem Typ sein, können mit unterschiedlichen Technologien hergestellt sein und können beispielsweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen, logische integrierte Schaltungen, Steuerschaltungen usw. umfassen.
  • Die unten beschriebenen eingehäusten Halbleitervorrichtungen können einen oder mehrere Halbleiterchips enthalten. Zum Beispiel können ein oder mehrere Leistungshalbleiterchips enthalten sein. Weiterhin können eine oder mehrere logische integrierte Schaltungen in den Bausteinen enthalten sein. Die logischen integrierten Schaltungen können so konfiguriert sein, dass sie die integrierten Schaltungen anderer Halbleiterchips steuern, z.B. die integrierten Schaltungen von Leistungshalbleiterchips. Die logischen integrierten Schaltungen können in Logikchips implementiert sein.
  • 1 zeigt eine eingehäuste Halbleitervorrichtung 100 mit einem Halbleiterchip 110, einem Formkörper 120, einer ersten Umverteilungsschicht 130 und einem leitenden Element 140.
  • Der Halbleiterchip 110 umfasst eine erste Seite 111 und eine gegenüberliegende zweite Seite 112. Der Formkörper 120 kapselt den Halbleiterchip 110 zumindest teilweise ein und umfasst eine erste Seite 121 und eine gegenüberliegende zweite Seite 122. Die erste Umverteilungsschicht 130 ist auf den ersten Seiten 111, 121 des Halbleiterchips 110 und des Formkörpers 120 angeordnet. Das leitende Element 140 ist in dem Formkörper 120 seitlich neben dem Halbleiterchip 110 angeordnet und erstreckt sich von der ersten Umverteilungsschicht 130 mindestens bis zu einer zweiten Ebene 160, die die zweite Seite 112 des Halbleiterchips 110 umfasst.
  • Der Halbleiterchip 110 kann zum Beispiel elektrische Kontakte auf der ersten Seite 111, aber keine elektrischen Kontakte auf der zweiten Seite 112 aufweisen. Nach einem anderen Beispiel kann der Halbleiterchip 110 elektrische Kontakte auf beiden Seiten 111, 112 aufweisen. Die zweite Seite 112 kann z.B. eine Rückseite des Halbleiterchips 110 sein. Der Halbleiterchip 110 kann ein verdünnter Chip sein, was bedeutet, dass ein Rückseiten-Schleifprozess verwendet wurde, um die Dicke des Halbleiterchips 110 zu reduzieren. Der Halbleiterchip 110 kann z.B. eine Dicke gemessen zwischen der ersten und zweiten Seite 111, 112 im Bereich von 50µm bis 800µm haben, z.B. etwa 100µm, etwa 200µm oder etwa 500µm.
  • Die erste Umverteilungsschicht 130 kann ein isolierendes Material 134 und eine Vielzahl von Leiterbahnen 136 umfassen. Das isolierende Material 134 kann z.B. ein Laminat oder eine Oxidschicht umfassen. Die Leiterbahnen 136 können mit den elektrischen Kontakten des Halbleiterchips 110 auf der ersten Seite 111 des Halbleiterchips gekoppelt sein. Zumindest einige der elektrischen Kontakte können durch die Leiterbahnen 136 auf entsprechende Punkte außerhalb des Umfangs des Halbleiterchips 110 umverteilt werden (Fan-out-Konfiguration). Eine erste Seite 131 der ersten Umverteilungsschicht, die vom Halbleiterchip 110 abgewandt ist, kann so konfiguriert sein, dass an den Enden der Leiterbahnen 136 Lotkugeln angebracht sind. Eine zweite Seite 132 der ersten Umverteilungsschicht 130, die erste Seite 111 des Halbleiterchips 110 und ein unteres Ende des leitenden Elements 140 können in einer ersten Ebene 150 angeordnet sein.
  • Der Formkörper 120 kann die lateralen Seiten des Halbleiterchips 110 zwischen der ersten Seite 111 und der zweiten Seite 112 vollständig bedecken. Gemäß einem Beispiel werden die erste Seite 111 und/oder die zweite Seite 112 nicht durch den Formkörper 120 bedeckt. Eine untere Seite des Formkörpers 120 kann komplanar mit der ersten Seite 111 des Halbleiterchips 110 sein. Eine Oberseite des Formkörpers 120 kann in der zweiten Ebene 160 angeordnet sein.
  • Das leitende Element 140 kann jede geeignete Form und jede geeignete seitliche Abmessung haben. Das leitende Element 140 kann auch als „vertikale Zwischenverbindung“ oder als „Durchkontaktierung“ bezeichnet werden. Das leitende Element 140 kann jeden geeigneten Leiter umfassen, z.B. ein Metall wie Al, Cu oder Fe oder eine Metalllegierung, die eines dieser Metalle enthält. Das leitende Element 140 kann ein einzelner fester Körper sein, z.B. ein einzelnes Metallstück wie ein Leadframeteil. Nach einem anderen Beispiel kann das leitende Element 140 stattdessen einen isolierenden Teil und eine auf dem isolierenden Teil aufgebrachten Leiterbahn umfassen, z.B. ein Halbleiterwaferteil mit einer Metallisierung oder einem Kunststoff- oder Polymerteil mit einer Metallisierung. Das leitende Element 140 kann seitlich in einem Abstand vom Halbleiterchip 110 angeordnet sein, z.B. in einem Abstand von 1mm, 5mm oder mehr.
  • Das leitende Element 140, insbesondere das untere Ende des leitenden Elements 140, kann (z.B. durch eine Lötverbindung oder durch leitfähigen Klebstoff) mit einer Leiterbahn 136 der ersten Umverteilungsschicht 130 und dadurch mit einem elektrischen Kontakt des Halbleiterchips 110 gekoppelt sein. Das leitende Element 140 kann als Durchkontaktierung, insbesondere als Durchgangs-Via, konfiguriert sein, und es kann so konfiguriert sein, dass es einen elektrischen Kontakt des Halbleiterchips 110 auf die Oberseite der eingehäusten Halbleitervorrichtung 100 umleitet. Für den Fall, dass die eingehäuste Halbleitervorrichtung 100 mehr als ein leitendes Element 140 umfasst, können einzelne leitende Elemente 140 an verschiedene der Leiterbahnen 136 und damit an verschiedene elektrische Kontakte des Halbleiterchips 110 gekoppelt sein.
  • Das leitende Element 140 kann zum Beispiel so konfiguriert sein, dass es als elektromagnetische Abschirmstruktur oder Teil einer Abschirmstruktur für den Halbleiterchip 110, als Antenne oder Teil einer Antenne, z.B. einer Radarantenne, als HF-Struktur oder Teil einer HF-Struktur oder als Teil einer Umverteilungsstruktur der eingehäusten Halbleitervorrichtung 100 wirkt.
  • Gemäß einem Beispiel ist das leitende Element 140 ein verdünntes Stück, was bedeutet, dass ein Schleifprozess verwendet wurde, um die Dicke des leitenden Elements zu reduzieren (wobei die Dicke senkrecht zur ersten und zweiten Ebene 150, 160 gemessen wird). Die geschliffene Oberfläche des leitenden Elements 140 kann sein oberes Ende sein, das in oder über der zweiten Ebene 160 angeordnet ist.
  • Gemäß einem Beispiel kann die eingehäuste Halbleitervorrichtung 100 mehr als ein leitendes Element 140 umfassen, z.B. zwei, drei, vier oder mehr. So können z.B. zwei leitende Elemente 140 an gegenüberliegenden lateralen Seiten des Halbleiterchips 110 angeordnet sein, wie in 1 gezeigt. Außerdem kann die eingehäuste Halbleitervorrichtung 100 mehr als einen Halbleiterchip 110 umfassen, und ein oder mehrere leitende Elemente 140 können neben jedem der Halbleiterchips 110 angeordnet sein.
  • 2 zeigt eine weitere eingehäuste Halbleitervorrichtung 200, das ähnlich oder identisch mit der eingehäusten Halbleitervorrichtung 100 sein kann, mit Ausnahme der im Folgenden beschriebenen Unterschiede.
  • In der Halbleiteranordnung 200 erstreckt sich das leitende Element 140 von der ersten Umverteilungsschicht 130 (d.h. von der ersten Ebene 150) zur zweiten Ebene 160, die die zweite Seite 112 des Halbleiterchips 110 umfasst, und weiter zu einer dritten Ebene 210, die oberhalb der zweiten Ebene 160 angeordnet ist. In der eingehäusten Halbleiteranordnung 200 ist die Dicke des leitenden Elements 140 daher größer als die Dicke des Halbleiterchips 110.
  • Außerdem erstreckt sich in der eingehäusten Halbleitervorrichtung 200 das leitende Element 140 von einem ersten Punkt seitlich neben dem Halbleiterchip 110 zu einem zweiten Punkt oberhalb der zweiten Seite 112 des Halbleiterchips 110 und innerhalb des Umfangs 113 des Halbleiterchips 110. Insbesondere kann das leitende Element 140 den Umfang 113 des Halbleiterchips oberhalb der zweiten Ebene 150 kreuzen.
  • Gemäß einem Beispiel umfasst das leitende Element 140 einen schrägen Teil 141. Der schräge Teil 141 kann z.B. in einem Winkel im Bereich von 30° bis 80°, z.B. etwa 45°, relativ zur ersten und zweiten Seite 111, 112 des Halbleiterchips 110 angeordnet sein. Der schräge Teil 141 kann sich von der ersten Ebene 150 bis zur zweiten Ebene 160 erstrecken, wie im Beispiel von 2 gezeigt. Es ist jedoch auch möglich, dass das leitende Element 140 eine andere Form hat, mit einem schrägen Teil 141, der sich nur über einen Teil des Abstandes zwischen den beiden Ebenen 150, 160 erstreckt.
  • Das leitende Element 140 kann auch einen oder mehrere horizontale Teile 142 umfassen, die parallel zur ersten und zweiten Seite 111, 112 des Halbleiterchips 110 verlaufen. Zum Beispiel können horizontale Teile 142 an den oberen und unteren Enden des leitenden Elements 140 angeordnet sein. Gemäß einem Beispiel kreuzt nur ein horizontaler Teil 142 den Umfang 113 des Halbleiterchips 110. Gemäß einem anderen Beispiel kreuzt der schräge Teil 141 den Umfang und der horizontale Teil 142 am oberen Ende des leitenden Elements 140 ist vollständig innerhalb des Umfangs 113 des Halbleiterchips 110 angeordnet.
  • Gemäß einem Beispiel umfasst das leitende Element 140 an seinem oberen Ende einen horizontalen Teil 142, und dieser horizontale Teil 142 ist vom Formkörper 120 in der dritten Ebene 210 freigelegt.
  • Das leitende Element 140 kann nur einen Teil der Oberfläche der zweiten Seite 112 des Halbleiterchips 110 bedecken oder es kann die Oberfläche der zweiten Seite 112 vollständig bedecken, z.B. in dem Fall, dass das leitende Element 140 als elektromagnetische Abschirmung für den Halbleiterchip 110 konfiguriert ist.
  • Das leitende Element 140, das den schrägen Teil 141 und den/die horizontalen Teil(e) 142 umfasst, kann z.B. durch Stanzen oder Biegen eines Leadframes hergestellt werden.
  • 3 zeigt eine eingehäuste Halbleitervorrichtung 300, die ähnlich oder identisch mit den Halbleitervorrichtungen 100 und 200 sein kann, mit Ausnahme der nachfolgend beschriebenen Unterschiede.
  • In der eingehäusten Halbleitervorrichtung 300 umfasst das leitende Element 140 einen isolierenden Teil 310 und eine auf dem isolierenden Teil 310 angeordnete Leiterbahn 320. Die Leiterbahn 320 kann z.B. auf dem isolierenden Teil 310 durch Plattieren, Sprühen, Dispensieren, Bedampfen usw. abgeschieden sein. Die Leiterbahn 320 kann z.B. durch Lithographie und/oder Laserstrukturierung hergestellt werden.
  • Gemäß einem Beispiel umfasst das isolierende Teil 310 einen „laseraktivierbaren Teil“, das ein elektrisch isolierendes Material wie eine Keramik oder ein Epoxid und einen Zusatzstoff, z.B. in Form eines organischen Metallkomplexes, enthält. Der Zusatzstoff kann eine durch Bestrahlung mit einem Laser induzierte physio-chemische Reaktion eingehen. Die Energie des Lasers kann laseraktivierte Bereiche auf der Oberfläche des laseraktivierbaren Teils erzeugen, wobei die laseraktivierten Bereiche freiliegende Metallkomplexe umfassen, die als Keime für einen Metallbeschichtungsprozess wirken können. Diejenigen Oberflächenbereiche, die nicht mit dem Laser bestrahlt wurden, enthalten keine freiliegenden Metallkomplexe und erhalten daher keine Metallbeschichtung.
  • Das isolierende Teil 310 kann z.B. ein Halbleitermaterial, z.B. Si, enthalten und Teil eines Halbleiterwafers sein. Nach einem anderen Beispiel kann das isolierende Teil 310 z.B. einen Kunststoff oder ein Polymer umfassen. In diesem Fall kann das isolierende Teil 310 die gleiche oder eine andere Materialzusammensetzung haben wie der Formkörper 120.
  • Das isolierende Teil 310 kann eine geschliffene Oberfläche 311 aufweisen, wobei ein Schleifverfahren zur Verdünnung des isolierenden Teils 310 verwendet wurde. Das Schleifverfahren kann verwendet worden sein, um die Leiterbahn 320 freizulegen. Die geschliffene Oberfläche 311 und ein Teil der Leiterbahn 320 können komplanar sein. Die Leiterbahn 320 kann einen schrägen Teil 141 und einen oder mehrere horizontale Teile 142 umfassen, wie in Bezug auf 2 beschrieben.
  • 4 zeigt eine weitere eingehäuste Halbleitervorrichtung 400, die ähnlich oder identisch mit den eingehäusten Halbleitervorrichtungen 100, 200 und 300 sein kann, mit Ausnahme der nachfolgend beschriebenen Unterschiede.
  • Die eingehäuste Halbleitervorrichtung 400 umfasst eine zweite Umverteilungsschicht 410 gegenüber der ersten Umverteilungsschicht 130. Für den Fall, dass die eingehäuste Halbleiteranordnung 400 der eingehäusten Halbleiteranordnung 100 ähnlich ist, kann die zweite Umverteilungsschicht 410 in der zweiten Ebene 160 angeordnet sein (in 4 nicht dargestellt). Für den Fall, dass die eingehäuste Halbleiteranordnung 400 den eingehäusten Halbleiteranordnungen 200 und 300 ähnlich ist, kann die zweite Umverteilungsschicht 410 in der dritten Ebene 210 angeordnet sein (siehe 4).
  • Die zweite Umverteilungsschicht 410 kann elektrisch mit dem einen oder mehreren leitenden Elementen 140 gekoppelt sein, z.B. durch Lötverbindungen oder Leitkleber. Die zweite Umverteilungsschicht 410 kann die gleichen Materialien oder die gleiche Materialzusammensetzung wie die erste Umverteilungsschicht 130 umfassen. Es ist jedoch auch möglich, dass die beiden Umverteilungsschichten 130, 410 unterschiedliche Materialien oder Materialzusammensetzungen umfassen. Die erste und/oder zweite Umverteilungsschicht 130, 410 kann jeweils eine ein- oder mehrschichtige Struktur umfassen.
  • Die zweite Umverteilungsschicht 410 kann z.B. so konfiguriert sein, dass eine Stapelung von Halbleitervorrichtungen möglich ist, d.h. eine weitere Halbleitervorrichtung kann über der zweiten Umverteilungsschicht 410 angeordnet und mit dieser z.B. durch Lotkugeln elektrisch verbunden werden („Package-on-Package“). Es ist auch möglich, dass beliebige andere geeignete elektrische Bauelemente, z.B. ein Kondensator oder ein Widerstand, auf der zweiten Umverteilungsschicht 410 angeordnet und mit ihr elektrisch verbunden werden.
  • Da die zweite Umverteilungsschicht 410 die Rückseite der eingehäusten Halbleitervorrichtung 400 bedeckt, muss das leitende Element 140 auf der Rückseite der eingehäusten Halbleitervorrichtung 400 nicht unbedingt nach außen freigelegt sein.
  • Die 5A bis 5G zeigen die eingehäuste Halbleitervorrichtung 200 in verschiedenen Stufen der Herstellung nach einem beispielhaften Verfahren zur Herstellung von eingehäusten Halbleitervorrichtungen. Ein ähnliches Verfahren kann für die Herstellung der eingehäusten Halbleitervorrichtungen 100, 300 und 400 verwendet werden.
  • 5A zeigt eine Vielzahl von Halbleiterchips 110, die auf einem Träger, z.B. einem temporären Träger 510, angeordnet sind. Die Vielzahl der Halbleiterchips 110 kann z.B. in einer Matrix oder einem Array angeordnet sein. Der temporäre Träger 510 kann z.B. ein Klebeband umfassen. Die Halbleiterchips 110 sind in einem vordefinierten Abstand zueinander angeordnet, sodass neben jedem Halbleiterchip 110 mindestens ein leitendes Element 140 platziert werden kann. Das Anordnen der Vielzahl von Halbleiterchips 110 auf dem temporären Träger 510 kann die Verwendung eines „Pick-and-Place“-Verfahrens umfassen.
  • Wie in 5B dargestellt, wird eine Vielzahl von leitenden Elementen 140 auf dem temporären Träger 510 neben den Halbleiterchips 110 angeordnet. Die leitenden Elemente 140 können alle Teil eines gemeinsamen Substrats 520 sein, wenn sie auf dem temporären Träger 510 angeordnet werden. Mit anderen Worten, das Anordnen der Vielzahl von leitenden Elementen 140 auf dem temporären Träger 510 kann die Bereitstellung eines einzigen gemeinsamen Substrats 520 und das Anordnen des einzigen gemeinsamen Substrats 520 auf dem temporären Träger 510 umfassen. Das gemeinsame Substrat 520 kann z.B. ein Panel, ein Metallteil, insbesondere ein Leadframe, einen Halbleiterwafer oder einen Kunststoff- oder Polymerkörper umfassen.
  • Die Verwendung des gemeinsamen Substrats 520 zur Bereitstellung der Vielzahl von leitenden Elementen 140 wie oben beschrieben hat den Vorteil, dass ein paralleler Prozess anstelle eines seriellen Bestückungsprozesses verwendet wird. Dies kann die Herstellungszeit und die Herstellungskosten von eingehäusten Halbleitervorrichtungen reduzieren.
  • Wie in 5C dargestellt, kann ein Vereinzelungsprozess verwendet werden, um die einzelnen leitenden Elemente 140 aus dem gemeinsamen Substrat 520 zu vereinzeln. Der Vereinzelungsprozess kann das Schneiden durch das gemeinsame Substrat 520 oder das Schleifen des gemeinsamen Substrats 520 umfassen, um die einzelnen leitenden Elemente 140 zu vereinzeln. Nach der Vereinzelung können die leitenden Elemente 140 z.B. durch ein Klebeband des temporären Trägers 510 an ihrem Platz gehalten werden.
  • Der mit Bezug auf 5C beschriebene Vereinzelungsvorgang ist nicht zwingend erforderlich. Es ist auch möglich, dass die leitenden Elemente 140 in einem späteren Fertigungsschritt vereinzelt werden. Zum Beispiel können die leitenden Elemente 140 durch den weiter unten mit Bezug auf 5F beschriebenen Schleifprozess vereinzelt werden. Dies kann insbesondere in dem Fall geschehen, dass das gemeinsame Substrat 510 ein Halbleiterwafer oder ein Kunststoff- oder Polymerkörper ist. Wenn das gemeinsame Substrat 510 jedoch ein Metallteil wie ein Leadframe ist, kann ein spezieller Vereinzelungsprozess, wie in 5C beschrieben, erforderlich sein.
  • Wie in 5D dargestellt, kann ein Formgussverfahren zur Herstellung des Formkörpers 120 verwendet werden. Die Mehrzahl der Halbleiterchips 110 und die Mehrzahl der leitenden Elemente 140 können teilweise oder vollständig umspritzt werden. Für den Fall, dass der Vereinzelungsprozess von 5C nicht durchgeführt wurde, ist das gemeinsame Substrat 520 immer noch vorhanden und kann ganz oder teilweise umspritzt werden. Die leitenden Elemente 140 und/oder der Rest des gemeinsamen Substrats 520 können Öffnungen aufweisen, durch die die Formmasse hindurchfließen kann, um einen hohlraumfreien Formkörper 120 herzustellen.
  • Die Formmasse kann die Halbleiterchips 110 und/oder die leitenden Elemente 140 vollständig bedecken. Nach dem Formgussvorgang kann die Formmasse ausgehärtet werden, z.B. durch einen Heizvorgang. Vor dem Ausdünnen kann der Formkörper 120 eine größere Dicke als die leitenden Elemente 140 haben, und eine ursprüngliche zweite Seite 122' des Formkörpers 120 kann über der dritten Ebene 210 angeordnet sein. Es ist auch möglich, dass sich das Formmaterial nach dem Formvorgang nicht bis zu einer Ebene oberhalb der dritten Ebene 210 erstreckt. Zum Beispiel kann ein filmgestütztes Formverfahren verwendet werden, bei dem die leitenden Elemente 140 in der dritten Ebene durch einen Film abgedeckt werden und der Film nach dem Aushärten der Formmasse entfernt wird, wodurch die leitenden Elemente 140 in der dritten Ebene 210 freigelegt werden.
  • Die in 5D gezeigte Struktur mit den Halbleiterchips 110, den leitenden Elementen 140 und dem Formkörper 120 kann als „rekonstituierter Wafer“ oder „rekonstituiertes Panel“ bezeichnet werden.
  • Wie in 5E dargestellt, wird der rekonstituierte Wafer oder die rekonstituierte Platte vom temporären Träger 510 entfernt und die erste Umverteilungsschicht 130 mit einer beliebigen geeigneten Technik hergestellt. Dies kann z.B. das Bereitstellen eines isolierenden Materials, das Bohren von Durchgangslöchern in das isolierende Material, das Aufbringen eines leitenden Materials und die Strukturierung des leitenden Materials zur Bildung von Leiterbahnen umfassen.
  • Wie in 5F dargestellt, wird ein Verdünnungsverfahren verwendet, um die leitenden Elemente 140 an der zweiten Seite 122 des Formkörpers 120 freizulegen. Das Verdünnungsverfahren kann z.B. ein Schleifen des Formkörpers an der ursprünglichen zweiten Seite 122' und/oder ein Schleifen des gemeinsamen Substrats 520 umfassen. Wie oben erwähnt, kann das Verdünnungsverfahren auch zum Vereinzeln der einzelnen leitenden Elemente 140 vom gemeinsamen Substrat 520 verwendet werden. Mit anderen Worten, die Vereinzelung der leitenden Elemente 140 und die Freilegung der leitenden Elemente 140 aus dem Formkörper 120 kann in einem einzigen gemeinsamen Bearbeitungsschritt erfolgen.
  • Nach dem Verdünnungsverfahren können weitere Verarbeitungsschritte durchgeführt werden. Zum Beispiel kann ein Reinigungsprozess durchgeführt werden, um Schleifabfälle zu entfernen, die zweite Umverteilungsschicht 410 kann auf der zweiten Seite 122 des Formkörpers 120 hergestellt werden, usw.
  • Wie in 5G dargestellt, können einzelne eingehäuste Halbleitervorrichtungen 200 aus dem rekonstituierten Wafer oder dem rekonstituierten Panel durch Schneiden entlang der Schnittlinien 530 vereinzelt werden. Gemäß einem Beispiel sind die leitenden Elemente 140 zu diesem Zeitpunkt noch Teil des gemeinsamen Substrats 520 und werden vom gemeinsamen Substrat 520 durch Schneiden durch das gemeinsame Substrat 520 entlang der Schnittlinien 530 vereinzelt.
  • 6 ist ein Flussdiagramm eines Verfahrens 600 zur Herstellung einer eingehäusten Halbleitervorrichtung. Das Verfahren 600 kann z.B. für die Herstellung der eingehäusten Halbleitervorrichtungen 100, 200, 300 und 400 verwendet werden.
  • Das Verfahren 600 umfasst bei 601 einen Akt des Bereitstellens einer Vielzahl von Halbleiterchips, wobei die Halbleiterchips in einem Array auf einem Träger so angeordnet sind, dass eine erste Seite der Halbleiterchips dem Träger zugewandt ist und dass ein leerer Raum seitlich neben jedem Halbleiterchip angeordnet ist, bei 602 einen Akt des Anordnens eines Substrats, das eine Vielzahl von leitenden Elementen umfasst, über der Vielzahl von Halbleiterchips, sodass ein leitendes Element in dem jeweiligen leeren Raum neben jedem der Halbleiterchips angeordnet ist, bei 603 einen Akt des Formgießens über die Vielzahl von Halbleiterchips, um einen Formkörper zu bilden, und bei 604 einen Akt des Vereinzelns eingehäuster Halbleitervorrichtungen aus dem Formkörper durch Schneiden durch den Formkörper.
  • Das Verfahren 600 kann einen optionalen Akt des Formgießens über das Substrat und des Verdünnens des Formkörpers umfassen, um die leitenden Elemente auf einer zweiten Seite des Formkörpers freizulegen, wobei die zweite Seite vom Träger abgewandt ist. Das Verfahren 600 kann einen optionalen Akt des Bildens einer ersten Umverteilungsschicht auf der ersten Seite der Halbleiterchips und auf einer ersten Seite des Formkörpers umfassen, wobei die erste Umverteilungsschicht elektrisch mit den leitenden Elementen gekoppelt ist. Das Verfahren 600 kann auch einen optionalen Akt des Bildens einer strukturierten leitenden Schicht auf einer zweiten Seite des Formkörpers umfassen, wobei die zweite Seite des Formkörpers vom Träger abgewandt ist und die strukturierte leitende Schicht elektrisch mit den leitenden Elementen gekoppelt ist. Die strukturierte leitende Schicht kann zum Beispiel eine zweite Umverteilungsschicht, elektromagnetische Abschirmstrukturen oder Antennen umfassen.
  • BEISPIELE
  • Im Folgenden werden die eingehäuste Halbleitervorrichtung und das Verfahren zur Herstellung einer eingehäusten Halbleitervorrichtung anhand spezifischer Beispiele näher beschrieben.
  • Beispiel 1 ist ein Verfahren zur Herstellung von eingehäusten Halbleitervorrichtungen, wobei das Verfahren umfasst: Bereitstellen einer Vielzahl von Halbleiterchips, wobei die Halbleiterchips in einem Array auf einem Träger so angeordnet sind, dass eine erste Seite der Halbleiterchips dem Träger zugewandt ist und dass ein leerer Raum seitlich neben jedem Halbleiterchip angeordnet ist, Anordnen eines Substrats mit einer Vielzahl von leitenden Elementen über der Vielzahl von Halbleiterchips, sodass ein leitendes Element in dem jeweiligen leeren Raum neben jedem der Halbleiterchips angeordnet ist, Formgießen über die Vielzahl von Halbleiterchips, um einen Formkörper zu bilden, und Vereinzeln eingehäuster Halbleitervorrichtungen aus dem Formkörper durch Schneiden durch den Formkörper.
  • Beispiel 2 ist das Verfahren von Beispiel 1, wobei sich jedes leitende Element von einer ersten Ebene mit der ersten Seite der Halbleiterchips zu einer zweiten Ebene mit einer zweiten Seite der Halbleiterchips gegenüber der ersten Seite erstreckt.
  • Beispiel 3 ist das Verfahren von Beispiel 1 oder 2, ferner umfassend: Formgießen über das Substrat und Verdünnen des geformten Körpers, um die leitenden Elemente auf einer zweiten Seite des geformten Körpers freizulegen, wobei die zweite Seite von dem Träger abgewandt ist.
  • Beispiel 4 ist das Verfahren von Beispiel 1 oder 2, ferner umfassend: Bedecken des Substrats mit einem Film und Formgießen über das filmbedeckte Substrat.
  • Beispiel 5 ist das Verfahren nach einem der vorhergehenden Beispiele, wobei das Substrat ein Leadframe ist.
  • Beispiel 6 ist das Verfahren nach einem der vorhergehenden Beispiele, wobei das Substrat ein metallplattiertes Polymer oder einen Halbleiterwafer umfasst.
  • Beispiel 7 ist das Verfahren nach einem der vorhergehenden Beispiele, ferner umfassend: Bilden einer ersten Umverteilungsschicht auf der ersten Seite der Halbleiterchips und auf einer ersten Seite des Formkörpers, wobei die erste Umverteilungsschicht elektrisch mit den leitenden Elementen gekoppelt ist.
  • Beispiel 8 ist das Verfahren nach einem der vorhergehenden Beispiele, ferner umfassend: Bilden einer strukturierten leitenden Schicht auf einer zweiten Seite des Formkörpers, wobei die zweite Seite des Formkörpers von dem Träger abgewandt ist und die strukturierte leitende Schicht elektrisch mit den leitenden Elementen gekoppelt ist.
  • Beispiel 9 ist das Verfahren von Beispiel 8, wobei die strukturierte leitende Schicht eine zweite Umverteilungsschicht, elektromagnetische Abschirmstrukturen oder Antennen umfasst.
  • Beispiel 10 ist eine eingehäuste Halbleitervorrichtung, umfassend: einen Halbleiterchip mit einer ersten Seite und einer gegenüberliegenden zweiten Seite, einen Formkörper, der den Halbleiterchip einkapselt und eine erste Seite und eine gegenüberliegende zweite Seite umfasst, eine erste Umverteilungsschicht, die auf den ersten Seiten des Halbleiterchips und des Formkörpers angeordnet ist, und ein leitendes Element, das in dem Formkörper seitlich neben dem Halbleiterchip angeordnet ist, wobei sich das leitende Element von der ersten Umverteilungsschicht mindestens bis zu einer Ebene erstreckt, die die zweite Seite des Halbleiterchips umfasst.
  • Beispiel 11 ist die eingehäuste Halbleitervorrichtung von Beispiel 10, wobei das leitende Element ein Leadframeteil, ein metallplattiertes Polymerteil oder ein metallplattierter Halbleiterchip ist.
  • Beispiel 12 ist die eingehäuste Halbleitervorrichtung von Beispiel 10 oder 11, wobei sich das leitende Element von einem ersten Punkt seitlich neben dem Halbleiterchip zu einem zweiten Punkt oberhalb der zweiten Seite des Halbleiterchips und innerhalb des Umfangs des Halbleiterchips erstreckt.
  • Beispiel 13 ist die eingehäuste Halbleitervorrichtung nach einem der Beispiele 10 bis 12, wobei das leitende Element einen schrägen Teil aufweist.
  • Beispiel 14 ist die eingehäuste Halbleitervorrichtung von Beispiel 13, wobei der schräge Teil einen Winkel im Bereich von 30° bis 80° relativ zur ersten und zweiten Seite des Halbleiterchips aufweist.
  • Beispiel 15 ist die eingehäuste Halbleitervorrichtung nach einem der Beispiele 10 bis 14, wobei das leitende Element an der zweiten Seite des Formkörpers vom Formkörper freigelegt ist.
  • Beispiel 16 ist die eingehäuste Halbleitervorrichtung nach einem der Beispiele 10 bis 15, wobei das leitende Element eine Antenne oder eine elektromagnetische Abschirmstruktur bildet oder Teil davon ist.
  • Beispiel 17 ist die eingehäuste Halbleitervorrichtung nach einem der Beispiele 10 bis 16, ferner umfassend: eine zweite Umverteilungsschicht, die auf der zweiten Seite des Formkörpers angeordnet ist, wobei die zweite Umverteilungsschicht elektrisch mit dem leitenden Element gekoppelt ist.
  • Beispiel 18 ist eine Vorrichtung mit Mitteln zur Durchführung des Verfahrens gemäß einem der Beispiele 1 bis 9.
  • Obwohl die Offenbarung in Bezug auf eine oder mehrere Implementierungen illustriert und beschrieben wurde, können Änderungen und/oder Modifikationen an den illustrierten Beispielen vorgenommen werden, ohne vom Geist und Umfang der beigefügten Ansprüche abzuweichen. Insbesondere in Bezug auf die verschiedenen Funktionen, die von den oben beschriebenen Komponenten oder Strukturen (Baugruppen, Geräte, Schaltungen, Systeme usw.) erfüllt werden, sollen die zur Beschreibung dieser Komponenten verwendeten Begriffe (einschließlich eines Verweises auf ein „Mittel“), sofern nicht anders angegeben, jeder Komponente oder Struktur entsprechen, die die spezifizierte Funktion der beschriebenen Komponente erfüllt (z.B. die funktionell äquivalent ist), auch wenn sie strukturell nicht mit der offenbarten Struktur äquivalent ist, die die Funktion in den hier illustrierten beispielhaften Implementierungen der Offenbarung erfüllt.

Claims (17)

  1. Verfahren zur Herstellung eingehäuster Halbleitervorrichtungen, wobei das Verfahren umfasst: Bereitstellen einer Vielzahl von Halbleiterchips, wobei die Halbleiterchips in einem Array auf einem Träger so angeordnet sind, dass eine erste Seite der Halbleiterchips dem Träger zugewandt ist und dass ein leerer Raum seitlich neben jedem Halbleiterchip angeordnet ist, Anordnen eines Substrats mit einer Vielzahl von leitenden Elementen über der Vielzahl von Halbleiterchips, sodass ein leitendes Element in dem jeweiligen leeren Raum neben jedem der Halbleiterchips angeordnet ist, Formgießen über die Vielzahl von Halbleiterchips, um einen Formkörper zu bilden, und Vereinzeln eingehäuster Halbleitervorrichtungen aus dem Formkörper durch Schneiden durch den Formkörper.
  2. Verfahren nach Anspruch 1, wobei sich jedes leitende Element von einer ersten Ebene, die die erste Seite der Halbleiterchips umfasst, zu einer zweiten Ebene erstreckt, die eine zweite Seite der Halbleiterchips umfasst, die der ersten Seite gegenüberliegt.
  3. Verfahren nach Anspruch 1 oder 2, ferner umfassend: Formgießen über das Substrat, und Verdünnung des Formkörpers, um die leitenden Elemente auf einer zweiten Seite des Formkörpers freizulegen, wobei die zweite Seite vom Träger abgewandt ist.
  4. Verfahren nach Anspruch 1 oder 2, ferner umfassend: Bedecken des Substrats mit einem Film, und Formgießen über das filmbedeckte Substrat.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Substrat ein Leadframe umfasst.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Substrat ein metallbeschichtetes Polymer oder einen Halbleiterwafer umfasst.
  7. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Bilden einer ersten Umverteilungsschicht auf der ersten Seite der Halbleiterchips und auf einer ersten Seite des Formkörpers, wobei die erste Umverteilungsschicht elektrisch mit den leitenden Elementen gekoppelt ist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Bilden einer strukturierten leitenden Schicht auf einer zweiten Seite des Formkörpers, wobei die zweite Seite des Formkörpers von dem Träger abgewandt ist und die strukturierte leitende Schicht elektrisch mit den leitenden Elementen gekoppelt ist.
  9. Verfahren nach Anspruch 8, wobei die strukturierte leitende Schicht eine zweite Umverteilungsschicht, elektromagnetische Abschirmstrukturen oder Antennen umfasst.
  10. Eingehäuste Halbleitervorrichtung, umfassend: einen Halbleiterchip mit einer ersten Seite und einer gegenüberliegenden zweiten Seite, einen Formkörper, der den Halbleiterchip einkapselt und eine erste Seite und eine gegenüberliegende zweite Seite umfasst, eine erste Umverteilungsschicht, die auf den ersten Seiten des Halbleiterchips und des Formkörpers angeordnet ist, und ein leitendes Element, das in dem Formkörper seitlich neben dem Halbleiterchip angeordnet ist, wobei sich das leitende Element von der ersten Umverteilungsschicht mindestens bis zu einer Ebene erstreckt, die die zweite Seite des Halbleiterchips umfasst.
  11. Eingehäuste Halbleitervorrichtung nach Anspruch 10, wobei das leitende Element ein Leadframeteil, ein metallplattiertes Polymerteil oder ein metallplattierter Halbleiterchip ist.
  12. Eingehäuste Halbleitervorrichtung nach Anspruch 10 oder 11, wobei sich das leitende Element von einem ersten Punkt seitlich neben dem Halbleiterchip zu einem zweiten Punkt oberhalb der zweiten Seite des Halbleiterchips und innerhalb des Umfangs des Halbleiterchips erstreckt.
  13. Eingehäuste Halbleitervorrichtung nach einem der Ansprüche 10 bis 12, wobei das leitende Element einen schrägen Teil umfasst.
  14. Eingehäuste Halbleitervorrichtung nach Anspruch 13, wobei der schräge Teil einen Winkel im Bereich von 30° bis 80° relativ zur ersten und zweiten Seite des Halbleiterchips aufweist.
  15. Eingehäuste Halbleitervorrichtung nach einem der Ansprüche 10 bis 14, wobei das leitende Element vom Formkörper an der zweiten Seite des Formkörpers freigelegt ist.
  16. Eingehäuste Halbleitervorrichtung nach einem der Ansprüche 10 bis 15, wobei das leitende Element eine Antenne oder eine elektromagnetische Abschirmstruktur bildet oder Teil davon ist.
  17. Eingehäuste Halbleitervorrichtung nach einem der Ansprüche 10 bis 16, ferner umfassend: eine zweite Umverteilungsschicht, die auf der zweiten Seite des Formkörpers angeordnet ist, wobei die zweite Umverteilungsschicht elektrisch mit dem leitenden Element gekoppelt ist.
DE102020109555.4A 2020-04-06 2020-04-06 Eingehäuste halbleitervorrichtung und verfahren zur herstellung einer eingehäusten halbleitervorrichtung Pending DE102020109555A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102020109555.4A DE102020109555A1 (de) 2020-04-06 2020-04-06 Eingehäuste halbleitervorrichtung und verfahren zur herstellung einer eingehäusten halbleitervorrichtung
US17/221,974 US11967562B2 (en) 2020-04-06 2021-04-05 Packaged semiconductor device and method for fabricating a packaged semiconductor device
CN202110367208.7A CN113496900A (zh) 2020-04-06 2021-04-06 封装的半导体器件和制作封装的半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020109555.4A DE102020109555A1 (de) 2020-04-06 2020-04-06 Eingehäuste halbleitervorrichtung und verfahren zur herstellung einer eingehäusten halbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE102020109555A1 true DE102020109555A1 (de) 2021-10-07

Family

ID=77749698

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020109555.4A Pending DE102020109555A1 (de) 2020-04-06 2020-04-06 Eingehäuste halbleitervorrichtung und verfahren zur herstellung einer eingehäusten halbleitervorrichtung

Country Status (3)

Country Link
US (1) US11967562B2 (de)
CN (1) CN113496900A (de)
DE (1) DE102020109555A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110127654A1 (en) 2009-11-27 2011-06-02 Advanced Semiconductor Engineering, Inc.., Semiconductor Package and Manufacturing Methods Thereof
DE102015107445A1 (de) 2014-05-16 2015-11-19 Infineon Technologies Ag Package für elektronische Vorrichtungen mit Metallblöcken

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW454321B (en) * 2000-09-13 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipation structure
US11049801B2 (en) 2018-03-30 2021-06-29 Intel Corporation Encapsulated vertical interconnects for high-speed applications and methods of assembling same
US8030136B2 (en) * 2008-05-15 2011-10-04 Stats Chippac, Ltd. Semiconductor device and method of conforming conductive vias between insulating layers in saw streets
US9252068B2 (en) * 2012-05-24 2016-02-02 Mediatek Inc. Semiconductor package
US8927345B2 (en) * 2012-07-09 2015-01-06 Freescale Semiconductor, Inc. Device package with rigid interconnect structure connecting die and substrate and method thereof
US9978654B2 (en) 2012-09-14 2018-05-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual-sided interconnect structures in Fo-WLCSP
DE102014206608A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206601A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
US10453785B2 (en) 2014-08-07 2019-10-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming double-sided fan-out wafer level package
US9589869B2 (en) * 2015-03-11 2017-03-07 Gan Systems Inc. Packaging solutions for devices and systems comprising lateral GaN power transistors
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
US10636765B2 (en) * 2017-03-14 2020-04-28 STATS ChipPAC Pte. Ltd. System-in-package with double-sided molding
CN107507816A (zh) 2017-08-08 2017-12-22 中国电子科技集团公司第五十八研究所 扇出型晶圆级多层布线封装结构
WO2019066884A1 (en) * 2017-09-29 2019-04-04 Intel IP Corporation SEMICONDUCTOR HOUSINGS AND METHODS OF FORMING SEMICONDUCTOR HOUSINGS
US20190259689A1 (en) * 2018-02-19 2019-08-22 Dialog Semiconductor (Uk) Limited Re-Routable Clip for Leadframe Based Product
US11521918B2 (en) * 2019-07-08 2022-12-06 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device having component mounted on connection bar and lead on top side of lead frame and method of manufacturing semiconductor device thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110127654A1 (en) 2009-11-27 2011-06-02 Advanced Semiconductor Engineering, Inc.., Semiconductor Package and Manufacturing Methods Thereof
DE102015107445A1 (de) 2014-05-16 2015-11-19 Infineon Technologies Ag Package für elektronische Vorrichtungen mit Metallblöcken

Also Published As

Publication number Publication date
US20210313275A1 (en) 2021-10-07
CN113496900A (zh) 2021-10-12
US11967562B2 (en) 2024-04-23

Similar Documents

Publication Publication Date Title
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE102013101327B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement
DE102013103015B4 (de) Gitter-Gehäuse auf Wafer-Ebene vom Fan-Out-Typ und Verfahren zum Herstellen eines Gitter-Gehäuses auf Wafer-Ebene vom Fan-Out-Typ
DE102011001405B4 (de) Halbleiter-Kapselung und Stapel von Halbleiterkapselungen sowie Verfahren zur Herstellung einer Halbleiter-Kapselung
DE102010036978B4 (de) Bauelement mit einer ringförmigen Metallstruktur und Verfahren
DE102015121044B4 (de) Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
DE102009007708B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102016100021A1 (de) Gehäusestrukturen und Verfahren ihrer Herstellung
DE102010064495B3 (de) Halbleiter-Bauelement
DE102008039388A1 (de) Gestapelte Halbleiterchips
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102016107031B4 (de) Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102019114212A1 (de) Verfahren zum Herstellen einer Umverteilungsschaltkreisstruktur
DE102014103050A1 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102012113012A1 (de) Elektronische Vorrichtung und Verfahren zum Herstellen einer elektronischen Vorrichtung
DE102019124237A1 (de) Heterogene antenne im fan-out-package
DE102011056403B4 (de) Multi-Die-Anordnung mit miteinander verbundenen Dies und Verfahren zum Bilden einer Multi-Die-Anordnung mit miteinander verbundenen Dies
DE102018103061A1 (de) Maskenanrdnung und Verfahren zum Herstellen eines Chip-Package
DE102009029870A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung und Halbleiteranordnung
DE102017223689B4 (de) Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren
DE102020109555A1 (de) Eingehäuste halbleitervorrichtung und verfahren zur herstellung einer eingehäusten halbleitervorrichtung
DE102020120139B4 (de) Ein halbleiterbauelementpackage mit seitenwänden, die mit kontaktpads eines halbleiterdies verbunden sind und ein verfahren zu seiner herstellung
DE112020000155B4 (de) Verfahren zum Montieren von Chips durch Stapeln mit Rotation und gestapelte Chip-Struktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication