CN111354648A - 半导体面板、半导体封装及其制造方法 - Google Patents

半导体面板、半导体封装及其制造方法 Download PDF

Info

Publication number
CN111354648A
CN111354648A CN201911299119.2A CN201911299119A CN111354648A CN 111354648 A CN111354648 A CN 111354648A CN 201911299119 A CN201911299119 A CN 201911299119A CN 111354648 A CN111354648 A CN 111354648A
Authority
CN
China
Prior art keywords
semiconductor
prepolymer
semiconductor chip
forming member
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911299119.2A
Other languages
English (en)
Inventor
T·迈尔
A·格拉斯曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN111354648A publication Critical patent/CN111354648A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

用于制造半导体面板的方法，包含提供第一预聚物形成件。该方法进一步包含将多个半导体芯片布置在第一预聚物形成件上。该方法进一步包含将第二预聚物形成件附接至第一预聚物形成件，其中将半导体芯片布置在所附接的预聚物形成件之间，并且其中所附接的预聚物形成件形成封装半导体芯片的半导体面板。

Description

半导体面板、半导体封装及其制造方法
技术领域
本公开通常涉及半导体技术。特别地，本公开涉及半导体面板、半导体封装及其制造方法。
背景技术
半导体器件可以半导体封装的形式进行制造，即含有一个或多个半导体电子元件的金属、塑料、玻璃或陶瓷外壳。可将封装成本看作是半导体产业的主要驱动力之一。功率半导体封装的设计和生产可能会加以特殊要求。例如，功率封装的导电路径可能需要被设计为适当地处理存在的高电流。半导体器件的制造商在不断地努力改进他们的产品及其制造方法。因此，期望开发出用于制造半导体器件的方法，该方法提供改进的和有成本效益的器件生产，并且可特别适用于功率半导体封装的生产。
发明内容
本公开的方面涉及制造半导体面板的方法。该方法包括提供第一预聚物形成件。该方法进一步包括将多个半导体芯片布置在第一预聚物形成件上。该方法进一步包括将第二预聚物形成件附接至第一预聚物形成件，其中将半导体芯片布置在所附接的预聚物形成件之间，并且其中所附接的预聚物形成件形成封装半导体芯片的半导体面板。
本公开进一步的方面涉及半导体封装。半导体封装包括第一预聚物形成件。半导体封装进一步包括附接至第一预聚物形成件上的第二预聚物形成件。半导体封装进一步包括布置在所附接的预聚物形成件之间的半导体芯片，其中所附接的预聚物形成件形成封装半导体芯片的半导体封装。
附图说明
包含附图以提供对各个方面进一步的理解，并且附图被并入本说明书且构成本说明书的一部分。附图阐明了各个方面且与说明书一起解释了各个方面的原理。随着通过参考下列的详细说明将变得更好理解，其它方面以及各个方面的很多预期优点将会更易于被领会。附图中的各要素互相之间并不一定是等比例绘制的。类似的参考标号指示相应的相似部分。
图1包含图1A至1C，示意性地示出了根据本公开的用于制造半导体面板100的方法的横截面侧视图。
图2示意性地示出了根据本公开的半导体封装200的横截面侧视图。
图3包括图3A至3J，示意性地示出了根据本公开的用于制造半导体面板和半导体封装300的方法的横截面侧视图。
图4示意性地示出了根据本公开的半导体封装400的横截面侧视图。
图5示意性地示出了根据本公开的半导体封装500的横截面侧视图。
图6示出了根据本公开用于制造半导体面板的方法的流程图。
具体实施方式
在下面的详细说明中，参考附图，在附图中以说明的方式示出了可实践本公开的特定方面。在这点上，可参考所描述的附图的方向来使用比如“顶部”、“底部”、“前面”、“后面”等方向性的术语。因为可以以许多不同的方向放置所描述器件的元件，所以方向性的术语被用于说明，而绝非是限制性的。在不偏离本公开的构思下，可利用其它方面且可进行结构的或逻辑的改变。因此，下列的详细说明不是限制性的，而本公开的构思由所附的权利要求所限定。
图1包含图1A至1C，示意性地示出了根据本公开用于制造半导体面板100的方法的横截面侧视图。以通用方式示出了图1的方法，以便定性地具体说明本公开的方面。该方法可包含为了简单起见未示出的其它方面。例如，该方法可通过结合根据本公开的其它方法和器件的所述任何方面来进行扩展。
在图1A中，提供了第一预聚物形成件2。在图1A的示例中，第一预聚物形成件2可包含多个凹槽，其中可随后将半导体芯片布置在凹槽中。在进一步的示例中，第一预聚物形成件2可为不同的形状。例如，随后安装半导体芯片的第一预聚物形成件2的表面可是基本平坦的。此外，图1A中所示的凹槽数量是示例性的，并且在进一步的示例中可不同。
在图1B中，将多个半导体芯片4布置在第一预聚物形成件2上。在图1B的示例中，可将半导体芯片4布置在凹槽中。在进一步的示例中，可将半导体芯片4附加地或交替地布置在第一预聚物形成件2的平面上。
在图1C中，将第二预聚物形成件6附接至第一预聚物形成件2。在图1C的示例中，预聚物形成件2和6可具有相似的形状。在进一步的示例中，预聚物形成件2和6的形状可彼此之间各不相同。可将半导体芯片4布置在所附接的预聚物形成件2和6之间。所附接的预聚物形成件2和6形成封装半导体芯片4的半导体面板100。
根据一个实施例，布置半导体芯片4可包含将半导体芯片4布置在第一预聚物形成件2的多个凹槽中，如图1B示例性地示出。当沿z方向(参见图1C中的箭头)观看时，凹槽的形状与布置在凹槽中的半导体芯片4的形状相似。例如，将半导体芯片4粘合在凹槽的底部，以便可选择凹槽的开口稍大于半导体芯片4。
根据一个实施例，布置半导体芯片4可包含将半导体芯片4的电接触部布置在第一预聚物形成件2的通孔上。半导体芯片4的电接触部可形成为接触焊盘(或接触单元、接触端子、接触电极)，并且可提供对半导体芯片4的内部电路的电通路(electrical access)。该通孔可从第一预聚物形成件2的第一表面延伸至第一预聚物形成件2的第二表面。随后可用导电材料填充通孔，以便填充的通孔可提供特别是从第一预聚物形成件2的相对面到半导体芯片4的电接触部的电通路。
根据一个实施例，布置电接触部可包含：将半导体芯片4的第一电接触部布置在第一通孔上；将半导体芯片4的第二电接触部布置在邻近第一通孔的第二通孔上。通过分离结构可将第一通孔和第二通孔分离。当沿z方向(参见图1C中的箭头)查看时，这些通孔的开口区域可基本上对应于电接触部的表面区域。例如，半导体芯片4可为功率晶体管芯片，该芯片的栅电极和源电极布置在面朝第一和第二通孔的半导体管芯4的表面上。这里，可将栅电极布置在第一通孔之上，并且可将源电极布置在第二通孔之上。随后填充了导电材料的通孔可提供特别是从第一预聚物形成件2的相对面到半导体芯片4的栅电极和源电极的电通路。
根据一个实施例，附接第二预聚物形成件6可包含将第二预聚物形成件6的通孔布置在半导体芯片4的电接触部之上。通孔可从第二预聚物形成件6的第一表面延伸至第二预聚物形成件6的第二表面。随后填充了导电材料的通孔可提供特别是从第二预聚物形成件6的相对面到电接触部的电通路。对于上述解释的功率晶体管芯片的情况，电接触部可对应于半导体芯片4的漏电极。
根据一个实施例，图1的方法可进一步包含将金属化材料沉积到预聚物形成件2和6中的至少一个的通孔中，其中沉积的金属化材料可电气耦合于半导体芯片4的电接触部。例如，可通过应用下列技术中的至少一种来沉积金属化材料：冷气喷涂、等离子尘埃喷涂、等离子感应喷涂、电镀、非电镀、电流镀、气相沉积、印刷等。
根据一个实施例，沉积金属化材料可包含将金属和金属合金中的至少一个冷气喷涂在通孔中。冷气喷可指涂层沉积方法，其中可将固体粉末在超音速气体射流中加速到高达约500m/s至约1000m/s的速度。经过加速的粉末微粒具有约1微米至约50微米的直径。在与目标碰撞期间，该微粒可经历塑性变形，并且可粘附在目标的表面。通常，使用冷气喷涂可沉积金属、聚合物、陶瓷、复合材料和纳米晶体粉末。冷气喷涂中使用的粉末在喷涂处理期间不一定会融化。例如，通过冷气喷涂铜、铝、铁、镍及其合金中至少一种来沉积金属化材料。冷气喷涂的金属化材料的孔隙率可小于约50％，更特别地小于约40％，更特别地小于约30％，更特别地小于约20％，并且甚至更特别地小于约10％。在一个示例中，孔隙率可在约10％至约50％的范围内。孔隙率可是无限小的，并且可对应于多孔材料或由多孔材料形成的主体的空隙体积对总体积的比。例如，通过冷气喷涂制造的金属化材料可区别于相同材料的大块材料层。
根据一个实施例，图1的方法可进一步包含部分地移除预聚物形成件2和6以及金属化材料中的至少一个，其中在移除材料后，可将预聚物形成件2和6中的至少一个的表面和金属化材料的表面布置在共同平面上。例如，由预聚物形成件2和6之一和金属化材料形成的表面需要平面化，以便可在已形成的平直表面上适当地沉积另外的材料层。可以通过应用下列技术中的至少一种来移除材料：研磨、化学机械抛光、蚀刻等。
根据一个实施例，第一预聚物形成件2可包含延伸穿过第一预聚物形成件2的第一过孔，并且第二预聚物形成件6可包含延伸穿过第二预聚物形成件6的第二过孔。此外，附接第二预聚物形成件6可包含在第一过孔和第二过孔之间提供重叠，并且沉积的金属化材料可形成延伸穿过半导体面板100的电气过孔连接。因此，半导体芯片4的表面上的电接触部可变为从布置成与芯片表面相对的半导体面板100的表面接通(access)。例如，可将功率晶体管芯片的所有电接触部(例如栅电极、源电极、漏电极)布置在通过单切半导体面板100而获得的半导体封装的相同表面上。
根据一个实施例，图1的方法可进一步包含在附接第二预聚物形成件6之前，将导电层布置在第一预聚物形成件2之上，其中可将导电层布置在预聚物形成件2和6之间。特别地，导电层可由金属和金属合金中的至少一种来制造，比如例如铜、铝及其合金。可以通过应用任何合适的技术来制作导电层。在一个示例中，可以通过应用无电镀、电流沉积、气相沉积等其中的至少一种来制造导电层。在其进一步的示例中，导电层可为预成型的金属片，比如例如铜片或铝片，金属片可在预聚物形成件2和6彼此附接之前附接至特别是粘合至预聚物形成件2和6之一。导电层可具有重新分布层的功能，提供半导体芯片4和将被制造的半导体封装的其它电子元件的电信号的重新分布。
根据一个实施例，图1的方法可进一步包含：在预聚物形成件2和6中的至少一个中形成至少一个凹槽；将电子元件布置在至少一个凹槽中，其中可将电子元件封装到半导体面板100内。例如，电子元件可包含无源电子元件(例如集成无源器件(IDP))、有源电子元件、表面安装器件(SMD)(例如SMD电容)等中的至少一种。在将预聚物形成件2和6彼此附接后，因此可特别地将电子元件布置在半导体100的腔体中。
根据一个实施例，可通过导电层将电子元件电气耦合于半导体芯片4的其中之一。特别地，可将电子元件胶合或焊接到导电层，其中可通过导电层建立电子元件的电接触部和半导体芯片4的电接触部之间的电气连接。
根据一个实施例，半导体芯片4可包含功率半导体芯片。半导体芯片(或半导体管芯)4可为相似的或不同的类型。通常，半导体芯片4可包含集成电路、无源电子元件、有源电子元件等。通常，将集成电路设计为逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路等。在一个示例中，半导体芯片4可由基本半导体材料进行制造，例如Si等。在进一步的示例中，半导体芯片4可由复合物半导体材料进行制造，例如GaN、SiC、SiGe、GaAs等。特别地，半导体芯片4可包含一个或多个功率半导体。可将功率半导体芯片配置为二极管、功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)、JEFT(结栅场效应晶体管)、HEMT(高电子迁移率晶体管)、超结器件、功率双极晶体管等。功率半导体芯片可具有垂直的结构，即电流可基本上在垂直于半导体芯片主面的方向上流动。例如，可将功率MOSFET的源电极和栅电极布置在一个表面之上，而将功率MOSFET的漏电极布置在另一表面之上。功率半导体芯片可具有横向的结构，即电流可基本上在平行于半导体芯片主面的方向上流动。例如，可将功率MOSFET的栅电极、源电极和漏电极布置在功率MOSFET的一个主面上。
根据一个实施例，权利要求1的方法可进一步包含构造预聚物形成件2和6中的至少一个，其中构造包括模塑、碾磨、研磨、激光打孔中的至少一种。模塑可包含压缩模塑、注射模塑、粉料模塑、液体模塑、层压、印刷等中的至少一种。特别地，构造预聚物形成件2和6可在执行图1的操作之前来执行。
根据一个实施例，半导体面板100可为矩形形状，并且矩形半导体面板100的表面积可大于或等于300mm×300mm。可将图1的方法视为面板级封装(PLP)技术或扇出型面板级封装(FOPLP)技术，这不同于已知的晶圆级封装(WLP)技术和已知的扇出型晶圆级封装(FOWLP)技术。在WLP或FOWLP中，晶圆或再造的晶圆可为具有直径为200mm或300mm的圆形。相比于WLP和FOWLP，PLP和FOPLP的半导体面板的尺寸可增加，以便相比于晶圆级，制造商和供应商可在面板级处理更多的半导体芯片(或半导体管芯)。例如，500mm×500mm的面板可处理的半导体芯片是300mm直径的晶圆的4.45倍。这可导致更低的生产成本。特别地，当沿z方向(参见图1C中的箭头)查看时，制造的半导体面板100可为矩形形状。这样看来，可将半导体芯片4例如布置为周期性的和矩形的网格状结构。在一个示例中，半导体面板100的尺寸可为510mm×515mm。在进一步的示例中，半导体面板100的尺寸可为600mm×600mm。在另一进一步的示例中，半导体面板100的尺寸可为18"×24"(即457.2mm×609.6mm)。嵌入在半导体面板100内的半导体芯片4的数量可高达8000个或更多。
图2示意性地示出了根据本公开的半导体封装200的横截面侧视图。以通用方式来示出半导体封装200以定性地具体说明本公开的方面。半导体封装200可包含为了简单起见未示出的进一步的元件。例如，可由结合根据本公开的其它器件和方法所述的各个方面来扩展半导体封装200。
半导体封装200包含第一预聚物形成件2。半导体封装200进一步包含附接至第一预聚物形成件2的第二预聚物形成件6。半导体封装200进一步包含布置在所附接的预聚物形成件2和6之间的半导体芯片4。所附接的预聚物形成件2和6形成封装半导体芯片4的半导体封装200。例如，根据图1的方法可制造半导体封装200。在这点上，如图1A至1C所示可制造半导体面板100。在进一步的操作中，可将半导体面板100单切成多个半导体封装200。可通过应用包含等离子体切割、超声机械切割、激光切割等中的至少一种的切割工艺来单切半导体面板100。
根据一个实施例，半导体封装200可进一步包含电气耦合于半导体芯片4的电接触部的金属化材料，其中通过冷气喷涂可制造金属化材料。特别地，金属化材料可由铜、铝、铁、镍及其合金中的至少一种制成或可包含其中的至少一种。喷涂的金属化材料的孔隙率可小于约50％，更特别地小于约40％，更特别地小于约30％，更特别地小于约20％，并且甚至更特别地小于约10％。在一个示例中，孔隙率可在约10％至约50％的范围内。
根据一个实施例，半导体封装200可进一步包含布置在预聚物形成件2和6之间的导电层。特别地，导电层可为预成型的金属片，比如例如铜片或铝片。
根据一个实施例，预聚物形成件2和6中的至少一个可包含模塑化合物、层压制件、环氧树脂、填充的环氧树脂、玻璃纤维填充的环氧树脂、酰亚胺、热塑性塑料、热固性聚合物、共混聚合物中的至少一种。可由相似或不同的材料制成预聚物形成件2和6。特别地，可以预先制作预聚物形成件2和6。也就是说，可在执行图1的各个操作之前在一个或多个操作中制造和形成预聚物形成件2和6。
图3包含图3A至3J，图3A至3J示意性地示出了用于制造根据本公开的半导体面板100和半导体封装300的方法的横截面侧视图。可将制造的半导体封装300视为图2的半导体封装200的更具体的实现。此外，可将图3的方法视为图1的方法的更详细的实施方式。
在图3A中，可提供第一预聚物形成件2，其在横截面侧视图中示出。第一预聚物形成件2可包含凹槽8，其中随后可将半导体芯片4布置在凹槽8中。特别地，当沿z方向(如箭头所示)查看时，凹槽8的开口区域稍大于将要装配的半导体芯片4的占用区(footprint)区域。第一预聚物形成件2可进一步包含第一通孔10和邻近的第二通孔12，通孔通过分离结构14分离开来。通孔10和12可从凹槽8的底面延伸至第一预聚物形成件2的底面。第一预聚物形成件2可进一步包含凹槽40和过孔16。过孔16可从凹槽40的底面延伸至第一预聚物形成件2的上表面。如图3A中的虚线所示，在形成凹槽和通孔之前，第一预聚物形成件2的横截面侧视图可基本为矩形。
为了说明的目的，图3A仅示出了第一预聚物形成件2的一部分或部件。可由多个这样的部件形成第一预聚物形成件2，可将部件周期性地布置在图3A所示部件的左侧和右侧。此外，可将该部件周期性地布置在图3A的绘图平面之内或之外。周期性布置的部件可形成单件(或完整的)第一预聚物形成件2，其中当沿z方向(参见箭头)查看时，凹槽8可特别地形成矩形的和周期性的网格结构。下列描述仅可指图3A的部件，但也可适用于为了简单起见未示出的额外的部件。
图3B示出了图3A的第一预聚物形成件2的凹槽8、通孔10、12和分离结构14的仰视图。凹槽8的轮廓由虚线矩形指示。可布置分离结构14，以便第一通孔10的开口区域和第二通孔12的开口区域相似于将要布置在凹槽8中的半导体芯片的电接触部的表面区域。在图3B的示例中，分离结构14可为弧形。在进一步的示例中，分离结构14可为矩形、多边形等。
在图3C中，可提供多个半导体芯片4。，可在之前操作中从半导体晶圆上切割出半导体芯片4。半导体芯片4的数量为任意的，并且可特别地对应于第一预聚物形成件2中的凹槽8的数量。在图3C的示例中，半导体芯片4可为具有垂直结构的功率晶体管芯片。每一个半导体芯片4可包含布置在相应的半导体芯片4的上表面的栅电极18和源电极20。此外，每一个半导体芯片4可包含布置在相应的半导体芯片4的相对底面上的漏电极22。在进一步的示例中，半导体芯片4可为不同的类型，例如具有横向结构的功率晶体管芯片、功率二极管芯片等。可将粘合材料24比如胶，布置在半导体芯片4的上表面的外边缘以及栅电极18和源电极20之间。例如，可将粘合材料24印刷在半导体芯片4的上表面。
在图3D中，可将图3C的半导体芯片4翻转并布置在第一预聚物形成件2的凹槽8中。粘合材料24可将半导体芯片4的外边缘附接至凹槽8的底部边缘。此外，粘合材料24可将栅电极18和源电极20之间的区域附接至分离结构14。可将源电极20布置在第一通孔10之上，并且可将栅电极18布置在第二通孔12之上。在布置半导体芯片4之后，可在可选的进一步操作中使粘合材料24交叉结合，特别是固化。
在图3E中，可将导电层26布置在第一预聚物形成件2的上表面。特别地，半导体芯片4之上的区域可以保持不被导电层26所覆盖。在图3E的示例中，导电层26可为预成型的金属片或预成型的金属合金片，例如由铜或铝制成或包含铜或铝的片。通过使用相似于图3D的粘合材料24的粘合材料24，可将金属片粘合到第一预聚物形成件2的上表面。特别地，可在并行操作中，例如通过应用印刷技术将粘合材料24沉积在第一预聚物形成件2的多个部件上。
在图3F，可提供在横截面侧视图中示出的第二预聚物形成件6。相似于图3A的第一预聚物形成件2，为了说明的目的，在图3F中只示出了第二预聚物形成件6的一部分或部件。第二预聚物形成件6可包含多个这样周期性地布置的部件。第二预聚物形成件6可包含凹槽28、通孔30和过孔32。凹槽28可以形成在第二预聚物形成件6的上表面上。通孔30可从凹槽28的底面延伸至第二预聚物形成件6的底面。特别地，当沿z方向查看时，通孔30的占用区区域相似于半导体芯片4的漏电极22的表面区域。过孔32也可从凹槽28的底面延伸至第二预聚物形成件6的底面。当将预聚物形成件2和6彼此叠置时，第一和第二预聚物形成件2和6的过孔16和32可基本为一致的。这也同样适用于预聚物形成件2和6的通孔。
在图3G中，可将粘合材料34比如胶，布置在第一预聚物形成件2的上表面以及特别是导电层26的上表面上。半导体芯片4上的区域可保持不被粘合材料34所覆盖。特别地，可在并行操作中，例如通过应用印刷技术可将粘合材料34应用在第一预聚物形成件2的多个周期性布置的部件上。在应用粘合材料34之后，可将第二预聚物形成件6附接至第一预聚物形成件2。在附接之后，第一和第二预聚物形成件2和6的过孔16和32可重叠且可基本是一致的。这也同样适用于预聚物形成件2和6的通孔。
在图3H中，可将金属化材料36沉积到凹槽28、通孔30和过孔32中。在图3H的示例中，金属化材料36可为铜，其可通过应用冷气喷涂技术进行沉积。注意到，在并行操作中可将金属化材料36沉积到第二预聚物形成件6的多个部件上。在喷涂工艺期间，将硬掩模38布置在第二预聚物形成件6的上表面，以便构造沉积的金属化材料36，并且上表面可保持不被金属化材料36所覆盖。特别地，凹槽28、通孔30和过孔32可由金属化材料36完全填充。沉积的金属化材料36可与漏电极22和导电层26进行物理和电气接触。
在进一步的操作中(未示出)，可将第二预聚物形成件6和金属化材料36中的至少一种的材料从布置件的上表面移除以获得平坦的上表面。特别地，在移除材料后，可将第二预聚物形成件6的上表面和金属化材料36的上表面布置在同一平面上。例如，通过应用研磨、化学机械抛光、蚀刻、碾磨等中的至少一种的技术可将材料移除。布置在通孔30和过孔32之间的凹槽28中的导电材料36的部件的厚度t可在约15微米到约450微米的范围内。特别地，厚度t可大于约100微米、大于约200微米、大于约300微米或大于约400微米。增大导电材料36的厚度t可改善散热，并且因此可改善将被制造的半导体封装的冷却。
在图3I中，可将金属化材料36沉积到第一通孔10、第二通孔12、过孔16和凹槽40中。金属化材料36和用于应用材料的技术可相似于图3H。沉积的金属化材料36的底面可对应于要被制造的半导体封装的着陆焊盘(landing pad)42。着陆焊盘42可以是被配置为随后将半导体封装连接到电路板的接触焊盘。注意到，通过选择第一预聚物形成件2中的凹槽的对应尺寸和形式，着陆焊盘42的尺寸、着陆焊盘42的形式和着陆焊盘42之间的距离是可以调整的。在图3I的示例中，通过与布置在布置件底表面上的着陆焊盘42接触，可接通栅电极18、源电极20和漏电极22。
在图3J中，可将电绝缘材料44布置在布置件的上表面以使导电材料36与其它电子或导电元件电绝缘。例如，可将电绝缘材料44以层的形式进行沉积。注意的是，可在并行操作中将电绝缘材料44沉积到半导体面板的多个部件上。
图3的方法可进一步包含额外的操作，为了简单起见未详细说明该操作。例如，可将图3I的半导体面板单切成多个半导体封装300，如图3J的虚线所示。此外，可将单切的半导体封装300布置在电路板之上，其中，着陆焊盘42面向电路板且可提供在半导体封装300和电路板之间的电气的和机械的连接。
图4和5示意性地示出了根据本公开的半导体封装400和500的横截面侧视图。可将半导体封装400和500视为图2的半导体封装200的更详细的实施方式，并且可根据图3的方法制造半导体封装400和500。
图4的半导体封装400可包含第一预聚物形成件2和附接至第一预聚物形成件2上的第二预聚物形成件6。可将半导体芯片4布置在预聚物形成件2和6之间，并且可由预聚物形成件2和6封装半导体芯片4。在图4的示例中，半导体芯片4可为功率晶体管芯片，该芯片包含布置在半导体芯片4的第一表面上的栅电极18和源电极20以及布置在半导体芯片4相对的第二表面上的漏电极22。半导体芯片4的电极可由延伸穿过预聚物形成件2和6的导电材料36重新分布在半导体封装400的底面上。可将导电层26布置在预聚物形成件2和6之间。此外，可将电绝缘层44布置在半导体封装400的上表面。半导体封装400可相似于图3J的半导体封装300。与图3J相比，半导体封装400的着陆焊盘42具有增大的占用区区域以将半导体封装400连接到电路板。
图5的半导体封装500可相似于图4的半导体封装400。与图4相比，半导体封装500可进一步包含腔体46，其中可将电子元件48布置在腔体中。应当理解，本文所述其它示例的半导体封装也可包含布置在类似于图5的腔体中的一个或多个电子元件。在图5的示例中，可通过第二预聚物形成件6的凹槽形成腔体46。在进一步的示例中，也可通过第一预聚物形成件2的凹槽或在两个预聚物形成件2和6中形成的凹槽来形成腔体46。电子元件48可通过导电层26电气耦合于半导体芯片4。为了提供这样的电气耦合，在额外的操作中可构造导电层26。在图5的示例中，特别地可将电子元件48电气耦合于半导体芯片4的源电极22。
图6示出了根据本公开用于制造半导体面板的方法的流程图。该方法可类似于图1的方法，并且可结合图1的方法来阅读该方法。
在50处，提供了第一预聚物形成件。在52处，将多个半导体芯片布置在第一预聚物形成件上。在54处，将第二预聚物形成件附接至第一预聚物形成件。将半导体芯片布置在所附接的预聚物形成件之间。所附接的预聚物形成件形成封装半导体芯片的半导体面板。
示例
在下文中，通过示例来解释半导体面板、半导体封装及其制造方法。
示例1为制造半导体面板的方法，该方法包括：提供第一预聚物形成件；将多个半导体芯片布置在第一预聚物形成件上；将第二预聚物形成件附接至第一预聚物形成件，其中将半导体芯片布置在所附接的预聚物形成件之间，并且其中所附接的预聚物形成件形成封装半导体芯片的半导体面板。
示例2为根据示例1的方法，其中布置半导体芯片包括：将半导体芯片布置在第一预聚物形成件的多个凹槽中。
示例3为根据示例1或2的方法，其中布置半导体芯片包括：将半导体芯片的电接触部布置在第一预聚物形成件的通孔之上。
示例4为根据示例3的方法，其中布置电接触部包括：将半导体芯片的第一电接触部布置在第一通孔上，并且将半导体芯片的第二电接触部布置在邻近第一通孔的第二通孔上，其中通过分离结构可将第一通孔和第二通孔分离。
示例5为根据前述任一示例的方法，其中附接第二预聚物形成件包括：将第二预聚物形成件的通孔布置在半导体芯片的电接触部之上。
示例6为根据前述任一示例的方法，进一步包括：将金属化材料沉积到预聚物形成件中的至少一个的通孔上，其中沉积的金属化材料电气耦合于半导体芯片的电接触部。
示例7为根据示例6的方法，其中沉积金属化材料包括：冷气喷涂金属和金属合金中的至少一个到通孔中。
示例8为根据示例6或7的方法，进一步包括：部分地移除预聚物形成件以及金属化材料中的至少一个，其中在移除材料后，可将预聚物形成件中的至少一个的表面和金属化材料的表面布置在同一平面上。
示例9为根据示例6到8其中之一的方法，其中第一预聚物形成件包括延伸穿过第一预聚物形成件的第一过孔，第二预聚物形成件包括延伸穿过第二预聚物形成件的第二过孔，附接第二预聚物形成件包括在第一过孔和第二过孔之间提供重叠，并且沉积的金属化材料形成延伸穿过半导体面板的电气过孔连接。
示例10为根据前述任一示例的方法，进一步包括：在附接第二预聚物形成件之前，将导电层布置在第一预聚物形成件之上，其中将导电层布置在预聚物形成件之间。
示例11为根据前述任一示例的方法，进一步包括：在预聚物形成件中的至少一个中形成至少一个凹槽；将电子元件布置在至少一个凹槽中，其中可将电子元件封装到半导体面板内。
示例12为根据示例11的方法，其中电子元件通过导电层电气耦合于半导体芯片的其中之一。
示例13为根据前述任一示例的方法，其中半导体芯片包括功率半导体芯片。
示例14为根据前述任一示例的方法，进一步包括：构造预聚物形成件中的至少一个，其中构造包括模塑、碾磨、研磨、激光打孔中的至少一种。
示例15为根据前述任一示例的方法，其中半导体面板为矩形形状，并且矩形半导体面板的表面积大于或等于300mm×300mm。
示例16为半导体封装，包括：第一预聚物形成件；附接至第一预聚物形成件的第二预聚物形成件；布置在所附接的预聚物形成件之间的半导体芯片，其中所附接的预聚物形成件形成封装半导体芯片的半导体封装。
示例17为根据示例16的半导体封装，进一步包括：电气耦合于半导体芯片的电接触部的金属化材料，其中通过冷气喷涂来制造金属化材料。
示例18为根据示例16或17的半导体封装，进一步包括：布置在预聚物形成件之间的导电层。
示例19为根据示例16到18其中之一的半导体封装，其中预聚物形成件中的至少一个包括模塑复合物、层压件、环氧树脂、填充的环氧树脂、玻璃纤维填充的环氧树脂、酰亚胺、热塑性塑料、热固性聚合物、共混聚合物中的至少一种。
示例20为用于制造半导体封装的方法，该方法包括：根据示例1到15其中之一制造半导体面板；并且将半导体面板单切成多个半导体封装。
如本说明书中所采用的，术语“连接”、“耦合”、“电气连接”和/或“电气耦合”并不一定意味着单元必须直接连接或耦合在一起。可在“连接”、“耦合”、“电气连接”或“电气耦合”的单元之间提供中间单元。
而且，关于例如形成于或位于对象的表面“之上”的材料层所使用的表述“之上”，在本文中被使用用来意味该材料层可“直接”位于(例如形成、沉积等)暗指的表面上，例如与暗指的表面直接接触。关于例如形成于或位于表面“之上”的材料层所使用的表述“之上”，在文中也被使用用来意味该材料层可“间接”位于(例如形成、沉积等)暗指的表面，例如将一个或多个额外的层布置在暗指的表面和材料层之间。
此外，就在详细说明书或权利要求书中使用的术语“具有”、“含有”、“包含”、“包括”或其变体来说，旨在以类似于术语“包括”的方式是指包括性的。也就是说，如本文中所使用的，术语“具有”、“含有”、“包含”、“有”、“包括”等是开放式术语，其指示所陈述的单元或特征的存在，但不排除额外的单元或特征。
此外，在本文中使用表述“示例性的”来表示用作示例、实例或说明。本文中所述的作为“示例性的”的任何方面或设计不必被解释为优于其它方面或设计。相反，使用示例性一词旨在以具体方式呈现概念。
在本文中描述了器件和用于制造器件的方法。结合所述器件而做出的评论适用于相对应的方法，反之亦然。例如，如果描述了器件的具体元件，则用于制造器件的相对应的方法可包含以合适的方式来提供元件的操作，即使在附图中没有明确描述或示出这样的操作。
尽管已经参考说明性实施例描述了本公开，但是不以限制性的意义来解释本说明书。参考说明书，说明性实施例以及本公开的其它实施例的各种修改和组合对于本领域技术人员将是显而易见的。因此，所附权利要求涵盖任何这样的修改或实施例。

Claims (20)

1.一种用于制造半导体面板的方法，所述方法包括：
提供第一预聚物形成件；
将多个半导体芯片布置在所述第一预聚物形成件之上；并且
将第二预聚物形成件附接至所述第一预聚物形成件，
其中所述半导体芯片被布置在所附接的预聚物形成件之间，并且
其中所附接的预聚物形成件形成封装所述半导体芯片的所述半导体面板。
2.根据权利要求1所述的方法，其中布置所述半导体芯片包括：
将所述半导体芯片布置在所述第一预聚物形成件的多个凹槽中。
3.根据权利要求1或2所述的方法，其中布置所述半导体芯片包括：
将所述半导体芯片的电接触部布置在所述第一预聚物形成件的通孔之上。
4.根据权利要求3所述的方法，其中布置所述电接触部包括：
将半导体芯片的第一电接触部布置在第一通孔之上，并且
将所述半导体芯片的第二电接触部布置在邻近所述第一通孔的第二通孔之上，
其中通过分离结构将所述第一通孔和所述第二通孔分离。
5.根据前述任一权利要求所述的方法，其中附接所述第二预聚物形成件包括：
将所述第二预聚物形成件的通孔布置在所述半导体芯片的电接触部之上。
6.根据前述任一权利要求所述的方法，进一步包括：
将金属化材料沉积到所述预聚物形成件中的至少一个的通孔中，其中所述沉积的金属化材料电气耦合于所述半导体芯片的电接触部。
7.根据权利要求6所述的方法，其中沉积所述金属化材料包括：
将金属和金属合金中的至少一种冷气喷涂到所述通孔中。
8.根据权利要求6或7所述的方法，进一步包括：
部分地移除所述预聚物形成件和所述金属化材料中的至少一个，其中在所述移除之后，将所述预聚物形成件中的至少一个的表面和所述金属化材料的表面布置在共同平面上。
9.根据权利要求6到8之一所述的方法，其中
所述第一预聚物形成件包括延伸穿过所述第一预聚物形成件的第一过孔，
所述第二预聚物形成件包括延伸穿过所述第二预聚物形成件的第二过孔，
附接所述第二预聚物形成件包括在所述第一过孔和所述第二过孔之间提供重叠，并且
所述沉积的金属化材料形成延伸穿过所述半导体面板的电气过孔连接。
10.根据前述任一权利要求所述的方法，进一步包括：
在附接所述第二预聚物形成件之前，将导电层布置在所述第一预聚物形成件之上，其中所述导电层布置在所述预聚物形成件之间。
11.根据前述任一权利要求所述的方法，进一步包括：
在所述预聚物形成件中的至少一个中形成至少一个凹槽，并且
将电子元件布置在所述至少一个凹槽中，其中将所述电子元件封装到所述半导体面板内。
12.根据权利要求11所述的方法，其中所述电子元件通过所述导电层电气耦合于所述半导体芯片中的一个。
13.根据前述任一权利要求所述的方法，其中所述半导体芯片包括功率半导体芯片。
14.根据前述任一权利要求所述的方法，进一步包括：
构造所述预聚物形成件中的至少一个，其中所述构造包括模塑、碾磨、研磨、激光打孔中的至少一种。
15.根据前述任一权利要求所述的方法，其中所述半导体面板为矩形形状，并且所述矩形半导体面板的表面积大于或等于300mm×300mm。
16.一种半导体封装，包括：
第一预聚物形成件；
附接至所述第一预聚物形成件的第二预聚物形成件；以及
布置在所附接的预聚物形成件之间的半导体芯片，
其中所附接的预聚物形成件形成封装所述半导体芯片的半导体封装。
17.根据权利要求16所述的半导体封装，进一步包括：
电气耦合于所述半导体芯片的电接触部的金属化材料，其中通过冷气喷涂来制造所述金属化材料。
18.根据权利要求16或17所述的半导体封装，进一步包括：
布置在所述预聚物形成件之间的导电层。
19.根据权利要求16到18之一所述的半导体封装，其中所述预聚物形成件中的至少一个包括模塑复合物、层压件、环氧树脂、填充的环氧树脂、玻璃纤维填充的环氧树脂、酰亚胺、热塑性塑料、热固性聚合物、共混聚合物中的至少一种。
20.一种用于制造半导体封装的方法，所述方法包括：
根据权利要求1到15之一所述的方法制造半导体面板；并且
将所述半导体面板单切成多个半导体封装。
CN201911299119.2A 2018-12-21 2019-12-17 半导体面板、半导体封装及其制造方法 Pending CN111354648A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018133344.7 2018-12-21
DE102018133344.7A DE102018133344B4 (de) 2018-12-21 2018-12-21 Halbleiterpanels, halbleitergehäuse, und verfahren zu ihrer herstellung

Publications (1)

Publication Number Publication Date
CN111354648A true CN111354648A (zh) 2020-06-30

Family

ID=70969652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911299119.2A Pending CN111354648A (zh) 2018-12-21 2019-12-17 半导体面板、半导体封装及其制造方法

Country Status (3)

Country Link
US (1) US11171066B2 (zh)
CN (1) CN111354648A (zh)
DE (1) DE102018133344B4 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855868A (en) * 1987-01-20 1989-08-08 Harding Ade Yemi S K Preformed packaging arrangement for energy dissipating devices
US6177040B1 (en) * 1993-11-24 2001-01-23 Texas Instruments Incorporated Method for making light transparent package for integrated circuit
DE10318501A1 (de) * 2003-04-24 2005-01-05 Robert Bosch Gmbh Chipaufbau in einem Premold-Gehäuse
US8178963B2 (en) * 2007-01-03 2012-05-15 Advanced Chip Engineering Technology Inc. Wafer level package with die receiving through-hole and method of the same
US20080197469A1 (en) 2007-02-21 2008-08-21 Advanced Chip Engineering Technology Inc. Multi-chips package with reduced structure and method for forming the same
KR20090056044A (ko) * 2007-11-29 2009-06-03 삼성전자주식회사 반도체 소자 패키지 및 이를 제조하는 방법
CN205069620U (zh) 2015-10-16 2016-03-02 杭州大和热磁电子有限公司 一种非焊接结构半导体模块
US10461066B2 (en) 2016-06-29 2019-10-29 Maxim Integrated Products, Inc. Structure and method for hybrid optical package with glass top cover
CN106158764A (zh) * 2016-08-30 2016-11-23 无锡新洁能股份有限公司 功率模块用底板及功率模块

Also Published As

Publication number Publication date
DE102018133344A1 (de) 2020-06-25
DE102018133344B4 (de) 2024-04-04
US11171066B2 (en) 2021-11-09
US20200203238A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
US10440819B2 (en) Fan-out wafer level packages having preformed embedded ground plane connections
US9716068B2 (en) Semiconductor device
US9613930B2 (en) Semiconductor device and method for manufacturing a semiconductor device
US9768037B2 (en) Electronic device package including metal blocks
US8093711B2 (en) Semiconductor device
US9349709B2 (en) Electronic component with sheet-like redistribution structure
US9607918B2 (en) Fan-out wafer level packages containing embedded ground plane interconnect structures and methods for the fabrication thereof
US9190389B2 (en) Chip package with passives
US10217695B2 (en) Connector block with two sorts of through connections, and electronic device comprising a connector block
US20130260510A1 (en) 3-D Integrated Circuits and Methods of Forming Thereof
CN106024643B (zh) 引线框架上的衬底中介层
US9718678B2 (en) Package arrangement, a package, and a method of manufacturing a package arrangement
US9437548B2 (en) Chip package and method for manufacturing the same
US20140210054A1 (en) Semiconductor Devices and Methods of Producing These
US20170283247A1 (en) Semiconductor device including a mems die
US20210249334A1 (en) Semiconductor device including an embedded semiconductor die and a method for fabricating the same
US8323996B2 (en) Semiconductor device
CN111354648A (zh) 半导体面板、半导体封装及其制造方法
US20220157774A1 (en) Semiconductor packages including electrical redistribution layers of different thicknesses and methods for manufacturing thereof
US11562967B2 (en) Method for fabricating a semiconductor package, semiconductor package and embedded PCB module
US20220102311A1 (en) Semiconductor device module having vertical metallic contacts and a method for fabricating the same
US20220285267A1 (en) Fan-out wafer level packaging of semiconductor devices
TWI473240B (zh) 積體電路晶粒封裝之電磁遮蔽形成
CN113496900A (zh) 封装的半导体器件和制作封装的半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination