TWI473240B - 積體電路晶粒封裝之電磁遮蔽形成 - Google Patents

積體電路晶粒封裝之電磁遮蔽形成 Download PDF

Info

Publication number
TWI473240B
TWI473240B TW97137045A TW97137045A TWI473240B TW I473240 B TWI473240 B TW I473240B TW 97137045 A TW97137045 A TW 97137045A TW 97137045 A TW97137045 A TW 97137045A TW I473240 B TWI473240 B TW I473240B
Authority
TW
Taiwan
Prior art keywords
forming
layer
encapsulated
conductive
shielding
Prior art date
Application number
TW97137045A
Other languages
English (en)
Other versions
TW200929506A (en
Inventor
Jinbang Tang
Darrel Frear
Jong-Kai Lin
Marc A Mangrum
Robert E Booth
Lawrence N Herr
Kenneth R Burch
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/961,827 external-priority patent/US7651889B2/en
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200929506A publication Critical patent/TW200929506A/zh
Application granted granted Critical
Publication of TWI473240B publication Critical patent/TWI473240B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

積體電路晶粒封裝之電磁遮蔽形成
此發明一般係關於積體電路且更明確地說係關於為囊封的積體電路提供遮蔽。
先前申請案之參考
此申請案已於2007年12月20日在美國提出申請，其專利申請案號為11/961,827。
相關申請案
此申請案係具有一共同受讓者並於2007年9月13日申請的標題為"精確高密度模組封裝之積體遮蔽程序(Integrated Shielding Process for Precision High Density Module Packaging)"之美國申請案第11/854,776號之一部分延續，其全部內容以引用方式併入本文中。
一些積體電路係實施於具有電磁遮蔽以用於保護其免受電磁干擾(EMI)影響的封裝中。此類封裝之一範例包括多晶片模組(MCM)，其具有在一單一MCM基板上連接在一起的複數個離散微電子器件(例如，一處理器單元、記憶體單元、相關邏輯單元、電阻器、電容器、電感器及類似者)。此等遮蔽結構可在囊封積體電路晶粒之前予以形成或與該積體電路晶粒分離地形成。
然而，在後互連處理係在晶粒囊封之後實行之處，此類方法可能不與封裝程序相容。
下文提出一用以實施本發明之一模式的詳細說明。該說明旨在說明本發明，而不應視為限制本發明。
說明一方法及裝置，其用於製造具有積體遮蔽之高密度囊封的半導體器件。作為一初步步驟，藉由使用一可移除附接器件(例如一厚雙面膠帶或化學附接層)將電路器件黏著於一處理載體上來將複數個電路器件與一可選嵌入式接地框組裝成一嵌板。此組裝在形成下部電路基板之前發生(在此申請案中亦係稱為一成層的再分配結構)。一旦將該等電路器件附於該可移除附接器件，便以一模製化合物或樹脂來囊封該等電路器件。藉由給該模製化合物鑽孔以在個別電路器件之間形成通孔開口(例如，以一雷射切割工具或其他適當切割技術)並接著以一導電或其他適當遮蔽材料來填充該等通孔開口(例如，藉由濺鍍、噴灑、電鍍等)，在該模製化合物中形成遮蔽通孔環結構以包圍並遮蔽該(等)電路器件。在各種具體實施例中，可使用包圍一(或多個)個別電路器件的至少一單一連續開口或溝槽來形成在該模製化合物中形成之通孔開口，從而形成一或多個遮蔽通孔環結構以自電磁干擾遮蔽該一(或多個)個別電路器件。替代地，可將該等通孔開口形成為任何所需形狀(例如，圓形、方形、橢圓形、矩形等)的複數個離散開口，其係定位以包圍一(或多個)個別電路器件，從而形成一或多個遮蔽通孔環結構以自電磁干擾遮蔽該一(或多個)個別電路器件。此時或隨後，在該模製化合物之頂部上形成一導電材料或其他適當遮蔽材料之一層作為一頂部遮蔽蓋，其與該模製化合物中形成之遮蔽通孔環結構進行電接觸。如所形成，該遮蔽通孔環結構完全透過該模製化合物延伸並係在該模製化合物之底部(器件I/O側)上曝露。在脫離該可移除附接器件之後，接著在該模製化合物之底部上建造一具有遮蔽通孔結構的多層電路基板。藉由建立該電路基板而使其遮蔽通孔結構係適當對準並係電連接至形成於該模製化合物之底部中的曝露遮蔽通孔環結構，為特定功能電路區塊及/或整個模組提供一積體EMI遮蔽。在選定具體實施例中，可將該(等)遮蔽通孔環結構與一接地環連接。在形成該多層電路基板而使遮蔽通孔結構係電連接至該等遮蔽通孔環結構之後，該嵌板係切割、鋸或以其他方式分成獨立封裝晶粒。
現將參考附圖詳細說明各種說明性具體實施例。雖然以下說明中提出各種細節，但應明白，沒有此等特定細節亦可實施本發明，且可針對本文所說明之本發明做出許多實施方案特定決策來實現該器件設計者的特定目的，例如符合處理技術或相關設計限制，其將隨不同的實施方案而改變。雖然此一開發努力可能複雜且耗時，不過對於受益於此揭示內容的熟習此項技術者而言只是一例行任務。例如，選定態樣係參考一半導體器件之簡化斷面圖來繪示而不包括每一器件特徵或幾何形狀以避免限制或混淆本發明。還應注意，在此整個詳細說明中，將形成與移除特定材料以製造該半導體結構。在用於形成或移除此類材料之特定程序並不在下面詳細說明之處，應預期用於以適當厚度生長、沈積、移除或以其他方式形成此類層的對於熟習此項技術者的傳統技術。此類細節眾所周知並且應視為不必教導熟習此項技術者如何製作或使用本發明。
現參考圖1，說明複數個晶片模組30至33的斷面圖，該複數個晶片模組係作為一嵌板黏著於一可移除附接器件12(例如，一雙面膠帶或一附接化學層)與一處理載體基板10上。此外，提供圖2以說明圖1中繪示的該囊封的複數個晶片模組(嵌板)之一透視外部圖。如所說明，各晶片模組(例如，30)皆包括複數個微電子器件(例如，一處理器單元、記憶體單元、相關邏輯單元、電阻器、電容器、電感器及類似者)，不過應明白若各晶片模組皆僅包括一單一微電子或電路器件，亦可獲得本發明之優點。若需要，各晶片模組亦可具有與從接地框層6至9與該(等)晶片模組電路相鄰佈置之一接地框。在圖1中(但不在圖2中)，該等接地框元件6至9係以虛線繪示以指示在該製程中此等結構係視需要地提供於此點。例如，接地框層6與7在一第一電路器件31周圍形成一接地框或環，而接地框層8與9在一第二電路器件32周圍形成一接地框或環。可將該等晶片模組30至33(及任何接地框層)中之各微電子器件黏著或附接於該可移除附接器件12與處理載體10之頂部上以將其固定於適當的位置。該可移除附接器件12之目的係在隨後的製程期間固定該等囊封的晶片模組30至33，使得一遮蔽材料可在形成下部多層電路基板之前係整體地形成於該囊封封裝中。記住此目的，可使用任何所需附接技術來實施該可移除附接器件12，包括但不限於在該電路基板之下部表面與該處理載體10之間施加一厚雙面膠帶、膠合層或其他可移除晶粒附接材料。
如圖1與2所進一步說明，該複數個晶片模組30至37係以一絕緣封裝體或模16囊封，該絕緣封裝體或模可既有施加、注入或以其他方式形成一囊封物以密封與保護該等晶片模組中的微電子器件免受濕氣、污染物、腐蝕及機械衝擊的影響。例如，在將該等微電子器件30至37附於該可移除附接器件12之後，實行一囊封程序以使用一模製化合物或模製囊封物來覆蓋該等晶片模組。該模製囊封物可以係一矽石填充的樹脂、一陶瓷、一無鹵化物材料或某一其他保護性囊封物層。通常使用一液體來施加該模製囊封物，該液體接著係加熱以藉由在一UV或環境大氣中進行固化來形成一固體。該囊封物亦可以係一固體，其係加熱以形成一液體並接著係冷卻以形成一固體模。應明白，可使用任何所需囊封物程序。此時，若需要，可移除該可移除附接器件12與處理載體10；然而，該移除步驟亦可在製程中稍後發生，例如本文中下面所說明，其中在該等遮蔽通孔結構係形成於該絕緣封裝體16中之後脫離該可移除附接器件12。
在形成該封裝的嵌板裝配件之後，該絕緣封裝體16係切割以在個別晶片模組30至33之間形成通孔開口41至44。此係在圖3中予以繪示，其以在藉由透過至少該絕緣封裝體16向下切割而在該絕緣封裝體16中形成通孔開口41至44之後的該囊封的複數個晶片模組30至33的斷面圖來說明圖1之後的處理。此外，提供圖4a以說明圖3中繪示的該囊封的複數個晶片模組(嵌板)之一範例透視外部圖。如所繪示，透過該絕緣封裝體16並進入該可移除附接器件12中的切割形成分離該等晶片模組30至37的溝槽40至48，不過應明白可使用更淺的切割來製成該等通孔開口。如圖4a所說明，可在該絕緣封裝體16中形成該等通孔開口40至48而使連續的切割或溝槽彼此交叉，從而形成係定位以包圍一(或多個)個別晶片模組的一或多個通孔開口。然而，代替使用連續的溝槽開口，可將該等通孔開口形成為複數個離散的開口，其係定位以共同包圍一(或多個)個別晶片模組。圖4b繪示一範例實施方案，其說明囊封的複數個晶片模組31至37的範例平面圖以顯示該等通孔開口140至149之每一者可如何在該絕緣封裝體16中形成為任何所需形狀(例如，圓形、方向、橢圓形、矩形等)之複數個離散開口。因而，複數個分離的通孔開口係鑽孔以圍繞該(等)電路模組31，包括通孔開口151、152、153及154。藉由定位複數個離散開口以包圍一(或多個)個別晶片模組，可藉由填充來隨後形成遮蔽通孔環結構以自電磁干擾遮蔽該一(或多個)個別電路模組。雖然未在圖4a或4b中顯示，可在各電路模組或器件周圍形成一個以上的通孔開口環，從而增強藉由隨後形成的遮蔽通孔結構所提供的遮蔽好處。
從上述可看出，在該等通孔開口包圍欲進行遮蔽的該(等)晶片模組或器件的條件下，可將該等通孔開口形成為具有任何所需形狀之連續或離散的開口。此外，可控制該等通孔開口(及隨後形成的遮蔽通孔環結構)之置放以提供針對個別模組的區域遮蔽以及自外部EMI來源的總體遮蔽。作為區域遮蔽之一範例，形成於該等開口151至154中的遮蔽通孔環結構自模組30以及自模組32遮蔽模組31。作為總體遮蔽之一範例，形成於該等開口147至146中的遮蔽通孔環結構幫助自外部模組(例如，模組34至35)遮蔽該等模組30至33。熟習此項技術者應明白，甚至當未使用一單一連續溝槽開口時，可控制分離的通孔開口之形狀、大小及間隔以便實現本發明之EMI遮蔽好處，因為當彼此充分接近定位時分離的遮蔽通孔結構將有效用作一單一遮蔽結構。為此原因，甚至即使可使用分離與離散的通孔開口來實施選定具體實施例(例如圖4b所示)，圖1至13之具體實施例中的其餘說明係參考圖3與4a中繪示的溝槽具體實施例來提供。
該等通孔開口41至44在圖3中係顯示為具有藉由一預定最小距離所分離的實質上垂直側壁以使得可隨後沈積一導電或遮蔽層以在隨後處理期間填充該等通孔開口。然而，應明白，該等通孔開口41至44反而可具有成角度的側壁，其可促進該導電/遮蔽層之隨後沈積，不過代價係消耗有價值的面積。例如，該等通孔開口41至44可使用一切割儀器予以形成，其針對整個通孔開口(未顯示)形成一V形切割，因為此形狀更易於以該沈積的導電遮蔽層來覆蓋。使用此一切割，該通孔開口於該模製化合物之頂部處更寬並於其中其在該可移除附接器件12中終止的底部處更窄。無論使用哪一形狀，都可使用一具有一切刀的鋸、一雷射或可在該絕緣封裝體中並在個別晶片模組30至37之間可控制地形成該等通孔開口41至44的任何其他儀器來進行該切割。在選定具體實施例中，該切割儀器提供大於該絕緣封裝體16之高度之一深度切割以使得該溝槽延伸至該可移除附接器件12中，如圖4所示的放大斷面圖所說明。以此方式，隨後在該等通孔開口中形成並連接至隨後形成的多層電路基板中之遮蔽通孔結構的遮蔽層將完全囊封該等獨立模組。此外，藉由控制該切割動作以使得該等通孔開口在該可移除附接器件12中終止，該等個別晶片模組31至37相對於該處理載體10之位置係由於藉由該可移除附接器件12提供之黏著功能所保持，其幫助促進該等個別晶片模組之隨後處置或處理。當然，應明白，可使用任何所需技術來形成該等通孔開口41至44，包括但不限於化學圖案化技術，例如藉由圖案化與各向異性地蝕刻該等通孔開口41至44來選擇性蝕刻該等開口。
當一直向下切割至該附接器件12時，重要的係定位與對準該等切割線以使得該等切割不與該等晶片模組30至37中的微電子器件交叉。此係在圖3中予以說明，其中各通孔開口(例如，溝槽41)係定位於該等晶片模組(例如，模組30與31)之間。在形成該多層電路基板之前在該絕緣封裝體16中形成該等通孔開口之一好處係該等通孔開口之切割不能與該多層電路基板中的任何導電信號或電壓路徑交叉，因為其尚未形成。應明白，通常應避免與導電路徑的交叉以防止該導電路徑與隨後形成於該等通孔開口中的導電遮蔽層之間的短路。然而，在選定具體實施例中，可有意控制該等通孔開口41至44的定位與對準以與形成於該絕緣封裝體16之底部處的嵌入式接地框層6至9(圖1中顯示)交叉。此定位允許在該等嵌入式接地框層6至9與隨後形成於該等通孔開口41至44中之其個別導電/遮蔽材料之間建置一直接電連接。
圖5以在一導電遮蔽層50係在該絕緣封裝體16之上並在該等通孔開口41至44中形成之後的該囊封的複數個晶片模組30至33的斷面圖來說明圖3之後的處理，從而形成遮蔽通孔結構51至54。該導電遮蔽層50可以係一聚合物、金屬、金屬合金(例如鐵磁或鐵電材料)、油墨、塗料、類似者或以上之組合。在一具體實施例中，該導電遮蔽層50係自鋁(Al)、銅(Cu)、鎳鐵(NiFe)、錫(Sn)、鋅(Zn)或類似者形成，包括上述之一或多者的任何組合。例如，藉由將該導電遮蔽層50形成為一非鐵磁材料與鐵磁材料之一組合(例如，一銅層與一NiFe層)，以一電磁或寬頻遮蔽來保護該等電路模組免受屬於電與磁兩者的電磁場的影響。在沈積該導電遮蔽層50之前，可製備該絕緣封裝體16之上部表面與該等通孔開口41至44以使得該導電遮蔽層50會黏著。可藉由物理汽相沈積(PVD)、化學汽相沈積(CVD)、原子層沈積(ALD)、電解電鍍、無電電鍍、火焰噴灑、導電塗料噴灑、真空金屬化、移印、濺鍍、蒸發、分配、噴塗或類似者(包括上述之一或多者之任何組合)來沈積該導電遮蔽層50。雖然可將該導電遮蔽層50形成於各溝槽側壁上至一預定厚度，但在選定具體實施例中，視所需遮蔽有效性而定，該導電遮蔽層50係形成以部分或完全填充該等通孔開口41至44。應明白，若該等通孔開口41至44僅係部分填充，則將使用隨後處理來以導電遮蔽材料完全囊封該等個別晶片模組，如本文中下面所說明。
圖6以在該絕緣封裝體16與遮蔽通孔結構51至54係視需要地變薄之後的該囊封的複數個晶片模組30至33之一斷面圖來說明圖5之後的處理。藉由研磨、鋸、磨蝕、拋光或使用任何所需技術來移除該絕緣封裝體16與遮蔽通孔結構51至54之部分，可減低該最終封裝的總體輪廓厚度，從而減低該等最終封裝的器件之大小。然而，若使該絕緣封裝體16變薄，則將移除形成於其頂部表面上的任何導電遮蔽層50，並且其必須係以一隨後程序步驟來替換以便提供該器件遮蔽。雖然，此替換程序可於該最終封裝係組裝與分離之前的任何時間發生，但在選定具體實施例中，可在該絕緣封裝體16係變薄之後添加一導電遮蔽替換層。例如，圖7以在一遮蔽覆蓋層70係形成於該變薄的絕緣封裝體16之上並與該等遮蔽通孔結構51至54電接觸之後的該囊封的複數個晶片模組31至33之一斷面圖來說明圖6之後的處理。可藉由PVD、CVD、ALD、電解電鍍、無電電鍍、火焰噴灑、導電塗料噴灑、真空金屬化、移印、濺鍍、蒸發、分配、噴塗或類似者(包括上述之一或多者之任何組合)來沈積該遮蔽覆蓋層70。
在形成該導電/遮蔽層以填充該等通孔開口41至44並覆蓋該絕緣封裝體16之後，該等囊封的模組係自該可移除附接器件12與處理載體10分離或脫離。此係在圖8a中說明，其以在該可移除附接器件12與處理載體10係移除之後的該囊封的複數個晶片模組30至33之一斷面圖來繪示圖7之後的處理。如圖8a所繪示，囊封的模組之嵌板係翻轉以便該遮蔽覆蓋層70現在底部上，並且該等遮蔽通孔結構51至54與複數個晶片模組30至33係曝露於該絕緣封裝體16之頂部上。在此位置中，可在囊封的模組之嵌板上累積一多層電路基板結構，其中該電路基板結構包括以導電及/或遮蔽材料形成的遮蔽通孔結構以完全圍繞該(等)個別電路模組。例如，可一次一層地製造該多層電路基板結構以包括由一導電/遮蔽材料形成之一電路基板遮蔽通孔結構。藉由適當定位該等電路基板通孔結構以使其係電連接至形成於該絕緣封裝體16中之曝露的遮蔽通孔結構51至54，可藉由該等遮蔽通孔結構來封閉與遮蔽個別電路模組。因此，每一個別囊封的模組30至33皆具有形成於該絕緣封裝體16中的一或多個遮蔽通孔環結構以包圍與遮蔽該電路模組，並且其亦具有形成於該多層電路基板中的一或多個電路基板通孔結構，其亦包圍與遮蔽該電路模組。如本文中所說明，一"通孔結構"或"通孔環結構"表示一單一"通道"並表示一起形成一遮蔽結構的導電路徑(例如，接地墊結構、嵌入式接地框、微墊、跡線等)之任何組合。
如上所示，該囊封的複數個晶片可以係構造以包括形成於該絕緣封裝體16中的嵌入式接地框層6至9(在圖1中以虛線顯示)以促進與該等遮蔽通孔結構51至54對準的電路基板遮蔽通道之形成。圖8b顯示一範例，其說明囊封的複數個晶片模組30至33之一替代性具體實施例的斷面圖，其中在該等遮蔽通孔結構51至54係形成於該絕緣封裝體16中之前形成該囊封的複數個晶片模組30至33並具有接地框層6至9處於適當位置。在此情況下，用以形成該等通孔開口41至44的任何切割程序將係控制以在透過該等接地框層6至9進行切割之前停止。圖8b顯示在移除該雙面膠帶12與處理載體10之後，該等嵌入式接地框層6至9呈現一更大連接表面，其上可以增強的精度來形成該等隨後形成的電路基板遮蔽通道。包括具有一更大連接表面之嵌入式接地框層6至9之另一好處係可將形成於個別模組周圍的遮蔽通孔結構構造為多通孔環結構以用於增強的遮蔽。例如，可在各模組周圍形成在該絕緣封裝體16中的複數個同心遮蔽通孔環結構以提供針對電磁干擾的額外遮蔽。
雖然可使用任何所需製造序列來形成該多層電路基板，但一範例序列係以圖9開始來說明，其以在微通道91至94係形成於該囊封的複數個晶片模組之背側上並與該等遮蔽通孔結構51至54對準之後的該囊封的複數個晶片模組30至33之一斷面圖來說明圖8a之後的處理。可藉由形成具有在至少該等遮蔽通孔結構51至54上之開口的絕緣層90，並接著沈積、濺鍍或以其他方式在該等開口中形成一導電及/或遮蔽材料以形成該等微通道91至94來製造該等個別微通道。可藉由施加絕緣材料之一圖案化的黏著層、藉由沈積接著係選擇性蝕刻之一層、或使用任何所需技術來形成該絕緣層90。替代地，可藉由施加導電/遮蔽材料之一圖案化的黏著層、藉由沈積接著係選擇性蝕刻之一導電/遮蔽層、或使用任何所需技術來形成該等微通道91至94。雖然未顯示，但應明白該絕緣層90亦可具有在該(等)個別電路模組之上的開口以允許電連接至任何信號線或供應該(等)電路模組中的電壓線。以此方式，可使用表面黏著技術來將該晶片模組中之各微電子器件黏著或附接於該電路基板，該等技術包括但不限於線接合、捲帶自動接合、焊球連接器、覆晶接合等。例如，各微電子器件皆可具有晶粒接合墊(未顯示)，其係電連接至該電路基板上的著陸墊(未顯示)，例如藉由使用線接合。
接著可在該第一絕緣層90與微通道91至94之上形成該多層電路基板之額外層以構造該等電路基板遮蔽通道。例如，圖10以在微墊101至104係與形成於該囊封的複數個晶片模組之背側上的微通道91至94對準來形成之後的該囊封的複數個晶片模組30至33之一斷面圖來說明圖9之後的處理。可藉由形成一具有在至少該等微通道91至94上之開口的絕緣層(未顯示)並接著沈積、濺鍍或以其他方式在該等開口中形成一導電及/或遮蔽材料以形成該等微墊101至104；藉由施加導電/遮蔽材料之一圖案化的黏著層；藉由沈積接著係選擇性蝕刻之一導電/遮蔽層；或使用任何所需技術來製造該等個別微墊101至104。
隨著該多層電路基板繼續係累積，電路基板遮蔽通孔結構121至124係與該等遮蔽通孔結構51至54實質上對準地形成。圖11顯示一範例程序，其以在一多層基板110係以與該等微墊101至104對準形成的通孔結構111至114來形成之後的該囊封的複數個晶片模組30至33之一斷面圖來說明圖10之後的處理。同樣，可使用任何所需技術來從形成於至少該等微墊101至104之上的一或多個導電/遮蔽層製造該等通孔結構111至114。無論係如何形成，該等通孔結構121至124皆係電連接至形成於該絕緣封裝體16中的遮蔽通孔結構51至54。該電路基板110亦包括導電路徑(未顯示)，其用以電耦合信號及/或電壓至該晶片模組或自該晶片模組電耦合信號及/或電壓。因而，電路基板110可以係形成為任何所需形狀與厚度，並且可包括任何所需特徵以用於形成一功能半導體封裝。此外，可使用諸如一電絕緣材料(例如一有機聚合物樹脂)之一相對較薄之撓性膜或由任何已知適當材料製造的一剛性、實質上平坦部件的任何所需材料來製造該電路基板110，該等已知適當的材料包括但不限於絕緣物塗布之矽、一玻璃、一陶瓷、一環氧樹脂、雙馬來亞醯胺-三氮雜苯(BT)樹脂、或適合用作一電路基板之此項技術中已知的任何其他材料。
最終完成的嵌板可能已在該電路基板上形成一或多個I/O墊。如圖11中之簡化示意形式所示，可形成供應電壓與信號I/O墊115以使其可透過該多層電路基板來電連接至該等個別晶片模組30至33。此外，可形成參考電壓墊116以使其可電連接至該多層電路基板中的通孔結構111至114，並進而電連接至該遮蔽通孔環結構51至54與遮蔽覆蓋層70。
於該多層電路係構造之時，可將一導電/遮蔽塗層施加至該絕緣封裝體16之任何曝露的表面，例如藉由沈積一金屬膜、導電聚合物等。例如，反而可在形成該多層電路基板之後形成上面參考圖7說明的導電遮蔽替換層。
一旦該多層電路基板嵌板係完成，便將該嵌板切割、鋸或以其他方式分成獨立晶粒。圖12以在個別晶片模組係藉由透過預定切割路徑來鋸而單一化之後的該囊封的複數個晶片模組30至33之一斷面圖來說明圖11之後的處理，從而形成其中遮蔽通孔結構係形成以遮蔽個別電路器件的晶片模組。如圖12所示，定位於一第一遮蔽通孔結構53、92、102、112與一第二遮蔽通孔結構52、93、103、113之間之一切割線125將該嵌板分成一第一晶片模組(包括電路器件30與31)與一第二晶片模組(包括電路器件32與33)，其中各電路器件係藉由形成於該電路基板與絕緣封裝體16中的遮蔽通孔結構所個別地遮蔽。藉由在該等遮蔽結構之間定位該切割線125，該(等)晶片模組32係藉由該等遮蔽通孔環結構53、54與該等遮蔽通孔結構111、112來遮蔽。同樣，該(等)晶片模組31係藉由該等遮蔽通孔環結構51、52與該等遮蔽通孔結構113、114來遮蔽。雖然圖12僅顯示緊鄰該(等)晶片模組33之一單一遮蔽結構54、101，但應明白可形成額外遮蔽結構(未顯示)以包圍與遮蔽該(等)模組33。
現參考圖13，其說明用於製造具有一保形EMI遮蔽的晶片模組之一樣本製造序列。作為一初始步驟71，使用一可脫離之附接器件(例如一雙面膠帶層或膠合層)來將複數個晶片模組/組件黏著或附於一處理載體之表面上。將該等晶片模組/組件組裝於該附接層上，形成一模製化合物以囊封該等晶片模組/組件(步驟72)。接著，藉由透過至少該模製化合物向下切割以形成通孔開口並接著以一導電或遮蔽材料填充該等通孔開口，例如藉由使用任何所需技術(例如電鍍、濺鍍、噴灑等)將一導電材料沈積於該模製化合物上與該等通孔開口中(步驟73)，來在該模製化合物中形成遮蔽通孔結構。若此時使該模製化合物變薄，則隨後必須在該模製化合物之頂部上形成導電或遮蔽材料之一替換層。一旦在該模製化合物中形成該等遮蔽通孔結構，便脫離該可移除附接器件(步驟74)，並接著在該等囊封的晶片模組/組件上建造一多層電路基板(74)。該多層電路基板係形成以包括與形成於該模製化合物中的遮蔽通孔結構對準並係電耦合至該遮蔽通孔結構的導電遮蔽通孔結構，使得個別電路器件或組件係藉由該等遮蔽通孔結構圍繞與遮蔽。最後，清潔該等個別晶片模組並使其彼此分離(步驟76)。
在一形式中，本文中提供一種用於製造具有保形EMI遮蔽之一封裝裝配件的方法。如所揭示，複數個微電子器件(例如電路器件、接地框等)係附接於一可脫離之附接器件(例如一雙面膠帶或膠合層)並係藉由在該等微電子器件之上形成一模製化合物或樹脂來囊封以形成具有接觸該可脫離之附接器件之一第一表面及與該第一表面相對之一第二表面的一囊封封裝。例如藉由實行一鋸或雷射切割透過該囊封封裝之第二表面進行切割來在該囊封封裝中形成通孔開口以圍繞一囊封的微電子電路。接著該等通孔開口係以一導電層至少部分地填充以形成圍繞該囊封的微電子電路之一遮蔽通孔環結構。在自該囊封封裝之第一表面移除該可移除附接器件之後，該囊封的微電子電路係曝露於該囊封封裝之第一表面處，並且接著在該表面上形成一電路基板。可將該電路基板形成為一多層電路基板，其具有實質上對準並電連接至形成於該囊封封裝中之遮蔽通孔環結構的遮蔽通孔結構。在各種具體實施例中，形成於該電路基板中的遮蔽通孔結構係自電連接至該遮蔽通孔環結構之一或多個導電層來形成，例如一微通道層、一微墊層、一接地墊、一嵌入式接地框、一跡線層。
在另一形式中，提供一高密度RF(射頻)模組封裝，其具有形成以囊封一或多個微電子電路之一囊封物封裝以便於該囊封物封裝之一底部表面處曝露該一或多個微電子電路。在該囊封物封裝中，一或多個遮蔽通孔環結構係形成以針對電磁干擾來遮蔽該等微電子電路之每一者。在各種具體實施例中，在形成該電路基板之前，以導電(例如，金屬或聚合物)材料來形成該等遮蔽通孔環結構，該材料完全覆蓋該囊封物封裝之一頂部表面並至少部分地填充鑽入該囊封物封裝中的一或多個通孔開口。如所形成，該囊封物封裝亦可包括一嵌入式接地框，其係曝露於該囊封物封裝之底部表面處並係與一遮蔽通孔環結構對準地定位。該封裝亦包括一電路基板，其係在形成該第一遮蔽通孔環結構之後形成於該囊封物封裝之底部表面上。可將該電路基板形成為一多層電路基板，其具有實質上對準並電連接至形成於該囊封物封裝中之遮蔽通孔環結構的一遮蔽通孔結構。在該電路基板中可使用一或多個導電層來形成該遮蔽通孔結構，例如電連接至該遮蔽通孔環結構之一微通道層、一微墊層、一接地墊、一嵌入式接地框、或一跡線層。
在另一形式中，提供一種形成一半導體封裝的方法，在該半導體封裝中提供一包括複數個電路器件的封裝嵌板，該複數個電路器件係可脫離地附接於一處理載體並以一囊封封裝來囊封以便於該囊封封裝之一底部表面曝露該一或多個電路器件。在一範例具體實施例中，藉由提供以一雙面膠帶層或膠合層可脫離地附接於複數個電路器件(及視需要地附接於一接地框)並接著以一模製囊封物來囊封該複數個電路器件(及接地框)以形成一囊封封裝來提供該封裝嵌板。可藉由透過該囊封封裝之一頂部表面鑽孔(例如，以一雷射切割)以形成圍繞一第一囊封的電路器件之通孔開口並接著在該囊封封裝之上與該等通孔開口中形成一導電層來在該囊封封裝中形成一或多個遮蔽通孔環結構以圍繞該第一囊封的電路器件。在自該囊封封裝之底部表面移除該處理載體之後，該第一囊封的電路器件係曝露於該囊封封裝之第一表面處。在此曝露的底部表面上，例如藉由形成具有遮蔽通孔結構之一多層電路基板來形成一電路基板，該遮蔽通孔結構實質上對準並電連接至形成於該囊封封裝中之遮蔽通孔環結構。在各種具體實施例中，以形成於該多層電路基板中之一或多個導電層來形成該遮蔽通孔結構，例如電連接至該遮蔽通孔環結構之一微通道層、一微墊層、一接地墊、一嵌入式接地框、或一跡線層。隨後，可例如藉由鋸或切割來單一化該第一囊封的電路器件及其遮蔽通孔環結構。
圖14至19提出依據另一具體實施例的製造具有電磁遮蔽之一積體電路封裝(晶片模組)中的各種階段之部分側視圖。
圖14係具有以一黏著劑層163附接的積體電路晶粒165、167、169之一載體161的側視剖面圖。在一具體實施例中，晶粒165、167及169係自已分成個別半導體晶粒的半導體材料之一晶圓形成的積體電路晶粒。該積體電路晶粒可包括若干電晶體及形成於半導體材料之一作用層上的其他器件。介電材料之互連層與導電互連係形成於該等半導體器件之上以互連該等器件並用於藉由外部導體(例如，接合墊170)來耦合至外部器件。在一具體實施例中，晶粒165、167及169具有類似設計。然而，在其他具體實施例中，其可各係不同設計。
在一具體實施例中，晶粒165、167及169包括數位邏輯或微處理器電路(例如，CPU、控制器、基頻處理器)。此一晶粒可能需要在無電磁干擾的條件下操作。在其他具體實施例中，晶粒165、167及169可包括類比或射頻(RF)發射電路(RF收發器、功率管理電路、功率放大器)，其操作可能干擾併入該晶粒之一系統的其他電路(例如，數位電路)。
在一具體實施例中，黏著層163係一黏著材料層。在其他具體實施例中，層163可以係雙面膠帶。在所示具體實施例中，結構173包括三個晶粒。在其他具體實施例中，囊封的結構173可包括更多晶粒，包括以二維格柵配置的晶粒。在其他具體實施例中，結構173可包括位於黏著層163上的其他類型之電路器件。
在該晶粒係作用側向下(其中該等接合墊(例如，170)面向層163)置放於層163上之後，該晶粒係以介電材料(例如，塑膠塑膜、環氧樹脂、樹脂或其他介電材料)囊封以形成囊封的結構173。在一具體實施例中，藉由一橡皮輥或一壓縮模製程序來施加層171之材料。
在圖14所示之階段之後，自囊封的結構173分離載體161，其中黏著層163係自結構173移除。
圖15顯示在結構173已係翻轉並且在結構173上實行隨後處理以形成包括電互連結構與層間介電材料之一成層的再分配結構之後的結構173之一側視斷面圖。
在所示具體實施例中，在結構173之上形成介電層201、203及205。在一具體實施例中，此等介電層係由諸如TEOS之一材料形成。在用於形成此等層之程序期間，在該等層中形成微通道，其中導電材料(例如，銅、鋁、金)係沈積於該等通道中及該介電層之其餘部分上。接著，圖案化該導電材料層以形成該等導電互連(例如，互連207)。在形成互連之第一層(具有互連207之層)之後，在該層上形成一第二介電層203。接著，圖案化該層以形成曝露先前層之導電互連的通道。接著，此等通道係以導電材料來填充並接著係圖案化以形成電互連(例如，電互連211)之第二層。隨後，在其上形成一隨後的介電材料層205。
在一些具體實施例中，可藉由將導電材料層沈積於該囊封的結構上，圖案化該導電材料層，在該結構之上(包括在該等圖案化的導電結構之上)形成一介電材料層，並接著平坦化其中曝露該等導電結構之結構來形成該等導電互連。
在形成層205之後，在層205之上形成遮蔽材料(例如，銅)之一層221。在一具體實施例中，層221具有一10μm的厚度，但在其他具體實施例中可具有其他厚度。
在形成層221之後，接著蝕刻該層以形成開口(例如開口227)，其用於隨後形成焊球或其他外部導體。在層221之上形成一介電層223。在一具體實施例中，層223隨後係用作一焊料遮罩。
圖29顯示在晶粒169(圖29中未顯示)之上的層221之一部分的俯視圖。在所示具體實施例中，開口227係藉由外部位置1605所圍繞。該等外部位置表示用於電磁遮蔽的通過層171、201、203、205、221形成之隨後形成的導電通孔之位置。該等開口227處於用於耦合至晶粒169之信號與功率信號之隨後形成的焊球之位置處。
在所示具體實施例中，該等開口具有一預定間距，其對應於該最終封裝之外部電連接器的間距。在一具體實施例中，分離該等隨後形成的導電通孔之位置1605的距離係需要遮蔽的最小電磁波長的波長之的距離。在其他具體實施例中，會藉由該封裝之電路的操作頻率與遮蔽要求來決定間隔。例如，若晶粒169包括一針對一2GHz之廣播頻率的RF收發器，則該等隨後形成的導電通孔之間的間隔之範圍可以係自0.1至0.5mm。然而，在其他具體實施例中可利用其他間隔。
雖然未顯示，但結構173之各晶粒會包括類似於圖29所示之圖案的開口圖案。在具有不同類型之晶粒或其他器件的其他具體實施例中，該開口圖案會根據所囊封的器件而不同。
圖16顯示係翻轉並在另一側上形成隨後層的圖15之結構之一剖面側視圖。在圖16中，在層171之背側上形成介電層301。在一些具體實施例中，介電層301係由諸如光可成像環氧樹脂之一聚合物介電材料製成。接著，在層301上形成遮蔽材料(例如，銅)之一層303。在一具體實施例中，層303具有一在1至10μm之範圍內的厚度，但在其他具體實施例中可具有其他厚度。隨後，在層303之上形成另一介電層305。在一具體實施例中，層305亦係一聚合物介電材料。在一些具體實施例中，可在形成層301之前使層171變薄。
圖17顯示在該結構係再次翻轉並且通孔開口係自該結構之一側形成以曝露層303之後該結構之一視圖。在一具體實施例中，此等通孔開口401、403、405、407、409及411係位於各晶粒之周邊周圍的位置處。在一些具體實施例中，此等開口可圍繞多個晶粒。參考圖29，此等通道(例如401、405)會係位於位置1605處。在一具體實施例中，此等通孔開口係藉由雷射鑽孔來形成，但在其他具體實施例中可藉由化學蝕刻、機械鑽孔或鋸來形成。在一具體實施例中，此等通道可以係位於一積體電路晶粒之各側上的溝渠。然而，在其他具體實施例中，可藉由蝕刻該材料來形成此等通道。在其他具體實施例中，此等通道可具有一"V"形輪廓。
圖18顯示在該等通孔開口401、403、405、407、409及411係以導電材料(例如銅、銀、金)填充以形成導電遮蔽通道501、503、505、507、509及511之後的斷面圖。在一具體實施例中，藉由壓力注射來填充該等開口。在其他具體實施例中，可藉由電鍍來填充該等通道。
圖19顯示在形成焊球(例如601)之後的所得結構之一視圖。在一具體實施例中，藉由於層223中的所需位置處形成開口來形成焊球。形成於各晶粒之周邊上的焊球(例如603)係形成以電連接至各導電通孔(例如501)，其中各導電通孔會包括一對應的焊球。位於各晶粒之周邊上的焊球(例如603)會藉由該等導電通孔(例如501)來電接觸層221並會電耦合至遮蔽層303。在其他具體實施例中，位於一晶粒之周邊周圍的焊球(例如焊球603)之數目不必對應於遮蔽導電通孔(例如501)之數目或位置。在此等具體實施例中，該等焊球可於不同位置處與層221電接觸。
位於該等周邊焊球(例如603)內側的焊球(例如601)不會係電耦合至層221。相反，其會電耦合至位於層205、203及201之間的對應電互連(例如211)。
接著，於線613與615處分離所得結構以形成三個封裝的積體電路617、619及621，各具有在一電磁遮蔽法拉第(Faraday)籠中之一積體電路晶粒。例如，積體電路封裝617包括位於一法拉第籠中的晶粒169，該法拉第籠包括層221之一部分、層303之一部分及於晶粒169周圍之不同位置處電耦合該兩個層的導電通孔(例如通道501與503)。
在所示具體實施例中，各封裝(例如617)僅包括一個晶粒。然而，在其他具體實施例中(包括上面與下面隨後說明的具體實施例)，其他封裝可包括多個晶粒。在一些具體實施例中，一積體電路封裝之各晶粒會藉由其本身的法拉第籠所圍繞。然而，在其他具體實施例中，會藉由一單一法拉第籠來圍繞多個晶粒。在一些具體實施例中，會藉由一法拉第籠來圍繞一封裝的一些晶粒，其中其他晶粒不會。在一些具體實施例中，導電互連會位於層201與203之間及層203與205之間，其會在位於一法拉第籠之相對側上的一封裝之積體電路晶粒之間載送信號。此類導電互連會係在該等周邊導電通孔(例如501)之間選路。
在一具體實施例中，提供包括在將一晶粒囊封於一封裝囊封物中之後形成的層與結構之一電磁遮蔽可提供形成積體電路封裝之一彈性方法。使用本文中說明的程序，可藉由後囊封處理來形成該遮蔽而不必製造隨後附接的預製結構。因此，此一程序可更為經濟上可行。對於先前技術之封裝，積體電路封裝中的法拉第籠係以置放於該晶粒周圍並接著係囊封的預製籠結構予以實施。此類先前技術之封裝需要用於關於該晶粒置放此類結構並接著關於該晶粒固定此類結構以使得該囊封程序不針對該晶粒移動該籠結構的設備。而且，電互連其中使用預製結構之一封裝的不同晶粒更為困難。此外，可在形成該成層的再分配結構期間形成本文中說明的遮蔽結構。
對於上面說明的具體實施例，該法拉第籠係在晶粒囊封之後製成，從而避免相關聯於籠結構移動的問題。
圖20至22顯示用於形成具有結構係在囊封該晶粒之後形成的電磁遮蔽之積體電路封裝的另一具體實施例。
在圖20中，結構700包括形成於黏著結構702上之一介電層703(例如光可成像環氧樹脂)。黏著結構702係位於載體701上。在介電層703上形成一遮蔽層705(例如，銅、金、銀、鉑)。在一具體實施例中，藉由一播種程序及隨後的電鍍程序來形成層705。在一具體實施例中，層705係10微米厚，但在其他具體實施例中可以係其他厚度。
在一具體實施例中，例如以置放於晶粒上或層705上之黏著劑(未顯示)來將晶粒709、711及713附接於層705。接著，將該晶粒囊封於介電材料之一層707中。在一具體實施例中，將晶粒709、711及713作用側向上地置放於層705上，並隨後施加膜介電層707。在一具體實施例中，層707係作為一薄片施加於該晶粒之上的膜介電質。該薄片可具有針對晶粒之每一者的袋狀物。於一升高的溫度(例如攝氏150至170度)固化該結構，其中該膜之材料在該晶粒周圍重新形成以囊封該晶粒。在一具體實施例中，該膜係由光可成像聚合物環氧樹脂製成，但在其他具體實施例中可由其他材料製成。可於此時(例如藉由研磨或拋光)來使層707變薄。
圖21顯示在透過層707形成導電通孔通孔結構之後的結構700。在所示具體實施例中，導電通孔(例如通道801)係位於各晶粒之周邊周圍。藉由形成開口來形成此等通道以曝露層705。形成其他開口以曝露該晶粒之接合墊(例如805)。在一具體實施例中，藉由以一適合的蝕刻劑來蝕刻層707來形成此等開口。接著，該等開口係以一導電材料層來填充，其接著係圖案化以形成該等導電結構。
參考圖22，在結構700上形成額外結構。在結構700上形成一介電材料層901。隨後，在層901中形成開口以曝露包括在各晶粒周圍之導電結構的導電結構。一導電材料層係形成於層901之上並接著係圖案化以形成該等導電結構(例如903)。接著，在導電結構之第二層之上形成一隨後的介電層907。
接著，在結構700之上形成遮蔽材料之一層911。接著，圖案化層911以形成針對隨後形成的焊球之開口。
在一些具體實施例中，在形成層911之前，選擇性蝕刻層907以曝露位於各晶粒周圍的導電結構之第二層的導電結構(例如903)。接著，形成層907以電接觸此等結構。因此，各通道(例如903、801)周圍的導電結構各係電耦合至層911(並亦電耦合至層705)以在各晶粒周圍形成一法拉第籠。在一具體實施例中，位於各晶粒周圍的周邊導電結構(例如通道903與801)之每一者形成一多層通道，其係藉由其他此類通道隔開達需要遮蔽的最小電磁波長的波長之。在其他具體實施例中，可將該等導電結構隔開達在100至500μm之範圍內之一距離。然而，在其他具體實施例中，可利用其他間隔。在一具體實施例中，通道801可以係位於各晶粒(例如晶粒709)周圍或在一些具體實施例中係位於電路區塊周圍的溝渠。
接著，圖案化層911以形成針對焊球之隨後位置的開口(例如910與912)。在圖案化層911之後，在其上形成介電層913，其中該介電材料填充該等開口910與912。
隨後，藉由在層913中形成開口並在該等開口中形成導電材料來在結構700上形成焊球。對於未電耦合至層911的焊球，該等開口亦透過層911中的開口(例如910、912)形成。電耦合至層911的焊球可位於該等遮蔽通道(例如由通道903與801形成)之位置處或可位於不同位置處並具有不同間距。在一些具體實施例中，可在開口910與912中形成其他類型之導電結構以用於電耦合至積體電路晶粒。可將焊球或其他類型之外部電連接器電連接至此等結構。此等結構會自層911隔離。
在形成焊球之後，自結構700移除載體701。接著，於位置908與909將結構700分成積體電路封裝921、923及925。
在所示具體實施例中，結構700包括兩層導電結構(例如通道801與通道903之層)。在其他具體實施例中，其他結構可包括不同數目之導電結構。
在一具體實施例中，圖20至22之結構提供無需翻轉該囊封的結構且無需鑽通道孔可形成的積體電路封裝。藉由不翻轉該囊封的結構，結構700可在整個程序中保持於載體701上。在另一具體實施例中，一導電接地平面(未顯示)可以係附接於層705並係該囊封的結構700之部分。在此具體實施例中，遮蔽通道801會電接觸該接地平面。
圖23與24顯示用於在一積體電路封裝中形成遮蔽的另一具體實施例之階段。在圖23與24之具體實施例中，以多層導電結構來形成導電遮蔽通道。
在圖23中，一結構1001係使用以介電層1013囊封的晶粒1003與1005來形成。在初始形成結構1001期間，將結構1001自圖23所示之其位置翻轉定位。以類似於圖15中之結構的方式來形成結構1001，不同之處在於遮蔽導電通孔1006、1008、1010及1012係由多層導電微通道形成，並且該等導電結構係電耦合至晶粒1003與1005之接合墊。在所示具體實施例中，藉由在介電層1015中形成一開口以曝露介電層1013來形成該等遮蔽通道之導電結構(例如結構1007)。結構1001亦包括介電層1017與1019。
在層1019之上形成一遮蔽層1021。在形成介電層1021之前，在層1019中形成開口以曝露導電結構之第二層的導電結構(例如1009)。因此，層1021與此等導電遮蔽結構電接觸。
在介電層1023係形成於層1021之上之後，翻轉結構1001(至圖23所示之其位置)。在一些具體實施例中，可在形成開口1031、1033、1035及1037之前減低層1013之厚度。開口1031、1033、1035及1037係形成以接觸該等遮蔽通道(例如1006、1008)之導電結構(例如1007)。
圖24顯示在一導電遮蔽層1101係形成於結構1001之上之後的結構1001，其中層1101之材料透過開口1031、1033、1035及1037電接觸該等遮蔽通道之每一者。隨後，在遮蔽層1101之上形成一介電層1103。
隨後，在結構1001上形成焊球(在相對於圖24所示之視圖的底部側上)。該等焊球藉由透過層1023形成開口(及透過層1021之開口，其中該等焊球不耦合至該等遮蔽結構)來形成。接著沿線1141來分離結構以形成封裝1107與1109。
圖25至28顯示形成具有圍繞各晶粒之電磁遮蔽的積體封裝之另一具體實施例。在圖25至28之具體實施例中，以隨後用作該遮蔽之部分的一接地平面來囊封該晶粒。
圖25顯示藉由將一接地平面1205附接於位於載體1201上的黏著劑1203所形成的結構1200。該接地平面包括其中相對於圖25所示之視圖晶粒1207與1209係作用層向下定位且接合墊1213係面朝下的開口。隨後，以介電材料1211來囊封該晶粒與接地平面1205以形成囊封的結構1200。
在一具體實施例中，接地平面1205係銅，但在其他具體實施例中可以係其他適合的材料。在一具體實施例中，接地平面1205具有與晶粒1207與1209相同的厚度，但在其他具體實施例中可處於與該晶粒不同(更大或更小)的厚度。
圖26顯示在結構1200係翻轉並且在結構1200之上形成介電材料之層1301之後的結構1200之一斷面圖。在層1301中形成開口以曝露接地平面1205(開口1303)並曝露該晶粒之接合墊(例如1213)。
圖27顯示在介電層(例如1421)與導電結構(例如1411、1413)係形成於結構1200上之後的斷面側視圖。在所示具體實施例中，在晶粒1209與1207之周邊周圍形成遮蔽通道1431、1433、1435及1437。此等遮蔽通道係自與電耦合至該晶粒之接合墊的導電結構(例如1413、1405)同時形成的多個導電結構來形成。在所示具體實施例中，遮蔽通道1431包括導電結構1403與1411。
在介電層1421中形成開口以曝露該等遮蔽通道之導電結構。隨後，在結構1200之上形成一遮蔽層1423。接著，圖案化遮蔽層1423以形成針對不耦合至遮蔽層1423之焊球的開口(例如1439)。隨後，在遮蔽層1423之上形成一介電材料層1425。
圖28係在結構1200已翻轉並且一遮蔽層1505係形成以電耦合至平面1205之後的結構1200之一側視圖。在形成層1505之前，在介電材料1211中製造開口(例如1501)以曝露平面1205。隨後，在層1505之上形成一介電材料層1507。
在隨後程序中，在圖28所示之視圖的底部側上將焊球添加至結構1200。藉由在層1425中製造開口以曝露遮蔽層1423來形成遮蔽焊球。藉由在層1425與1421中製造開口以曝露電耦合所需之導電結構來形成非遮蔽焊球。隨後，於線1517處將結構1200分成分離的積體電路封裝。
在另一具體實施例中，可在附接於結構1200之前預製該等遮蔽層之一者或兩者(例如1505、1423)。在一具體實施例中，導電通孔會在其上附接該預製的遮蔽層的介電層中形成。接著，該預製的遮蔽層會接觸位於該介電層中的導電通孔。
在另一具體實施例中，可在一結構中利用多個接地平面。在一些具體實施例中，該等接地平面可具有不同的厚度，其可與相同封裝中的具有不同厚度之晶粒一起使用。在一些具體實施例中，該接地平面可於不同層級具有不同厚度以適應該晶粒的不同厚度。
而且，在其他具體實施例中，一成層的再分配結構可僅包括一個介電層或一個以上介電層。
圖28之具體實施例之一優點係可將一接地平面與以該晶粒囊封之積體電路封裝合併，其中該等遮蔽結構之其餘部分係在囊封之後添加。對於此一具體實施例，不必在囊封之前完成整個遮蔽結構，從而允許構造之靈活性與遮蔽形成複雜性的減低。
此說明提出用於形成具有電磁遮蔽之一積體電路封裝的各種具體實施例。可將一特定具體實施例或用於製造一特定具體實施例之一程序的特徵實施於其他具體實施例中或用於製造其他具體實施例。例如，該背側EMI遮蔽(例如303、1101、1505)可在自該載體移除該囊封的結構(例如173、1001及1200)之前形成並在如圖1至13之具體實施例中所說明之成層的再分配結構之形成之前形成。而且，可自該積體電路封裝省略在該半導體晶粒之作用表面上的遮蔽層(例如221、911、1019、1423)。圖1至13之具體實施例可在其積體電路封裝中包括此一遮蔽層。亦可將本文中針對一具體實施例說明的其他特徵實施於其他具體實施例。
在一具體實施例中，用於製造具有EMI遮蔽之一封裝裝配件的方法包括將複數個微電子器件附接於一可脫離之附接器件並藉由形成包括該複數個微電子器件之一囊封封裝來囊封該複數個微電子器件。該囊封封裝包含接觸該可脫離之附接器件之一第一表面及與該第一表面相對之一第二表面。該方法包括透過該囊封封裝之第二表面形成一或多個通孔開口以圍繞一第一囊封的微電子電路及在該囊封封裝之上形成一導電層以至少部分填充該一或多個通孔開口，從而形成圍繞該第一囊封的微電子電路之一遮蔽通孔環結構。該方法包括自該囊封封裝之第一表面移除該可脫離之附接器件以從而於該囊封封裝之第一表面曝露該第一囊封的微電子電路，及在該囊封封裝之第一表面上形成一成層的再分配結構。
另一具體實施例包括一封裝複數個半導體晶粒的方法。該方法包括形成包括該複數個半導體晶粒之一囊封的結構。該囊封的結構具有一第一主要表面與一第二主要表面。該方法還包括形成覆蓋該囊封的結構之第一主要表面的一第一介電層，在該第一介電層中形成複數個開口，形成複數個導電結構以用於透過該複數個開口電耦合至該半導體晶粒之每一者的導電結構，及提供一遮蔽層。該囊封的結構之第二主要表面係位於該囊封的結構之第一主要表面與該遮蔽層之間。該方法還包括形成一第一遮蔽結構以用於針對該複數個半導體晶粒之至少一者提供電磁遮蔽。形成該第一遮蔽結構包括形成至少一導電結構。形成該至少一導電結構包括在該囊封的結構中形成至少一開口。該至少一開口自該囊封的結構之第一主要表面或第二主要表面之至少一者至少部分地透過該囊封的結構延伸。形成該至少一導電結構包括在該至少一開口中形成導電材料以形成至少一導電結構。該遮蔽層係電耦合至該至少一導電結構。在一具體實施例中，提供該遮蔽層包括在該第二主要表面之上形成導電材料，其中在該第二主要表面之上形成導電材料包括在該至少一開口中形成導電材料。
另一具體實施例包括一形成一積體電路封裝的方法。該方法包括使一半導體晶粒位於一接地層之一凹陷中並形成一囊封的結構。該囊封的結構包括該半導體晶粒與該接地層。該方法包括形成覆蓋該囊封的結構之一第一主要表面之一第一介電層，在該第一介電層中形成複數個通孔，及在該複數個通孔之一第一子集中形成第一複數個導電結構。該第一複數個導電結構係電耦合至該半導體晶粒之導電結構。該方法亦可包括在該囊封的結構中形成至少一開口以曝露該接地層及在該至少一開口中形成導電材料以形成至少一遮蔽結構，該至少一遮蔽結構係電耦合至該接地平面。該至少一遮蔽結構處於圍繞該半導體晶粒之一位置的位置處以用於提供電磁遮蔽。該方法亦包括提供一遮蔽層。該遮蔽層係電耦合至該至少一遮蔽結構。該囊封的結構之一第二主要表面係位於該囊封的結構之第一主要表面與該遮蔽層之間。該方法亦包括在該第一介電層的複數個通孔之一第二子集中形成第一複數個導電遮蔽通道。該遮蔽層係藉由該接地層來電耦合至該第一複數個導電遮蔽通道。
在另一具體實施例中，形成一半導體封裝之一方法包括提供包含複數個電路器件之一囊封封裝，該複數個電路器件係可脫離地附接於一處理載體並以一囊封物囊封以便於該囊封封裝之一底部表面曝露該一或多個電路器件。該方法包括在圍繞一第一囊封的電路器件之囊封的封裝之一第一表面中形成通孔開口及在該囊封的封裝之上與該等通孔開口中形成一導電層，從而形成圍繞該第一囊封的電路器件之一遮蔽通孔環結構。該方法還包括從該囊封封裝之底部表面移除該處理載體以從而於該囊封封裝之一第二主要表面處曝露該第一囊封的電路器件。該方法亦包括在該囊封封裝之第二主要表面上形成一成層的再分配結構，及單一化該囊封封裝以將該第一囊封的電路器件及其遮蔽通孔環結構自該囊封封裝之另一囊封的電路器件分離。
雖然本文揭示的所說明示範性具體實施例係針對各種封裝裝配件及其製造方法，但不必將本發明限於說明本發明之發明態樣的範例具體實施例，其可應用於各種封裝程序及/或器件。因此，上面揭示的特定具體實施例僅為說明性且不應視為限制本發明，獲益於本文教導內容之熟習此項技術者應明白，可以不同但等效的方式修改與實施本發明。因此，上述說明並不旨在將本發明限於所提出的特定形式，相反，其旨在涵蓋可包括在藉由所附申請專利範圍所定義之本發明之精神與範疇內的此等替代、修改及等效物，使得熟習此項技術者應明白，其可進行各種改變、替換及更改而不脫離以最廣泛形式的本發明之精神及範疇。
好處、其他優點及問題解決方案已在上面參考特定具體實施例予以說明。然而，好處、優點、問題解決方案及發生或彰顯任何好處、優點或解決方案的任何元件，均不應視為任何或所有申請專利範圍的關鍵、必要或基本特徵或元件。本文中所使用的術語"包括"、"包含"或其任何其他變更，都旨在涵蓋非專有內含項，使得包含元件清單的程序、方法、物品或裝置，不僅包括該些元件，而且還包括未明確列出或此類程序、方法、物品或裝置固有的其他元件。
雖然已顯示且說明本發明之特定具體實施例，熟習此項技術者將認識到，基於本文之教導可在不脫離本發明及其更廣態樣之情況下進行進一步改變與修改，因而隨附申請專利範圍將在其範疇內涵蓋在本發明之真正精神與範疇內之所有此類改變與修改。
6．．．接地框層
7．．．接地框層
8．．．接地框層
9．．．接地框層
10．．．處理載體基板
12．．．可移除附接器件
16．．．絕緣封裝體或模
30．．．晶片模組/電路器件
31．．．晶片模組/電路模組/電路器件
32．．．晶片模組/電路器件
33．．．晶片模組/電路器件
34．．．晶片模組
35．．．晶片模組
36．．．晶片模組
37．．．晶片模組
40．．．溝槽
41．．．通孔開口/溝槽
42．．．通孔開口/溝槽
43．．．通孔開口/溝槽
44．．．通孔開口/溝槽
45．．．溝槽
46．．．溝槽
47．．．溝槽
48．．．溝槽
50．．．導電遮蔽層
51．．．遮蔽通孔結構
52．．．遮蔽通孔結構/第二遮蔽通孔結構
53．．．遮蔽通孔結構/第一遮蔽通孔結構
54．．．遮蔽通孔結構
70．．．遮蔽覆蓋層
71、72、73、74、75、76‧‧‧步驟
90‧‧‧絕緣層
91‧‧‧微通道
92‧‧‧微通道/第一遮蔽通孔結構
93‧‧‧微通道/第二遮蔽通孔結構
94‧‧‧微通道
101‧‧‧微墊
102‧‧‧微墊/第一遮蔽通孔結構
103‧‧‧微墊/第二遮蔽通孔結構
104‧‧‧微墊
110‧‧‧多層基板/電路基板
111‧‧‧通孔結構/遮蔽通孔結構
112‧‧‧通孔結構/第一遮蔽通孔結構
113‧‧‧通孔結構/第二遮蔽通孔結構
114‧‧‧通孔結構/遮蔽通孔結構
115‧‧‧供應電壓與信號I/O墊
116‧‧‧參考電壓墊
121‧‧‧電路基板遮蔽通孔結構
122‧‧‧電路基板遮蔽通孔結構
123‧‧‧電路基板遮蔽通孔結構
124‧‧‧電路基板遮蔽通孔結構
125‧‧‧切割線
140‧‧‧通孔開口
141‧‧‧通孔開口
142‧‧‧通孔開口
143‧‧‧通孔開口
144‧‧‧通孔開口
145‧‧‧通孔開口
146‧‧‧通孔開口
147‧‧‧通孔開口
148‧‧‧通孔開口
149‧‧‧通孔開口
151‧‧‧通孔開口
152‧‧‧通孔開口
153‧‧‧通孔開口
154‧‧‧通孔開口
161‧‧‧載體
163‧‧‧黏著劑層/黏著層
165‧‧‧積體電路晶粒
167‧‧‧積體電路晶粒
169‧‧‧積體電路晶粒
170‧‧‧接合墊
171‧‧‧層
173‧‧‧囊封的結構
201‧‧‧介電層
203‧‧‧介電層
205‧‧‧介電層
207‧‧‧互連
211‧‧‧電互連
221‧‧‧層
223‧‧‧介電層
227‧‧‧開口
301‧‧‧介電層
303‧‧‧層
305‧‧‧介電層
401‧‧‧通孔開口
403‧‧‧通孔開口
405‧‧‧通孔開口
407‧‧‧通孔開口
409‧‧‧通孔開口
411‧‧‧通孔開口
501‧‧‧導電遮蔽通道
503‧‧‧導電遮蔽通道
505‧‧‧導電遮蔽通道
507‧‧‧導電遮蔽通道
509‧‧‧導電遮蔽通道
511‧‧‧導電遮蔽通道
601‧‧‧焊球
603‧‧‧焊球
613、615‧‧‧線
617‧‧‧封裝的積體電路
619‧‧‧封裝的積體電路
621‧‧‧封裝的積體電路
700‧‧‧結構
701‧‧‧載體
702‧‧‧黏著結構
703‧‧‧介電層
705‧‧‧遮蔽層
707‧‧‧膜介電層
709‧‧‧晶粒
711‧‧‧晶粒
713‧‧‧晶粒
801‧‧‧通道
805‧‧‧接合墊
901‧‧‧介電材料層
903‧‧‧導電結構
908、909‧‧‧位置
910‧‧‧開口
911‧‧‧層
912‧‧‧開口
913‧‧‧介電層
1001‧‧‧結構
1003‧‧‧晶粒
1005‧‧‧晶粒
1006‧‧‧遮蔽導電通孔
1007‧‧‧結構
1008‧‧‧遮蔽導電通孔
1009‧‧‧導電結構
1010‧‧‧遮蔽導電通孔
1012‧‧‧遮蔽導電通孔
1013‧‧‧介電層
1015‧‧‧介電層
1017‧‧‧介電層
1019‧‧‧介電層
1021‧‧‧遮蔽層
1023‧‧‧介電層
1031‧‧‧開口
1033‧‧‧開口
1035‧‧‧開口
1037‧‧‧開口
1101‧‧‧導電遮蔽層
1103‧‧‧介電層
1107‧‧‧封裝
1109‧‧‧封裝
1141‧‧‧線
1200‧‧‧結構
1201‧‧‧載體
1203‧‧‧黏著劑
1205‧‧‧接地平面
1207‧‧‧晶粒
1209‧‧‧晶粒
1211‧‧‧介電材料
1213‧‧‧接合墊
1301‧‧‧層
1303‧‧‧開口
1403‧‧‧導電結構
1405‧‧‧導電結構
1411‧‧‧導電結構
1413‧‧‧導電結構
1421‧‧‧介電層
1423‧‧‧遮蔽層
1425‧‧‧介電材料層
1431‧‧‧遮蔽通道
1433‧‧‧遮蔽通道
1435‧‧‧遮蔽通道
1437‧‧‧遮蔽通道
1439‧‧‧開口
1501‧‧‧開口
1505‧‧‧遮蔽層
1507‧‧‧介電材料層
1517‧‧‧線
1605‧‧‧位置
當結合以下圖式考慮以上詳細說明時，可理解本發明並且獲得其許多目的、特徵及優點，其中：
圖1係依據一具體實施例的黏著於雙面膠帶或附接化學層與一處理載體基板上並以一模製化合物囊封的複數個晶片模組(及接地框)的斷面圖；
圖2說明圖1所示之囊封的複數個晶片模組(嵌板)的透視圖；
圖3以在藉由透過至少該模製化合物鑽孔在個別電路模組之間的模製化合物中形成通道之後的該囊封的複數個晶片模組之一斷面圖來說明圖1之後的處理；
圖4a說明圖3所示之囊封的複數個晶片模組(嵌板)之一範例透視圖以顯示可如何將該等通道形成為連續溝槽或開口；
圖4b說明圖3所示之囊封的複數個晶片模組(嵌板)之一範例平面圖以顯示可如何將該等通道形成為任何所需形狀的複數個離散開口；
圖5以在一導電遮蔽層係形成於至少該等模製化合物通道中之後的該囊封的複數個晶片模組之一斷面圖來說明圖3之後的處理；
圖6以在該模製化合物係變薄之後的該囊封的複數個晶片模組之一斷面圖來說明圖5之後的處理；
圖7以在一遮蔽覆蓋層係形成於該變薄的模製化合物上之後的該囊封的複數個晶片模組之一斷面圖來說明圖6之後的處理；
圖8a以在移除該雙面膠帶與處理載體之後的該囊封的複數個晶片模組之一斷面圖來說明圖7之後的處理；
圖8b說明在移除該雙面膠帶與處理載體之後的囊封的複數個晶片模組之一替代性具體實施例的斷面圖，其中在該等遮蔽通孔結構係形成於該模製化合物中之前形成該囊封的複數個晶片模組並具有一接地框處於適當位置；
圖9以在微通道係形成於該囊封的複數個晶片模組之背側上並與該等遮蔽通孔結構對準之後的該囊封的複數個晶片模組之一斷面圖來說明圖8a之後的處理；
圖10以在微墊係與形成於該囊封的複數個晶片模組之背側上的微通道對準形成之後的該囊封的複數個晶片模組之一斷面圖來說明圖9之後的處理；
圖11以在一多層基板係以電連接至形成於該模製化合物中之遮蔽通孔結構的遮蔽通孔結構形成之後的該囊封的複數個晶片模組之一斷面圖來說明圖10之後的處理；
圖12以在單一化個別晶片模組之後的該囊封的複數個晶片模組之一斷面圖來說明圖11之後的處理；
圖13說明用於製造具有一保形EMI遮蔽之晶片模組的樣本製造序列；
圖14至19係依據本發明之另一具體實施例的積體電路封裝之製造中的各種階段之側視剖面圖；
圖20至22係依據本發明之另一具體實施例的積體電路封裝之製造中的各種階段之側視剖面圖；
圖23至24係依據本發明之另一具體實施例的積體電路封裝之製造中的各種階段之側視剖面圖；
圖25至28係依據本發明之另一具體實施例的積體電路封裝之製造中的各種階段之側視剖面圖；
圖29係圖14至19的工作產品之具體實施例的部分俯視圖。
應明白，為說明之簡化及清楚起見，不必依比例繪製圖中所說明的元件。例如，為促進並改良清晰度與便於理解起見，一些元件的尺寸係相對於其他元件而誇大。此外，視情況，圖式中會重複參考數字，以表示對應或類似的元件。
1001．．．結構
1003．．．晶粒
1005．．．晶粒
1006．．．遮蔽導電通孔
1007．．．結構
1008．．．遮蔽導電通孔
1009．．．導電結構
1010．．．遮蔽導電通孔
1012．．．遮蔽導電通孔
1015．．．介電層
1017．．．介電層
1019．．．介電層
1021．．．遮蔽層
1023．．．介電層
1031．．．開口
1033．．．開口
1035．．．開口
1037．．．開口
1101．．．導電遮蔽層
1103．．．介電層
1107．．．封裝
1109．．．封裝

Claims (20)

  1. 一種用於製造具有電磁干擾(EMI)遮蔽之一封裝裝配件的方法，其包含：將複數個微電子器件附接於一可脫離之附接器件；藉由形成包括該等複數個微電子器件之一囊封封裝來囊封該等複數個微電子器件，該囊封封裝包含接觸該可脫離之附接器件之一第一表面及與該第一表面相對之一第二表面；透過該囊封封裝之該第二表面形成一或多個通孔開口以圍繞一第一囊封的微電子器件；在該囊封封裝之上形成一導電層以至少部分地填充該一或多個通孔開口，從而形成圍繞該第一囊封的微電子器件之一遮蔽通孔環結構；自該囊封封裝之該第一表面移除該可脫離之附接器件，從而於該囊封封裝之該第一表面處曝露該第一囊封的微電子器件；以及在該囊封封裝之該第一表面上形成一成層的再分配結構。
  2. 如請求項1之方法，其中將該等複數個微電子器件附接於一可脫離之附接器件包含使用一雙面膠帶層來將該等複數個微電子器件附接於一處理載體。
  3. 如請求項1之方法，其中將該等複數個微電子器件附接於一可脫離之附接器件包含使用一膠合層來將該等複數個微電子器件附接於一處理載體。
  4. 如請求項1之方法，其中將該等複數個微電子器件附接於一可脫離之附接器件包含將一接地框附接於該可脫離之附接器件。
  5. 如請求項1之方法，其中形成一或多個通孔開口包含藉由透過該囊封封裝實行一雷射切割來透過該囊封封裝之該第二表面進行切割以形成一或多個通孔開口。
  6. 如請求項1之方法，其中形成該成層的再分配結構係在形成一導電層之後予以實行。
  7. 如請求項1之方法，其中形成該成層的再分配結構係在形成該導電層之前予以實行。
  8. 如請求項1之方法，其中在該囊封封裝之該第一表面上形成一成層的再分配結構包含形成一多層成層的再分配結構，該再分配結構包括實質上對準形成於該囊封封裝中之該遮蔽通孔環結構並與彼電連接之一遮蔽通孔結構。
  9. 如請求項8之方法，其中該遮蔽通孔結構包含在該多層成層的再分配結構之一層中之一微通孔結構。
  10. 一種封裝複數個半導體晶粒的方法，該方法包含：形成包括該複數個半導體晶粒之一囊封的結構，該囊封的結構具有一第一主要表面與一第二主要表面；形成覆蓋該囊封的結構之該第一主要表面的一第一介電層；在該第一介電層中形成複數個開口；形成複數個導電結構以用於透過該等複數個開口來電 耦合至該半導體晶粒之每一者的導電結構；提供一遮蔽層，該囊封的結構之該第二主要表面係位於該囊封的結構之該第一主要表面與該遮蔽層之間；形成一第一遮蔽結構以用於針對該複數個半導體晶粒之至少一者提供電磁遮蔽，其中形成該第一遮蔽結構包括形成至少一導電結構，其中該形成該至少一導電結構包括：在該囊封的結構中形成至少一開口，該至少一開口自該囊封的結構之該第一主要表面或該第二主要表面之至少一者延伸至少部分地通過該囊封的結構，以及在該至少一開口中形成導電材料以形成至少一導電結構，該遮蔽層係電耦合至該至少一導電結構。
  11. 如請求項10之方法，其進一步包含：提供一第二遮蔽層，該第一介電層位於該囊封的結構之該第一主要表面與該第二遮蔽層之間，其中該遮蔽層係透過該至少一導電結構來電耦合至該第二遮蔽層。
  12. 如請求項10之方法，其中該至少一開口自該囊封的結構之該第一主要表面延伸通過該囊封的結構至該囊封的結構之該第二主要表面。
  13. 如請求項10之方法，其中形成一囊封的結構進一步包含在一接地平面之至少一側之上形成一囊封層，其中該囊封的結構中之該至少一開口自該囊封的結構之該第二主要表面延伸至該接地平面並且該遮蔽層係電耦合至該接地平面。
  14. 如請求項10之方法，其包含：形成一第二遮蔽結構以用於針對該複數個半導體晶粒之至少另一者提供電磁遮蔽，其中該形成該第二遮蔽結構包括形成至少一第二導電結構，其中形成該至少一第二導電結構包括：在該囊封的結構中形成至少一第二開口，該至少一第二開口自該囊封的結構之該第一主要表面或該第二主要表面之至少一者延伸至少部分地通過該囊封的結構，以及在該至少一第二開口中形成導電材料以形成該至少一第二導電結構，其中該遮蔽層係電耦合至該至少一第二導電結構。
  15. 如請求項14之方法，其進一步包含：形成覆蓋該第一介電層之一第二介電層，在該第二介電層中形成第一複數個導電通孔、第二複數個導電通孔、第三複數個導電通孔及第四複數個導電通孔，其中該第一遮蔽結構包括該等第一複數個導電通孔，其中該第二遮蔽結構包括該等第二複數個導電通孔，該等第三複數個導電通孔係電耦合至該一半導體晶粒之導電結構且該等第四複數個導電通孔係電耦合至該另一半導體晶粒之該等導電結構。
  16. 如請求項14之方法，其進一步包含：單一化該囊封的結構，其中該單一化該囊封的結構包括將該第一遮蔽結構與該至少一半導體晶粒與該第二遮 蔽結構與該至少另一半導體晶粒分離。
  17. 如請求項10之方法，其中：該第一遮蔽結構係一形成以實質上反射一特定頻率範圍之無線電波的法拉第遮蔽。
  18. 如請求項10之方法，其中該囊封的結構包括位於該一半導體晶粒之一第二主要表面與該囊封的結構之該第二主要表面之間之一部分。
  19. 一種形成一積體電路封裝的方法，該方法包含：使一半導體晶粒位於一接地層之一凹陷中；形成一囊封的結構，其中該囊封的結構包括該半導體晶粒與該接地層；形成覆蓋該囊封的結構之一第一主要表面的一第一介電層；在該第一介電層中形成複數個通孔；在該複數個通孔之一第一子集中形成第一複數個導電結構，該等第一複數個導電結構係電耦合至該半導體晶粒之導電結構；在該囊封的結構中形成至少一開口以曝露該接地層；在該至少一開口中形成導電材料以形成至少一遮蔽結構，該至少一遮蔽結構係電耦合至該接地層，該至少一遮蔽結構處於圍繞該半導體晶粒之一位置的位置處以用於提供電磁遮蔽；提供一遮蔽層，該遮蔽層係電耦合至該至少一遮蔽結構，該囊封的結構之一第二主要表面位於該囊封的結構 之該第一主要表面與該遮蔽層之間；在該第一介電層之該等複數個通孔之一第二子集中形成第一複數個導電遮蔽通道，該遮蔽層係藉由該接地層來電耦合至該等第一複數個導電遮蔽通道。
  20. 一種形成一半導體封裝的方法，其包含：提供包含複數個電路器件之一囊封封裝，該複數個電路器件係可脫離地附接於一處理載體並以一囊封物囊封以便於該囊封封裝之一底部表面處曝露該一或多個電路器件；在圍繞一第一囊封的電路器件之該囊封封裝之一第一表面中形成通孔開口；在該囊封封裝之上與該等通孔開口中形成一導電層，從而形成圍繞該第一囊封的電路器件之一遮蔽通孔環結構；自該囊封封裝之該底部表面移除該處理載體以從而於該囊封封裝之一第二主要表面處曝露該第一囊封的電路器件；在該囊封封裝之該第二主要表面上形成一成層的再分配結構；以及單一化該囊封封裝以將該第一囊封的電路器件及其遮蔽通孔環結構與該囊封封裝之另一囊封的電路器件分離。
TW97137045A 2007-12-20 2008-09-25 積體電路晶粒封裝之電磁遮蔽形成 TWI473240B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/961,827 US7651889B2 (en) 2007-09-13 2007-12-20 Electromagnetic shield formation for integrated circuit die package

Publications (2)

Publication Number Publication Date
TW200929506A TW200929506A (en) 2009-07-01
TWI473240B true TWI473240B (zh) 2015-02-11

Family

ID=44864512

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97137045A TWI473240B (zh) 2007-12-20 2008-09-25 積體電路晶粒封裝之電磁遮蔽形成

Country Status (1)

Country Link
TW (1) TWI473240B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI404149B (zh) * 2009-12-18 2013-08-01 Univ Nat Pingtung Sci & Tech 半導體封裝件之對位接合方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050067676A1 (en) * 2003-09-25 2005-03-31 Mahadevan Dave S. Method of forming a semiconductor package and structure thereof
US20060221591A1 (en) * 2005-04-05 2006-10-05 Hon Hai Precision Industry Co., Ltd. EMI shielding package and method for making the same
US20090072357A1 (en) * 2007-09-13 2009-03-19 Jinbang Tang Integrated shielding process for precision high density module packaging

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050067676A1 (en) * 2003-09-25 2005-03-31 Mahadevan Dave S. Method of forming a semiconductor package and structure thereof
US20060221591A1 (en) * 2005-04-05 2006-10-05 Hon Hai Precision Industry Co., Ltd. EMI shielding package and method for making the same
US20090072357A1 (en) * 2007-09-13 2009-03-19 Jinbang Tang Integrated shielding process for precision high density module packaging

Also Published As

Publication number Publication date
TW200929506A (en) 2009-07-01

Similar Documents

Publication Publication Date Title
US7651889B2 (en) Electromagnetic shield formation for integrated circuit die package
US10440819B2 (en) Fan-out wafer level packages having preformed embedded ground plane connections
US20220320010A1 (en) Semiconductor device and manufacturing method thereof
US8030750B2 (en) Semiconductor device packages with electromagnetic interference shielding
US7843056B2 (en) Integrated circuit micro-module
US8187920B2 (en) Integrated circuit micro-module
US7842544B2 (en) Integrated circuit micro-module
US20090072357A1 (en) Integrated shielding process for precision high density module packaging
CN102324416B (zh) 整合屏蔽膜及天线的半导体封装件
EP2399288B1 (en) Integrated circuit micro-module
US7901981B2 (en) Integrated circuit micro-module
US20100006988A1 (en) Integrated Conformal Shielding Method and Process Using Redistributed Chip Packaging
US20110115071A1 (en) Integrated circuit micro-module
KR20040014432A (ko) 일체식 열 싱크 및 복합 층을 구비한 초소형 전자 패키지
CN108615687A (zh) 整合屏蔽膜及天线的半导体封装件
US20080315376A1 (en) Conformal EMI shielding with enhanced reliability
US7898068B2 (en) Integrated circuit micro-module
WO2008057896A2 (en) Multi-component electronic package with planarized embedded-components substrate
US7901984B2 (en) Integrated circuit micro-module
US20170117251A1 (en) Fan-out 3D IC Integration Structure without Substrate and Method of Making the Same
TWI473240B (zh) 積體電路晶粒封裝之電磁遮蔽形成
KR20190058411A (ko) 인쇄회로기판을 이용한 반도체 패키지
KR20190037974A (ko) 인쇄회로기판을 이용한 반도체 패키지
US20230215813A1 (en) Semiconductor Device and Method for Selective EMI Shielding Using a Mask
TW202408332A (zh) 用於為電子組件形成部分遮罩的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees