TWI404149B - 半導體封裝件之對位接合方法 - Google Patents

半導體封裝件之對位接合方法 Download PDF

Info

Publication number
TWI404149B
TWI404149B TW98143556A TW98143556A TWI404149B TW I404149 B TWI404149 B TW I404149B TW 98143556 A TW98143556 A TW 98143556A TW 98143556 A TW98143556 A TW 98143556A TW I404149 B TWI404149 B TW I404149B
Authority
TW
Taiwan
Prior art keywords
annular metal
package
aligning
carrier
guiding portion
Prior art date
Application number
TW98143556A
Other languages
English (en)
Other versions
TW201123323A (en
Inventor
Wei Hua Lu
Original Assignee
Univ Nat Pingtung Sci & Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Pingtung Sci & Tech filed Critical Univ Nat Pingtung Sci & Tech
Priority to TW98143556A priority Critical patent/TWI404149B/zh
Publication of TW201123323A publication Critical patent/TW201123323A/zh
Application granted granted Critical
Publication of TWI404149B publication Critical patent/TWI404149B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

半導體封裝件之對位接合方法
　　本發明係有關於一種半導體封裝件，特別係有關於一種半導體封裝件之對位接合方法。
　　習知二封裝件間在進行堆疊接合前，其中一封裝件通常必須先進行微影蝕刻製程以移除保護層而顯露埋入該封裝件內之錫球/導接墊，之後，再將另一封裝件之導接部與該裝件之錫球/導接墊電性連接而達成上下電性導通，然而，該封裝件在進行微影蝕刻製程時，因其封裝件表面皆受到保護層覆蓋，故無任何標記可供製程對位之用，導致製程中常無法準確顯露該封裝件內主動/被動元件之錫球/導接墊位置，進而影響另一封裝件堆疊於該封裝件時，另一封裝件之導接部與該封裝件內之錫球/導接墊電性連接製程之進行。
　　本發明之主要目的係在於提供一種半導體封裝件之對位接合方法，其包含下列步驟：提供一第一封裝件，該第一封裝件係包含有一第一載體、至少一電子元件及一覆蓋該第一載體及該電子元件之保護層，該第一載體係具一環形金屬線路及一第一表面，該環形金屬線路係形成有至少一對位孔，該第一表面係包含有一元件設置區及一位於該元件設置區外圍之周邊區，該電子元件係設置於該第一載體之該元件設置區，該電子元件係具有一本體及至少一第一導接部，該保護層係覆蓋該第一載體之該環形金屬線路、該第一表面及該電子元件之該本體、該第一導接部，該保護層具有一顯露表面，該第一導接部係位於該顯露表面及該本體之間；移除部份該保護層以顯露該環形金屬線路之該對位孔；以該環形金屬線路之該對位孔進行對位，並移除部份該保護層而顯露該電子元件之該第一導接部；形成一錫層於該環形金屬線路及該電子元件之該第一導接部上；提供一第二封裝件，該第二封裝件係具有一第二表面、至少一形成於該第二表面之第二導接部及一對應該環形金屬線路之金屬層；以及將該第二封裝件之該第二導接部及該金屬層接合於該第一封裝件上之該錫層。藉由該環形金屬線路之該對位孔進行對位，使得覆蓋於該電子元件之該第一導接部上之該保護層可順利移除，以使該第二封裝件及該第一封裝件可達成氣密封裝。
　　請參閱第1A至1F及2A至2C圖，其係本發明之一較佳實施例，一種半導體封裝件之對位接合方法之截面示意圖及上視圖，係包含下列步驟：首先，請參閱第1A圖，提供一第一封裝件100，該第一封裝件100係包含有一第一載體110、至少一電子元件120及一覆蓋該第一載體110及該電子元件120之保護層130，該第一載體110係可為基板、晶片，其具一環形金屬線路111及一第一表面112，該第一表面112係包含有一元件設置區113及一位於該元件設置區113外圍之周邊區114，該環形金屬線路111係設置於該周邊區114，該電子元件120係可為晶片、被動元件，其係設置於該第一載體110之該元件設置區113，該電子元件120係具有一本體121及至少一第一導接部122，該保護層130係覆蓋該第一載體110之該環形金屬線路111、該第一表面112及該電子元件120之該本體121、該第一導接部122，該保護層130具有一顯露表面131，該第一導接部122係位於該顯露表面131及該本體121之間，在本實施例中，該第一導接部122係為銲球，該環形金屬線路111係形成有至少一對位孔115，該環形金屬線路111係可為銅；接著，請參閱第1B及2A圖，移除部份該保護層130以顯露該環形金屬線路111之該對位孔115，在本實施例中，移除部份該保護層130以顯露該環形金屬線路111之該對位孔115之步驟係以一雷射裝置（圖未繪出）或以曝光顯影方式移除部份該保護層130；之後，請參閱第1C及2B圖，以該環形金屬線路111之該對位孔115進行對位，並移除部份該保護層130以顯露該電子元件120之該第一導接部122；接著，請參閱第1D及2C圖，形成一錫層200於該環形金屬線路111及該電子元件120之該第一導接部122上，且該錫層200係填充於該對位孔115內，在本實施例中，該錫層200係凸出於該保護層130之該顯露表面131；之後，請參閱第1E圖，提供一第二封裝件300，該第二封裝件300係可為基板、晶片，其具有一第二表面310、至少一形成於該第二表面310之第二導接部320及一對應該環形金屬線路111之金屬層330，該第二導接部320係可為連接墊或銲球；最後，請參閱第1F圖，將該第二封裝件300之該第二導接部320及該金屬層330接合於該第一封裝件100上之該錫層200，以電性連接該第一封裝件100及第二封裝件300，並且藉由該錫層200使該第二封裝件300之該金屬層330與該環形金屬線路111接合，以形成一氣密環牆W，並使該第二封裝件300與該第一封裝件100之間具有一密閉空間S。本發明係藉由該第一封裝件100之該對位孔115進行對位，使得覆蓋於該電子元件120之該第一導接部122上之該保護層130可順利移除，以使該第二封裝件300之該第二導接部320及該金屬層330接合於該第一封裝件100上之該錫層200，以形成對位氣密封裝結構。
　　本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
100‧‧‧第一封裝件
110‧‧‧第一載體
111‧‧‧環形金屬線路
112‧‧‧第一表面
113‧‧‧元件設置區
114‧‧‧周邊區
115‧‧‧對位孔
120‧‧‧電子元件
121‧‧‧本體
122‧‧‧第一導接部
130‧‧‧保護層
131‧‧‧顯露表面
200‧‧‧錫層
300‧‧‧第二封裝件
310‧‧‧第二表面
320‧‧‧第二導接部
330‧‧‧金屬層
S‧‧‧密閉空間
W‧‧‧氣密環牆
第1A至1F圖：依據本發明之一較佳實施例，一種半導體封裝件之對位接合方法之截面示意圖。
第2A至2C圖：依據本發明之一較佳實施例，該半導體封裝件之對位接合方法之上視圖。
100‧‧‧第一封裝件
110‧‧‧第一載體
111‧‧‧環形金屬線路
115‧‧‧對位孔
120‧‧‧電子元件
121‧‧‧本體
122‧‧‧第一導接部
130‧‧‧保護層
131‧‧‧顯露表面
300‧‧‧第二封裝件
310‧‧‧第二表面
320‧‧‧第二導接部
330‧‧‧金屬層
S‧‧‧密閉空間
W‧‧‧氣密環牆

Claims (8)

  1. 一種半導體封裝件之對位接合方法，其至少包含：
    提供一第一封裝件，該第一封裝件係包含有一第一載體、至少一電子元件及一覆蓋該第一載體及該電子元件之保護層，該第一載體係具一環形金屬線路及一第一表面，該環形金屬線路係形成有至少一對位孔，該第一表面係包含有一元件設置區及一位於該元件設置區外圍之周邊區，該電子元件係設置於該第一載體之該元件設置區，該電子元件係具有一本體及至少一第一導接部，該保護層係覆蓋該第一載體之該環形金屬線路、該第一表面及該電子元件之該本體、該第一導接部，該保護層具有一顯露表面，該第一導接部係位於該顯露表面及該本體之間；
    移除部份該保護層以顯露該環形金屬線路之該對位孔；
    以該環形金屬線路之該對位孔進行對位，並移除部份該保護層而顯露該電子元件之該第一導接部；
    形成一錫層於該環形金屬線路及該電子元件之該第一導接部上；
    提供一第二封裝件，該第二封裝件係具有一第二表面、至少一形成於該第二表面之第二導接部及一對應該環形金屬線路之金屬層；以及
    將該第二封裝件之該第二導接部及該金屬層接合於該第一封裝件上之該錫層。
  2. 如申請專利範圍第1項所述之半導體封裝件之對位接合方法，其中該環形金屬線路係設置於該第一表面之該周邊區。
  3. 如申請專利範圍第1項所述之半導體封裝件之對位接合方法，其中該環形金屬線路材質係為銅。
  4. 如申請專利範圍第1項所述之半導體封裝件之對位接合方法，其中該第二封裝件與該第一封裝件之間係具有一密閉空間。
  5. 如申請專利範圍第1項所述之半導體封裝件之對位接合方法，其中該第一導接部係為銲球。
  6. 如申請專利範圍第1項所述之半導體封裝件之對位接合方法，其中該第二導接部係為連接墊或銲球。
  7. 如申請專利範圍第1項所述之半導體封裝件之對位接合方法，其中在移除部份該保護層以顯露該環形金屬線路之該對位孔之步驟中係以一雷射裝置移除部份該保護層。
  8. 如申請專利範圍第1項所述之半導體封裝件之對位接合方法，其中該錫層係凸出於該保護層之該顯露表面。
TW98143556A 2009-12-18 2009-12-18 半導體封裝件之對位接合方法 TWI404149B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98143556A TWI404149B (zh) 2009-12-18 2009-12-18 半導體封裝件之對位接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98143556A TWI404149B (zh) 2009-12-18 2009-12-18 半導體封裝件之對位接合方法

Publications (2)

Publication Number Publication Date
TW201123323A TW201123323A (en) 2011-07-01
TWI404149B true TWI404149B (zh) 2013-08-01

Family

ID=45046644

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98143556A TWI404149B (zh) 2009-12-18 2009-12-18 半導體封裝件之對位接合方法

Country Status (1)

Country Link
TW (1) TWI404149B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200512911A (en) * 2003-09-29 2005-04-01 Phoenix Prec Technology Corp Semiconductor package substrate for forming presolder material thereon and method for fabricating the same
TW200926323A (en) * 2007-12-14 2009-06-16 Stats Chippac Ltd Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
TW200929506A (en) * 2007-12-20 2009-07-01 Freescale Semiconductor Inc Electromagnetic shield formation for integrated circuit die package
TW200929407A (en) * 2007-12-18 2009-07-01 Stats Chippac Ltd Semiconductor device and method of forming integrated passive device module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200512911A (en) * 2003-09-29 2005-04-01 Phoenix Prec Technology Corp Semiconductor package substrate for forming presolder material thereon and method for fabricating the same
TW200926323A (en) * 2007-12-14 2009-06-16 Stats Chippac Ltd Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
TW200929407A (en) * 2007-12-18 2009-07-01 Stats Chippac Ltd Semiconductor device and method of forming integrated passive device module
TW200929506A (en) * 2007-12-20 2009-07-01 Freescale Semiconductor Inc Electromagnetic shield formation for integrated circuit die package

Also Published As

Publication number Publication date
TW201123323A (en) 2011-07-01

Similar Documents

Publication Publication Date Title
US20240347575A1 (en) Electronic device package and fabricating method thereof
TWI469283B (zh) 封裝結構以及封裝製程
TWI750247B (zh) 半導體裝置以及其製造方法
TWI446512B (zh) 晶片封裝體及其形成方法
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
US9214361B2 (en) Semiconductor device manufacturing method and electronic device manufacturing method
TWI751131B (zh) 層疊封裝式半導體封裝及其製造方法
TWI594382B (zh) 電子封裝件及其製法
TW201813025A (zh) 封裝結構以及封裝方法
TWI614861B (zh) 電子封裝結構及其製法
TW201727850A (zh) 半導體裝置及其製造方法
TW201818529A (zh) 電子封裝件及其製法
TW201630133A (zh) 半導體封裝結構及其製造方法
TW201543583A (zh) 具有無通孔基板之積體電路封裝系統及其製造方法
TWI567888B (zh) 封裝結構及其製法
JP2011142291A (ja) 半導体パッケージ及び半導体パッケージの製造方法
TWI712147B (zh) 電子封裝件及其製法
TWI624020B (zh) 電子封裝件及其製法
US20230387059A1 (en) Semiconductor device and method of fabricating the same
TW201633468A (zh) 封裝模組及其基板結構
KR20110028939A (ko) 솔더 볼 및 반도체 패키지
TW201814849A (zh) 電子封裝件及其製法
TWI404149B (zh) 半導體封裝件之對位接合方法
TWI508197B (zh) 半導體封裝件及其製法
TW201814877A (zh) 電子封裝件及其製法