CN112802822A - 集成电路封装结构、集成电路封装单元及相关制作方法 - Google Patents

集成电路封装结构、集成电路封装单元及相关制作方法 Download PDF

Info

Publication number
CN112802822A
CN112802822A CN202010947373.5A CN202010947373A CN112802822A CN 112802822 A CN112802822 A CN 112802822A CN 202010947373 A CN202010947373 A CN 202010947373A CN 112802822 A CN112802822 A CN 112802822A
Authority
CN
China
Prior art keywords
metal
integrated circuit
wafer
layer
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010947373.5A
Other languages
English (en)
Inventor
蒲应江
蒋航
郭秀宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Priority to CN202010947373.5A priority Critical patent/CN112802822A/zh
Publication of CN112802822A publication Critical patent/CN112802822A/zh
Priority to US17/469,831 priority patent/US11616017B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提出了一种集成电路(IC)封装结构、IC封装单元及相关制作方法。该IC封装结构包括面板状的金属墙格阵列、板状金属层和面板状的再布线基板。该金属墙格阵列中的每个金属墙格具有连续且封闭的金属围墙以包绕一个封装单元，每个金属墙格中放置至少一个IC芯片/晶片，每个IC片/晶片的正面制作有多个金属焊盘。该板状金属层制作于所述IC封装结构的整个背面侧并与每个金属墙格的金属围墙连接。该面板状的再布线基板在与每个金属墙格相对应的区域包括多个金属柱，该多个金属柱与每个金属墙格中放置的每个集成电路芯片/晶片的多个金属焊盘在位置上相互一一对应并且一一对应地连接。该封装结构至少可以改善IC芯片/晶片的EMI保护性能。

Description

集成电路封装结构、集成电路封装单元及相关制作方法
技术领域
本公开的实施例涉及集成电路，特别地，涉及用于集成电路芯片的封装结构及封装方法。
背景技术
在集成电路产品或者系统电路板上以更小的尺寸集成更多集成电路芯片和电路元件(即提高集成度)成为集成电路发展的重要趋势。集成电路芯片通常被封装成可焊接/安装/插接在系统电路板上的形式，封装好的集成电路芯片具有输入/输出(I/O)引脚或焊料凸起以允许集成电路芯片与外部电路进行电气连接和信号交换。为了进一步提高集成度，期望将集成电路芯片封装尺寸进一步缩小，目前可采用集成电路芯片的面板级封装技术。然而随着集成度的不断提升，封装后的集成电路芯片的抗电磁干扰(EMI)性能和/或散热性能也变得尤为重要。
发明内容
本公开的一个实施例提出了一种集成电路(IC)封装结构，包括：面板状的金属墙格阵列，其中每个金属墙格具有连续且封闭的金属围墙以包绕一个封装单元，每个金属墙格中放置至少一个集成电路芯片/晶片，每个集成电路芯片/晶片具有正面以及与该正面相对的背面，每个集成电路芯片/晶片的正面制作有多个金属焊盘；与该面板状的金属墙格阵列相对应的板状金属层，制作于所述IC封装结构的整个背面侧并与每个金属墙格的金属围墙连接，其中所述IC封装结构的背面侧指集成电路芯片/晶片的背面所朝向的那一侧；以及面板状的再布线基板，与所述面板状的金属墙格阵列相对应，该面板状的再布线基板在与每个金属墙格相对应的区域包括多个金属柱，该多个金属柱与每个金属墙格中放置的每个集成电路芯片/晶片的多个金属焊盘在位置上相互一一对应并且一一对应地连接。
根据本公开的一个实施例，所述面板状金属墙格阵列为M行乘N列的矩形阵列，M和N均为大于等于1的正整数。
根据本公开的一个实施例，所述金属围墙具有设定的围墙高度。
根据本公开的一个实施例，相邻的每两个金属墙格的相邻的金属围墙之间具有切割道，该切割道具有设定的宽度。
根据本公开的一个实施例，所述板状金属层被整板预制，通过粘合力较强的粘合材料与每个金属墙格的金属围墙粘结。
根据本公开的一个实施例，所述板状金属层进一步通过高导热率的粘合材料层与每个集成电路芯片/晶片的背面粘结。
根据本公开的一个实施例，所述IC封装结构，进一步包括：第一层间介电层，填满各金属墙格以及各金属墙格之间的切割道并填充各金属柱之间的所有空隙。所述面板状的再布线基板进一步包括所述第一层间介电层。
根据本公开的一个实施例，所述IC封装结构，进一步包括包封材料层，该包封材料层(而非所述第一层间介电层)填充各金属墙格，覆盖并包裹各金属墙格中的集成电路芯片/晶片。该包封材料层可以同时填充各金属墙格之间的切割道。
根据本公开的一个实施例，所述板状金属层采用电镀工艺制作并与每个金属墙格的金属围墙直接接触。
根据本公开的一个实施例，所述面板状的再布线基板是整板预制的，所述面板状的金属墙格阵列通过粘合力较强的粘结材料或焊料与所述面板状的再布线基板粘结或焊接。在采用韩料焊接时，所述多个金属柱与每个金属墙格中放置的每个集成电路芯片/晶片的多个金属焊盘在位置上相互一一对应地焊接。
本公开的另一实施例，提出了一种集成电路(IC)封装单元，包括：金属墙格，具有连续且封闭的金属围墙以包绕该封装单元；至少一个被封装于其中的集成电路芯片/晶片，每个集成电路芯片/晶片具有正面以及与该正面相对的背面，每个集成电路芯片/晶片的正面制作有多个金属焊盘；金属层，制作于所述IC封装单元的整个背面侧并与所述金属围墙连接，其中所述IC 封装结构的背面侧指集成电路芯片/晶片的背面所朝向的那一侧；以及再布线结构，在与所述金属墙格相对应的区域包括多个金属柱，该多个金属柱与所述金属墙格中放置的每个集成电路芯片/晶片的多个金属焊盘在位置上相互一一对应并且一一对应地连接。
本公开的又一实施例，提供一种制作集成电路(IC)封装结构的方法，包括：将整张面板状的金属墙格阵列黏贴于载板上，该金属墙格阵列中的每个金属墙格具有连续且封闭的金属围墙；在每个金属墙格中放置至少一个集成电路芯片/晶片，每个集成电路芯片/晶片具有正面以及与该正面相对的背面，将每个集成电路芯片/晶片的正面黏贴于所述载板上；在所述IC封装结构的整个背面侧制作与该面板状的金属墙格阵列相对应的板状金属层，使该板状金属层与每个金属墙格的金属围墙连接，其中所述IC封装结构的背面侧指集成电路芯片/晶片的背面所朝向的那一侧；将所述载板剥离以露出每个集成电路芯片/晶片的正面，其中每个集成电路芯片/晶片的正面制作有多个金属焊盘；以及在该IC封装结构的正面侧露出的表面上制作再布线结构，将所述金属焊盘引出以允许每个集成电路芯片/晶片与外部电路进行电气连接和信号交换。
本公开的再一实施例，提供一种制作集成电路(IC)封装结构的方法，包括：提供多个集成电路芯片/晶片，其中每个集成电路芯片/晶片具有正面以及与该正面相对的背面，每个集成电路芯片/晶片的正面制作有多个金属焊盘；提供整板预制的整体面板状的再布线基板，该面板状的再布线基板针对每个集成电路芯片/晶片的多个金属焊盘配置有在位置上一一对应的多个金属柱；将整张面板状的金属墙格阵列粘结或焊结于该面板状的再布线基板上，该金属墙格阵列中的每个金属墙格具有连续且封闭的金属围墙；将该多个集成电路芯片/晶片以正面朝向该面板状再布线基板的方式放置进该金属墙格阵列中，每个金属墙格中可以放置至少一个集成电路芯片/晶片，并且每个金属墙格中放置的每个集成电路芯片/晶片的多个金属焊盘与该再布线基板上相应的多个金属柱在位置上相互一一对应地焊接；以及在所述IC封装结构的整个背面侧制作与该面板状的金属墙格阵列相对应的板状金属层，使该板状金属层与每个金属墙格的金属围墙连接。
附图说明
下面的附图有助于更好地理解接下来对本公开实施例的描述。为简明起见，不同附图中相同或类似的组件或结构采用相同的附图标记。
图1A示意出了根据本公开一实施例的集成电路芯片(IC)封装结构100 的平面俯视图。
图1B至图1H示意出了根据本公开各示例性实施例的对应于图1A所示 IC封装结构100的局部纵向(Z轴方向)剖面图。
图2A至2J示意出了根据本公开一实施例的制作集成电路芯片封装结构的方法中部分阶段的剖面流程示意图。
图3示意出了根据本公开一实施例的通过整板预制的方式形成的整体面板状的再布线基板107的局部纵向(Z轴方向)剖面图。
图4示意出了将图2G步骤所示意的面板状IC封装结构100整板与面板状的再布线基板107粘结和/或焊接形成的面板状IC封装结构。
图5A至5G示意出了根据本公开另一实施例的制作集成电路芯片封装结构的方法中部分阶段的剖面流程示意图。
图6A至6H示意出了根据本公开几个变型实施例的集成电路芯片封装结构100的平面俯视图。
图7和图8示意出了根据本公开一实施例的制作整体面板状的金属墙格 109阵列的方法700中部分阶段的剖面流程示意图。
图9示意出了在步骤704形成的与待制作的金属墙格109阵列相对应的镂空槽格704V阵列的平面俯视图。
图10示意出了以图9示例的构图好的电镀掩膜层7031为掩蔽经过后续步骤直至将载板7011剥离后制作好的整体面板状金属墙格109阵列的平面俯视图。
图11和图12示意出了根据本公开一实施例的制作整体面板状的金属墙格109阵列的方法800中部分阶段的剖面流程示意图。
图13示意出了在步骤804形成的与待制作的金属墙格109阵列相对应的第一镂空槽格804V阵列的平面俯视图。
图14示意出了在步骤807形成的第二镂空槽格807V阵列的平面俯视图。
具体实施方式
在下面对本公开的详细描述中，为了更好地理解本公开的实施例，描述了大量的电路、元件、方法等的具体细节。本领域技术人员将理解，即使缺少一些细节，本公开同样可以实施。为清晰明了地阐述本公开，一些为本领域技术人员所熟知的细节在此不再赘述。
图1A示意出了根据本公开一实施例的集成电路芯片(IC)封装结构100 的平面俯视图。图1A可以看作是在相互垂直的X轴、Y轴和Z轴定义的垂直坐标系中示意出了该IC封装结构100在X-Y平面上的俯视图。如图1A 的示例，该IC封装结构100可以包括制作成整张面板状的封装单元101的阵列,其中每个封装单元101具有连续且封闭的金属围墙109(图1A中以粗实线示意),围成金属墙格(也用109表示),将该封装单元101的四周包围。金属围墙109具有设定的围墙高度h1(在Z方向上测量，参见图1B示意)，可以根据实际应用需求(比如根据待封装的集成电路芯片/晶片102的厚度) 被合理设定。在一个例子中，每个待封装的集成电路芯片/晶片102的厚度t1 (Z方向上测量，参见图1B示意)可以在200μm到250μm，则所述设定的围墙高度h1至少应该大于每个集成电路芯片/晶片102的厚度t1(h1>t1)，比如该设定的围墙高度h1比集成电路芯片/晶片102的厚度t1高100μm，即：h1>(t1+100μm)。在另外的例子中，若每个封装单元101(或金属墙格109)中放置i个堆叠的集成电路芯片/晶片102，则所述设定的围墙高度 h1至少应该大于该i各堆叠的集成电路芯片/晶片102的厚度之和，即： h1>i*t1，其中i为大于等于1的正整数，比如该设定的围墙高度h1比该i个集成电路芯片/晶片102的厚度之和i*t1高出100μm，即：h1>(i*t1+100μ m)。在一个实施例中，所述面板状的封装单元101阵列由与之相对应的面板状金属墙格109的阵列间隔而成，每个金属墙格109具有连续且封闭的金属围墙109以包绕与之对应的一个封装单元101。
本领域的技术人员应该理解，图1A示意的各封装单元101可以表示稍后将被从Z轴方向以每个金属墙格109为单位(例如采用切割工艺)分离成各自独立的封装单元101的在该面板状IC封装结构100上的对应部分。本申请的示例虽将该面板状IC封装结构100(或可认为该面板状的封装单元101 的阵列或金属墙格109的阵列)的面板形状(这里指在X-Y平面上的俯视形状)示意为矩形，但这仅仅是举例而不对该面板形状作任何限定，在其它实施例中可以是例如圆形、多边形或其它形状。本申请也不对该面板状IC封装结构100(或可认为该面板状的封装单元101的阵列或金属墙格109的阵列) 的面板尺寸(这里指在X-Y平面上的尺寸)做限定，比如对于矩形面板，该面板尺寸可以选用300mm*300mm、580mm*600mm、800mm*800mm, 240mm*74mm、189mm*68mm等等多种与制作工艺相适应的尺寸。封装单元 101的阵列以及与之相对应的金属墙格109的阵列可以是任意合适数量和形状(这里指在X-Y平面上的俯视形状)的阵列排列，作为示例，图1A示意为M行乘N列的矩形阵列，其中M和N均为大于等于1的正整数。将这样的制作有M*N阵列的封装单元101的面板状IC封装结构100沿Z轴以封装单元101(或金属墙格109)为单位进行切割，将得到M*N个独立的封装单元101。每个金属墙格109的平面俯视形状(这里指在X-Y平面上的俯视形状)也并不做限定，可以是矩形、四边形、多边形、圆形、或其它形状。根据本公开的一个实施例，相邻的每两个封装单元101(或金属墙格109)的相邻的金属围墙109之间具有切割道，该切割道具有设定的宽度d1(在X-Y 平面方向上测量)，可以根据实际应用需求被合理设定，比如在一个例子中该设定的宽度d1可以是100μm到1000μm，在另外的例子中该设定的宽度 d1可以是100μm到500μm，在又一个例子中，该设定的宽度d1可以是100 μm到250μm，在再一个例子中，该设定的宽度d1可以是250μm。在图 1A示意的例子中，将每个金属墙格109示意为矩形墙格(即其平面俯视形状为矩形)，每个金属墙格109由四条金属边墙围成，封装单元101的阵列(或金属墙格109的阵列)的每两行之间具有行切割道110X，每两列之间具有列切割道110Y。也可以理解为相邻的每两个封装单元101(或金属墙格109) 的在X轴方向上相邻的金属围墙(金属边墙)之间具有行切割道110X，相邻的每两个封装单元101(或金属墙格109)的在Y轴方向上相邻的金属围墙(金属边墙)之间具有列切割道110Y。在一个实施例中，行切割道110X 和列切割道110Y均具有设定的宽度d1。
根据本公开的一个实施例，所述金属墙格109的阵列中的各金属墙格109 通过多个金属连接部114连接成整体面板状，其中每个金属墙格109同与其相邻的其它金属墙格中的至少一个金属墙格109通过所述多个金属连接部 114中的至少一个相互连接。在图1A示意的例子中，每两个相邻的金属墙格 109之间相互连接，比如相邻的每两个金属墙格109的X轴方向上的金属边墙之间均通过一个穿越列切割道110Y的金属连接部114连接，Y轴方向上的金属边墙之间均通过一个穿越行切割道110X的金属连接部114连接。根据本公开的变型实施例，各金属墙格109通过多个金属连接部114连接成整体面板状时可以有多种连接图案(平面俯视图案)，将在稍后参考图6A至 6G示意的例子进一步描述。本领域的技术人员应该理解，简明起见，图1A 中并未将所有封装单元101、所有金属墙格109、所有切割道(110X或110Y)、以及所有金属连接部114都标注上附图标记。
将面板状IC封装结构100(整张面板状的封装单元101的阵列)沿切割道(例如图1A示例中的行切割道110X和列切割道110Y)从Z轴方向上(例如采用切割工艺)分离，可以形成各自独立的封装单元101。所述多个金属连接部114中的每一个金属连接部114具有设定的连接部高度h2(在Z轴方向上)。根据本公开的一个实施例，所述设定的连接部高度h2小于所述设定的围墙高度h1，这样有助于降低将整张面板状的封装单元101的阵列分离成独立的封装单元101时沿切割道上的切割阻力以及在切割工艺中对切割装备的损耗。本领域的技术人员应该理解在图1A的平面俯视图中每个封装单元 101的大部分细节结构并未示意出。
图1B示意出了图1A所示IC封装结构100的局部纵向(Z轴方向)剖面图，可以看作对应于沿图1A的A-A’切割线纵向切割所得的局部剖面。IC 封装结构100中的每个封装单元101可以包括至少一个被封装于其中的集成电路芯片/晶片102。在图1B示意的例子中，沿图1A的A-A’切割线纵向切割所展现的封装单元101中包括一个集成电路芯片/晶片102。本领域的技术人员应该理解，在其它实施例中或者沿其它切割线在图1A的其它部位纵向切割所展现的封装单元101可以包括两个及以上的集成电路芯片/晶片102。例如，图1F示意出了图1A所示IC封装结构100的另一局部纵向(Z轴方向)剖面图，可以看作对应于沿图1A的B-B’切割线纵向切割所得的局部剖面。在图1F的例子中所展现的封装单元101包括两个集成电路芯片/晶片102。不同的封装单元101中所封装的集成电路芯片/晶片102的个数以及排布或堆叠方式可以不同，各集成电路芯片/晶片102的尺寸及所实现的电路功能可以相同也可以不同，根据各封装单元101所要实现的具体电路功能而定，本申请不做赘述。
每个集成电路芯片/晶片102可以包括制作有集成电路的衬底103。本领域的技术人员应该理解衬底103可以包括硅(Si)等半导体材料，锗硅(SiGe) 等化合物半导体材料，或者绝缘体上硅(SOI)等其他形式的衬底。制作于衬底103中的集成电路可以通过多个金属焊盘105被耦接至集成电路芯片/ 晶片102外部的电路。集成电路芯片/晶片102的制作有金属焊盘105的面可以被提及为正面(图1B中标记为102T)，与该正面102T相对的面可以被提及为背面(图1B中标记为102B)。相应地，对于面板状IC封装结构100 和其中的每个封装单元101而言，集成电路芯片/晶片102的正面102T所朝向(例如图1B中用向下的箭头示意出这个朝向)的那一侧(图1B中标记为 100T)可以被提及为IC封装结构100/封装单元101的正面侧，集成电路芯片/晶片102的背面102B所朝向(例如图1B中用向上的箭头示意出这个朝向)的那一侧(图1B中标记为100B)可以被提及为IC封装结构100/封装单元101的背面侧。
根据本公开的一个示例性实施例，IC封装结构100还包括板状金属层 106，与所述面板状的封装单元101的阵列(或所述面板状的金属墙格109 的阵列)相对应。本领域的技术人员应该理解该板状金属层106具有整板/ 整体性。该板状金属层106与面板状的封装单元101的阵列相对应所包含的意思至少包括二者面板尺寸(这里指X-Y平面上的尺寸)相适应，该板状金属层106的面板尺寸至少应该达到可以将所述面板状的封装单元101阵列的整个背面侧或所述IC封装结构100的整个背面侧100B覆盖。根据本公开的一个实施例，该板状金属层106被整板制作于所述IC封装结构100的整个背面侧100B并且与每个封装单元101的金属围墙109连接。
在一个示例性实施例中，该板状金属层106可以被整板预制，通过粘合力较强的粘合材料111与金属围墙109粘结。例如，该粘合力较强的粘合材料111可以选用SE4450高导热硅胶等材料，其应该至少满足TCC1000或 HTS1000的条件下通过剥离测试(peeling test)。那么每个封装单元101被金属围墙109和金属层106罩着，可以达到对封装于其中的集成电路芯片/ 晶片102起到较好的电磁干扰(EMI)保护。在一个示例性实施例中，如图 1C所示，该板状金属层106还可以进一步与每个集成电路芯片/晶片102的背面102B例如通过高导热率的粘合材料层112粘结，以同时达到较好的散热性能和改善的EMI保护性能。该高导热率的粘合材料层112可以选用例如导热率不低于3W/(m·K)的粘合材料，包括但不限于比如T31或X-31等环氧树脂。
在一个示例性实施例中，如图1D所示，IC封装结构100中的每个封装单元101可以由包封材料层104(例如环氧树脂模塑料层或者其它塑封材料层等等)覆盖并包裹。包封材料层104可以填充各封装单元101的金属墙格 109，覆盖并包裹各封装单元101中的集成电路芯片/晶片102，将各集成电路芯片/晶片102相互电气隔离并起到隔湿以及对IC封装结构100的整个面板进行塑型等等的作用。包封材料层104还可以进一步填充各金属墙格109 之间的切割道(例如本申请各图示例子中的行切割道110X和列切割道 110Y)，这样可以简化工艺步骤，整体通过注塑或层压等等的方式填充各金属墙格109及各金属墙格109之间的切割道，并且覆盖包裹各金属墙格中的集成电路芯片/晶片102。
根据本公开的一个示例性实施例，参见图1D的例子所示意，所述板状金属层106，采用电镀工艺制作于IC封装结构100的整个背面侧100B，使该板状金属层106与每个封装单元101(或金属墙格109)的金属围墙109 直接接触。该板状金属层106可以通过电镀诸如铜、镍、金等金属材料制成。由于该板状金属层106通过电镀工艺制作，此过程中，该板状金属层106与每个封装单元101(或金属墙格109)的金属围墙109的交界面处产生材料间 (板状金属层106的金属材料与金属围墙109的金属材料之间)的分子键合，可以达到非常牢固的结合，不易脱落，无需采用任何额外的粘结层或者粘结材料(例如无需前述粘合材料111)。这样不仅节约工艺成本，而且该板状金属层106与每个封装单元101(或金属墙格109)的金属围墙109直接接触可以极大程度地提升每个封装单元101对集成电路芯片/晶片102的EMI保护性能。在一个实施例中，该板状金属层106可以包括种子层1061(同时参见图2F示意)、形成于种子层1061上的主体金属层1062(同时参见图2F 示意，例如铜层或者铜-镍堆叠层或者其它单金属层或者多层单金属的堆叠层)。在一个实施例中，该金属层106可以进一步包括形成于主体金属层1062 上的抗氧化金属层1063(同时参见图2F示意，例如电镀SUS合金层)。
根据本公开的一个示例性实施例，包封材料层104在对应于每个集成电路芯片/晶片102背面102B上的部分具有开口104V，将每个集成电路芯片/ 晶片102的背面102B的全部或至少一部分暴露。本申请对开口104V的形状、大小、数量不做限制。例如：根据图1E和图1F的示意，本领域的技术人员应该理解，可以在每个集成电路芯片/晶片102的背面102B上方的包封材料层104中形成一个相对大的开口104V，将集成电路芯片/晶片102的背面102B 的全部或者大部分暴露。图1G则示意出了一个变型的例子，可以在每个集成电路芯片/晶片102的背面102B上方的的包封材料层104中形成多个相对小的开口104V，将集成电路芯片/晶片102的背面102B的多个部分暴露。图 1H则示意出了另一个变型的例子，可以将IC封装结构100的整个背面进行打磨/抛光(例如采用化学打磨和/或机械研磨等方式)，直至将集成电路芯片/晶片102的背面102B全部暴露。
根据本公开的一个示例性实施例，参见图1E至图1H的例子所示意，所述板状金属层106，采用电镀工艺制作于IC封装结构100的整个背面侧100B 并填充所述开口104V，使该板状金属层106不仅与每个封装单元101(或金属墙格109)的金属围墙109直接接触而且与每个集成电路芯片/晶片102的背面102B的被暴露的部分(即：每个集成电路芯片/晶片102的背面102B 的不被包封材料层104所覆盖的部分)直接接触。该板状金属层106可以通过电镀诸如铜、镍、金等金属材料制成。由于该板状金属层106通过电镀工艺制作，此过程中，该板状金属层106与每个集成电路芯片/晶片102的背面 102B的交界面处也产生材料间(板状金属层106的金属材料与衬底103的衬底材料之间)的分子键合，可以达到非常牢固的结合，不易脱落，无需采用任何额外的粘结层或者粘结材料(例如无需前述高导热率的粘合材料层 112)。即使采用高导热率的粘合材料层112，由于这些粘结层或粘结材料通常为树脂类材料，其导热性能仍旧远不及板状金属层106的导热性能。这样不仅节约工艺成本，而且该板状金属层106与每个封装单元101(或金属墙格109)的金属围墙109直接接触可以极大程度地提升每个封装单元101对集成电路芯片/晶片102的EMI保护性能。该板状金属层106进一步与每个集成电路芯片/晶片102的背面102B直接接触可以极大程度地增强集成电路芯片/晶片102的散热能力，提升集成电路芯片/晶片102的散热性能。在一个实施例中，该板状金属层106可以包括种子层1061(同时参见图2F示意)、形成于种子层1061上的主体金属层1062(同时参见图2F示意，例如铜层或者铜-镍堆叠层或者其它单金属层或者多层单金属的堆叠层)。在一个实施例中，该金属层106可以进一步包括形成于主体金属层1062上的抗氧化金属层 1063(同时参见图2F示意，例如电镀SUS合金层)。
在一个实施例中，每个集成电路芯片/晶片102的正面102T上制作的金属焊盘105(例如铝焊盘或者铜焊盘)可以是集成电路芯片/晶片102的输入 /输出(I/O)焊盘。在1A至图1H示意的例子中，金属焊盘105可以通过再布线结构107耦接至IC封装结构100的封装引脚/焊料凸起以允许集成电路芯片/晶片102与外部电路进行电气连接和信号交换。再布线结构107可以包括一层或多层层间介电层和再布线金属层，本公开不做赘述。比如，参考1A至图1H示意的例子，再布线结构107可以包括穿过第一层间介电层1081的金属柱108，例如对应于每个集成电路芯片/晶片102可以制作有多个金属柱 108，与相应的金属焊盘105电气连接，并电连接至再布线金属层(例如第一再布线金属层1072)。再布线金属层可以包括，例如第一再布线金属层1072，穿过第二层间介电层1071与该多个金属柱108互相电气连接。在一些实施例中，再布线金属层还可以进一步包括例如第二再布线金属层1074，穿过第三层间介电层1073与所述第一再布线金属层1072相互电气连接。本领域的技术人员应该理解，第一层间介电层1081、第二层间介电层1071以及第三层间介电层1073可以包含相同的介电材料，也可以包含不同的介电材料。
图2A至2J示意出了根据本公开一实施例的制作集成电路芯片(IC)封装结构(例如以上根据图1A至图1H所描述各实施例提及的封装结构100) 的方法中部分阶段的剖面流程示意图。
参考图2A的示意，可以将整张面板状的金属墙格109的阵列黏贴于载板201上，例如可以通过粘结层202(例如易剥离的树脂类材料等)黏贴。该面板状的金属墙格109阵列中的每个金属墙格109具有连续且封闭的金属围墙(简明起见也用109标注)。本领域的技术人员应该理解，该面板状的金属墙格109阵列的平面俯视图可以参考图1A例子的示意及相关说明，此处不再赘述。本领域的技术人员应该理解，该面板状的金属墙格109阵列的形状、大小以及载板201的形状、大小可以根据待封装的集成电路芯片/晶片 102的形状、大小、数量等合理选择，本申请不做限定。
下面参考图2B的示意，将多个(至少一个)待封装的集成电路芯片/晶片102通过粘结层202(例如易剥离的树脂类材料等)黏贴于载板201上。在一个实施例中，每个金属墙格109中可以放置至少一个集成电路芯片/晶片 102。在图2A至2H的例子中，集成电路芯片/晶片102可以包括倒装芯片/ 晶片，集成电路芯片/晶片102的正面(标记为102T)制作有金属焊盘105，与该正面102T相对的面可以被提及为背面(标记为102B)。可以批量将该多个集成电路芯片/晶片102以正面102T朝向载板201的方式放置进金属墙格109阵列中并黏贴于载板201上。通常将这些集成电路芯片/晶片102经过后续步骤完成批量封装后会形成面板状IC封装结构(例如IC封装结构100)，然后可以将面板状IC封装结构以每个金属墙格109为单位分离成多个独立的封装单元(例如封装单元101)，即以每个金属墙格109为单个封装单元101 的在Z轴方向的边界。每个封装单元101中可以包括至少一个集成电路芯片 /晶片102。例如可以对照参考图1A的平面俯视图之示意，可以看作图1A的沿C-C’切割线纵向(即沿Z方向)切割所对应的那部分剖面在制作流程的部分阶段中的示意。图2A的剖面示意图中以虚线示意出各封装单元101(或各金属墙格109)之间的切割道中心线。
根据本公开的一个实施例，参考图2C，在黏贴好集成电路芯片/晶片102 后，可以在被制作中的IC封装结构100的整个背面侧100B制作与该面板状的金属墙格109阵列相对应的板状金属层106，使该板状金属层106与每个金属墙格109的金属围墙109连接。可选地，该板状金属层106可以被整板预制，通过粘合力较强的粘合材料111与金属围墙109粘结。该板状金属层 106还可以进一步通过导热率较好的粘合材料112与每个集成电路芯片/晶片102的背面102B粘结。
根据本公开的一个实施例，参考图2D至2F，作为图2C相关步骤的替换实施方式，可以在黏贴好集成电路芯片/晶片102后，制作包封材料层104 (例如环氧树脂模塑料层或者其它塑封材料层等等)。参考图2D示意，包封材料层104可以填充各金属墙格109，覆盖并包裹各封装单元101中的集成电路芯片/晶片102，将各集成电路芯片/晶片102相互电气隔离并起到隔湿以及对IC封装结构100的整个面板进行塑型等等的作用。包封材料层104 还可以进一步填充各金属墙格109之间的切割道(例如本申请各图示例子中的行切割道110X和列切割道110Y)，这样可以节约工艺步骤及成本，整体通过注塑或层压等等的方式填充各金属墙格109及各金属墙格109之间的切割道，并且覆盖包裹各金属墙格中的集成电路芯片/晶片102。之后，去除包封材料层104的至少一部分，以形成开口104V，将每个集成电路芯片/晶片 102的背面102B的全部或至少一部分暴露。图2D的例子示意出了在每个集成电路芯片/晶片102的背面102B上方的包封材料层104中制作多个开口 104V。然而本领域的技术人员应该理解，本申请对开口104V的形状、大小、数量不做限制。例如：可以参考图1C至图1G的示意及相应描述。在包封材料层104中制作开口104V的方式可以有多种选择，例如可以采用激光打磨、化学打磨和或机械打磨等方式中的一种或多种组合。
接下来参考图2E，在制作有开口104V的包封材料层104以及暴露的金属围墙109上表面和暴露的集成电路芯片/晶片102的背面102B上形成种子层1061。种子层1061可以采用溅射导电材料(例如钛、铜等金属或合金材料或其它导电材料)的方式布满包封材料层104的表面以及由多个开口104V 暴露的集成电路芯片/晶片102的背面102B的表面上。在一个实施例中，种子层1061可以包括钛-铜(Ti-Cu)堆叠层，其中钛层形成于包封材料层104 的表面、暴露的金属围墙109的上表面以及集成电路芯片/晶片102的背面 102B的被暴露的表面上，而铜层形成于钛层上。在钛-铜(Ti-Cu)堆叠层中，钛层用作保护层，铜层用作电镀种子层。
接下来参考图2F，在种子层1061上通过电镀金属材料(例如铜、镍、金等金属或合金材料)的工艺形成板状金属层106。在一个实施例中，电镀金属材料的工艺可以包括电镀制作铜层或者铜-镍(Cu-Ni)堆叠层或其它单金属层或多金属堆叠层以形成主体金属层1062，其中铜-镍(Cu-Ni)堆叠层指镍层形成于铜层上，多金属堆叠层指多层单金属的堆叠层。在一个实施例中，电镀金属材料的工艺可以进一步包括在所述主体金属层1062上电镀抗氧化金属材料(例如电镀SUS合金等)制作抗氧化金属层1063。该抗氧化金属层1063可以保护主体金属层1062不被氧化。金属层106布满IC封装结构 100的整个背面侧100B(集成电路芯片/晶片102的背面102B所朝向的那一侧)并填充所述开口104V，使该板状金属层106与每个集成电路芯片/晶片 102的背面102B的被暴露的部分(即：每个集成电路芯片/晶片102的背面102B的不被包封材料层104所覆盖的部分)直接接触并且与每个金属墙格 109的金属围墙109也直接接触。在一个实施例中，该板状金属层106可以制作成具有10μm到2000μm的厚度。在另一个实施例中，该金属层106可以制作成具有50μm到1000μm的厚度。在又一个实施例中，该金属层106 可以制作成具有100μm到500μm的厚度。在再一个实施例中，该金属层 106可以制作成具有100μm到200μm的厚度。该板状金属层106在电镀制作过程中与每个封装单元101(或金属墙格109)的金属围墙109的交界面处产生材料间(板状金属层106的金属材料与金属围墙109的金属材料之间) 的分子键合，可以达到非常牢固的结合，不易脱落，无需采用任何额外的粘结层或者粘结材料(例如无需前述粘合材料111)。这样不仅节约工艺成本，而且该板状金属层106与每个封装单元101(或金属墙格109)的金属围墙 109直接接触可以极大程度地提升每个封装单元101对集成电路芯片/晶片 102的EMI保护性能。该板状金属层106在电镀制作过程中还与每个集成电路芯片/晶片102的背面102B的交界面处产生材料间的分子键合，可以达到非常牢固的结合(例如无需前述粘合材料112)，不易脱落。该金属层106 与每个集成电路芯片/晶片102的背面102B直接接触可以极大程度地提升集成电路芯片/晶片102的散热性能。
接下来参考图2G和图2H示意，在IC封装结构100的整个背面侧100B 制作好所述板状金属层106之后，比如至少经过图2C的步骤或图2D至图 2F的步骤之后(本领域的技术人员应该理解还可以包括其它工艺步骤，此处不做限定与详述)，将载板201剥离并去除粘结层202以露出每个集成电路芯片/晶片102的正面102T及其金属焊盘105。图2G示出了图2C的步骤之后将载板201剥离并去除粘结层202之后的结构示意图。图2H则示出了图 2F的步骤之后将载板201剥离并去除粘结层202之后的结构示意图。至此制作成了包括面板状的金属墙格阵列109、多个(至少一个)集成电路芯片/晶片102、以及板状金属层106的面板状IC封装结构100。在该面板状IC封装结构100的正面侧100T，每个集成电路芯片/晶片102的正面102T及其金属焊盘105被露出，则可以允许被封装的集成电路芯片/晶片102与外部电路或外部结构或外部元件进行电气连接和信号交换。
例如，参考图2I和图2J的示意，可以在面板状IC封装结构100的正面侧100T通过再布线工艺将每个集成电路芯片/晶片102的金属焊盘105引出。比如可以针对每个集成电路芯片/晶片102制作再布线结构107。图2I示出了基于图2G的步骤之后进一步制作再布线结构107之后所形成的IC封装结构 100的示意图。图2J则示出了基于图2H的步骤之后进一步制作再布线结构 107之后所形成的IC封装结构100的示意图。本领域的技术人员应该理解，制作再布线结构107的方法有多种，本申请不做限制和穷举，以下仅为举例。可以采用不同于以下例子的方法制作再布线结构107，其并不超出本申请的精神和保护范围。
在图2I和图2J的例子中，可以在面板状IC封装结构100的正面侧100T 露出的表面上(这里的“上”并不特指示意图中的上方，因图2F示意的IC封装结构100的正面侧100T朝下，但实际进行再布线工艺前会将面板状IC封装结构100整体上下翻转，以让正面侧100T朝上)制作电镀掩膜(例如聚酰亚胺等干膜)，对电镀掩膜进行构图(例如可以采用激光直接成像技术或者其它曝光显影技术对电镀掩膜进行构图)以露出金属焊盘105，随后以构图好的电镀掩膜为掩蔽电镀制作与金属焊盘105连接的金属柱108，去除电镀掩膜后可以采用例如层压(轧制)等工艺制作第一层间介电层1081。该第一层间介电层1081在图2I的例子中填满各金属墙格109以及其间的切割道并填充金属柱108之间的所有空隙。该第一层间介电层1081在图2J的例子中填充金属柱108之间的所有空隙。可选地，也可以先在面板状IC封装结构 100的正面侧100T露出的表面上形成第一层间介电层1081，然后对该第一层间介电层1081进行构图(例如可以采用激光钻孔等的方式进行构图)以露出金属焊盘105，随后可以采用构图的第一层间介电层1081为掩蔽电镀制作与金属焊盘105连接的金属柱108。
类似地，可以根据实际应用需求进一步在第一层间介电层1081上制作构图好的电镀掩膜，并以构图好的电镀掩膜为掩蔽电镀制作制作第一再布线金属层1072(本领域的技术人员应该理解，为了制作出不规则形状的第一再布线金属层1072，可以反复进行多次制作电镀掩膜、对电镀掩膜进行构图、以构图好的电镀掩膜为掩蔽电镀金属层这样的工序)，制作好第一再布线金属层1072后将电镀掩膜(整体全部)去除，随后可以采用例如层压(轧制)等工艺制作第二层间介电层1071，该第二层间介电层1071填充第一再布线金属层1072之间的所有空隙。可选地，也可以先在第一层间介电层1081上形成第二层间介电层1071，对该第二层间介电层1071进行构图，再以构图好的第二层间介电层1071为掩蔽电镀制作第一再布线金属层1072。
还可以根据实际应用需求进一步在第二层间介电层1071上制作构图好的电镀掩膜，并以构图好的电镀掩膜为掩蔽电镀制作制作第二再布线金属层 1074(本领域的技术人员应该理解，为了制作出不规则形状的第二再布线金属层1074，可以反复进行多次制作电镀掩膜、对电镀掩膜进行构图、以构图好的电镀掩膜为掩蔽电镀金属层这样的工序)，制作好第二再布线金属层 1074后将电镀掩膜(整体全部)去除，随后可以采用例如层压(轧制)等工艺制作第三层间介电层1073，该第三层间介电层1073填充第二再布线金属层1074之间的所有空隙。可选地，可以先在第二层间介电层1071上形成第三层间介电层1073，对该第三层间介电层1073进行构图，再以构图好的第三层间介电层1073为掩蔽电镀制作第二再布线金属层1074，等等。本领域的技术人员应该理解，第一层间介电层1081、第二层间介电层1071以及第三层间介电层1073可以包含相同的介电材料，也可以包含不同的介电材料。
在另外的实施例中，如图3所示，再布线结构107也可以通过整板预制的方式制作从而形成整体面板状的再布线结构107(也可以称为再布线基板用107)。在图3示意的例子中，该面板状的再布线基板107示意为包括多层层间介电层(例如第一层间介电层1081、第二层间介电层1071、第三层间介电层1073等)和多层再布线金属层(例如金属柱108、第一再布线金属层 1072、第二再布线金属层1074等)。预制该面板状的再布线基板107的工艺步骤可以与上述参考图2I与图2J所描述的步骤类似，比如反复进行多次制作电镀掩膜(例如聚酰亚胺等干膜)、对电镀掩膜进行构图、以构图好的电镀掩膜为掩蔽电镀制作再布线金属层、去除电镀掩膜后采用例如层压(轧制) 等工艺制作层间介电层这样的工序。或者可选地，反复进行多次制作层间介电层、对层间介电层进行构图(例如可以采用激光钻孔等的方式进行构图)、以构图的层间介电层为掩蔽电镀制作再布线金属层这样的工序，本公开不再做赘述。该面板状的再布线基板107与所述面板状的封装单元101的阵列(或所述面板状的金属墙格109的阵列)相对应。本领域的技术人员应该理解该面板状的再布线基板107具有整板/整体性。该面板状的再布线基板107与面板状的封装单元101的阵列(或所述面板状的金属墙格109的阵列)相对应所包含的意思至少包括二者面板尺寸(这里指X-Y平面上的尺寸)相适应，该面板状的再布线基板107的面板尺寸至少应该达到可以将所述面板状的封装单元101阵列(或所述面板状的金属墙格109的阵列)的整个正面侧或所述IC封装结构100的整个正面侧100T覆盖。该面板状的再布线基板107与面板状的封装单元101的阵列(或所述面板状的金属墙格109的阵列)相对应所包含的意思还可以包括该再布线基板107中的多个金属柱108与每个封装单元101(或金属墙格109)中放置的每个集成电路芯片/晶片102的需要被引出的多个金属焊盘105在位置上相互一一对应，从而可以将例如图2G 和图2H步骤所示意的包括面板状的金属墙格阵列109、多个(至少一个)集成电路芯片/晶片102、以及板状金属层106的面板状IC封装结构100整板与该面板状的再布线基板107粘结和/或焊接。例如将图2G步骤所示意的面板状IC封装结构100整板与该面板状的再布线基板107粘结和/或焊接可以形成如图4所示的面板状IC封装结构(简明起见仍标注为100)。将图2H 步骤所示意的面板状IC封装结构100整板与该面板状的再布线基板107粘结和/或焊接可以形成如图2J所示的面板状IC封装结构100。
图5A至5G示意出了根据本公开另一实施例的制作集成电路芯片(IC) 封装结构(例如以上根据图1A至图1H所描述各实施例提及的封装结构100) 的方法中部分阶段的剖面流程示意图。
参考图5A的示意，可以将整张面板状的金属墙格109的阵列粘结或焊结于如图3实施例所示意的面板状再布线基板107上，例如可以通过粘合力较强的粘结材料或焊料113粘结或焊结。比如可以预先在该面板状再布线基板107的与所述金属墙格109的阵列对应的位置上布置粘结材料或者刷焊料 113。该面板状的金属墙格109阵列中的每个金属墙格109具有连续且封闭的金属围墙(简明起见也用109标注)。本领域的技术人员应该理解，该面板状的金属墙格109阵列的平面俯视图可以参考图1A例子的示意及相关说明，此处不再赘述。本领域的技术人员应该理解，该面板状的金属墙格109阵列的形状、大小以及载板201的形状、大小可以根据待封装的集成电路芯片/ 晶片102的形状、大小、数量等合理选择，本申请不做限定。
下面参考图5B的示意，将多个(至少一个)待封装的集成电路芯片/晶片102焊接于所述面板状再布线基板107上。在一个实施例中，每个金属墙格109中可以放置至少一个集成电路芯片/晶片102。在图5A至5G的例子中，集成电路芯片/晶片102可以包括倒装芯片/晶片，集成电路芯片/晶片102的正面(标记为102T)制作有金属焊盘105，与该正面102T相对的面可以被提及为背面(标记为102B)。可以批量将该多个集成电路芯片/晶片102以正面102T朝向面板状再布线基板107的方式放置进金属墙格109阵列中并焊接于面板状再布线基板107上。可以将该面板状的再布线基板107中的多个金属柱108与每个封装单元101(或金属墙格109)中放置的每个集成电路芯片/晶片102的需要被引出的多个金属焊盘105在位置上相互一一对应地焊接(例如也可以通过焊料113，简明起见图中未示出，然而本领域的技术人员应该理解)。通常将这些集成电路芯片/晶片102经过后续步骤完成批量封装后会形成面板状IC封装结构(例如IC封装结构100)，然后可以将面板状IC封装结构以每个金属墙格109为单位分离成多个独立的封装单元(例如封装单元101)，即以每个金属墙格109为单个封装单元101的在Z轴方向的边界。每个封装单元101中可以包括至少一个集成电路芯片/晶片102。例如可以对照参考图1A的平面俯视图之示意，可以看作图1A的沿C-C’切割线纵向(即沿Z方向)切割所对应的那部分剖面在制作流程的部分阶段中的示意。图5A的剖面示意图中以虚线示意出各封装单元101(或各金属墙格 109)之间的切割道中心线。
根据本公开的一个实施例，若选择将整张面板状的金属墙格109的阵列通过焊料113焊结于面板状再布线基板107上，则在图5A与图5B的步骤之前可以统一在所述面板状再布线基板107的与所述金属墙格109的阵列对应的位置上以及与每个集成电路芯片/晶片102的金属焊盘105对应的位置上刷焊料113，并且在放置好整张面板状的金属墙格109阵列和各集成电路芯片/ 晶片102后共用一次高温回流工艺将整张面板状的金属墙格109的阵列和每个集成电路芯片/晶片102批量焊接于面板状再布线基板107上。本领域的技术人员应该理解图5A和图5B的步骤并不区分先后顺序。
下面参考图5C的示意，在焊接好集成电路芯片/晶片102后，可以在被制作中的IC封装结构100的整个背面侧100B制作与该面板状的金属墙格 109阵列相对应的板状金属层106，使该板状金属层106与每个金属墙格109 的金属围墙109连接。可选地，该板状金属层106可以被整板预制，通过粘合力较强的粘合材料111与金属围墙109粘结。该板状金属层106还可以进一步通过导热率较好的粘合材料112与每个集成电路芯片/晶片102的背面102B粘结，如图5D示意。
根据本公开的一个实施例，参考图5E至5G，作为图5C和图5D相关步骤的替换实施方式，可以在焊接好集成电路芯片/晶片102后，制作包封材料层104(例如环氧树脂模塑料层或者其它塑封材料层等等)。参考图5E示意，包封材料层104可以填充各金属墙格109，覆盖并包裹各封装单元101中的集成电路芯片/晶片102，将各集成电路芯片/晶片102相互电气隔离并起到隔湿以及对IC封装结构100的整个面板进行塑型等等的作用。包封材料层104还可以进一步填充各金属墙格109之间的切割道(例如本申请各图示例子中的行切割道110X和列切割道110Y)，这样可以简化工艺步骤并节约成本，整体通过注塑或层压等等的方式填充各金属墙格109及各金属墙格109之间的切割道，并且覆盖包裹各金属墙格中的集成电路芯片/晶片102。之后，去除包封材料层104的至少一部分，以形成开口104V，将每个集成电路芯片/ 晶片102的背面102B的全部或至少一部分暴露。图5E的例子示意出了在每个集成电路芯片/晶片102的背面102B上方的包封材料层104中制作多个开口104V。然而本领域的技术人员应该理解，本申请对开口104V的形状、大小、数量不做限制。例如：可以参考图1C至图1G的示意及相应描述。在包封材料层104中制作开口104V的方式可以有多种选择，例如可以采用激光打磨、化学打磨和或机械打磨等方式中的一种或多种组合。
接下来参考图5F，在制作有开口104V的包封材料层104以及暴露的金属围墙109上表面和暴露的集成电路芯片/晶片102的背面102B上形成种子层1061。种子层1061可以采用溅射导电材料(例如钛、铜等金属或合金材料)的方式布满包封材料层104的表面以及由多个开口104V暴露的集成电路芯片/晶片102的背面102B的表面上。在一个实施例中，种子层1061可以包括钛-铜(Ti-Cu)堆叠层，其中钛层形成于包封材料层104的表面、暴露的金属围墙109的上表面以及集成电路芯片/晶片102的背面102B的被暴露的表面上，而铜层形成于钛层上。在钛-铜(Ti-Cu)堆叠层中，钛层用作保护层，铜层用作电镀种子层。
接下来参考图5G，在种子层1061上通过电镀金属材料(例如铜、镍、金等金属或合金材料)的工艺形成板状金属层106。在一个实施例中，电镀金属材料的工艺可以包括电镀制作铜层或者铜-镍(Cu-Ni)堆叠层或其它单金属层或多金属堆叠层以形成主体金属层1062，其中铜-镍(Cu-Ni)堆叠层指镍层形成于铜层上，多金属堆叠层指多层单金属的堆叠层。在一个实施例中，电镀金属材料的工艺可以进一步包括在所述主体金属层1062上电镀抗氧化金属材料(例如电镀SUS合金等)制作抗氧化金属层1063。该抗氧化金属层1063可以保护主体金属层1062不被氧化。金属层106布满IC封装结构 100的整个背面侧100B(集成电路芯片/晶片102的背面102B所朝向的那一侧)并填充所述开口104V，使该板状金属层106与每个集成电路芯片/晶片 102的背面102B的被暴露的部分(即：每个集成电路芯片/晶片102的背面 102B的不被包封材料层104所覆盖的部分)直接接触并且与每个金属墙格 109的金属围墙109也直接接触。在一个实施例中，该板状金属层106可以制作成具有10μm到2000μm的厚度。在另一个实施例中，该金属层106可以制作成具有50μm到1000μm的厚度。在又一个实施例中，该金属层106 可以制作成具有100μm到500μm的厚度。在再一个实施例中，该金属层 106可以制作成具有100μm到200μm的厚度。该板状金属层106在电镀制作过程中与每个封装单元101(或金属墙格109)的金属围墙109的交界面处产生材料间(板状金属层106的金属材料与金属围墙109的金属材料之间) 的分子键合，可以达到非常牢固的结合，不易脱落，无需采用任何额外的粘结层或者粘结材料(例如无需前述粘合材料111)。这样不仅节约工艺成本，而且该板状金属层106与每个封装单元101(或金属墙格109)的金属围墙 109直接接触可以极大程度地提升每个封装单元101对集成电路芯片/晶片 102的EMI保护性能。该板状金属层106在电镀制作过程中还与每个集成电路芯片/晶片102的背面102B的交界面处产生材料间的分子键合，可以达到非常牢固的结合(例如无需前述粘合材料112)，不易脱落。该金属层106 与每个集成电路芯片/晶片102的背面102B直接接触可以极大程度地提升集成电路芯片/晶片102的散热性能。
面板状IC封装结构100整体封装完成后，可以采用例如切割工艺以每个封装单元101(或每个金属墙格109的边界)为单位沿所述切割道分割成多个独立的封装单元(例如封装单元101)。每个封装单元101中可以包括至少一个集成电路芯片/晶片102，参见图1B至图1H各实施例示意的封装单元 101。
图6A至6H示意出了根据本公开几个变型实施例的IC封装结构100的平面俯视图。图6A至6H所示意的各平面俯视图与图1A所示意的IC封装结构100的平面俯视图相比较，不同在于给出了各金属墙格109通过多个金属连接部114连接成整体面板状的更多种变型连接方式/图案(平面俯视图案)。本领域的技术人员应该理解以上参见图1A至图5G关于本公开各实施例的IC封装结构100、封装单元101及相关制作方法的描述，均适用于图6A 至图6H的示例。参见图6A的例子，每两个相邻的金属墙格109之间通过至少一个金属连接部114相互连接。图6A以矩形金属墙格109的阵列为例，示意为每两个相邻的金属墙格109的相邻的金属边墙之间通过一个穿越切割道(行切割道110X和列切割道110Y)的金属连接部114相互连接。相比于图1A的例子，图6A实施方式所需的金属连接部114相对较少，可以进一步降低将整张面板状的封装单元101的阵列分离成独立的封装单元101时沿切割道上的切割阻力以及在切割工艺中对切割装备的损耗。
再例如，参见图6B和图6C的示意，可以进一步减少金属连接部114的数量，继续以每个金属墙格109为矩形墙格为例，其金属围墙109由四条金属边墙围成，每个金属墙格109的至少两条金属边墙通过金属连接部114(该至少两条金属边墙中的每一个金属边墙通过至少一个金属连接部114)同与其相邻的其它金属墙格109连接。
再例如，参见图6D和图6E的示意，继续以M行N列的金属墙格109 的阵列为例，对于所述金属墙格109阵列中的每一列，相邻的每两个金属墙格109之间通过至少一个金属连接部114连接，相邻的每两列金属墙格109 之间通过至少两个金属连接部114相互连接，比如在相邻的每两列金属墙格 109中选择其中的至少两行，该至少两行中的每一行金属墙格109之间通过至少一个金属连接部114连接。再例如，参见图6F、图6G和图6H的示意，继续以M行N列的金属墙格109的阵列为例，对于所述金属墙格109阵列中的每一行，相邻的每两个金属墙格109之间通过至少一个金属连接部114 连接，相邻的每两行金属墙格109之间通过至少两个金属连接部114相互连接，比如在相邻的每两行金属墙格109中选择其中的至少两列，该至少两行列中的每一列金属墙格109之间通过至少一个金属连接部114连接。如此，可以进一步减少切割道上的金属连接部114的数量。本领域的技术人员应该理解，金属墙格109阵列中各金属墙格109之间连接成整体面板状的连接方式还可以有更多种变型，本公开不做穷举，但均不超出本公开的保护范围。
图7和图8示意出了根据本公开一实施例的制作整体面板状的金属墙格 109阵列(例如以上根据图1A、图6A至图6H所示意各实施例提及的金属墙格109阵列)的方法700中部分阶段的剖面流程示意图。为帮助更好地理解，图7和图8可以看作图6A至图6H所示意各实施例中的金属墙格阵列 109的分别沿C-C’切割线和D-D’切割线纵向(即沿Z方向)切割所对应的那部分剖面在制作流程的部分阶段中的示意，图8用于展示D-D’切割线刚好切到金属连接部114的那部分剖面示意。
根据本公开的一个实施例，该制作整体面板状的金属墙格109阵列的方法700可以采用电镀工艺，制作完成后使该金属墙格109阵列中的每个金属墙格109具有连续且封闭的金属围墙109，所述金属围墙109具有设定的围墙高度h1。参见图7和图8示意，该方法700可以包括：步骤701，准备并提供与该面板状金属墙格阵列109相适应的载板7011；步骤702，采用例如溅射导电材料(例如钛、铜等金属或合金材料或其它导电材料)的工艺在该载板7011上形成导电种子层7021；步骤703，在该导电种子层7021上制作电镀掩膜层7031(例如聚酰亚胺等干膜)，可以采用例如层压(轧制)等工艺制作该电镀掩膜层7031，该电镀掩膜层7031的厚度t2(Z方向测量)应该大于所述设定的围墙高度h1，即：t2>h1,比如在一个例子中t2≥h1+50μm；步骤704，对该电镀掩膜层7031进行构图(例如可以采用激光直接成像技术或者其它曝光显影技术对电镀掩膜进行构图)，以去除该电镀掩膜层7031 的即将用于制作所述金属墙格109阵列的部分，形成镂空槽格704V的阵列图案以露出导电种子层7021；步骤705，以构图好的该电镀掩膜层7031为掩蔽，在所述镂空槽格704V阵列图案中电镀金属材料(例如铜、镍等金属或 SUS304等合金材料)以制作所述面板状金属墙格109阵列；步骤706，去除所述构图好的电镀掩膜层7031并去除所述导电种子层7021；步骤707将所述载板7011剥离。
根据本公开的一个实施例，在步骤704所形成的所述镂空槽格704V的阵列图案与所述金属墙格109阵列的图案一一对应。为帮助理解，以待制作的金属墙格109阵列为图6A所示意实施例提及的(例如M行乘N列的)金属墙格109阵列为例，图9示意出了在步骤704形成的与该待制作的金属墙格109阵列相对应的所述镂空槽格704V阵列的平面俯视图(X-Y平面)。对应于图6A示例的M行乘N列的金属墙格109阵列，则所述镂空槽格704V 阵列图案为M行乘N列的矩形镂空槽格704V阵列图案，每个矩形镂空槽格 704V的边具有设定的镂空宽度d2(在X-Y平面测量，该镂空宽度d2决定了所述金属围墙109的墙壁厚度d2)。在一个实施例中，所述金属围墙109的墙壁厚度d2或该镂空宽度d2可以是50μm到500μm。在另一实施例中，所述金属围墙109的墙壁厚度d2或该镂空宽度d2可以是50μm到200μm。在又一实施例中，所述金属围墙109的墙壁厚度d2或该镂空宽度d2可以是 50μm到100μm。所述镂空槽格704V阵列图案具有多个镂空连接槽704C (与待制作的所述多个金属连接部114一一对应)，使其中的每个镂空槽格 704V通过该多个镂空连接槽704C中的至少一个同与其相邻的其它镂空槽格 704V中的至少一个连通。图8在步骤704的剖面图中以虚线示意出了镂空连接槽704C的剖面区域，在步骤705至707的剖面图中以虚线示意出了形成的相应金属连接部114的剖面区域。根据本公开的一个实施例，每个镂空槽格704V为矩形槽格，其由四条镂空槽型边围成，每个镂空槽格704V的至少两条镂空槽型边(该至少两条镂空槽型边中的每一个镂空槽型边通过至少一个镂空连接槽704C)通过镂空连接槽704C同与其相邻的其它镂空槽格704V连接。本领域的技术人员应该理解，镂空槽格704V阵列及该多个镂空连接槽704C的平面俯视图案与前述图1A和图6A至图6H所示意各实施例中的金属墙格阵列109及多个金属连接部114的平面俯视图案一一对应，可以有多种变型，此处不再赘述。图10示意出了以图9示例的构图好的电镀掩膜层 7031(具有镂空槽格704V阵列的镂空图案)为掩蔽经过后续步骤直至将所述载板7011剥离后制作好的整体面板状金属墙格109阵列的平面俯视图。采用方法700制作出的面板状金属墙格109阵列，其多个金属连接部114的高度与每个金属墙格109的金属围墙109的高度一样，即该多个金属连接部114 也具有所述设定的围墙高度h1。
图11和图12示意出了根据本公开一实施例的制作整体面板状的金属墙格109阵列(例如以上根据图1A、图6A至图6H所示意各实施例提及的金属墙格109阵列)的方法800中部分阶段的剖面流程示意图。为帮助更好地理解，图11和图12可以看作图6A至图6H所示意各实施例中的金属墙格阵列109的分别沿C-C’切割线和D-D’切割线纵向(即沿Z方向)切割所对应的那部分剖面在制作流程的部分阶段中的示意，图12用于展示D-D’切割线刚好切到金属连接部114的那部分剖面示意。
根据本公开的一个实施例，该制作整体面板状的金属墙格109阵列的方法800可以包括：步骤801，准备并提供与该面板状金属墙格阵列109相适应的载板8011；步骤802，采用例如溅射导电材料(例如钛、铜等金属或合金材料或其它导电材料)的工艺在该载板8011上形成导电种子层8021；步骤803，在该导电种子层8021上制作第一电镀掩膜层8031(例如聚酰亚胺等干膜)，可以采用例如层压(轧制)等工艺制作该第一电镀掩膜层8031，该第一电镀掩膜层的厚度t3(Z方向)大于所述设定的连接部高度h2(比如该设定的连接部高度h2可以是所述设定的围墙高度h1的1/2或1/4)，比如在一个例子中t3≥h2+50μm；步骤804，对该第一电镀掩膜层8031进行构图(例如可以采用激光直接成像技术或者其它曝光显影技术对电镀掩膜进行构图)，以去除该第一电镀掩膜层8031的即将用于制作所述金属墙格109阵列和所述多个金属连接部114的部分，形成第一镂空槽格804V的阵列图案和多个镂空连接槽804C的镂空图案以露出导电种子层8021；步骤805，以构图好的该第一电镀掩膜层8031为掩蔽，在所述镂空槽格804V阵列和多个镂空连接槽804C中电镀填充金属材料(例如铜、镍等金属或SUS304等合金材料)以制作所述面板状金属墙格109阵列的第一高度部分1091和所述多个金属连接部114，该第一高度部分1091与所述多个金属连接部114均具有所述设定的连接部高度h2(h2<h1)；步骤806，在该第一电镀掩膜层8031上制作第二电镀掩膜层8032(例如聚酰亚胺等干膜)，可以采用例如层压(轧制)等工艺制作该第二电镀掩膜层8032使该第二电镀掩膜层8032的厚度t4(Z方向测量)大于所述设定的围墙高度h1与所述设定的连接部高度h2之差，即： t4>(h1-h2)，比如在一个例子中t4≥(h1-h2)+50μm；步骤807，对该第二电镀掩膜层8032进行构图(例如可以采用激光直接成像技术或者其它曝光显影技术对电镀掩膜进行构图)，以去除该第二电镀掩膜层8032的即将用于制作所述金属墙格109阵列的剩余高度(即：h1-h2)部分1092，形成第二镂空槽格807V的阵列图案，该第二镂空槽格阵列807V的图案与所述第一镂空槽格阵列804V的图案一一对应，从而露出在步骤805进行第一次电镀后填充于所述第一镂空槽格804V阵列中的金属材料；步骤808，以该构图好的第二电镀掩膜层8032为掩蔽执行第二次电镀，在所述第二镂空槽格阵列 807V中电镀填充金属材料(例如铜、镍等金属或SUS304等合金材料)，从而完成所述金属墙格109阵列的剩余高度(即：h1-h2)部分1092；步骤809，去除所述构图好的第一电镀掩膜层8031和第二电镀掩膜层8032并去除所述导电种子层8021；步骤810将所述载板8011剥离。
根据本公开的一个实施例，在步骤804所形成的所述第一镂空槽格804V 的阵列图案与所述金属墙格109阵列的图案一一对应。为帮助理解，以待制作的金属墙格109阵列为图6A所示意实施例提及的(例如M行乘N列的) 金属墙格109阵列为例，图13示意出了在步骤804形成的与该待制作的金属墙格109阵列相对应的所述第一镂空槽格804V阵列的平面俯视图(X-Y平面)。图14则示意出了在步骤807形成的第二镂空槽格807V阵列的平面俯视图(X-Y平面)，该第二镂空槽格807V阵列的俯视镂空图案与所述第一镂空槽格804V阵列的图案一一对应，但该第二镂空槽格807V阵列中的镂空槽格807V均不互相连通。对应于图6A示例的M行乘N列的金属墙格109 阵列，则所述第一镂空槽格804V阵列图案为M行乘N列的矩形镂空槽格 804V的阵列图案，每个矩形镂空槽格804V的边具有设定的镂空宽度d2(该镂空宽度d2决定了所述金属围墙109的墙壁厚度d2)。在步骤804同时形成了所述多个镂空连接槽804C(与待制作的所述多个金属连接部114一一对应)的镂空图案，所述第一镂空槽格804V阵列中的每个镂空槽格804V通过该多个镂空连接槽804C中的至少一个同与该镂空槽格804V相邻的其它镂空槽格804V中的至少一个连通。根据本公开的一个实施例，每个镂空槽格804V 为矩形槽格，其由四条镂空槽型边围成，每个镂空槽格804V的至少两条镂空槽型边(该至少两条镂空槽型边中的每一个镂空槽型边通过至少一个镂空连接槽804C)通过镂空连接槽804C同与其相邻的其它镂空槽格804V连接。根据本公开的一个实施例，对于所述第一镂空槽格804V阵列中的每一行，相邻的每两个镂空槽格之间通过所述多个镂空连接槽804C中的至少一个镂空连接槽804C连通；对于所述第一镂空槽格804V阵列中相邻的每两行镂空槽格804V，其中至少两列中的每一列镂空槽格804V之间通过所述多个镂空连接槽804C中的至少一个镂空连接槽804C连通。根据本公开的一个实施例，对于所述第一镂空槽格804V阵列中的每一列，相邻的每两个镂空槽格804V 之间通过所述多个镂空连接槽804C中的至少一个镂空连接槽804C连通；对于所述第一镂空槽格804V阵列中相邻的每两列镂空槽格804V，其中至少两行中的每一行镂空槽格804V之间通过所述多个镂空连接槽804C中的至少一个镂空连接槽804C连通。本领域的技术人员应该理解，第一镂空槽格804V 阵列及该多个镂空连接槽804C的平面俯视图案与前述图1A和图6A至图6H 所示意各实施例中的金属墙格阵列109及多个金属连接部114的平面俯视图案一一对应，可以有多种变型，此处不再赘述。
以图13和14示例的构图好的第一电镀掩膜层8031(具有第一镂空槽格 804V阵列的镂空图案和多个镂空连接槽804C的镂空图案)和第二电镀掩膜层8032(具有第二镂空槽格807V阵列的镂空图案)为掩蔽经过后续步骤直至将所述载板8011剥离后制作好的整体面板状金属墙格109阵列的平面俯视图仍可参见图10示意。采用方法800制作出的面板状金属墙格109阵列，其多个金属连接部114的具有所述设定的连接部高度h2，该设定的连接部高度 h2小于每个金属墙格109的所述设定的围墙高度h1。
本公开提供包括至少一个集成电路芯片/晶片的封装结构及相关的制造集成电路芯片的方法，虽然详细介绍了本公开的一些实施例，然而应该理解，这些实施例仅用于示例性的说明，并不用于限定本公开的范围。其它可行的选择性实施例可以通过阅读本公开被本技术领域的普通技术人员所了解。

Claims (56)

1.一种集成电路(IC)封装结构，包括：
面板状的金属墙格阵列，其中每个金属墙格具有连续且封闭的金属围墙以包绕一个封装单元，每个金属墙格中放置至少一个集成电路芯片/晶片，每个集成电路芯片/晶片具有正面以及与该正面相对的背面，每个集成电路芯片/晶片的正面制作有多个金属焊盘；
与该面板状的金属墙格阵列相对应的板状金属层，制作于所述IC封装结构的整个背面侧并与每个金属墙格的金属围墙连接，其中所述IC封装结构的背面侧指集成电路芯片/晶片的背面所朝向的那一侧；以及
面板状的再布线基板，与所述面板状的金属墙格阵列相对应，该面板状的再布线基板在与每个金属墙格相对应的区域包括多个金属柱，该多个金属柱与每个金属墙格中放置的每个集成电路芯片/晶片的多个金属焊盘在位置上相互一一对应并且一一对应地连接。
2.如权利要求1所述的IC封装结构，其中，所述金属墙格阵列为M行乘N列的矩形阵列，M和N均为大于等于1的正整数。
3.如权利要求1所述的IC封装结构，其中，所述金属围墙具有设定的围墙高度。
4.如权利要求1所述的IC封装结构，其中，相邻的每两个金属墙格的相邻的金属围墙之间具有切割道，该切割道具有设定的宽度。
5.如权利要求1所述的IC封装结构，其中，所述板状金属层被整板预制，通过粘合力较强的粘合材料与每个金属墙格的金属围墙粘结。
6.如权利要求5所述的IC封装结构，其中，所述板状金属层进一步通过高导热率的粘合材料层与每个集成电路芯片/晶片的背面粘结。
7.如权利要求6所述的IC封装结构，进一步包括：
第一层间介电层，填满各金属墙格以及各金属墙格之间的切割道并填充各金属柱之间的所有空隙。
8.如权利要求7所述的IC封装结构，其中，所述面板状的再布线基板进一步包括所述第一层间介电层。
9.如权利要求1所述的IC封装结构，进一步包括：
包封材料层，填充各金属墙格，覆盖并包裹各金属墙格中的集成电路芯片/晶片。
10.如权利要求4所述的IC封装结构，进一步包括：
包封材料层，填充各金属墙格以及各金属墙格之间的切割道，并且覆盖包裹各金属墙格中的集成电路芯片/晶片。
11.如权利要求9或10所述的IC封装结构，其中:
所述板状金属层，采用电镀工艺制作并与每个金属墙格的金属围墙直接接触。
12.如权利要求9或10所述的IC封装结构，其中:
所述包封材料层在对应于每个集成电路芯片/晶片的背面上的部分具有开口，将每个集成电路芯片/晶片的背面的全部或至少一部分暴露；
所述板状金属层，采用电镀工艺制作，与每个金属墙格的金属围墙直接接触，并与每个集成电路芯片/晶片的背面的被暴露的部分直接接触。
13.如权利要求12所述的IC封装结构，其中每个集成电路芯片/晶片的背面上方的包封材料层中形成一个相对大的开口，将集成电路芯片/晶片的背面的全部或者大部分暴露。
14.如权利要求12所述的IC封装结构，其中，在每个集成电路芯片/晶片的背面上方的包封材料层中形成多个相对小的开口，将集成电路芯片/晶片的背面的多个部分暴露。
15.如权利要求12所述的IC封装结构，其中，将IC封装结构的整个背面进行打磨/抛光，直至将集成电路芯片/晶片的背面全部暴露。
16.如权利要求1所述的IC封装结构，其中，所述面板状的再布线基板是整板预制的，所述面板状的金属墙格阵列通过粘合力较强的粘结材料与所述面板状的再布线基板粘结。
17.如权利要求1所述的IC封装结构，其中，所述面板状的再布线基板是整板预制的，所述面板状的金属墙格阵列通过焊料与所述面板状的再布线基板焊结。
18.如权利要求1所述的IC封装结构，其中，所述面板状的再布线基板是整板预制的，所述多个金属柱与每个金属墙格中放置的每个集成电路芯片/晶片的多个金属焊盘在位置上相互一一对应地焊接。
19.如权利要求1所述的IC封装结构，其中，所述面板状的再布线基板进一步包括：
第一层间介电层，填充各金属柱之间的所有空隙。
20.如权利要求8或19所述的IC封装结构，其中，所述面板状的再布线基板进一步包括：
第一再布线金属层，穿过第二层间介电层与相应的金属柱互相电气连接。
21.如权利要求20所述的IC封装结构，其中，所述面板状的再布线基板进一步包括：
第二再布线金属层，穿过第三层间介电层与相应的第一再布线金属层相互电气连接。
22.一种集成电路(IC)封装单元，包括：
金属墙格，具有连续且封闭的金属围墙以包绕该封装单元；
至少一个被封装于其中的集成电路芯片/晶片，每个集成电路芯片/晶片具有正面以及与该正面相对的背面，每个集成电路芯片/晶片的正面制作有多个金属焊盘；
金属层，制作于所述IC封装单元的整个背面侧并与所述金属围墙连接，其中所述IC封装结构的背面侧指集成电路芯片/晶片的背面所朝向的那一侧；以及
再布线结构，在与所述金属墙格相对应的区域包括多个金属柱，该多个金属柱与所述金属墙格中放置的每个集成电路芯片/晶片的多个金属焊盘在位置上相互一一对应并且一一对应地连接。
23.如权利要求22所述的IC封装单元，其中所述金属围墙具有设定的围墙高度。
24.如权利要求22所述的IC封装单元，其中，该金属墙格的金属围墙外围具有切割道，该切割道具有设定的宽度。
25.如权利要求22所述的IC封装单元，其中，所述金属围墙外侧具有至少一个向外延伸的金属连接部，该金属连接部与该金属围墙直接连接。
26.如权利要求22所述的IC封装单元，其中，所述金属层通过粘合力较强的粘合材料与所述金属围墙粘结。
27.如权利要求26所述的IC封装单元，其中，所述金属层进一步通过高导热率的粘合材料层与每个集成电路芯片/晶片的背面粘结。
28.如权利要求27所述的IC封装单元，进一步包括：
第一层间介电层，填满所述金属墙格并填充各金属柱之间的所有空隙。
29.如权利要求28所述的IC封装单元，其中，所述再布线结构进一步包括所述第一层间介电层。
30.如权利要求22所述的IC封装单元，进一步包括：
包封材料层，填充所述金属墙格，覆盖并包裹该金属墙格中的集成电路芯片/晶片。
31.如权利要求30所述的IC封装单元，其中:
所述金属层，采用电镀工艺制作并与所述金属围墙直接接触。
32.如权利要求30所述的IC封装单元，其中:
所述包封材料层在对应于每个集成电路芯片/晶片的背面上的部分具有开口，将每个集成电路芯片/晶片的背面的全部或至少一部分暴露；
所述金属层，采用电镀工艺制作，与所述金属围墙直接接触，并与每个集成电路芯片/晶片的背面的被暴露的部分直接接触。
33.如权利要求32所述的IC封装单元，其中，在每个集成电路芯片/晶片的背面上方的包封材料层中形成一个相对大的开口，将集成电路芯片/晶片的背面的全部或者大部分暴露。
34.如权利要求32所述的IC封装单元，其中，在每个集成电路芯片/晶片的背面上方的包封材料层中形成多个相对小的开口，将集成电路芯片/晶片的背面的多个部分暴露。
35.如权利要求32所述的IC封装单元，其中，将IC封装单元的整个背面进行打磨/抛光，直至将每个集成电路芯片/晶片的背面全部暴露。
36.如权利要求1所述的IC封装单元，其中，所述再布线结构是预制的，所述金属墙格通过粘合力较强的粘结材料与所述再布线结构粘结。
37.如权利要求1所述的IC封装单元，其中，所述再布线结构是预制的，所述金属墙通过焊料与所述再布线结构焊结。
38.如权利要求1所述的IC封装单元，其中，所述再布线结构是预制的，所述多个金属柱与每个集成电路芯片/晶片的多个金属焊盘在位置上相互一一对应地焊接。
39.如权利要求1所述的IC封装单元，其中，所述再布线结构进一步包括：
第一层间介电层，填充各金属柱之间的所有空隙。
40.如权利要求29或39所述的IC封装单元，其中，所述再布线结构进一步包括：
第一再布线金属层，穿过第二层间介电层与所述多个金属柱互相连接。
41.如权利要求40所述的IC封装单元，其中，所述再布线结构进一步包括：
第二再布线金属层，穿过第三层间介电层与所述第一再布线金属层相互连接。
42.一种制作集成电路(IC)封装结构的方法，包括：
将整张面板状的金属墙格阵列黏贴于载板上，该金属墙格阵列中的每个金属墙格具有连续且封闭的金属围墙；
在每个金属墙格中放置至少一个集成电路芯片/晶片，每个集成电路芯片/晶片具有正面以及与该正面相对的背面，将每个集成电路芯片/晶片的正面黏贴于所述载板上；
在所述IC封装结构的整个背面侧制作与该面板状的金属墙格阵列相对应的板状金属层，使该板状金属层与每个金属墙格的金属围墙连接，其中所述IC封装结构的背面侧指集成电路芯片/晶片的背面所朝向的那一侧；
将所述载板剥离以露出每个集成电路芯片/晶片的正面，其中每个集成电路芯片/晶片的正面制作有多个金属焊盘；以及
在该IC封装结构的正面侧露出的表面上制作再布线结构，将所述金属焊盘引出以允许每个集成电路芯片/晶片与外部电路进行电气连接和信号交换。
43.如权利要求42所述的方法，其中，所述再布线结构通过整板预制的方式形成整体面板状的再布线基板，该面板状的再布线基板在与每个金属墙格相对应的区域包括多个金属柱，该多个金属柱与每个金属墙格中放置的每个集成电路芯片/晶片的多个金属焊盘在位置上相互一一对应并且一一对应地焊接。
44.如权利要求42所述的方法，其中在该IC封装结构的正面侧露出的表面上制作再布线结构包括：
在该面板状IC封装结构的正面侧露出的表面上制作电镀掩膜；
对该电镀掩膜进行构图以露出每个集成电路芯片/晶片的所述多个金属焊盘；
以该构图好的电镀掩膜为掩蔽电镀制作与所述多个金属焊盘一一对应连接的多个金属柱；
去除所述电镀掩膜后采用层压(轧制)工艺制作第一层间介电层。
45.如权利要求43或44所述的方法，其中在所述IC封装结构的整个背面侧制作与该面板状的金属墙格阵列相对应的板状金属层包括采用整板预制的方式形成该板状金属层，将该板状金属层通过粘合力较强的粘合材料与每个金属墙格的金属围墙粘结，并进一步通过高导热率的粘合材料层与每个集成电路芯片/晶片的背面粘结。
46.如权利要求43或44所述的方法，其中制作与该面板状的金属墙格阵列相对应的板状金属层包括：
制作包封材料层，使该包封材料层填充各金属墙格以及各金属墙格之间的切割道，并且覆盖包裹各金属墙格中的集成电路芯片/晶片；
将所述包封材料层的对应于每个集成电路芯片/晶片的背面上的至少一部分去除以形成开口，将每个集成电路芯片/晶片的背面的全部或至少一部分暴露；
在制作有开口包封材料层以及暴露的集成电路芯片/晶片的背面上形成种子层；以及
在所述种子层上电镀金属材料以形成所述板状金属层，使该板状金属层与每个金属墙格的金属围墙直接接触，并与每个集成电路芯片/晶片的背面的被暴露的部分直接接触。
47.如权利要求46所述的方法，其中，在每个集成电路芯片/晶片的背面上方的包封材料层中形成一个相对大的开口，将集成电路芯片/晶片的背面的全部或者大部分暴露。
48.如权利要求46所述的方法，其中，在每个集成电路芯片/晶片的背面上方的包封材料层中形成多个相对小的开口，将集成电路芯片/晶片的背面的多个部分暴露。
49.如权利要求46所述的方法，其中，将IC封装结构的整个背面进行打磨/抛光，直至将集成电路芯片/晶片的背面全部暴露。
50.一种制作集成电路(IC)封装结构的方法，包括：
提供多个集成电路芯片/晶片，其中每个集成电路芯片/晶片具有正面以及与该正面相对的背面，每个集成电路芯片/晶片的正面制作有多个金属焊盘；
提供整板预制的整体面板状的再布线基板，该面板状的再布线基板针对每个集成电路芯片/晶片的多个金属焊盘配置有在位置上一一对应的多个金属柱；
将整张面板状的金属墙格阵列粘结或焊结于该面板状的再布线基板上，该金属墙格阵列中的每个金属墙格具有连续且封闭的金属围墙；
将该多个集成电路芯片/晶片以正面朝向该面板状再布线基板的方式放置进该金属墙格阵列中，每个金属墙格中可以放置至少一个集成电路芯片/晶片，并且每个金属墙格中放置的每个集成电路芯片/晶片的多个金属焊盘与该再布线基板上相应的多个金属柱在位置上相互一一对应地焊接；以及
在所述IC封装结构的整个背面侧制作与该面板状的金属墙格阵列相对应的板状金属层，使该板状金属层与每个金属墙格的金属围墙连接。
51.如权利要求50所述的方法，其中在所述IC封装结构的整个背面侧制作与该面板状的金属墙格阵列相对应的板状金属层包括：采用整板预制的方式形成该板状金属层，将该板状金属层通过粘合力较强的粘合材料与每个金属墙格的金属围墙粘结。
52.如权利要求51所述的方法，其中，进一步将该板状金属层通过高导热率的粘合材料层与每个集成电路芯片/晶片的背面粘结。
53.如权利要求50所述的方法，其中在所述IC封装结构的整个背面侧制作与该面板状的金属墙格阵列相对应的板状金属层包括：
制作包封材料层，使该包封材料层填充各金属墙格以及各金属墙格之间的切割道，并且覆盖包裹各金属墙格中的集成电路芯片/晶片；
将所述包封材料层的对应于每个集成电路芯片/晶片的背面上的至少一部分去除以形成开口，将每个集成电路芯片/晶片的背面的全部或至少一部分暴露；
在制作有开口包封材料层以及暴露的集成电路芯片/晶片的背面上形成种子层；以及
在所述种子层上电镀金属材料以形成所述板状金属层，使该板状金属层与每个金属墙格的金属围墙直接接触，并与每个集成电路芯片/晶片的背面的被暴露的部分直接接触。
54.如权利要求53所述的方法，其中，在每个集成电路芯片/晶片的背面上方的包封材料层中形成一个相对大的开口，将集成电路芯片/晶片的背面的全部或者大部分暴露。
55.如权利要求53所述的方法，其中，在每个集成电路芯片/晶片的背面上方的包封材料层中形成多个相对小的开口，将集成电路芯片/晶片的背面的多个部分暴露。
56.如权利要求53所述的方法，其中，将IC封装结构的整个背面进行打磨/抛光，直至将集成电路芯片/晶片的背面全部暴露。
CN202010947373.5A 2020-09-10 2020-09-10 集成电路封装结构、集成电路封装单元及相关制作方法 Pending CN112802822A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010947373.5A CN112802822A (zh) 2020-09-10 2020-09-10 集成电路封装结构、集成电路封装单元及相关制作方法
US17/469,831 US11616017B2 (en) 2020-09-10 2021-09-08 Integrated circuit package structure, integrated circuit package unit and associated packaging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010947373.5A CN112802822A (zh) 2020-09-10 2020-09-10 集成电路封装结构、集成电路封装单元及相关制作方法

Publications (1)

Publication Number Publication Date
CN112802822A true CN112802822A (zh) 2021-05-14

Family

ID=75806780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010947373.5A Pending CN112802822A (zh) 2020-09-10 2020-09-10 集成电路封装结构、集成电路封装单元及相关制作方法

Country Status (2)

Country Link
US (1) US11616017B2 (zh)
CN (1) CN112802822A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701089A (zh) * 2020-09-10 2021-04-23 成都芯源系统有限公司 集成电路封装结构、集成电路封装单元及相关制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110298109A1 (en) * 2010-06-02 2011-12-08 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated emi shielding frame with cavities containing penetrable material over semiconductor die
US20160073496A1 (en) * 2014-09-04 2016-03-10 Michael B. Vincent Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof
CN107123601A (zh) * 2017-05-27 2017-09-01 华进半导体封装先导技术研发中心有限公司 一种高散热器件封装结构和板级制造方法
US20190035706A1 (en) * 2017-07-28 2019-01-31 Micron Technology, Inc. Shielded fan-out packaged semiconductor device and method of manufacturing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5280014B2 (ja) * 2007-04-27 2013-09-04 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7919853B1 (en) * 2007-11-01 2011-04-05 Amkor Technology, Inc. Semiconductor package and fabrication method thereof
US11211333B2 (en) * 2018-07-16 2021-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Through silicon via optimization for three-dimensional integrated circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110298109A1 (en) * 2010-06-02 2011-12-08 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated emi shielding frame with cavities containing penetrable material over semiconductor die
US20160073496A1 (en) * 2014-09-04 2016-03-10 Michael B. Vincent Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof
CN107123601A (zh) * 2017-05-27 2017-09-01 华进半导体封装先导技术研发中心有限公司 一种高散热器件封装结构和板级制造方法
US20190035706A1 (en) * 2017-07-28 2019-01-31 Micron Technology, Inc. Shielded fan-out packaged semiconductor device and method of manufacturing

Also Published As

Publication number Publication date
US20220077054A1 (en) 2022-03-10
US11616017B2 (en) 2023-03-28

Similar Documents

Publication Publication Date Title
JP5723153B2 (ja) スルーボディ導電性ビアを備えたパッケージ化された集積回路デバイス、及び、それを製造する方法
KR101187214B1 (ko) 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리
US6271056B1 (en) Stacked semiconductor package and method of fabrication
CN106129041B (zh) 具有面阵单元连接体的可堆叠模塑微电子封装
KR101614960B1 (ko) 반도체 다이 어셈블리 및 반도체 다이 준비 방법
KR101424298B1 (ko) 전자 3ｄ 모듈들의 일괄적 제조를 위한 프로세스
US7847415B2 (en) Method for manufacturing a multichip module assembly
CN109494202B (zh) 一种半导体芯片封装方法及封装结构
JP2012253392A (ja) モールド再構成ウェハーを利用したスタックパッケージ及びその製造方法
US20220208714A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
CN111883521A (zh) 多芯片3d封装结构及其制作方法
TWI538118B (zh) 重組式晶圓級封裝動態隨機存取記憶體
US11670600B2 (en) Panel level metal wall grids array for integrated circuit packaging
US20090203171A1 (en) Semiconductor device fabricating method
US9196507B1 (en) Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
JP2016136613A (ja) 半導体装置の製造方法および半導体装置
US20050258536A1 (en) Chip heat sink device and method
CN112802822A (zh) 集成电路封装结构、集成电路封装单元及相关制作方法
CN112701089A (zh) 集成电路封装结构、集成电路封装单元及相关制造方法
US7785928B2 (en) Integrated circuit device and method of manufacturing thereof
JP2011243800A (ja) 半導体装置の製造方法
TWI550792B (zh) 半導體裝置、半導體積層模組構造、積層模組構造及此等之製造方法
CN113725097B (zh) 半导体封装方法及半导体封装结构
EP2903021A1 (en) Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
JP6722371B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210514

RJ01 Rejection of invention patent application after publication