KR101424298B1 - 전자 3d 모듈들의 일괄적 제조를 위한 프로세스 - Google Patents
전자 3d 모듈들의 일괄적 제조를 위한 프로세스 Download PDFInfo
- Publication number
- KR101424298B1 KR101424298B1 KR1020097003376A KR20097003376A KR101424298B1 KR 101424298 B1 KR101424298 B1 KR 101424298B1 KR 1020097003376 A KR1020097003376 A KR 1020097003376A KR 20097003376 A KR20097003376 A KR 20097003376A KR 101424298 B1 KR101424298 B1 KR 101424298B1
- Authority
- KR
- South Korea
- Prior art keywords
- components
- component
- grooves
- electronic
- dies
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims description 29
- 238000012360 testing method Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000011347 resin Substances 0.000 claims abstract description 13
- 229920005989 resin Polymers 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 230000002950 deficient Effects 0.000 claims abstract description 8
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 238000004381 surface treatment Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002313 adhesive film Substances 0.000 claims description 2
- 238000005538 encapsulation Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 abstract description 35
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- 238000010923 batch production Methods 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
- H01L2221/68386—Separation by peeling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49004—Electrical device making including measuring or testing of device or component part
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은, 3D 전자 모듈의 일괄적 제조에 관한 것이다. 본 발명은,
A1) 실리콘을 포함하는, 두께 es 의 동일한 얇은 평면 웨이퍼 (10) 에 n 개의 다이들 (i) 의 배치를 제조하는 단계로서, 상기 평면 웨이퍼는, 일 표면 상에, 테스트 패드들이라 불리는 전기적 접속 패드들 (20) 로 커버된 후, 절연 기판을 형성하는, 두께 ei 의 얇은 전기적 절연층 (4) 으로 커버되며, 그 전기적 절연층에는, 상기 절연층을 통하여 테스트 패드들 (20) 에 접속된 접속 패드들 (2) 을 포함하는 적어도 하나의 실리콘 전자 컴포넌트 (11) 가 제공되며, 그 컴포넌트들은, 컴포넌트들 간의 공간들을 충진하는, 두께 er 의 절연 수지 (6) 에 캡슐화된 후, ei + er < P1 < ei + er + es 가 되도록, 폭 L1 및 깊이 P1 을 가진 제 1 그루브들 (30) 에 의해 서로 분리되며, 컴포넌트들의 접속 패드들 (2) 은, 제 1 그루브들 (30) 과 동일 평면이 되는 트랙들 (3) 에 접속되는, 상기 제조하는 단계;
B1) 컴포넌트-측 표면 상에 점착성 지지체 (40) 를 퇴적시키는 단계;
C1) 테스트 패드들 (20) 을 노출시키기 위해 실리콘 웨이퍼 (10) 를 제거하는 단계;
D1) 테스트 패드들 (20) 을 통해 웨이퍼의 컴포넌트들을 전기적으로 테스트하고, 유효한 컴포넌트들 (11') 및/또는 결함이 있는 컴포넌트들을 마킹하는 단계; 및
E1) 다이들 (50) 을 점착성막 (41) 상에 접합시키는 단계로서, 각각의 다이는, 테스트 패드들 (20) 에, 및 적어도 하나의 트랙 (3), 절연 수지 (6), 및 절연층 (4) 에 접속된 유효한 컴포넌트 (11') 를 포함하며, 다이들은, 유효한 컴포넌트들 (11') 의 접속 트랙들 (3) 이 동일 평면이 되는, 폭 L2 의 제 2 그루브들 (31) 에 의해 분리되는, 상기 접합시키는 단계를 포함한다. K 회 반복되는 이 단계에 이어, K 개의 웨이퍼들을 스태킹하는 단계, 스택의 두께에, 다이들을 함께 접속시키기 위해 예정된 금속화된 홀들을 형성하는 단계, 및 n 개의 3D 전자 모듈들을 획득하기 위하여 스택을 다이싱하는 단계가 수행된다.
전자 모듈, 컨덕터, 절연 수지, 절연층, 그루브, 접속 트랙
Description
본 발명의 분야는, 3D 전자 모듈들의 제조의 분야이다.
3D 전자 모듈은, 전자 다이들의 스택을 포함하는데, 전자 다이들은, 그 전자 다이들 간에 접속을 이루기 위해 스택의 표면들을 이용하여 3 차원에서 상호접속된다. 일 예가 도 1 에 도시되어 있는 전자 다이 (50) 는 일반적으로, 전기적 접속 엘리먼트들 (2) 을 갖는 하나 이상의 액티브 또는 패시브인 컴포넌트들 (11) 을 포함하며, 그 하나 이상의 액티브 또는 패시브인 컴포넌트들 (11) 은 전기적 절연 수지 (6) 에 캡슐화된다. 하나 이상의 액티브 또는 패시브인 컴포넌트들의 전기적 접속 엘리먼트들 (2) 은, 전기적 절연 기판 (4) 상의 접속 패드 (2') 에 접속된다. 전기적 절연 기판 (4) 상의 하나 이상의 전기적 도전 트랙들 (3) 은, 이들 컴포넌트들을 함께 접속시키거나 또는 그 컴포넌트들을, 전자 다이들을 함께 전기적으로 접속시키기 위한 엘리먼트들에 접속시킨다. 다이들은, 스택의 측면들 상에, 즉, 다이들의 에지들 (7) 상에 위치된 컨덕터들을 통해 함께 전기적으로 접속된다.
기판의 접속 패드 (2') 에 컴포넌트의 패드들 (2) 을 접속시키기 위한 여러 방법들이 존재한다.
한가지 방법은, 초음파를 전송함으로써 컴포넌트의 패드들을 절연 기판의 패 드들에 직접 접속시키는 것으로 이루어진다. 전송된 에너지는, 접속될 패드들의 수에 비례한다. 많은 수의 패드들을 가진 컴포넌트들의 경우, 접속에 필요한 에너지가 때때로 컴포넌트의 고장을 야기한다. 이 에너지를 감소시키는 한가지 해결책은 기판을 가열하는 것으로 이루어지는데, 이는, 후에, 전송된 초음파 에너지의 일부를 완화시키고 흡수하여, 접속을 매우 어렵게 만든다. 더욱이, 컴포넌트들의 캡슐화 동안, 약 150℃ 에서 수행된 경화에 의해, 기판은, 컴포넌트들의 팽창 계수가 기판의 팽창 계수와 다르기 때문에 (통상적으로는, 4 배 더 작기 때문에) 구부러지기 쉽다.
이렇게 획득된 다이들은, 3D 전자 모듈을 획득하기 위하여, 그 다이들이 스태킹되기 전에 결함이 있는 컴포넌트를 가진 다이들을 제거하도록 하나씩 전기적으로 테스트된다.
본 발명의 과제는, 결함이 없는 컴포넌트들을 가진 3D 전자 모듈들을 생성하기 위하여 이러한 결점들을 경감시키는 것이다.
본 발명의 원리는, 일괄적 전기적 테스트를 수행하도록 하는 동시에, 접속 단계 및/또는 경화 단계 동안 팽창의 차이를 회피하기 위하여 제조 동안 컴포넌트와 기판 간에 우수한 재료 연속성 (good material continuity) 을 유지하는 것이다. 이런 방식으로, 유효한 컴포넌트들을 가진 다이들만으로, 3D 전자 모듈들을 생성하기 위한 스태킹 단계가 수행된다.
보다 상세하게는, 본 발명의 과제는, 일 모듈이 K 개의 전자 다이들의 스택을 포함하고, 일 전자 다이 (i; i 는 1 에서 K 까지 변화한다) 가 절연 기판 상에 적어도 하나의 전자 컴포넌트를 포함하며, K 개의 전자 다이들이 스택의 측면들 상에 위치된 컨덕터들에 의해 함께 전기적으로 접속되는, n (n 은 1 보다 큰 정수이다) 개의 전자 모듈들의 제조를 위한 프로세스로서,
이 제조는 일괄적이고, 제 1 단계 및 제 2 단계를 포함하며,
상기 제 1 단계는,
각각의 전자 다이 (i) 에 대해,
A1) 실리콘을 포함하는, 두께 es 의 동일한 얇은 평면 웨이퍼 상에 n 개의 전자 다이들 (i) 의 배치 (batch) 를 제조하는 단계로서, 상기 평면 웨이퍼는, 일 표면 상에, 테스트 패드들이라 불리는 전기적 접속 패드들로 커버된 후, 절연 기판을 형성하는, 두께 ei 의 얇은 전기적 절연층으로 커버되며, 그 전기적 절연층에는, 상기 절연층을 통하여 테스트 패드들에 접속된 접속 패드들을 포함하는 적어도 하나의 실리콘 전자 컴포넌트가 제공되며, 그 컴포넌트들은, 그 컴포넌트들 사이의 공간을 충진하는, 두께 er 의 절연 수지에 캡슐화된 후, ei + er < P1 < ei + er + es 가 되도록, 폭 L1 및 깊이 P1 을 가진 제 1 그루브들에 의해 서로 분리되며, 상기 컴포넌트들의 접속 패드들은, 제 1 그루브들과 동일 평면이 되는 트랙들에 접속되는, 상기 제조하는 단계;
B1) 컴포넌트-측 표면 상에 점착성 지지체를 퇴적시키는 단계;
C1) 테스트 패드들을 노출시키기 위해 실리콘 웨이퍼를 제거하는 단계;
D1) 테스트 패드들을 통해 웨이퍼의 컴포넌트들을 전기적으로 테스트하고, 유효한 컴포넌트들 및/또는 결함이 있는 컴포넌트들을 마킹하는 단계; 및
E1) 유효한 다이들을 점착성막 상에 접합시키는 단계로서, 각각의 다이는, 테스트 패드들, 절연 수지, 절연층 및 적어도 하나의 트랙에 접속된 유효한 컴포넌트를 포함하고, 그 다이들은, 유효한 컴포넌트들의 접속 트랙들이 동일 평면이 되는, 폭 L2 의 제 2 그루브들에 의해 분리되는, 상기 접합시키는 단계로 이루어지며,
상기 제 2 단계는,
A2) 제 2 그루브들을, 실질적으로 일 그루브를 다른 그루브 위에 겹쳐놓기 위해, 제 1 단계 후에 획득된 K 개의 배치들을 스태킹 및 어셈블링하는 단계;
B2) 제 2 그루브들에서의 스택들에 제 3 그루브들을 폭 L3≥L2 로 형성하는 단계; 및
C2) 제 3 그루브들의 벽에서 다이들을 상호접속시키는 단계로 이루어지는 것을 특징으로 한다.
이 프로세스는, 다이들을 고립시켜 웨이퍼 상에서 그 다이들을 일괄적으로 테스트하고, 유효한 컴포넌트들을 가진 또 다른 웨이퍼를 재구성하며, 이들 제 3 그루브들의 폭을 충분히 넓게 하여 이들 그루브들에서 훨씬 더 샤프한 도전 트랙부들을 획득하는 것이 가능하다.
따라서, 이 프로세스는, 결함이 없는 컴포넌트들을 가진 3D 전자 모듈들을 일괄적으로 생성하는 것이 가능하다.
바람직하게는, 이 프로세스는, 컴포넌트-측 표면 상에 점착성 지지체를 퇴적 시키는 단계 이전에, 표면처리 (surfacing) 에 의해 컴포넌트들을 포함하는 웨이퍼의 표면을 박형화 (thinning) 하는 단계를 포함한다.
유리하게는, L2 < L1 이다.
본 발명의 일 특징에 의하면, 단계 A2 의 스태킹은, 지지체 상에서 수행되며, 금속화 단계 C2 후에, n 개의 3D 전자 모듈들을 획득할 목적으로 제 3 그루브들을 따라 이 지지체를 다이싱하는 단계를 포함한다.
전자 컴포넌트는, 액티브 컴포넌트, 또는 패시브 컴포넌트 또는 MEMS (Micro Electro Mechanical System) 일 수도 있다.
본 발명의 다른 특징들 및 이점들은, 비제한적인 예로서 및 첨부 도면들을 참조로 제공된 다음의 상세한 설명을 판독함에 따라 명백해질 것이다.
도 1 (전술됨) 은, 종래 기술에 따른 3D 전자 모듈의 전자 다이의 단면도를 개략적으로 나타낸다.
도 2 는, 본 발명에 따른 3D 전자 모듈들의 일괄적 제조를 위한 프로세스의 제 1 단계의 단면도를 개략적으로 나타낸다.
도 3 은, 본 발명에 따른 프로세스의 제 2 단계, 즉 컴포넌트들의 탑재의 단면도를 개략적으로 나타낸다.
도 4 는, 본 발명에 따른 프로세스의 제 3 단계, 즉 제 1 그루브들의 절단의 단면도를 개략적으로 나타낸다.
도 5 는, 본 발명에 따른 프로세스의 제 4 단계, 즉 표면처리의 단면도를 개 략적으로 나타낸다.
도 6 은, 본 발명에 따른 프로세스의 제 5 단계, 즉 실리콘 웨이퍼의 화학적 에칭의 단면도를 개략적으로 나타낸다.
도 7 은, 본 발명에 따른 프로세스의 제 6 단계, 즉 컴포넌트들의 전기적 테스팅의 단면도를 개략적으로 나타낸다.
도 8 은, 본 발명에 따른 프로세스의 제 7 단계, 즉 유효화된 컴포넌트들만을 가진 새로운 웨이퍼의 재구성의 단면도를 개략적으로 나타낸다.
도 9 는, 본 발명에 따른 프로세스의 제 8 단계, 즉 재구성된 웨이퍼들의 스태킹의 단면도를 개략적으로 나타낸다.
도 10 은, 본 발명에 따른 프로세스의 제 9 단계, 즉 제 2 그루브들의 절단의 단면도를 개략적으로 나타낸다.
도 11 은, 본 발명에 따른 프로세스의 제 10 단계, 즉 제 2 그루브들의 금속화의 단면도를 개략적으로 나타낸다.
도 12 는, 본 발명에 따른 프로세스의 제 11 단계, 즉 n 개의 모듈들의 측면들의 에칭의 단면도를 개략적으로 나타낸다.
도면들 전반에 걸쳐, 동일한 엘리먼트들은 동일한 참조부호들에 의해 식별된다.
3D 전자 모듈은, K 개의 전자 다이들 (50) 의 스택을 포함한다. 다이 (i; i 는 1 에서 K 까지 변화한다) 는, 절연 기판 (4) 상에 적어도 하나의 컴포넌트 (11) 를 포함한다. 통상적으로, 일 컴포넌트는, 50㎛ 내지 500㎛ 의 두께를 갖는다. 이 컴포넌트는, 칩 (다이오드, 트랜지스터, 집적 회로 등) 과 같은 액티브 컴포넌트일 수도 있고, 또는 커패시터와 같은 종래의 패시브 컴포넌트일 수도 있다. 또한, 이 컴포넌트는, 센서, 액츄에이터, 스위치 등의 유형들의 기능들을 제공하는 MEMS (Micro Electro Mechanical System) 란 용어로 알려진, 실리콘 내에 에칭된 패시브 컴포넌트일 수도 있다. MEMS 는, 커버에 의해 보호된 공동 (cavity) 에 위치된다.
K 개의 다이들은, 스택의 측면들 상에 위치된 컨덕터들을 통해 함께 전기적으로 접속된다. K 는 예를 들어 4 와 같지만, 통상적으로는 2 와 100 사이에서 변화한다.
본 발명은, 유효화된 컴포넌트들만을 가진 n (n 은, 컴포넌트들의 사이즈에 따라 2 와 100 사이) 개의 모듈들의 제조에 관한 것으로, 이 제조는 일괄적이다.
본 발명은, n 개의 3D 전자 모듈들을 획득하기 위하여, 동일한 웨이퍼 상에 n 개의 다이들 (i) 의 배치를 제조하는 단계로서, 이 단계를 K 회 반복하는, 상기 제조하는 단계, 및 K 개의 웨이퍼들을 스태킹하고, 스택의 두께에, 다이들을 함께 접속시키기 위해 예정된 그루브들을 형성하는 단계를 포함한다.
n 개의 다이들 (i) 의 배치는, 도 2 내지 도 8 과 관련하여 설명된 여러 서브단계들 후에 획득된다.
실리콘을 포함하는, 두께 es 의 얇은 평면 웨이퍼 (10) 는, 일 표면 상에, 테스트 패드들이라 불리는 전기적 접속 패드들 (20) 로 커버된 후, 절연 기판 (4) 을 형성하는, 수㎛ 의 두께 ei 의 얇은 전기적 절연층으로 커버되고, 상기 절연층에는, 접속 패드들 (2') 에 접속된 접속 패드들 (2) 또는 범프들이 상기 절연층을 통하여 테스트 패드들에 접속되는, 적어도 n 개의 컴포넌트들 (11) 이 제공된다 (도 2 및 도 3). 얇은 절연층 (4) 은 예를 들어 포토에칭가능한 절연 수지로 제조된다. 컴포넌트들 (11) 은, 범프를 녹임으로써 또는 스터드 범핑에 의한 플립-칩 방법을 이용하여, 기판을 향하여 액티브면과 함께 절연 기판 상에서 접합된다. 이 스터드 범핑 프로세스는, 골드 와이어 접합으로도 널리 알려진 열초음파 방법을 이용하여 골드 볼들을 접합하는 것으로 이루어진다.
컴포넌트들 (11) 은, 컴포넌트들 (11) 사이, 및 컴포넌트들 (11) 과 절연층 (4) 사이의 공간들을 충진하는, 두께 er 의 절연 수지 (6) 에 캡슐화된다 (도 3).
통상적으로, 두께 ei 는 5㎛ 와 20㎛ 사이이고, er 은 50㎛ 과 500㎛ 사이이다.
웨이퍼 (10) 의 두께는 수백㎛ 정도이다. 패시브 컴포넌트들은, 선택적으로는, 약 10㎛ 내지 20㎛ 의 깊이에서 그 상부 부분 내의 웨이퍼에 이미 존재한다. 이 웨이퍼 (10) 는, n 개의 다이들 (i) 의 배치의 제조를 위해 연속적인 지지체를 제공한다. 이것은 예를 들어 약 25cm 의 직경을 가진 원형 웨이퍼이다.
각각의 컴포넌트를 전기적으로 테스트할 목적으로, 컴포넌트들은 그 후, ei + er < P1 < ei + er + es 가 되도록, 폭 L1 및 깊이 P1 의 제 1 그루브들 (30) 에 의해 서로 분리된다. 절연 수지 (6) 를 절단한 이들 그루브들은, 예를 들어, 쏘잉 (sawing) 에 의해 획득된다 (도 4). 통상적으로, L1 은 25㎛ 와 75㎛ 이내이다. 컴포넌트들의 접속 패드들 (2) 은, 이들 그루브들 (30) 과 동일 평면이 되는 트랙들 (3) 과 같이, 컴포넌트의 전기적 상호접속 엘리먼트들에 접속된다. 도면들에서, 트랙들은, 테스트 패드들 (20) 과 같은 높이이지만, 그들은 또한 접속 패드들 (2') 과도 같은 높이이다.
바람직하게는, 프로세스는, 컴포넌트측 상의 웨이퍼의 이질적인 표면처리, 즉 컴포넌트들 (11) 양자에 비-선택적으로, 그리고 그 컴포넌트들을 캡슐화하는 수지 (6) 에 선택적으로 적용된 표면처리에 의해, 그 컴포넌트들이 제공된 웨이퍼를 박형화하는 것으로 이루어진 단계를 더 포함한다. 예를 들어, 폴리싱에 의해 수행된 이 표면처리 동작은, 도 5 에서 화살표에 의해 표시된다. 일반적으로, "웨이퍼" 란 용어는, 제조 프로세스가 속행할 때 획득된 전체 구조물을 의미한다. 이 일괄적 표면처리는, 제 1 그루브들이 생성되기 전에 수행될 수도 있다. 표면처리는, 기계적 또는 화학적 연마에 의해 수행된다. 그 때, 그 컴포넌트들을 가진 웨이퍼의 두께가 감소된다.
점착성 지지체 (40) 가 컴포넌트들 (11) 을 가진 면 상에, 선택적으로 표면처리된 면 상에 퇴적되며, 개시 실리콘 웨이퍼 (10) 는, 테스트 패드들 (20) 을 노출시키기 위해, 예를 들어 화학적 에칭에 의해 제거된다 (도 6). 이 점착성 지 지체는, 어떠한 특수 처리 없이, 예를 들어, 필링에 의해 탈접합 (debond) 될 수 있는, 드럼스킨 (drumskin) 이라고도 통칭되는, 예를 들어, 폴리염화비닐의 시트와 같은 점착성 시트일 수도 있다. 이 시트는, 접착제를 경화시키기 위해 열 처리를 요구하고 그 접착제를 제거하기 위해 산 화학적 처리를 요구하는, 컴포넌트들의 점착성 접합을 불필요하게 만드는 것이 가능하다. 이 단계 후에, 웨이퍼는, 약 100㎛ 의 두께를 갖고, 더 일반적으로는 50㎛ 와 200㎛ 사이의 두께를 갖는다.
그 후, 웨이퍼의 컴포넌트들은, 테스트 패드들 (20) 에 의하여 전기적으로 테스트되고, 그 컴포넌트들이 유효한지 또는 결함이 있는지에 따라 마킹된다. 테스트는, 도 7 에서 화살표에 의해 표시된다. 이 마킹은, 단순히 결함이 있는 다이들을 제외시키는 것으로 이루어질 수도 있다. "유효한 다이" 란 용어는, 테스트 패드들 (20) 에 접속되고 적어도 하나의 도전 트랙 (3), 수지 (6) 및 절연층 (4) 에 접속된 유효한 컴포넌트 (11') 를 포함하는 엘리먼트를 의미한다. 이런 방식으로, 획득된 각각의 모듈에 대해 개별적이라기 보다는 일괄적으로 테스트가 수행된다.
유효한 것으로 테스트된 다이들은, 유효한 컴포넌트들 (11') 만을 가진, "공지된 우수한 웨이퍼" 라고 불리는 제 2 웨이퍼를 재구성하기 위해, 웨이퍼의 점착성 지지체 (40) 로부터 떼어내지고 상기 설명된 유형의 또 다른 점착성막과 같은 또 다른 기판 (41) 상에 접합된다 (도 8). 다이들은, 단위 면적단 최대 개수의 다이들을 위치시키기 위하여 최소의 인터-다이 공간을 남기도록 기판 (41) 에 접합된다. 이러한 분리 공간들은, 컴포넌트들의 접속 패드들 (2) 에 접속된 트랙들 (3) 이 동일 평면이 되는, 폭 L2 (여기서, 바람직하게는 L2 < L1) 의 그루브들 (31) 을 형성한다. 이들 그루브들 (31) 에는 어떠한 수지도 퇴적되지 않는다.
이런 n 개의 다이들 (50) 의 배치의 일괄적 제조는, K 개의 공지된 우수한 웨이퍼들을 획득할 목적으로 K 회 반복된다.
도 9 내지 도 12 를 참조로 설명된 서브단계들을 포함하는 제 2 단계는, 각각의 배치의 제 2 그루브들 (31) 을, 실질적으로 일 그루브를 다른 그루브 위에 겹쳐놓기 위해, 도 9 에 도시된 것처럼, 제 1 단계 후에 획득된 공지된 우수한 웨이퍼들의 K 개의 배치들 (K = 4) 을 스태킹하는 것으로 이루어진다. 웨이퍼는, 예를 들어 접착제들에 의하여 서로의 위에 스태킹된다. 바람직하게는, 스택은, 약 25㎛ 의 두께를 가진 점착성 지지체 (42) 또는 드럼스킨 위에서 생성된다. 제 2 그루브들은, 반드시 바람직한 것은 아니지만 바람직하게는, 동일한 치수를 갖는다. 그 후, 제 3 그루브들 (32) 은, 그루브들 (31) 과 수직인 스택의 전체 두께에 대해, 트랙들 (3) 이 이들 제 3 그루브들의 벽과 동일 평면이 되도록, L2 (L1 보다 작다) 보다 큰 폭 L3 (도 10) 으로 형성된다. 이들 그루브들은 예를 들어 쏘잉에 의해 획득된다.
그루브들 (32) 의 가로방향 치수 L3 은, 한편으론, K 개의 공지된 우수한 웨이퍼들을 스태킹할 때 임의의 오정렬을 보상하도록, 다른 한편으론, 컴포넌트들의 접속 패드들에 접속된 트랙들 (3) 이 그루브들과 동일 평면이 되도록, L2 보다 더 크고, 바람직하게는 L1 보다 더 크다. L3 은 예를 들어 50㎛ 와 100㎛ 사이이다.
그 후, 그루브들 (32) 의 벽은, 화학적 및/또는 전기화학적 증착에 의해 또는 진공 스퍼터링에 의해 금속층 (33; 도 11) 으로 금속화되어, 홀들의 벽 상에서 끝나는 트랙들 모두를 단락시킨다. 선택적 점착성 지지체 (42) 는, n 개의 전자 모듈들을 획득하기 위하여 홀들 (32) 의 연장부에서 절단된다. 이런 절단은 예를 들어 쏘잉에 의해 수행된다.
예를 들어, 레이저에 의해 n 개의 모듈들을 에칭하는 단계는, 다이 상호접속 구성을 형성하기 위하여 트랙들의 그룹들을 고립시키는데 도움이 된다 (도 12). 이 단계 후에, 일 예가 도 12 에 도시되어 있는, n 개의 3D 전자 모듈들 (100) 이 획득된다. 이 에칭은, 일괄적으로 수행되는 것이 바람직하다. 이런 목적으로, 모듈들은, 이 에칭 이전에, 삼각자 (set-square) 에 의해 형성된, 2 개의 기준 에지에 대하여 (예를 들어, 약 100 개 정도) 스태킹된다.
Claims (8)
- 일 모듈이 K 개의 전자 다이들 (50) 의 스택을 포함하고, 일 전자 다이 (i; i 는 1 에서 K 까지 변화한다) 가 절연 기판 (4) 상에 적어도 하나의 컴포넌트 (11) 를 포함하며, 상기 K 개의 전자 다이들이 상기 스택의 측면들 상에 위치된 컨덕터들에 의해 함께 전기적으로 접속되는, n (n 은 1 보다 큰 정수이다) 개의 전자 모듈들 (100) 의 제조를 위한 프로세스로서,상기 제조는 일괄적이고, 제 1 단계 및 제 2 단계를 포함하며,상기 제 1 단계는,각각의 전자 다이 i 에 대해,A1) 실리콘을 포함하는, 두께 es 의 동일한 평면 웨이퍼 (10) 상에 n 개의 전자 다이들 (i) 의 배치 (batch) 를 제조하는 단계로서, 상기 평면 웨이퍼는, 일 표면 상에, 테스트 패드들이라 불리는 전기적 접속 패드들 (20) 로 커버된 후, 상기 절연 기판을 형성하는, 두께 ei 의 전기적 절연층 (4) 으로 커버되며, 상기 전기적 절연층에는, 상기 전기적 절연층을 통하여 상기 테스트 패드들 (20) 에 접속된 접속 패드들 (2) 을 포함하는 적어도 하나의 컴포넌트 (11) 가 제공되며, 상기 컴포넌트들은, 상기 컴포넌트들 간의 공간들을 충진하는, 두께 er 의 절연 수지 (6) 로 캡슐화된 후, ei + er < P1 < ei + er + es 가 되도록, 폭 L1 및 깊이 P1 을 가진 제 1 그루브들 (30) 에 의해 서로 분리되며, 상기 컴포넌트들의 접속 패드들 (2) 은, 상기 제 1 그루브들 (30) 과 동일 평면이 되는 트랙들 (3) 에 접속되는, 상기 제조하는 단계;B1) 상기 컴포넌트-측 표면 상에 점착성 지지체 (40) 를 퇴적시키는 단계;C1) 상기 테스트 패드들 (20) 을 노출시키기 위해 상기 실리콘 웨이퍼 (10) 를 제거하는 단계;D1) 상기 테스트 패드들 (20) 을 통해 상기 실리콘 웨이퍼의 상기 컴포넌트들을 전기적으로 테스트하고, 상기 컴포넌트들을 유효한 컴포넌트들 (11') 또는 결함이 있는 컴포넌트들로서 마킹하는 단계; 및E1) 상기 전자 다이들 (50) 을 점착성막 (41) 상에 접합시키는 단계로서, 각각의 전자 다이는, 상기 테스트 패드들 (20) 에, 및 적어도 하나의 트랙 (3), 절연 수지 (6), 및 절연층 (4) 에 접속된 유효한 컴포넌트 (11') 를 포함하며, 상기 전자 다이들은, 상기 유효한 컴포넌트들 (11') 의 상기 접속 트랙들 (3) 이 동일 평면이 되는, 폭 L2 의 제 2 그루브들 (31) 에 의해 분리되는, 상기 접합시키는 단계로 이루어지며,상기 제 2 단계는,A2) 상기 제 2 그루브들 (31) 을, 일 그루브를 다른 그루브 위에 겹쳐놓기 위해, 상기 제 1 단계 후에 획득된 상기 K 개의 배치들을 스태킹 (stack) 및 어셈블링하는 단계;B2) 상기 제 2 그루브들에서의 스택들에 제 3 그루브들 (32) 을 폭 L3 ≥ L2 로 형성하는 단계; 및C2) 상기 제 3 그루브들 (32) 의 벽에서 상기 전자 다이들을 상호접속시키는 단계로 이루어지는 것을 특징으로 하는 전자 모듈 제조 프로세스.
- 제 1 항에 있어서,L2 < L1 인 것을 특징으로 하는 전자 모듈 제조 프로세스.
- 제 1 항 또는 제 2 항에 있어서,상기 컴포넌트-측 표면 상에 점착성 지지체를 퇴적시키는 상기 단계 이전에, 표면처리에 의해, 상기 컴포넌트들을 포함하는 상기 웨이퍼의 표면을 박형화하는 단계를 포함하는 것을 특징으로 하는 전자 모듈 제조 프로세스.
- 제 1 항 또는 제 2 항에 있어서,상기 단계 C2 는,- 상기 제 3 그루브들의 벽을 금속층 (33) 에 의하여 금속화하는 것; 및- 상기 금속층에 다이 상호접속 구성 (scheme) 을 형성하는 것으로 이루어진 단계들을 포함하는 것을 특징으로 하는 전자 모듈 제조 프로세스.
- 제 1 항 또는 제 2 항에 있어서,상기 단계 A2 의 스태킹은 지지체 (42) 상에서 수행되는 것을 특징으로 하는 전자 모듈 제조 프로세스.
- 제 1 항 또는 제 2 항에 있어서,상기 컴포넌트 (11) 는, 액티브 컴포넌트, 또는 패시브 컴포넌트 또는 MEMS (Micro Electro Mechanical System) 인 것을 특징으로 하는 전자 모듈 제조 프로세스.
- 제 6 항에 있어서,상기 액티브 컴포넌트는 칩인 것을 특징으로 하는 전자 모듈 제조 프로세스.
- 제 1 항 또는 제 2 항에 있어서,상기 웨이퍼 (10) 내에 또는 상기 웨이퍼 상에, 적어도 하나의 패시브 컴포넌트가 위치되는 것을 특징으로 하는 전자 모듈 제조 프로세스.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0607442 | 2006-08-22 | ||
FR0607442A FR2905198B1 (fr) | 2006-08-22 | 2006-08-22 | Procede de fabrication collective de modules electroniques 3d |
PCT/EP2007/058090 WO2008022901A2 (fr) | 2006-08-22 | 2007-08-03 | Procede de fabrication collective de modules electroniques 3d |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090048597A KR20090048597A (ko) | 2009-05-14 |
KR101424298B1 true KR101424298B1 (ko) | 2014-08-01 |
Family
ID=37888100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020097003376A KR101424298B1 (ko) | 2006-08-22 | 2007-08-03 | 전자 3d 모듈들의 일괄적 제조를 위한 프로세스 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7951649B2 (ko) |
EP (1) | EP2054929B1 (ko) |
JP (1) | JP5433899B2 (ko) |
KR (1) | KR101424298B1 (ko) |
FR (1) | FR2905198B1 (ko) |
TW (1) | TWI392054B (ko) |
WO (1) | WO2008022901A2 (ko) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2923081B1 (fr) * | 2007-10-26 | 2009-12-11 | 3D Plus | Procede d'interconnexion verticale de modules electroniques 3d par des vias. |
FR2940521B1 (fr) | 2008-12-19 | 2011-11-11 | 3D Plus | Procede de fabrication collective de modules electroniques pour montage en surface |
FR2943176B1 (fr) | 2009-03-10 | 2011-08-05 | 3D Plus | Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee |
CN102023236A (zh) * | 2009-09-11 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及测试方法 |
US8012802B2 (en) * | 2010-02-04 | 2011-09-06 | Headway Technologies, Inc. | Method of manufacturing layered chip package |
US9064977B2 (en) | 2012-08-22 | 2015-06-23 | Freescale Semiconductor Inc. | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof |
US9093457B2 (en) | 2012-08-22 | 2015-07-28 | Freescale Semiconductor Inc. | Stacked microelectronic packages having patterned sidewall conductors and methods for the fabrication thereof |
US9190390B2 (en) | 2012-08-22 | 2015-11-17 | Freescale Semiconductor Inc. | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof |
US8518741B1 (en) | 2012-11-07 | 2013-08-27 | International Business Machines Corporation | Wafer-to-wafer process for manufacturing a stacked structure |
US9299670B2 (en) | 2013-03-14 | 2016-03-29 | Freescale Semiconductor, Inc. | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof |
US9524950B2 (en) | 2013-05-31 | 2016-12-20 | Freescale Semiconductor, Inc. | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof |
WO2015044523A1 (en) * | 2013-09-27 | 2015-04-02 | Tactotek Oy | Method for manufacturing an electromechanical structure and an arrangement for carrying out the method |
US9025340B2 (en) | 2013-09-30 | 2015-05-05 | Freescale Semiconductor, Inc. | Devices and stacked microelectronic packages with in-trench package surface conductors and methods of their fabrication |
US9036363B2 (en) | 2013-09-30 | 2015-05-19 | Freescale Semiconductor, Inc. | Devices and stacked microelectronic packages with parallel conductors and intra-conductor isolator structures and methods of their fabrication |
US9263420B2 (en) | 2013-12-05 | 2016-02-16 | Freescale Semiconductor, Inc. | Devices and stacked microelectronic packages with package surface conductors and methods of their fabrication |
US9305911B2 (en) | 2013-12-05 | 2016-04-05 | Freescale Semiconductor, Inc. | Devices and stacked microelectronic packages with package surface conductors and adjacent trenches and methods of their fabrication |
US10388607B2 (en) | 2014-12-17 | 2019-08-20 | Nxp Usa, Inc. | Microelectronic devices with multi-layer package surface conductors and methods of their fabrication |
US9871019B2 (en) | 2015-07-17 | 2018-01-16 | Invensas Corporation | Flipped die stack assemblies with leadframe interconnects |
US9490195B1 (en) | 2015-07-17 | 2016-11-08 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
US9825002B2 (en) | 2015-07-17 | 2017-11-21 | Invensas Corporation | Flipped die stack |
US9508691B1 (en) | 2015-12-16 | 2016-11-29 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
FR3048123B1 (fr) | 2016-02-19 | 2018-11-16 | 3D Plus | Procede d'interconnexion chip on chip miniaturisee d'un module electronique 3d |
US10566310B2 (en) | 2016-04-11 | 2020-02-18 | Invensas Corporation | Microelectronic packages having stacked die and wire bond interconnects |
US9595511B1 (en) | 2016-05-12 | 2017-03-14 | Invensas Corporation | Microelectronic packages and assemblies with improved flyby signaling operation |
FR3053158B1 (fr) * | 2016-06-22 | 2018-11-16 | 3D Plus | Procede de fabrication collective de modules electroniques 3d configures pour fonctionner a plus d'1 ghz |
US9728524B1 (en) | 2016-06-30 | 2017-08-08 | Invensas Corporation | Enhanced density assembly having microelectronic packages mounted at substantial angle to board |
IT201800001092A1 (it) | 2018-01-16 | 2019-07-16 | St Microelectronics Srl | Sensore di pressione piezoresistivo microelettromeccanico con capacita' di auto-diagnosi e relativo procedimento di fabbricazione |
CN111868920A (zh) * | 2018-03-15 | 2020-10-30 | 应用材料公司 | 用于半导体器件封装制造工艺的平坦化 |
RU2745338C1 (ru) * | 2020-08-05 | 2021-03-24 | Общество с ограниченной ответственностью "Маппер" | Способ соединения кремниевых пластин микроэлектромеханических систем с изоляционным слоем диоксида кремния между ними |
CN113793811B (zh) * | 2021-11-16 | 2022-02-15 | 湖北三维半导体集成创新中心有限责任公司 | 芯片堆叠结构的连接方法 |
US12016131B2 (en) * | 2021-12-30 | 2024-06-18 | X Display Company Technology Limited | Transfer printing high-precision devices |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000252411A (ja) | 1999-03-03 | 2000-09-14 | Mitsui High Tec Inc | スタックド半導体装置及びその製造方法 |
JP2002050737A (ja) | 2000-08-02 | 2002-02-15 | Fujitsu Ltd | 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置 |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2403688A1 (fr) * | 1977-09-16 | 1979-04-13 | Thomson Csf | Dispositif attenuateur reglable |
FR2456388A1 (fr) * | 1979-05-10 | 1980-12-05 | Thomson Brandt | Microboitier de circuit electronique, et circuit hybride comportant un tel microboitier |
FR2485262A1 (fr) * | 1980-06-19 | 1981-12-24 | Thomson Csf | Boitier d'encapsulation resistant a de fortes pressions externes |
FR2485796A1 (fr) * | 1980-06-24 | 1981-12-31 | Thomson Csf | Resistance electrique chauffante et tete d'imprimante thermique comportant de telles resistances chauffantes |
FR2525815B1 (fr) * | 1982-04-27 | 1985-08-30 | Inf Milit Spatiale Aeronaut | Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs |
FR2527039A1 (fr) * | 1982-05-14 | 1983-11-18 | Inf Milit Spatiale Aeronaut | Dispositif de protection d'un dispositif electronique contre les tensions engendrees par un champ electromagnetique |
FR2538618B1 (fr) * | 1982-12-28 | 1986-03-07 | Inf Milit Spatiale Aeronaut | Boitier pour composant electronique comportant un element fixant l'humidite |
FR2547113B1 (fr) * | 1983-06-03 | 1986-11-07 | Inf Milit Spatiale Aeronaut | Boitier d'encapsulation de composant electronique, durci vis-a-vis des radiations |
FR2550009B1 (fr) * | 1983-07-29 | 1986-01-24 | Inf Milit Spatiale Aeronaut | Boitier de composant electronique muni d'un condensateur |
US5237204A (en) * | 1984-05-25 | 1993-08-17 | Compagnie D'informatique Militaire Spatiale Et Aeronautique | Electric potential distribution device and an electronic component case incorporating such a device |
FR2591801B1 (fr) * | 1985-12-17 | 1988-10-14 | Inf Milit Spatiale Aeronaut | Boitier d'encapsulation d'un circuit electronique |
FR2614134B1 (fr) * | 1987-04-17 | 1990-01-26 | Cimsa Sintra | Procede de connexion d'un composant electronique pour son test et son montage, et dispositif de mise en oeuvre de ce procede |
FR2666190B1 (fr) * | 1990-08-24 | 1996-07-12 | Thomson Csf | Procede et dispositif d'encapsulation hermetique de composants electroniques. |
US5847448A (en) * | 1990-12-11 | 1998-12-08 | Thomson-Csf | Method and device for interconnecting integrated circuits in three dimensions |
FR2674680B1 (fr) * | 1991-03-26 | 1993-12-03 | Thomson Csf | Procede de realisation de connexions coaxiales pour composant electronique, et boitier de composant comportant de telles connexions. |
FR2688629A1 (fr) * | 1992-03-10 | 1993-09-17 | Thomson Csf | Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices. |
FR2688630B1 (fr) * | 1992-03-13 | 2001-08-10 | Thomson Csf | Procede et dispositif d'interconnexion en trois dimensions de boitiers de composants electroniques. |
FR2691836B1 (fr) * | 1992-05-27 | 1997-04-30 | Ela Medical Sa | Procede de fabrication d'un dispositif a semi-conducteurs comportant au moins une puce et dispositif correspondant. |
KR100310220B1 (ko) * | 1992-09-14 | 2001-12-17 | 엘란 티본 | 집적회로장치를제조하기위한장치및그제조방법 |
FR2696871B1 (fr) * | 1992-10-13 | 1994-11-18 | Thomson Csf | Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composants 3D en résultant. |
FR2709020B1 (fr) * | 1993-08-13 | 1995-09-08 | Thomson Csf | Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant. |
FR2719967B1 (fr) * | 1994-05-10 | 1996-06-07 | Thomson Csf | Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés. |
EP1041620A3 (en) * | 1999-04-02 | 2005-01-05 | Interuniversitair Microelektronica Centrum Vzw | Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device |
FR2802706B1 (fr) * | 1999-12-15 | 2002-03-01 | 3D Plus Sa | Procede et dispositif d'interconnexion en trois dimensions de composants electroniques |
JP3879351B2 (ja) * | 2000-01-27 | 2007-02-14 | セイコーエプソン株式会社 | 半導体チップの製造方法 |
FR2805082B1 (fr) * | 2000-02-11 | 2003-01-31 | 3D Plus Sa | Procede d'interconnexion en trois dimensions et dispositif electronique obtenu par ce procede |
JP3651362B2 (ja) * | 2000-05-24 | 2005-05-25 | 松下電器産業株式会社 | 半導体装置の製造方法 |
FR2812453B1 (fr) * | 2000-07-25 | 2004-08-20 | 3D Plus Sa | Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions , dispositif ainsi obtenu et procede d'obtention de celui- ci |
FR2832136B1 (fr) * | 2001-11-09 | 2005-02-18 | 3D Plus Sa | Dispositif d'encapsulation hermetique de composant devant etre protege de toute contrainte |
FR2857157B1 (fr) * | 2003-07-01 | 2005-09-23 | 3D Plus Sa | Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant |
FR2875672B1 (fr) * | 2004-09-21 | 2007-05-11 | 3D Plus Sa Sa | Dispositif electronique avec repartiteur de chaleur integre |
FR2884049B1 (fr) * | 2005-04-01 | 2007-06-22 | 3D Plus Sa Sa | Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion |
FR2894070B1 (fr) * | 2005-11-30 | 2008-04-11 | 3D Plus Sa Sa | Module electronique 3d |
FR2895568B1 (fr) * | 2005-12-23 | 2008-02-08 | 3D Plus Sa Sa | Procede de fabrication collective de modules electroniques 3d |
-
2006
- 2006-08-22 FR FR0607442A patent/FR2905198B1/fr active Active
-
2007
- 2007-08-03 WO PCT/EP2007/058090 patent/WO2008022901A2/fr active Application Filing
- 2007-08-03 US US12/438,179 patent/US7951649B2/en active Active
- 2007-08-03 JP JP2009525001A patent/JP5433899B2/ja active Active
- 2007-08-03 EP EP07788221.5A patent/EP2054929B1/fr active Active
- 2007-08-03 KR KR1020097003376A patent/KR101424298B1/ko active IP Right Grant
- 2007-08-20 TW TW096130739A patent/TWI392054B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000252411A (ja) | 1999-03-03 | 2000-09-14 | Mitsui High Tec Inc | スタックド半導体装置及びその製造方法 |
JP2002050737A (ja) | 2000-08-02 | 2002-02-15 | Fujitsu Ltd | 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2008022901A2 (fr) | 2008-02-28 |
FR2905198A1 (fr) | 2008-02-29 |
JP5433899B2 (ja) | 2014-03-05 |
JP2010502006A (ja) | 2010-01-21 |
US20090209052A1 (en) | 2009-08-20 |
TW200826229A (en) | 2008-06-16 |
WO2008022901A3 (fr) | 2008-06-19 |
TWI392054B (zh) | 2013-04-01 |
EP2054929B1 (fr) | 2016-03-16 |
US7951649B2 (en) | 2011-05-31 |
FR2905198B1 (fr) | 2008-10-17 |
KR20090048597A (ko) | 2009-05-14 |
EP2054929A2 (fr) | 2009-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101424298B1 (ko) | 전자 3d 모듈들의 일괄적 제조를 위한 프로세스 | |
TWI408795B (zh) | Semiconductor device and manufacturing method thereof | |
KR100938970B1 (ko) | 반도체 장치 및 그 제조 방법 | |
TWI594325B (zh) | 多重中介層基板電路組件以及其製造方法 | |
US7691672B2 (en) | Substrate treating method and method of manufacturing semiconductor apparatus | |
KR101187214B1 (ko) | 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리 | |
US8916421B2 (en) | Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits | |
JP5621155B2 (ja) | 3d電子モジュールをビアにより垂直に相互接続する方法 | |
KR101412718B1 (ko) | 반도체 패키지 및 적층형 반도체 패키지 | |
JP3895595B2 (ja) | 背面接触により電気コンポーネントを垂直に集積する方法 | |
US8502367B2 (en) | Wafer-level packaging method using composite material as a base | |
US20130049217A1 (en) | Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits | |
TW201528460A (zh) | 半導體封裝結構以及其製造方法 | |
WO2005119776A1 (ja) | 三次元積層構造を持つ半導体装置及びその製造方法 | |
JP5942823B2 (ja) | 電子部品装置の製造方法、電子部品装置及び電子装置 | |
US20060081976A1 (en) | Fabrication of semiconductor dies with micro-pins and structures produced therewith | |
TWI628757B (zh) | 終極薄扇出型晶片封裝構造及其製造方法 | |
US8409927B1 (en) | Methods for fabricating integrated circuit systems including high reliability die under-fill | |
JP2005005632A (ja) | チップ状電子部品及びその製造方法、並びにその実装構造 | |
US8975745B2 (en) | Packaged microelectronic devices recessed in support member cavities, and associated methods | |
CN112802822A (zh) | 集成电路封装结构、集成电路封装单元及相关制作方法 | |
EP1906441A1 (en) | Wafer with semiconductor devices and method of manufacturing the same | |
JP2011243800A (ja) | 半導体装置の製造方法 | |
JP2005011856A (ja) | チップ状電子部品及びその製造方法、並びにその実装構造 | |
CN112701089A (zh) | 集成电路封装结构、集成电路封装单元及相关制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180628 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190627 Year of fee payment: 6 |