KR100310220B1 - 집적회로장치를제조하기위한장치및그제조방법 - Google Patents

집적회로장치를제조하기위한장치및그제조방법 Download PDF

Info

Publication number
KR100310220B1
KR100310220B1 KR1019950700986A KR19950700986A KR100310220B1 KR 100310220 B1 KR100310220 B1 KR 100310220B1 KR 1019950700986 A KR1019950700986 A KR 1019950700986A KR 19950700986 A KR19950700986 A KR 19950700986A KR 100310220 B1 KR100310220 B1 KR 100310220B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
circuit device
wafer
manufacturing
pads
Prior art date
Application number
KR1019950700986A
Other languages
English (en)
Inventor
피에르바데히
Original Assignee
엘란 티본
설 케이스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘란 티본, 설 케이스 리미티드 filed Critical 엘란 티본
Application granted granted Critical
Publication of KR100310220B1 publication Critical patent/KR100310220B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

각각 복수개의 패드를 포함하고 있고 웨이퍼상에서 복수개의 집적회로를 생성하는 단계와, 웨이퍼를 슬라이싱하는 단계로 구성되어, 복수개의 집적회로 소자를 한정하고, 상기 슬라이싱 단계는 복수개의 패드의 단면을 노출시키는 집적회로장치의 제조 방법과, 상기 제조 방법을 수행하기 위한 장치로 구성된다.

Description

[발명의 명칭]
집적회로장치를 제조하기 위한 장치 및 그 제조방법
[발명의 분야]
본 발명은 집적회로장치를 제조하기 위한 장치 및 그 제조방법에 관한 것으로서, 특히 제조된 집적회로장치에 관한 것이다.
[발명의 배경]
모든 집적회로장치의 제조에서 주요한 단계는 "패키징" 이고, 외부 전기 터미널과 실리콘 칩상의 소정 위치 사이의 전기적 접속 및 집적회로의 중심에 있는 실리콘 칩의 기계적 및 환경적 보호를 포함한다.
현재로 3가지의 주요 기술이 반도체를 패키징하는데 채택되고 있다 : 와이어 본딩, 테이프 자동 본딩(TAB) 및 플립 칩.
와이어 본딩은 패키지상의 접점과 칩상의 본드 패드 사이의 골드 본딩 와이어를 용접하기 위하여 열 및 초음파 에너지를 채택한다.
테이프 자동 본딩(TAB)은 본딩 와이어 대신에 코퍼 포일 테이프를 채택한다. 코퍼 포일 테이프는 각각의 특정 다이와 패키지 결합에 맞도록 형성되고, 코퍼 트레이스의 한 패턴을 포함한다. 개별적인 리드는 칩상의 여러가지 본드 패드에 개별적으로 또는 그룹으로 접속될 수 있다.
플립 칩은 본딩 패드의 상부상에 형성된 솔더 범프를 가지는 집적회로다이이고, 다이를 플립핑된 회로쪽 아래에 있게 하고 기판에 직접 솔더링시킨다. 와이어 본드가 요구되지 않아, 패키지 스페이싱에서 상당한 절약이 현실화된다.
상술한 기술은 각각 어떤 한계점을 가진다. 와이어 본딩과 TAB본딩은 불량한 본드 형성으로 되고, 다이가 고온과 기계적인 압력을 받게 된다.
와이어 본드와 탭 기술은 패키지 사이즈 관점에서 문제가 있어서, 10% 에서 60%의 다이 대 패키지 영역을 가지는 집적회로장치를 생성하게 된다.
플립 칩은 패키징을 제공하지 않고 상호 접속만을 제공한다. 상호 접속은 열팽창 불일치에서 뿐만 아니라 솔더 범프에서의 불균일의 문제점에 직면하여, 열 팽창 특성을 가지는 물질 또는 실리콘에 유용한 기판의 사용을 한정시킨다.
[발명의 요약]
본 발명은 상기 종래의 많은 문제점을 극복하는 집적회로 장치를 제조하기 위한 장치와 기술을 제공하는 것으로, 특히 소용적과, 경량 및 높은 전기적 기능을 가지는 집적회로를 제공한다.
본 발명의 바람직한 실시예예 따른 집적회로장치의 제조 방법은 제 1 및 제 2 평평면을 가지는 웨이퍼상에서, 각각 다수개의 패드를 가진 다수개의 집적 회로를 생성하는 단계와, 웨이퍼의 상기 양면에서 보호 물질의 층을 웨이퍼와이즈(Waferwise) 부가시 키는 단계와, 다수개의 패키징된 집적 회로장치를 한정하도록 웨이퍼와 웨이퍼에 부착된 보호 물질을 슬라이싱시키는 단계로 구성된다.
상기 용어 웨이퍼와이즈는 전체 웨이퍼가 소정 시간내에서 그렇게 진행되는 것을 요구하지 않는다. 웨이퍼와이즈는 다이싱 단계전에 다중 다이에 적용되는 단계에 동일하게 적용한다.
본 발명의 바람직한 실시예에 따른 집적회로장치의 제조 방법은 슬라이싱 단계는 상기 다수개의 패드의 단면적을 노출시킨다.
바람직하게는 상기 슬라이싱 단계는 한쌍의 인접하는 집적회로와 결합된 패드를 커팅시켜서, 상기 한쌍의 인접 집적회로를 위한 전기적 접촉 영역을 동시에 한정한다.
또한, 본 발명의 바람직한 실시예에 따른 집적회로장치의 제조 방법은 웨이퍼상에서, 각각 다수개의 패드를 가진 다수개의 집적 회로를 생성하는 단계와,
다수개의 패키징된 집적회로소자를 한정하도록 웨이퍼를 슬라이싱시키는 단계로 구성되고, 상기 슬라이싱 단계는 상기 다수개의 패드의 단면적을 노출시킨다.
바람직하게는 상기 슬라이싱 단계는 한쌍의 인접하는 집적회로와 결합된 것과 다른 한쌍의 인접하는 집적회로와 결합된 다른 것을 포함하는 복수개의 패드를 커팅시켜서, 상기 양자의 인접 집적회로를 위한 전기적 접촉 영역을 한정한다.
본 발명의 바람직한 실시예에 따른 집적회로장치의 제조 방법은 복수개의 패드의 각각의 하나와 연결된 도전층의 전기적 분리부와 집적회로의 슬라이싱된 에지위로 도전층을 제공하는 단계를 더 포함한다.
바람직하게는 상기 도전층의 제공 단계 전에 상기 집적회로의 슬라이싱된 에지를 따라서 전기적 절연층을 제공한다.
본 발명의 바람직한 실시예에 따른 집적회로장치의 제조 방법은 상기 도전층 제공 단계는 집적회로의 비에지 위에 도전 코팅을 형성하는 단계로 구성된다.
바람직하게는 상기 슬라이싱 단계는 웨이퍼의 스크라이빙 단계와 에칭 단계를 포함한다.
또한, 본 발명의 바람직한 실시예에 따른 집적회로장치의 제조 방법은 복수개의 노출된 패드 에지를 각각 가진 복수개의 집적 회로를 생성하는 단계와, 상기 복수개의 노출된 패드 에지를 통하여 회로 보드와 복수개의 집적 회로 사이에 전기적으로 접속하는 단계로 구성된다.
바람직하게는 상기 슬라이싱 단계는 여러 위치에서 수행되어, 실리콘 기판은 결과적인 집적회로의 슬라이싱된 에지에서 노출되지 않는다. 실리콘 이외의 물질 의 기판 예를 들면 갈륨 아르세나이드 및 게르마늄의 기판은 선택적으로 사용될 수 있다. 정밀성을 위하여, 실리콘이라는 용어는 본 발명의 특정 실시예에서 서술된 공정과 기술이 실리콘에 특히 적합하다 하더라도 집적회로 기판으로서 채택될 수 있는 실리콘 이외의 물질을 포함하기 위하여 보다 넓은 개념으로 명세서 및 특허청구범위를 통하여 사용된다.
본 발명의 바람직한 실시예에 따른 집적회로장치의 제조 방법은 상기 슬라이싱 단계전에, 집적 회로는 보호 절연층에 의한 평평면상에서 그리고 에폭시에 의한 에지상에서 둘러 싸인다.
바람직하게는 열저하에 대한 열접촉은 상기 집적회로장치의 적어도 하나의 외부 평평면상에서 형성된다.
또한, 본 발명의 바람직한 실시예에 따른 집적회로장치의 제조 방법은 상기 집적회로장치에 집적으로 형성된 그라운드 플레인을 제공하는 단계를 더 포함한다.
더욱이, 본 발명의 바람직한 실시예에 따른 집적회로장치의 제조 방법에 있어서, 집적회로를 가진 복수개의 웨이퍼는 멀티 층 집적회로장치를 제공하도록 적층된 배열로 함께 조인된다.
본 발명의 바람직한 실시예에 따른 집적회로장치의 제조 방법은 집적회로 장치를 그 에지를 따라서 마운팅 요소상으로 마운팅시키는 단계를 더 포함한다.
바람직하게는 상기 보호층은 EPROM 장치를 제거하도록 사용되는 방사를 투과시킨다.
본 발명의 바람직한 실시예에 따른 집적회로 장치의 제조 방법은 노출된 패드 에지를 포함하는 집적회로장치의 전기적 접촉의 반부식처리 단계를 더 포함한다.
또한, 본 발명의 바람직한 실시예에 따른 집적회로장치의 제조 방법은 그 에지에서 노출된 전기적 패드의 복수개의 노출된 단면을 가진 기계적으로 보호되고 전기적으로 절연된 패키지내에서 반도체 소자를 형성하는 단계와, 상기 노출된 단면과 외부 회로 구성 요소 사이의 전기적 접속을 제공하는 단계로 구성된다.
바람직하게는 상기 반도체 소자를 형성하는 단계는 웨이퍼상에 보호층을 웨이퍼와이즈 부착 단계와 개별 다이에서 웨이퍼를 다이싱시키는 단계로 구성된다.
또한, 본 발명의 바람직한 실시예에 따른 집적회로장치의 제조 장치는 대향하는 평평면을 가지는 웨이퍼상에서, 각각 다수개의 패드를 가진 다수개의 집적회로를 생성하는 장치와, 웨이퍼의 상기 대향 평평면에서 보호 패키징 물질의 층을 웨이퍼와이즈 부가시키는 장치와, 다수개의 패키징된 집적회로장치를 한정하도록 웨이퍼와 웨이퍼에 부착된 보호 물질을 슬라이싱시키는 장치로 구성된다.
바람직하게는 상기 슬라이싱 장치는 상기 다수개의 패드의 단면적을 노출시킨다.
더욱이, 본 발명의 바람직한 실시예에 따른 집적회로장치의 제조 장치는 상기 슬라이싱 장치는 인접하는 집적회로와 결합된 패드를 커팅시켜서, 상기 인접 집적회로를 위한 전기적 접촉 영역을 동시에 한정한다.
또한, 본 발명의 바람직한 실시예에 따른 집적회로장치의 제조 장치는 웨이퍼상에서, 각각 다수개의 패드를 가진 다수개의 집적 회로를 생성하는 장치와, 다수개의 패키징된 집적회로소자를 한정하도록 웨이퍼를 슬라이싱시키는 장치로 구성되고, 상기 슬라이싱 장치는 상기 다수개의 패드의 단면적을 노출시키도록 작동한다.
바람직하게는 상기 슬라이싱 장치는 한쌍의 인접하는 집적회로와 결합된 것과 다른 한쌍의 인접하는 집적 회로와 결합된 다른 것을 포함하는 복수개의 패드를 커팅시켜서, 상기 양자의 인접 집적회로를 위한 전기적 접촉 영역을 한정한다.
본 발명의 바람직한 실시예에 따른 집적회로장치의 제조 장치는 복수개의 패드의 각각의 하나와 연결된 도전층의 전기적 분리부와 커팅된 웨이퍼의 슬라이싱된 에지위로 도전층을 제공하는 장치를 더 포함한다.
바람직하게는 전기적 절연층은 상기 도전층의 제공 전에 상기 커팅된 웨이퍼의 슬라이싱된 에지를 따라서 존재한다.
바람직하게는 상기 도전층은 집적회로의 비에지 위에 도전 코팅으로 구성된다.
본 발명의 바람직한 실시예에 따른 집적회로장치의 제조 장치는 상기 슬라이싱 장치는 웨이퍼의 스크라이빙 및 에칭을 하기 위한 장치를 포함한다.
또한, 본 발명의 바람직한 실시예에 따른 집적회로장치의 제조 장치는 복수개의 노출된 패드 에지를 각각 가진 복수개의 집적회로를 생성하는 수단과, 상기 복수개의 노출된 패드 에지를 통하여 회로 보드와 복수개의 집적회로 사이에 전기적으로 접속시키는 수단으로 구성된다.
바람직하게는 상기 슬라이싱 장치는 여러 위치에서 수행되어, 실리콘 기판은 결과적인 집적회로의 슬라이싱된 에지에서 노출되지 않는다.
또한, 본 발명의 바람직한 실시예에 따른 집적회로장치의 제조 장치는 상기 슬라이싱 단계전에, 집적회로는 보호 절연층에 의한 평평면상에서 그리고 에폭시에 의한 에지상에서 둘러 싸인다.
바람직하게는 열저하에 대한 열접촉은 상기 집적회로장치의 적어도 하나의 외부 평평면상에서 형성된다.
본 발명의 바람직한 실시예에 따른 집적회로장치의 제조 장치는 상기 집적 회로장치에 집적으로 형성된 그라운드 플레인을 더 포함한다.
바람직하게는 집적회로를 가진 복수개의 웨이퍼는 멀티 층 집적회로장치를 제공하도록 적층된 배열로 함께 조인된다.
또한, 본 발명의 바람직한 실시예에 따른 집적회로 장치의 제조 장치는 집적 회로장치를 그 에지를 따라서 마운팅 요소상으로 마운팅시키는 장치를 더 포함한다.
바람직하게는 상기 보호층은 EPROM 장치를 제거하도록 사용되는 방사를 투과시킨다.
본 발명의 바람직한 실시예에 따른 집적회로장치의 제조 장치는 집적회로 장치의 패드 에지와 전기적 접촉은 부식을 방지한다.
본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 장치는 그 에지에서 노출된 전기적 패드의 복수개의 노출된 단면을 가진 기계적으로 보호되고 전기적으로 절연된 패키지내에서 반도체 소자를 형성하는 장치와, 상기 노출된 단면과 외부 회로 구성 요소 사이의 전기적 접속을 제공하는 장치로 구성된다.
바람직하게는 상기 반도체 소자를 형성하는 장치는 웨이퍼상으로 보호층의 웨이퍼와이즈 부착 장치와 개별 다이에서 웨이퍼를 다이싱시키는 장치로 구성된다.
또한, 본 발명의 바람직한 실시예에 따른 집적회로장치는 도전성 패드의 노출된 단면을 가진 전기적 절연 에지면과 전기적 절연 및 기계적 보호 물질로 형성된 탑 및 바닥면을 가진 집적 회로 어셈블리로 구성된다.
바람직하게는 상기 집적회로 어셈블리는 적층된 배열로 함께 본딩된 복수개의 실리콘 칩으로 구성된다.
또한, 상기 복수개의 실리콘 칩은 상기 집적회로 어셈블리내에서 서로로부터 상호 절연된다.
바람직하게는 전도성 패드의 상기 노출된 단면과 전기적으로 접속되고 집적 회로 장치의 외부면상에 형성된 도전성 스트립을 더 포함한다.
본 발명의 바람직한 실시예에 따른 집적회로장치는 상기 도전성 스트립은 상기 집적 회로장치의 에지를 따라서 연장된다.
바람직하게는 상기 도전성 스트립은 상기 집적회로장치의 평평면으로 연장된다.
본 발명의 바람직한 실시예에 따른 집적회로장치는 상기 도전성 스트립은 복수개의 다이의 도전성 패드의 노출된 면을 상호 접속하도록 상기 집적회로장치의 외부면상에서 형성된다.
바람직하게는 상기 집적회로장치는 서로로부터 분리된 복수개의 실리콘부를 포함한다.
본 발명의 바람직한 실시예에 따른 집적회로장치는 집적회로장치의 외부면으로 부터 기계적으로 그리고 전기적으로 분리된 적어도 하나의 실리콘 소자로 구성된다.
본 발명의 바람직한 실시예에 따른 집적회로장치는 집적회로장치의 외부 평평면상에서 열저하에 대한 집적으로 형성된 열접촉부로 구성된다.
본 발명의 바람직한 실시예에 따른 집적회로장치는 집적으로 형성된 그라운드 플레인으로 구성된다.
바람직하게는 도전성 스트립은 복수개의 에지에서 도전성 패드의 노출된 면을 상호 접속하도록 상기 집적회로장치의 외부면상에서 형성된다.
[도면의 간단한 설명]
제1도는 본 발명의 바람직한 실시예에 따라서 구성되어 작동되는 집적회로장치의 단순구조도.
제2도는 복수개의 집적회로 다이를 포함하는 웨이퍼에 보호 패키징층의 부착을 도시한 단순구조도.
제3도는 웨이퍼에 보호 패키징층의 부착 다음으로 개별 다이를 한정하도록 웨이퍼의 스크라이빙을 도시한 단순구조도.
제4a, 4b, 4c, 4d 및4e 도는 본 발명의 바람직한 실시예에 따라서 집적회로 장치의 여러 제조 단계를 도시한 단면도.
제5도는 제4e도의 웨이퍼를 다이싱함으로써 생성된 집적회로장치를 도시한 일부 절단 구조도.
제6도는 다이싱 다음으로 개별 선 패키징된 다이를 도시한 구조도.
제7도는 포토레지스트 인쇄동안 그리고 도전 코팅 침전 다음으로 제6도의 다이를 도시한 구조도.
제8도는 수직 마운팅에 특히 적합한 집적회로패키지의 대안적인 형상을 도시한 도면.
제9도는 본 발명의 바람직한 실시예에 따른 기판 분리를 행한 집적회로다이의 도면.
제10도는 본 발명의 바람직한 실시예에 따라서 구성되고 작동되는 멀티 다이 집적회로패키지의 도면.
제11a, 11b, 11c, 11d, 11e, 11f, 11g, 11h, 11i, 11j, 11k, 11l, 및 11m도는 본 발명의 바람직한 실시예에 따라서 집적회로장치의 여러 제조 단계를 도시한 도면.
제12a 및 12b도는 본 발명의 방법을 수행하기 위한 장치의 단순 블럭도.
[바람직한 실시예의 상세한 설명]
제 1 도 내지 제 12b 도를 참조하면, 본 발명의 바람직한 실시예에 따른 집적회로장치의 생산품을 도시하고 있다.
제 1 도는 본 발명의 바람직한 실시예에 따라서 작동되고 구성된 집적회로 장치의 일예를 도시하고 있고, 표면 가장자리를 따라 위치한 다수개의 전기 접점부(12)를 가지며, 비교적 얇고 컴팩트하고 외부로부터 보호되며 기계적으로 강화된 집적회로패키지(10)를 포함하고 있다. 본 발명의 바람직한 실시예에 따르면 접점부(12)는 표면 가장자리를 넘어 패키지(16)의 평평면(16)까지 연장된다. 이 접점부의 배열은 패키지(10)의 가장자리 마운팅과 평평면 마운팅 양자가 회로 보드로 이루어 진다. 집적회로 패키지(10)는 집적으로 형성된 그라운드 플래인(도시 않음) 뿐만 아니라 그라운드 플래인 접점부(18)를 포함한다.
본 발명의 바람직한 실시예에 따르면, 집적회로 패키지(10)는 평평면(16)의 하나 또는 양자상에 형성된 하나 또는 그 이상의 열 본딩 패드(19)를 포함할 수 있다. 이러한 열 본딩 패드(19)의 구비는 선택적이다.
본 발명의 바람직한 실시예에 따르면, 제 2 도 및 제 4a 도에 도시한 바와같이, 종래 기술에 의해서 형성된 다수개의 다듬질된 다이(22)를 가진 완전한 실리콘 웨이퍼(20)는 그 활성면(24)이 에폭시 층(28)을 통해서 절연 커버 플레이트(26)에 본딩된다. 절연 커버 플레이트(26)는 유리, 알루미나, 베릴리아, 사파이어 또는 어떤 다른 적절한 절연 기판으로 구성된다.
커버 플레이트(26)는 광학적 또는 적외선 배열에 사용되는 스펙트럼의 구역에서 투영하여 복사될 수 있다.
실리콘웨이퍼(20)의 종래 조립에서 어떤 단계는 웨이퍼가 본 발명에 따라 사용될 때 제거될 수 있다. 이 단계는 패드 위의 수동층, 웨이퍼 백 그라인딩 및 웨 이퍼 백 메탈 코팅을 구비하여야 한다.
완전한 실리콘 웨이퍼(20)는 적절한 위치에서 종래의 인쇄 기술에 의해서 집적 그라운드 플레인으로 형성될 수 있다. 대안적으로 제4a도의 본딩 단계 전에, 그라운드 플레인은 활성면(24)위로 종래 기술에 의해 형성되고 위치될 수 있어서 그라운드 플레인은 활성면(24)과 에폭시층(28)사이에 놓인다.
상술한 본딩 단계 다음으로, 실리콘웨이퍼는 제4b도에 도시한 바와 같이, 감소된 두께, 즉 전형적으로 200미크론으로 감소된다. 이러한 웨이퍼 두께의 감소는 절연 커버 플레이트(26)의 본딩에 의해서 구비된 추가적인 기계적 강화에 의해서 가능해진다.
선택적인 웨이퍼의 두께 감소 다음으로, 웨이퍼는 개별 다이로 분리시키는 소정의 디스크 라인을 따라 그리고 웨이퍼의 후면을 따라 스크라이빙된다. 스크라이빙된 채널(30)은 웨이퍼 두께를 100미크론으로 감소시키는데 충분한 깊이를 가진다. 스크라이빕된 웨이퍼는 제3도 및 제4c도에 도시되어 있다.
스크라이빙된 웨이퍼는 23% 수산화 칼륨(KOH), 63% 물, 13% 이소프로판의 혼합과 같은 종래의 실리콘 에칭 용액에서 에칭되어, 제4d도 및 제5도에 도시한 바와 같이 필드 산화층으로 실리콘을 에칭시킨다.
제5도를 참조하면, 필드 산화층을 포함하는 적어도 하나의 절연층은 도면 번호 32로 표시되고, 금속 패드는 도면 번호 34로 표시된다. 전체 금속 절연층은 도면 번호36으로 표시된다. 그라운드 플레인은 도면 번호 38로 표시된다.
실리콘 에칭의 결과는 100밀리콘의 두께를 가진 실리콘(39)을 각각 포함하는 다이(40)가 다수개로 분리된다.
실리콘 에칭 단계 다음으로, 제2 절연 패키징층(42)은 절연 패키징층(26)에 대향하는 쪽에서 다이(40)하부에 본딩된다. 에폭시 층(44)은 다이(40)와 층(42)사이에 놓여지고, 에폭시는 다이(40)와, 다이(40)사이의 틈을 채운다.
제4e도에 도시한 바와 같이, 샌드위치된 다이(40), 제1 및 제2 절연 패키징층(26,42)은 라인(50)을 따라 분리되고 라인(50)은 복수개의 미리 패키징된 집적 회로를 한정하도록 인접 다이(40)사이의 틈새를 따라서 놓인다. 라인(50)은 분할된 칩의 에지가 제4e도 및 제5도에 도시한 바와 같이 적어도 거리(d)에 의해 실리콘(39)의 외부 범위로부터 거리를 두도록 선택된다.
라인(50)을 따른 제4e도의 샌드위치의 분할은 웨이퍼(20)상의 다수개의 패드(34)의 에지를 노출시키고, 패드 에지는 다이(40)의 접촉면(51)을 한정한다. 제4e도의 샌드위치의 분할은 그라운드 플레인 접착면(52)을 한정하는 그라운드 플레인(38)의 에지부를 노출시킨다.
제6도는 분할 다음으로 개별적인 미리 패키징된 다이를 도시하고 있다. 노출된 접촉면(51, 52)이외에, 전체 집적 회로 장치는 집적회로 패키지를 한정하는 절연 패키징층(26,42)사이에 에폭시(53)에 의해 주위가 밀봉된다.
본 발명의 바람직한 실시예에 따르면, 다이의 일부 또는 전체, 또는 적어도 다이의 에지는 진공 침전에 의해서 알루미늄과 같은 도전성 코팅으로 코팅된다. 전형적인 포토레지스트 인쇄 기술을 사용하여, 이 도전성 코팅은 제7도에 도시한 바와 같이 선택적으로 에칭되어, 상호 전기적으로 절연된 도전성 스트립(62)을 한정하고, 그 각각은 다른 접점면(51또는52)과 전기적으로 도통된다. 열 본딩 패드(19)는 이 단계에서 한정될 수 있다.
도전성 층은 코팅된 니켈일 수 있고, 종래 기술에 의해 코팅된 솔드 및/또는 도금일 수 있다. 제8도는 본 발명의 대안적인 실시예로서, 모든 접촉 스트립은 적어도 하나의 에지(70)상에서 나타나고, 그 에지는 인쇄된 회로판상으로 마운팅된 면일 수 있어서, 집적회로장치의 수직 마운팅을 가능하게 한다. 이 실시예는 에지(70)상의 접촉 스트립(74)과 장치의 다양한 에지상에서 개별적인 접촉면(51)사이에서 접속되는 전도성 통로(72)를 제공한다. 이 통로는 집적회로 패키지의 수평면의 일방 또는 쌍방에 형성될 수 있다.
제9도를 참조하면, 본 발명의 또 다른 선택적인 특징이 도시되어 있다. 제9도에 도시한 바와 같이, 집적 회로 다이의 일부의 기판 격리는 다이 경계를 따르기보다는 주어진 다이 경계 내에서 제4c도 및 제4d도에 도시한 바와 같이 추가적인 스크라이빙 라인과 이 라인에 따른 에칭에 의해서 이루어진다. 이러한 스크라이빙 및 에칭 다음으로 실리콘 기판의 인접부(76)사이의 분리부는 에폭시(78)로 채워진다.
제10도를 참조하면, 본 발명의 바람직한 실시예에 따라 작동되고 구성된 멀티 다이 집적 회로 패키지(100)를 도시하고 있다.
제1도 내지 제9도와 구별되는 바와 같이, 패키지는 단 하나의 다이만 포함하고, 제10도의 실시예는 적층으로 배열된 복수개의 다이(102)를 포함한다. 각각의 다이는 동일 또는 다른 회로를 가질 수 있다. 다이는 추가적인 절연층의 삽입으로 또는 삽입없이 전기적인 절연 관계로 다른 하나 위에 적층될 수 있다.
멀티 다이 집적 회로 패키지(100)는 얇고, 컴팩트하며 환경적으로 보호되고 기계적으로 강화되고, 에지면(114)을 따라 플레이팅된 다수개의 전기적 접점 부(112)를 가진다. 본 발명의 바람직한 실시예에 따르면, 접점부(112)는 에지면위로 패키지의 평평면(116)으로 연장된다. 이 접점 배열은 평평면과 에지가 회로판에 마운팅되게 한다. 집적 회로 패키지(100)는 그라운드 플레인 접점부(118)뿐만 아니라 하나 또는 그 이상의 집적으로 형성된 그라운드 플레인(도시 않음)을 포함할 수 있다. 추가적으로 복합 상호 접속 기능을 제공하기 위한 ASIC와 같은 하나 또는 그 이상의 특징 다이는 적층된 집적 회로 사이에 삽입될 수 있다.
본 발명의 바람직한 실시예에 따르면, 집적 회로 패키지(100)는 일면 또는 양면의 평평면(116)과 하나 또는 양자 상에 형성된 하나 또는 그 이상의 열 본딩 패드(119)를 포함할 수 있다. 이러한 열 본딩 패드(119)의 구비는 선택적이다.
제 11a, 11b, 11c, 11d, 11e, 11f, 11g, 11h, 11i, 11j, 11k, 11l 및 11m 도는 본 발명의 바람직한 실시예에 따른 멀티 다이 집적 회로 장치의 제조시의 여러 단계를 도시한 단면도이다.
본 발명의 바람직한 실시예에 따라서 그리고 제1도 내지 제9도의 실시예에서 제4a도 내지 제4d도의 단계와 동일 또는 유사한 바와 같이, 제11a도에 도시한 바와 같이, 종래 기술에 의해 형성된 복수개의 다이(122)를 가진 완전한 실리콘 웨이퍼 (120)는 활성면(124)에서 에폭시의 층(128)을 통해 절연 커버 플레이트(126)에 본딩된다.
완전한 실리콘 웨이퍼(120)는 적절한 위치에서 종래 기술에 의해 전체 그라운드 플레인으로 형성된다. 다르게는 제11a도의 본딩 단계 전에, 그라운드 플레인은 활성면(124)위로 종래 기술에 의해 형성되고 위치할 수 있어서, 그라운드 플레인은 활성면(124)과 에폭시 층(128)사이에 놓인다.
상술한 본딩단계 다음으로, 실리콘 웨이퍼는 제11b도에 도시한 바와 같이 감소된 두께, 즉 전형적으로 200미크론으로 그라운딩된다.
선택적인 웨이퍼의 두께 감소 다음으로 웨이퍼는 개별적인 다이를 분리시키는 소정의 다이스 라인을 따라 뒷면을 따라서 스크라이빙된다. 스크라이빙된 채널(130)은 웨이퍼 두께를 100미크론으로 감소시키는데 충분한 깊이이다. 스크라이빙된 웨이퍼는 제11c도에 도시되어 있다.
스크라이빙된 웨이퍼는 종래의 실리콘 에칭 용액에서 에칭되어, 제11d도에 도시한 바와 같이 필드 산화층으로 실리콘을 에칭시킨다.
이 단계에서 각각의 다이는 제5도에 도시한 바와 같이 일반적으로 형성된다.
제1도 내지 제9도의 실시예와 같이, 제4d도의 단계 다음으로 웨이퍼를 본딩시키고 다이싱시키는 대신으로 멀티 다이 집적 회로 장치의 구조에 있어서, 추가적인 웨이퍼(150)는 스크라이빙되고 에칭된 다이(122)위로 본딩되고, 제11e도에 도시 한 바와 같이, 에폭시(152)는 인접 다이(122)의 실리콘 기판사이의 틈에 본딩시키고 채우도록 사용되어, 각각의 다이상의 산화 능동층으로 구비되는 것 이외에 격리를 제공한다.
제11e도의 본딩단계 다음으로, 웨이퍼(150)의 두께는 감소되고, 제11f도에 도시한 바와 같이, 웨이퍼(150)는 제4b도 내지 4d도와 관련하여 상술한 바와 같이 그리고 제11g도 및 제11h도에 도시한 바와 같이 스크라이빙되고 에칭된다.
제11h도의 에칭 단계 다음으로, 추가적인 웨이퍼(160)는 스크라이빙되고 에칭된 웨이퍼(160)위로 본딩되고, 제11i도에 도시한 바와 같이, 본딩용으로 사용되는 에폭시(162)는 웨이퍼(150)상의 인접 다이(163)의 실리콘 기판 사이의 틈새에 채워져서 격리된다.
제11i도의 본딩 단계 다음으로, 웨이퍼(160)의 두께는 감소되고, 제11j도에 도시한 바와 같이, 웨이퍼(160)는 제4b도 내지 제4d도와 관련하여 상술하고 제11k도 및 제11l도에 도시한 바와 같이 스크라이빙되고 에칭된다.
상술한 절차는 적절한 수의 웨이퍼가 본딩될 때까지 반복된다.
이러한 웨이퍼의 최종의 실리콘 에칭 다음으로, 제2절연 패키징층(170)은 제11m도에 도시한 바와 같이 함께 본딩된다. 에폭시의 층(172)은 층(170)과 마지막 웨이퍼상의 다이(174)사이에 위치하고, 에폭시는 다이(174)사이의 틈을 채운다.
제4e도와 관련하여 상술한 바와 같이, 제1과 제2절연 패키징층(126,170)과 복수개의 웨이퍼의 샌드위치는 각 웨이퍼상의 인접 다이사이의 틈을 따로 놓여진 라인을 따라서 다이싱되고, 복수개의 미리 패키징된 집적 회로를 한정한다.
제4e도 및 제11m도의 샌드위치의 다이싱은 웨이퍼상의 복수개의 패드의 에지를 노출시키고, 이 패드 에지는 노출되었을 때 접촉면을 한정한다. 이 접촉면은 반 부식 작용을 한다. 제11m도의 샌드위치의 다이싱은 반 부식 작용을 하는 그라운드 플레인 접촉면을 한정하는 그라운드 플레인의 에지부를 노출시킨다. 노출된 접촉면 이외에, 전체 집적 회로 장치는 집적 회로 패키지를 한정하는 절연 패키징층(126,170)사이의 에폭시에 의해서 밀봉된다.
제1도 내지 제9도의 실시예와 같이, 모든 또는 일부의 다이 또는 적어도 에지는 진공 침전 등과 같이 알루미늄과 같은 도전성 코팅으로 코팅된다. 전형적인 포토레지스트 인쇄 기술을 사용하여, 이 도전성 코팅은 선택적으로 에칭되어, 제10도에 도시한 바와 같이, 상호 전기적으로 절연된 도전성 스트립(112)을 한정하게 되고, 그 각각은 다른 접촉면과 전기적으로 접속된다.
도전성스트립(112)은 외부 회로와 상호 연결될 뿐만 아니라 여러 가지 다이 사이에 상호작용을 제공한다. 그라운드 플레인 점점부(118)와 열 본딩 패드(119)는 이 단계에서 한정될 수 있다.
도전층은 코팅된 니켈이고 또한 종래 기술에 의한 코팅된 솔더 및/또는 플레이팅된 골드일 수 있다. 적절한 반부식 작용이 제공될 수 있다. 상술한 적층된 집적 회로 패키지는 단일 전체 웨이퍼로부터 또는 동일 웨이퍼로부터 집적 회로 다이로 반드시 형성될 필요성이 없다. 적층으로 결합된 집적 회로 다이는 적절한 기술에 의해서 그룹으로 또는 개별적으로 형성될 수 있다. 집적 회로 다이는 스택부를 증가시키도록 스택으로 결합되기 전에 솔팅 단계를 거친다.
스택에서 증가된 열 소산은 다이 스택에서 절연 고열 도전 기판을 결합함으로써 달성될 수 있다.
제12a도 및 제12b도는 본 발명의 바람직한 실시예에 따른 집적 회로 장치를 제조하기 위한 장치를 도시하고 있다. 종래의 웨이퍼 조립 기구(180)는 완전한 웨이퍼(20)를 제공한다. 개별적인 웨이퍼(20)는 에폭시의 분배 기능을 하도록 에폭시(28)와 층(26)및 웨이퍼(20)의 회전을 위한 기구를 가진 본딩 장치(182)에 의해서 활성면 상에서 본딩된다.
본딩된 웨이퍼(제3도)는 영국의 스피드팜 머신 주식회사로부터 구입 가능한 12.5A 연마제를 사용하는 모델 32BTGW와 같은 그라인딩 장치(184)에 의해서 비활성면에서 박형화된다.
그러면 웨이퍼는 제4c도에 도시한 바와 같은 결과를 낳도록, Ni 도금 다이아몬드 블레이드를 채택한 쿨리케 앤드 소파(775) 다이싱 소우와 같은 스크라이빙 장치(186)에 의해서 비활성면에서 스크라이빙된다.
제4c도의 스크라이빙된 웨이퍼는 실리콘 에치 용액(190)을 함유한 온도제어배스(188)에서 에칭된다. 이러한 목적으로 시장 구입 가능한 장비는 미국의 와팝사에 의해서 제조된 WHRV순환 배스와 켐크린 배스를 포함한다. 적합한 종래의 실리 콘 에칭 용액은 미크로 이미지 테크날로그사로부터 구입 가능한 아이소포옴 실리콘 에치이다. 웨이퍼는 에칭 후에 세척된다. 결과적인 에칭된 웨이퍼는 제4d도에 도시되어 있다.
에칭된 웨이퍼는 장치(182)와 사실상 동일한 본딩 장치(192)에 의해서 다른 보호층(42)에 비활성면상에서 본딩되어 제4e도에 도시한 바와같이 이중으로 본딩 된 웨이퍼 샌드위치를 생성한다.
장치(186)와 동일한 다이싱 장치(194)는 제4e도의 본딩된 웨이퍼 샌드위치를 개별 다이로 다이싱한다. 바람직하게는, 다이싱 블레이드는 두께 4 내지 12mils인 다이아몬드 수지 블레이드일 수 있다. 결과적인 다이는 제6도에 도시한 바와 같이 표시된다.
다이싱된 다이는 미국 특허 제 2,507,956; 2,851,385 및 2,796,370호의 어느 하나에 따라 기술된 바와 같이 크롬산염 용액(198)을 함유한 배스(196)에서 반 부식 처리된다.
미국의 머티얼리어 리서치 코포레이션에 의해서 제조된 모델 903M 스푸터링 머신과 같은 진공 침전 기술에 의해서 작동하는 도전층 침전 장치(200)는 제6도의 다이의 하나 또는 그 이상의 면상에서 도전층을 생성하도록 채택된다.
제7도에 도시한 바와 같은 접촉 스트립의 형상은 브랜드 네임 "이글"인 쉬플레이(Shipley)사로부터 또는 브랜드 네임 "프리메코드"(Primecoat)인 듀폰사로부터 구입 가능한 종래의 전기 침전 포토레지스트에 의해서 수행된다.
포토레지스트는 듀폰사로 또는 쉬플레이사로부터 구입 가능한 포토레지스트 배스 어셈블리(202)에서 다이에 적용된다.
바람직하게는, 포토레지스트는 적절한 에칭 패턴을 한정하도록 적합한 레이저 스캐너(204)로 형상된 레이저이다. 포토레지스트는 현상 배스(206)에서 현상되고, 에칭 배스(210)에 위치한 금속 에치 용액(208)에서 에칭되어, 제7도에 도시한 바와 같은 도체 형상을 제공한다.
제7도에 도시한 노출된 도전성 스트립은 일본의 오쿠노사로부터 구입 가능한 무전기 플레이팅 장치(212)에 의해서 플레이팅된다.
도전성 스트립의 구비는 광인쇄 이외의 기술에 의해 달성될 수 있다. 집적적인 기록과 같은 어떠한 적절한 기술은 대안적으로 채택될 수 있다.
본 기술 분야의 당업자에게는, 본 발명은 상술하고 도시한 것에 한정되지 않는다는 것은 자명하다. 본 발명의 범위는 다음의 청구 범위에 의해서 한정된다.

Claims (54)

  1. 제 1 및 제 2 평평면을 가지는 웨이퍼상에서, 각각 다수개의 패드를 가진 다수개의 집적회로를 생성하는 단계와, 웨이퍼의 상기 양면에서 보호 물질의 층을 웨이퍼와이즈 부가시키는 단계와, 다수개의 패키징된 집적회로장치를 한정하도록 웨이퍼와 웨이퍼에 부착된 보호 물질을 슬라이싱시키는 단계로 구성된 것을 특징으로 하는 집적회로장치의 제조방법.
  2. 제1항에 있어서, 상기 슬라이싱 단계는 상기 다수개의 패드의 단면적을 노출시키는 것을 특징으로 하는 집적회로장치의 제조방법.
  3. 제2항에 있어서, 상기 슬라이싱 단계는 한쌍의 인접하는 집적회로와 결합된 패드를 커팅시켜서, 상기 한쌍의 인접 집적회로를 위한 전기적 접촉 영역을 동시에 한정하는 것을 특징으로 하는 집적회로장치의 제조방법.
  4. 웨이퍼상에서, 각각 다수개의 패드를 가진 다수개의 집적회로를 생성하는 단계와, 다수개의 패키징된 집적회로소자를 한정하도록 웨이퍼를 슬라이싱시키는 단계로 구성되고, 상기 슬라이싱 단계는 상기 다수개의 패드의 단면적을 노출시키는 것을 특징으로 하는 집적회로장치의 제조방법.
  5. 제4항에 있어서, 상기 슬라이싱 단계는 한쌍의 인접하는 집적회로와 결합된 것과 다른 한쌍의 인접하는 집적회로와 결합된 다른 것을 포함하는 복수개의 패드를 커팅시켜서, 상기 양자의 인접 집적회로를 위한 전기적 접촉 영역을 한정하는 것을 특징으로 하는 집적회로장치의 제조방법.
  6. 제1항 또는 제4항에 있어서, 복수개의 패드의 각각의 하나와 연결된 도전층의 전기적 분리부와 집적회로의 슬라이싱된 에지위로 도전층을 제공하는 단계를 더 포함하는 것을 특징으로 하는 집적회로장치의 제조방법.
  7. 제6항에 있어서, 상기 도전층의 제공 단계 전에 상기 집적회로의 슬라이싱된 에지를 따라서 전기적 절연층을 제공하는 것을 특징으로 하는 집적회로장치의 제조방법.
  8. 제6항에 있어서, 상기 도전층 제공 단계는 집적회로의 비에지 위에 도전 코팅을 형성하는 단계로 구성되는 것을 특징으로 하는 집적회로장치의 제조방법.
  9. 제1항 또는 제4항에 있어서, 상기 슬라이싱 단계는 웨이퍼의 스크라이빙 단계와 에칭 단계를 포함하는 것을 특징으로 하는 집적회로장치의 제조방법.
  10. 복수개의 노출된 패드 에지를 각각 가진 복수개의 집적회로를 생성하는 단계와, 상기 복수개의 노출된 패드 에지를 통하여 회로 보드와 복수개의 집적회로 사이에 전기적으로 접속하는 단계로 구성되는 것을 특징으로 하는 집적회로장치의 제조방법.
  11. 제1항, 제4항 또는 제10항 중 어느 한 항에 있어서, 상기 슬라이싱 단계는 여러 위치에서 수행되어, 실리콘 기판은 결과적인 집적회로의 슬라이싱된 에지에서 노출되지 않는 것을 특징으로 하는 집적회로장치의 제조방법.
  12. 제1항, 제4항 또는 제10항 중 어느 한 항에 있어서, 상기 슬라이싱 단계전에, 집적 회로는 보호 절연층에 의한 평평면상에서 그리고 에폭시에 의한 에지상에서 둘러 쌓이는 것을 특징으로 하는 집적회로장치의 제조방법.
  13. 제1항, 제4항 또는 제10항 중 어느 한 항에 있어서, 상기 집적회로장치의 적어도 하나의 외부 평평면상에서 열저하에 대한 열접촉이 형성되는 것을 특징으로 하는 집적회로장치의 제조방법.
  14. 제1항, 제4항 또는 제10항 중 어느 한 항에 있어서, 상기 집적회로장치에 집적으로 형성된 그라운드 플레인을 제공하는 단계를 더 포함하는 것을 특징으로 하는 집적회로장치의 제조방법.
  15. 제1항, 제4항 또는 제10항 중 어느 한 항에 있어서, 집적회로를 가진 복수개의 웨이퍼는 멀티 층 집적회로장치를 제공하도록 적층된 배열로 함께 조인되는 것을 특징으로 하는 집적회로장치의 제조방법.
  16. 제1항, 제4항 또는 제10항 중 어느 한 항에 있어서, 집적회로장치를 그 에지를 따라서 마운팅 요소상으로 마운팅시키는 단계를 더 포함하는 것을 특징으로 하는 집적회로장치의 제조방법.
  17. 제12항에 있어서, 상기 보호층은 EPROM 장치를 제거하도록 사용되는 방사를 투과시키는 것을 특징으로 하는 집적회로장치의 제조방법.
  18. 제1항, 제2항, 제4항 또는 제10항 중 어느 한 항에 있어서, 노출된 패드 에지를 포함하는 집적회로장치의 전기적 접촉의 반부식처리단계를 더 포함하는 것을 특징으로 하는 집적회로장치의 제조방법.
  19. 그 에지에서 노출된 전기적 패드의 복수개의 노출된 단면을 가진 기계적으로 보호되고 전기적으로 절연된 패키지내에서 반도체 소자를 형성하는 단계와, 상기 노출된 단면과 외부 회로 구성 요소 사이의 전기적 접속을 제공하는 단계로 구성되는 것을 특징으로 하는 집적회로장치의 제조방법.
  20. 제19항에 있어서, 상기 반도체 소자를 형성하는 단계는 웨이퍼상으로 보호층의 웨이퍼와이즈 부착 단계와 개별 다이에서 웨이퍼를 다이싱시키는 단계로 구성되는 것을 특징으로 하는 집적회로장치의 제조방법.
  21. 대향하는 평평면을 가지는 웨이퍼상에서, 각각 다수개의 패드를 가진 다수개의 집적회로를 생성하는 장치와, 웨이퍼의 상기 대향 평평면에서 보호 패키징 물질의 층을 웨이퍼와이즈 부가시키는 장치와, 다수개의 패키징된 집적회로장치를 한정하도록 웨이퍼와 웨이퍼에 부착된 보호 물질을 슬라이싱시키는 장치로 구성된 특징으로 하는 집적회로장치의 제조장치.
  22. 제21항에 있어서, 상기 슬라이싱 장치는 상기 다수개의 패드의 단면적을 노출시키는 것을 특징 으로 하는 집적회로장치의 제조장치.
  23. 제22항에 있어서, 상기 슬라이싱 장치는 인접하는 집적회로와 결합된 패드를 커팅시켜서, 상기 인접 집적회로를 위한 전기적 접촉 영역을 동시에 한정하는 것을 특징으로 하는 집적회로장치의 제조장치.
  24. 웨이퍼상에서, 각각 다수개의 패드를 가진 다수개의 집적회로를 생성하는 장치와, 다수개의 패키징된 집적회로소자를 한정하도록 웨이퍼를 슬라이싱시키는 장치로 구성되고, 상기 슬라이싱 장치는 상기 다수개의 패드의 단면적을 노출시키도록 작동하는 것을 특징으로 하는 집적회로장치의 제조장치.
  25. 제24항에 있어서, 상기 슬라이싱 장치는 한쌍의 인접하는 집적회로와 결합된 것과 다른 한쌍의 인접하는 집적회로와 결합된 다른 것을 포함하는 복수개의 패드를 커팅시켜서, 상기 양자의 인접 집적회로를 위한 전기적 접촉 영역을 한정하는 것을 특징으로 하는 집적회로장치의 제조장치.
  26. 제21항 또는 제24항에 있어서, 복수개의 패드의 각각의 하나와 연결된 도전층의 전기적 분리부와 커팅된 웨이퍼의 슬라이싱된 에지위로 도전층을 제공하는 장치를 더 포함하는 것을 특징으로 하는 집적회로장치의 제조장치.
  27. 제26항에 있어서, 전기적 절연층은 상기 도전층의 제공 전에 상기 커팅된 웨이퍼의 슬라이싱된 에지를 따라서 존재하는 것을 특징으로 하는 집적회로장치의 제조장치.
  28. 제26항에 있어서, 상기 도전층은 집적회로의 비에지 위에 도전 코팅으로 구성되는 것을 특징으로 하는 집적회로장치의 제조장치.
  29. 제21항 또는 제24항에 있어서, 상기 슬라이싱 장치는 웨이퍼의 스크라이빙 및 에칭을 하기위한 장치를 포함하는 것을 특징으로 하는 집적회로장치의 제조장치.
  30. 복수개의 노출된 패드 에지를 각각 가진 복수개의 집적회로를 생성하는 장치와, 상기 복수개의 노출된 패드 에지를 통하여 회로 보드와 복수개의 집적회로 사이에 전기적으로 접속시키는 장치로 구성되는 것을 특징으로 하는 집적회로장치의 제조장치.
  31. 제21항 또는 제24항에 있어서, 상기 슬라이싱 장치는 여러 위치에서 수행되어, 실리콘 기판은 결과적인 집적회로의 슬라이싱된 에지에서 노출되지 않는 것을 특징으로 하는 집적회로장치의 제조장치.
  32. 제21항 또는 제24항에 있어서, 상기 슬라이싱 단계전에, 집적 회로는 보호 절연층에 의한 평평면상에서 그리고 에폭시에 의한 에지상에서 둘러 쌓이는 것을 특징으로 하는 집적회로장치의 제조장치.
  33. 제21항 또는 제24항에 있어서, 상기 집적회로장치의 적어도 하나의 외부 평평면상에서 열저하에 대한 열 접촉이 형성되는 것을 특징으로 하는 집적회로장치의 제조장치.
  34. 제21항 또는 제24항에 있어서, 상기 집적회로장치에 집적으로 형성된 그라운드 플레인을 더 포함하는 것을 특징으로 하는 집적회로장치의 제조장치.
  35. 제21항 또는 제24항에 있어서, 집적회로를 가진 복수개의 웨이퍼는 멀티 층 집적회로장치를 제공하도록 적층된 배열로 함께 조인되는 것을 특징으로 하는 집적회로장치의 제조장치.
  36. 제21항 또는 제24항에 있어서, 집적회로장치를 그 에지를 따라서 마운팅 요소상으로 마운팅시키는 장치를 더 포함하는 것을 특징으로 하는 집적회로장치의 제조장치.
  37. 제21항, 제24항 또는 제30항 중 어느 한 항에 있어서, 상기 보호층은 EPROM 장치를 제거하도록 사용되는 방사를 투과시키는 것을 특징으로 하는 집적회로장치의 제조장치.
  38. 제21항, 제24항 또는 제30항 중 어느 한 항에 있어서, 집적회로장치의 패드 에지와 전기적 접촉은 부식을 방지하는 것을 특징으로 하는 집적회로장치의 제조장치.
  39. 그 에지에서 노출된 전기적 패드의 복수개의 노출된 단면을 가진 기계적으로 보호되고 전기적으로 절연된 패키지내에서 반도체 소자를 형성하는 장치와, 상기 노출된 단면과 외부 회로 구성 요소 사이의 전기적 접속을 제공하는 장치로 구성되는 것을 특징으로 하는 집적회로장치의 제조장치.
  40. 제39항에 있어서, 상기 반도체 소자를 형성하는 장치는 웨이퍼상으로 보호층의 웨이퍼와이즈 부착 장치와 개별 다이에서 웨이퍼를 다이싱시키는 장치로 구성되는 것을 특징으로 하는 집적회로장치의 제조장치.
  41. 제1항 또는 제4항에 따른 집적회로장치의 제조방법을 이용하여 제조되는 것을 특징으로 하는 집적회로장치.
  42. 제21항 또는 제24항에 따른 집적회로장치의 제조장치를 이용하여 제조되는 것을 특징으로 하는 집적회로장치.
  43. 도전성 패드의 노출된 단면을 가진 전기적 절연 에지면과 전기적 절연 및 기계적 보호 물질로 형성된 탑 및 바닥면을 가진 집적회로 어셈블리로 구성되는 것을 특징으로 하는 집적회로 장치.
  44. 제43항에 있어서, 상기 집적회로 어셈블리는 적층된 배열로 함께 본딩된 복수개의 실리콘 칩으로 구성되는 것을 특징으로 하는 집적회로 장치.
  45. 제44항에 있어서, 상기 복수개의 실리콘 칩은 상기 집적회로 어셈블리내에서 서로로부터 상호 절연되는 것을 특징으로 하는 집적회로 장치.
  46. 제43항에 있어서, 전도성 패드의 상기 노출된 단면과 전기적으로 접속되고 집적회로 장치의 외부면상에 형성된 도전성 스트립을 더 포함하는 것을 특징으로 하는 집적회로 장치.
  47. 제46항에 있어서, 상기 도전성 스트립은 상기 집적회로장치의 에지를 따라서 연장되는 것을 특징으로 하는 집적회로 장치.
  48. 제47항에 있어서, 상기 도전성 스트립은 상기 집적회로 장치의 평평면으로 연장되는 것을 특징으로 하는 집적회로 장치.
  49. 제43항 또는 제46항에 있어서, 상기 도전성 스트립은 복수개의 다이의 도전성 패드의 노출된 면을 상호 접속하도록 상기 집적회로 장치의 외부면상에서 형성되는 것을 특징으로 하는 집적회로 장치.
  50. 제43항 또는 제46항에 있어서, 상기 집적회로 장치는 서로로부터 분리된 복수개의 실리콘부를 포함하는 것을 특징으로 하는 집적회로 장치.
  51. 제43항 또는 제46항에 있어서, 집적회로 장치의 외부면으로 부터 기계적으로 그리고 전기적으로 분리된 적어도 하나의 실리콘 소자로 구성되는 것을 특징으로 하는 집적회로 장치.
  52. 제43항 또는 제46항에 있어서, 집적회로 장치의 외부 평평면상에서 열저하에 대한 집적으로 형성된 열접촉부로 구성되는 것을 특징으로 하는 집적회로 장치.
  53. 제43항 또는 제46항에 있어서, 집적으로 형성된 그라운드 플레인으로 구성되는 것을 특징으로 하는 집적회로 장치.
  54. 제43항 또는 제46항에 있어서, 도전성 스트립은 복수개의 에지에서 도전성 패드의 노출된 면을 상호 접속하도록 상기 집적회로 장치의 외부면상에서 형성되는 것을 특징으로 하는 집적회로 장치.
KR1019950700986A 1992-09-14 1992-09-14 집적회로장치를제조하기위한장치및그제조방법 KR100310220B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP1992/002134 WO1994007267A1 (en) 1992-09-14 1992-09-14 Methods and apparatus for producing integrated circuit devices

Publications (1)

Publication Number Publication Date
KR100310220B1 true KR100310220B1 (ko) 2001-12-17

Family

ID=8165681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950700986A KR100310220B1 (ko) 1992-09-14 1992-09-14 집적회로장치를제조하기위한장치및그제조방법

Country Status (23)

Country Link
US (2) US5455455A (ko)
EP (1) EP0660967B1 (ko)
JP (1) JP3621093B2 (ko)
KR (1) KR100310220B1 (ko)
AT (1) ATE200593T1 (ko)
AU (1) AU2554192A (ko)
BG (1) BG99554A (ko)
CA (1) CA2144323C (ko)
DE (1) DE69231785T2 (ko)
DK (1) DK0660967T3 (ko)
EC (1) ECSP930975A (ko)
FI (1) FI951142A (ko)
GT (1) GT199300053A (ko)
HU (1) HUT73312A (ko)
IL (1) IL106710A (ko)
MA (1) MA25277A1 (ko)
MX (1) MX9305603A (ko)
MY (1) MY129454A (ko)
NO (1) NO950960L (ko)
PL (1) PL169823B1 (ko)
PT (1) PT101354A (ko)
WO (1) WO1994007267A1 (ko)
ZA (1) ZA936039B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160080706A (ko) 2014-12-30 2016-07-08 주식회사 유림기계 목재 파쇄기용 파쇄유닛의 칼날 고정장치

Families Citing this family (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69231785T2 (de) * 1992-09-14 2001-11-15 Shellcase Ltd Verfahren zum herstellen integrierte schaltungsanordnungen
IL106892A0 (en) * 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
US6117707A (en) * 1994-07-13 2000-09-12 Shellcase Ltd. Methods of producing integrated circuit devices
US5851845A (en) * 1995-12-18 1998-12-22 Micron Technology, Inc. Process for packaging a semiconductor die using dicing and testing
US5637916A (en) * 1996-02-02 1997-06-10 National Semiconductor Corporation Carrier based IC packaging arrangement
US5904546A (en) * 1996-02-12 1999-05-18 Micron Technology, Inc. Method and apparatus for dicing semiconductor wafers
US5952725A (en) 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
US5682065A (en) 1996-03-12 1997-10-28 Micron Technology, Inc. Hermetic chip and method of manufacture
FR2748350B1 (fr) * 1996-05-06 2000-07-13 Solaic Sa Composant electronique sous forme de circuit integre pour insertion a chaud dans un substrat et procedes pour sa fabrication
US6784023B2 (en) * 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
US5930652A (en) * 1996-05-28 1999-07-27 Motorola, Inc. Semiconductor encapsulation method
WO1997047040A1 (en) * 1996-05-30 1997-12-11 Shellcase Ltd. I.c. device with concealed conductor lines
US6881611B1 (en) * 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US20010003049A1 (en) * 1996-07-12 2001-06-07 Norio Fukasawa Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
US6184063B1 (en) * 1996-11-26 2001-02-06 Texas Instruments Incorporated Method and apparatus for breaking and separating a wafer into die using a multi-radii dome
US5953588A (en) * 1996-12-21 1999-09-14 Irvine Sensors Corporation Stackable layers containing encapsulated IC chips
US5903437A (en) * 1997-01-17 1999-05-11 International Business Machines Corporation High density edge mounting of chips
US5818107A (en) * 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization
US6077757A (en) * 1997-05-15 2000-06-20 Nec Corporation Method of forming chip semiconductor devices
US5863813A (en) * 1997-08-20 1999-01-26 Micron Communications, Inc. Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips
US6096576A (en) 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
DE19739684B4 (de) * 1997-09-10 2006-04-13 Robert Bosch Gmbh Verfahren zur Herstellung von Chipstapeln
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
KR100273704B1 (ko) * 1997-12-20 2000-12-15 윤종용 반도체기판제조방법
JP3514101B2 (ja) * 1998-01-28 2004-03-31 セイコーエプソン株式会社 半導体装置及びその製造方法並びに電子機器
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
US6008070A (en) 1998-05-21 1999-12-28 Micron Technology, Inc. Wafer level fabrication and assembly of chip scale packages
JP2000012745A (ja) * 1998-06-24 2000-01-14 Nec Corp 半導体パッケージおよびその製造方法
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6903451B1 (en) 1998-08-28 2005-06-07 Samsung Electronics Co., Ltd. Chip scale packages manufactured at wafer level
KR100269540B1 (ko) * 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
US6339251B2 (en) 1998-11-10 2002-01-15 Samsung Electronics Co., Ltd Wafer grooves for reducing semiconductor wafer warping
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6227941B1 (en) * 1998-11-17 2001-05-08 Advanced Micro Devices, Inc. Support structure with multi-layer support material for use during package removal from a multi-layer integrated circuit device
FR2788375B1 (fr) 1999-01-11 2003-07-18 Gemplus Card Int Procede de protection de puce de circuit integre
JP3556503B2 (ja) * 1999-01-20 2004-08-18 沖電気工業株式会社 樹脂封止型半導体装置の製造方法
US6182342B1 (en) 1999-04-02 2001-02-06 Andersen Laboratories, Inc. Method of encapsulating a saw device
US6544880B1 (en) 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6168965B1 (en) 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6452265B1 (en) 2000-01-28 2002-09-17 International Business Machines Corporation Multi-chip module utilizing a nonconductive material surrounding the chips that has a similar coefficient of thermal expansion
CN100521257C (zh) * 2000-02-15 2009-07-29 奥斯兰姆奥普托半导体有限责任公司 发射辐射半导体器件及其制造方法
DE10006738C2 (de) * 2000-02-15 2002-01-17 Osram Opto Semiconductors Gmbh Lichtemittierendes Bauelement mit verbesserter Lichtauskopplung und Verfahren zu seiner Herstellung
SG106050A1 (en) * 2000-03-13 2004-09-30 Megic Corp Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby
JP4403631B2 (ja) * 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP3631956B2 (ja) 2000-05-12 2005-03-23 富士通株式会社 半導体チップの実装方法
DE20111659U1 (de) * 2000-05-23 2001-12-13 Osram Opto Semiconductors Gmbh Bauelement für die Optoelektronik
US6875640B1 (en) * 2000-06-08 2005-04-05 Micron Technology, Inc. Stereolithographic methods for forming a protective layer on a semiconductor device substrate and substrates including protective layers so formed
JP2002043251A (ja) * 2000-07-25 2002-02-08 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
EP2323164B1 (en) 2000-08-14 2015-11-25 SanDisk 3D LLC Multilevel memory array and method for making same
EP1356718A4 (en) * 2000-12-21 2009-12-02 Tessera Tech Hungary Kft PACKAGED INTEGRATED CIRCUITS AND METHOD FOR THE PRODUCTION THEREOF
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
US6897514B2 (en) 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US6707591B2 (en) 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6841813B2 (en) 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6930364B2 (en) * 2001-09-13 2005-08-16 Silicon Light Machines Corporation Microelectronic mechanical system and methods
US6797537B2 (en) * 2001-10-30 2004-09-28 Irvine Sensors Corporation Method of making stackable layers containing encapsulated integrated circuit chips with one or more overlaying interconnect layers
DE10164800B4 (de) 2001-11-02 2005-03-31 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE10153609C2 (de) * 2001-11-02 2003-10-16 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US7169685B2 (en) 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US7787939B2 (en) 2002-03-18 2010-08-31 Sterling Lc Miniaturized imaging device including utility aperture and SSID
US20060146172A1 (en) * 2002-03-18 2006-07-06 Jacobsen Stephen C Miniaturized utility device having integrated optical capabilities
US8614768B2 (en) 2002-03-18 2013-12-24 Raytheon Company Miniaturized imaging device including GRIN lens optically coupled to SSID
US7591780B2 (en) * 2002-03-18 2009-09-22 Sterling Lc Miniaturized imaging device with integrated circuit connector system
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
KR20050007459A (ko) * 2002-04-16 2005-01-18 엑스룸 포토닉스 리미티드 통합 커넥터를 구비한 전자 광학 회로 및 그 제조 방법
US20040021214A1 (en) * 2002-04-16 2004-02-05 Avner Badehi Electro-optic integrated circuits with connectors and methods for the production thereof
US7112874B2 (en) * 2002-05-20 2006-09-26 Imagerlabs, Inc. Forming a multi segment integrated circuit with isolated substrates
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US7265045B2 (en) 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
DE10342980B3 (de) * 2003-09-17 2005-01-05 Disco Hi-Tec Europe Gmbh Verfahren zur Bildung von Chip-Stapeln
US20050064679A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Consolidatable composite materials, articles of manufacture formed therefrom, and fabrication methods
US20050064683A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Method and apparatus for supporting wafers for die singulation and subsequent handling
US7713841B2 (en) * 2003-09-19 2010-05-11 Micron Technology, Inc. Methods for thinning semiconductor substrates that employ support structures formed on the substrates
EP1676160A4 (en) 2003-10-15 2008-04-09 Xloom Photonics Ltd ELECTRO-OPTICAL CIRCUITRY HAVING AN INTEGRATED CONNECTOR AND METHODS OF PRODUCING THE SAME
TWI233170B (en) * 2004-02-05 2005-05-21 United Microelectronics Corp Ultra-thin wafer level stack packaging method and structure using thereof
DE102004009742B4 (de) * 2004-02-25 2010-03-04 Infineon Technologies Ag Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips
US7244665B2 (en) * 2004-04-29 2007-07-17 Micron Technology, Inc. Wafer edge ring structures and methods of formation
US7547978B2 (en) * 2004-06-14 2009-06-16 Micron Technology, Inc. Underfill and encapsulation of semiconductor assemblies with materials having differing properties
US7235431B2 (en) 2004-09-02 2007-06-26 Micron Technology, Inc. Methods for packaging a plurality of semiconductor dice using a flowable dielectric material
US20060138626A1 (en) * 2004-12-29 2006-06-29 Tessera, Inc. Microelectronic packages using a ceramic substrate having a window and a conductive surface region
US7566853B2 (en) * 2005-08-12 2009-07-28 Tessera, Inc. Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture
TWI303870B (en) * 2005-12-30 2008-12-01 Advanced Semiconductor Eng Structure and mtehod for packaging a chip
FR2905198B1 (fr) * 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
US7807508B2 (en) * 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7935568B2 (en) * 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
TW200842998A (en) * 2007-04-18 2008-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and manufacturing method thereof
TWI331371B (en) * 2007-04-19 2010-10-01 Siliconware Precision Industries Co Ltd Semiconductor device and manufacturing method thereof
US7835074B2 (en) 2007-06-05 2010-11-16 Sterling Lc Mini-scope for multi-directional imaging
US7923298B2 (en) * 2007-09-07 2011-04-12 Micron Technology, Inc. Imager die package and methods of packaging an imager die on a temporary carrier
US20090093137A1 (en) * 2007-10-08 2009-04-09 Xloom Communications, (Israel) Ltd. Optical communications module
US7969659B2 (en) 2008-01-11 2011-06-28 Sterling Lc Grin lens microscope system
US7952834B2 (en) * 2008-02-22 2011-05-31 Seagate Technology Llc Flex circuit assembly with thermal energy dissipation
CN102137616B (zh) 2008-06-18 2014-09-10 雷神公司 确定焦距的透明内窥镜头
WO2010014792A2 (en) 2008-07-30 2010-02-04 Sterling Lc Method and device for incremental wavelength variation to analyze tissue
US9060704B2 (en) 2008-11-04 2015-06-23 Sarcos Lc Method and device for wavelength shifted imaging
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
EP2207200A1 (en) * 2008-12-24 2010-07-14 Nxp B.V. Stack of molded integrated circuit dies with side surface contact tracks
EP2202789A1 (en) * 2008-12-24 2010-06-30 Nxp B.V. Stack of molded integrated circuit dies with side surface contact tracks
US9070393B2 (en) 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
KR20130091794A (ko) 2009-01-27 2013-08-19 파나소닉 주식회사 반도체 칩의 실장 방법, 그 방법을 이용하여 얻어진 반도체 장치 및 반도체 칩의 접속 방법, 및, 표면에 배선이 설치된 입체 구조물 및 그 제법
US8569877B2 (en) * 2009-03-12 2013-10-29 Utac Thai Limited Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
US8232140B2 (en) * 2009-03-27 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for ultra thin wafer handling and processing
US8717428B2 (en) 2009-10-01 2014-05-06 Raytheon Company Light diffusion apparatus
US9661996B2 (en) 2009-10-01 2017-05-30 Sarcos Lc Needle delivered imaging device
US9144664B2 (en) 2009-10-01 2015-09-29 Sarcos Lc Method and apparatus for manipulating movement of a micro-catheter
WO2011045836A1 (ja) 2009-10-14 2011-04-21 国立大学法人東北大学 センサ装置およびセンサ装置の製造方法
US8828028B2 (en) 2009-11-03 2014-09-09 Raytheon Company Suture device and method for closing a planar opening
DE102010009015A1 (de) * 2010-02-24 2011-08-25 OSRAM Opto Semiconductors GmbH, 93055 Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips
WO2011110900A1 (en) * 2010-03-12 2011-09-15 Nxp B.V. Stack of molded integrated circuit dies with side surface contact tracks
US8669777B2 (en) 2010-10-27 2014-03-11 Seagate Technology Llc Assessing connection joint coverage between a device and a printed circuit board
JP6022792B2 (ja) 2012-03-30 2016-11-09 国立大学法人東北大学 集積化デバイス及び集積化デバイスの製造方法
US9299640B2 (en) 2013-07-16 2016-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Front-to-back bonding with through-substrate via (TSV)
US9929050B2 (en) 2013-07-16 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming three-dimensional integrated circuit (3DIC) stacking structure
US8860229B1 (en) * 2013-07-16 2014-10-14 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US9087821B2 (en) 2013-07-16 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US10242934B1 (en) 2014-05-07 2019-03-26 Utac Headquarters Pte Ltd. Semiconductor package with full plating on contact side surfaces and methods thereof
TWI657510B (zh) * 2014-10-02 2019-04-21 日商住友電木股份有限公司 半導體裝置之製造方法及半導體裝置
US10269686B1 (en) 2015-05-27 2019-04-23 UTAC Headquarters PTE, LTD. Method of improving adhesion between molding compounds and an apparatus thereof
CN106469689B (zh) * 2015-08-21 2019-10-11 安世有限公司 电子元件及其形成方法
KR20180090494A (ko) 2017-02-03 2018-08-13 삼성전자주식회사 기판 구조체 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794092A (en) * 1987-11-18 1988-12-27 Grumman Aerospace Corporation Single wafer moated process

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2507956A (en) * 1947-11-01 1950-05-16 Lithographic Technical Foundat Process of coating aluminum
NL81501C (ko) * 1952-04-03
US2796370A (en) * 1955-03-04 1957-06-18 Charles W Ostrander Composition and method for producing corrosion resistant protective coating on aluminum and aluminum alloys
DE1591105A1 (de) * 1967-12-06 1970-09-24 Itt Ind Gmbh Deutsche Verfahren zum Herstellen von Festkoerperschaltungen
US3644801A (en) * 1971-01-21 1972-02-22 Gary S Sheldon Semiconductor passivating process and product
SE415902B (sv) * 1979-02-13 1980-11-10 Gkn Stenman Ab Cylinderlas
JPS5784135A (en) * 1980-11-14 1982-05-26 Toshiba Corp Manufacture of semiconductor element
JPS61500393A (ja) * 1983-11-07 1986-03-06 ア−ビン・センサ−ズ・コ−ポレ−シヨン 光・検出器アレイモジュール及びその製造方法
GB8519373D0 (en) * 1985-08-01 1985-09-04 Unilever Plc Encapsulation of fet transducers
IT1186165B (it) * 1985-12-20 1987-11-18 Sgs Microelettronica Spa Dispositivo a semiconduttore di tipo eprom cancellabile con raggi ultravioletti e suo processo di fabbricazione
US4900695A (en) * 1986-12-17 1990-02-13 Hitachi, Ltd. Semiconductor integrated circuit device and process for producing the same
US4862249A (en) * 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4784721A (en) * 1988-02-22 1988-11-15 Honeywell Inc. Integrated thin-film diaphragm; backside etch
US4962249A (en) * 1988-06-23 1990-10-09 Mobil Oil Corporation High VI lubricants from lower alkene oligomers
JPH0217644A (ja) * 1988-07-06 1990-01-22 Hitachi Ltd 集積回路
US4933898A (en) * 1989-01-12 1990-06-12 General Instrument Corporation Secure integrated circuit chip with conductive shield
JP2829015B2 (ja) * 1989-01-19 1998-11-25 株式会社東芝 半導体素子の加工方法
US4984358A (en) * 1989-03-10 1991-01-15 Microelectronics And Computer Technology Corporation Method of assembling stacks of integrated circuit dies
FR2645681B1 (fr) * 1989-04-07 1994-04-08 Thomson Csf Dispositif d'interconnexion verticale de pastilles de circuits integres et son procede de fabrication
US5104820A (en) * 1989-07-07 1992-04-14 Irvine Sensors Corporation Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
US5147815A (en) * 1990-05-14 1992-09-15 Motorola, Inc. Method for fabricating a multichip semiconductor device having two interdigitated leadframes
JPH07120646B2 (ja) * 1990-05-16 1995-12-20 株式会社東芝 メサ型半導体ペレットの製造方法
US5126286A (en) * 1990-10-05 1992-06-30 Micron Technology, Inc. Method of manufacturing edge connected semiconductor die
FR2670323B1 (fr) * 1990-12-11 1997-12-12 Thomson Csf Procede et dispositif d'interconnexion de circuits integres en trois dimensions.
US5292686A (en) * 1991-08-21 1994-03-08 Triquint Semiconductor, Inc. Method of forming substrate vias in a GaAs wafer
US5266833A (en) * 1992-03-30 1993-11-30 Capps David F Integrated circuit bus structure
DE69231785T2 (de) * 1992-09-14 2001-11-15 Shellcase Ltd Verfahren zum herstellen integrierte schaltungsanordnungen
US5376235A (en) * 1993-07-15 1994-12-27 Micron Semiconductor, Inc. Method to eliminate corrosion in conductive elements

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794092A (en) * 1987-11-18 1988-12-27 Grumman Aerospace Corporation Single wafer moated process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160080706A (ko) 2014-12-30 2016-07-08 주식회사 유림기계 목재 파쇄기용 파쇄유닛의 칼날 고정장치

Also Published As

Publication number Publication date
DE69231785T2 (de) 2001-11-15
PT101354A (pt) 1994-07-29
GT199300053A (es) 1995-03-03
JP3621093B2 (ja) 2005-02-16
DE69231785D1 (de) 2001-05-17
IL106710A0 (en) 1993-12-08
EP0660967A1 (en) 1995-07-05
NO950960D0 (no) 1995-03-13
ATE200593T1 (de) 2001-04-15
DK0660967T3 (da) 2001-08-13
EP0660967B1 (en) 2001-04-11
IL106710A (en) 1997-01-10
ECSP930975A (es) 1994-04-20
WO1994007267A1 (en) 1994-03-31
BG99554A (en) 1996-03-29
FI951142A (fi) 1995-05-10
FI951142A0 (fi) 1995-03-10
ZA936039B (en) 1994-03-10
MX9305603A (es) 1994-05-31
MA25277A1 (fr) 2001-12-31
HUT73312A (en) 1996-07-29
HU9500783D0 (en) 1995-05-29
NO950960L (no) 1995-05-10
US5455455A (en) 1995-10-03
PL169823B1 (pl) 1996-09-30
MY129454A (en) 2007-04-30
CA2144323C (en) 2005-06-28
US5547906A (en) 1996-08-20
AU2554192A (en) 1994-04-12
CA2144323A1 (en) 1994-03-31
JPH08503813A (ja) 1996-04-23
PL308140A1 (en) 1995-07-24

Similar Documents

Publication Publication Date Title
KR100310220B1 (ko) 집적회로장치를제조하기위한장치및그제조방법
US6117707A (en) Methods of producing integrated circuit devices
EP0740852B1 (en) Method of producing integrated circuit devices
US6972480B2 (en) Methods and apparatus for packaging integrated circuit devices
KR100419352B1 (ko) 반도체장치용 패키지 및 그의 제조방법
US6646289B1 (en) Integrated circuit device
US4652970A (en) High density LSI package for logic circuits
US20110033979A1 (en) Edge connect wafer level stacking
US20020027296A1 (en) Methods for producing packaged integrated circuit devices & packaged integrated circuit devices produced thereby
JP2004031754A (ja) 積層マルチチップパッケージ、これを構成するチップの製造方法及びワイヤボンディング方法
WO2003098687A1 (fr) Dispositif a semiconducteur et procede de fabrication
JP2004119726A (ja) 回路装置の製造方法
KR20040097899A (ko) 반도체 장치의 제조 방법
CA1205578A (en) Method for manufacturing an integrated circuit device
US7183190B2 (en) Semiconductor device and fabrication method therefor
JP2003046054A (ja) 板状体、リードフレームおよび半導体装置の製造方法
JP3418106B2 (ja) 半導体装置およびその製造方法
KR100377467B1 (ko) 반도체패키지용 써킷테이프의 라미네이션 방법
JP2004048077A (ja) 半導体装置の製造方法
TW200423364A (en) Semiconductor package and manufacturing method thereof
JPH0391953A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110718

Year of fee payment: 11

EXPY Expiration of term