JP3621093B2 - 集積回路装置を製造するための方法及び装置 - Google Patents

集積回路装置を製造するための方法及び装置 Download PDF

Info

Publication number
JP3621093B2
JP3621093B2 JP50772194A JP50772194A JP3621093B2 JP 3621093 B2 JP3621093 B2 JP 3621093B2 JP 50772194 A JP50772194 A JP 50772194A JP 50772194 A JP50772194 A JP 50772194A JP 3621093 B2 JP3621093 B2 JP 3621093B2
Authority
JP
Japan
Prior art keywords
integrated circuit
wafer
circuit device
pads
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP50772194A
Other languages
English (en)
Other versions
JPH08503813A (ja
Inventor
バドゥイ，ピエール
Original Assignee
シェルケース・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シェルケース・リミテッド filed Critical シェルケース・リミテッド
Publication of JPH08503813A publication Critical patent/JPH08503813A/ja
Application granted granted Critical
Publication of JP3621093B2 publication Critical patent/JP3621093B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dicing (AREA)
  • Bipolar Transistors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

発明の分野
本発明は、集積回路装置を製造するための方法及び装置、及びこれらの方法及び装置によって製造された集積回路に関する。
発明の背景
全ての集積回路装置の製造における重要な工程は「パッケージング」として知られており、この工程には、集積回路の中央にあるシリコンチップの機械的保護及び環境に対する保護、並びにシリコンチップの所定の場所と外部電気端子との間の電気的相互接続が含まれる。
現在、半導体のパッケージングには、ワイヤボンディング、テープ自動ボンディング（TAB）、及びフリップチップという三つの主要な技術が使用されている。
ワイヤボンディングは、チップの結合パッドとパッケージの接点との間に金ボンディングワイヤを溶接するのに熱及び超音波エネルギを使用する。
テープ自動ボンディング（TAB）は、ボンディングワイヤの代わりに銅箔テープを使用する。銅箔テープは、特定のダイ−パッケージ組み合わせについて形成されており、これに適した銅トレースの所定のパターンを有する。個々の導線は個々に又は一群をなしてチップの種々のボンディングパッドに接続される。
フリップチップは、ソルダバンプが結合パッドの上側に形成された集積回路ダイであり、該ダイをソルダバンプ側を下にした「フリップ」回路とし、基板に直接はんだ付けすることができる。ワイヤボンディングを必要とせず、パッド内の空間を大きく節約することができる。
上述の技術の各々には、特定の問題点がある。ワイヤボンディング及びTABボンディングは、ボンディング部を良好に形成できない場合があり、ダイに比較的高い温度及び機械的圧力を加え易い。ワイヤボンディング技術及びTAB技術は、両方とも、パッケージの大きさの観点から見て問題があり、ダイのパッケージに対する面積比が約10％乃至60％の集積回路装置を製造する。
フリップチップは、パッケージングを行わず、ただ相互接続のみを行う。この相互接続には、ソルダバンプにおける比均等性の問題点並びに熱膨張による不整合の問題点があり、これらの問題点は、シリコン又は熱膨張特性がシリコンと同様の材料に対して有用な基板の使用を制限する。
発明の概要
本発明は、上述の問題点の多くを解決した集積回路装置を製造するための装置及び技術を提供しようとするものであり、比較的小型で軽量で高性能の集積回路を提供しようとするものである。
かくして、本発明の好ましい実施例によれば、多数のパッドを各々有する複数の集積回路を第１及び第２の平らな表面を持つウェーハ上に製造する工程と、ウェーハの前記両表面に保護材層を設けるウェーハワイズ取り付け工程と、その後、ウェーハ及びこのウェーハに取り付けられた保護材層をスライスして複数のパッケージ前の集積回路装置を形成するスライス工程とを有する集積回路装置製造方法が提供される。
「ウェーハワイズ」（waferwise）という用語は、ウェーハ全体にそのような処理を一度に加えることを必要としないということに着目されたい。「ウェーハワイズ」という用語は、ダイシング前の多くのダイに加えられる工程に等しく適用される。
本発明の好ましい実施例によれば、スライス工程は、多数のパッドの断面を露呈する。
好ましくは、スライス工程は、一対の隣接した集積回路の両方について電気接点領域を同時に形成するようにパッドを切断する。
更に、本発明の好ましい実施例によれば、多数のパッドを各々有する複数の集積回路をウェーハ上に製造する工程と、その後、ウェーハをスライスして複数の集積回路要素を形成するスライス工程とを有し、このスライス工程により多数のパッドの断面を露呈する、集積回路装置製造方法が提供される。
好ましくは、スライス工程は、一対の隣接した集積回路の一方と導通したパッド及び一対の隣接した集積回路の他方と導通したパッドを含む複数のパッドを切断し、これによって、対をなした隣接する集積回路の両方についての電気接点領域を形成する。
本発明の好ましい実施例によれば、集積回路のスライス縁部上に導電層をパッドの露呈縁部と導通した状態で設ける工程を更に有し、多数のパッドのうちの別の一つのパッドと導通した導電層の部分を互いに電気的に分離する。
好ましくは、導電層を設ける工程においてウェーハのスライス縁部に沿って電気絶縁層が露呈している。
本発明の好ましい実施例によれば、導電層を設ける工程は、導電コーティングを集積回路の縁部以外の部分にも形成する工程を含む。
好ましくは、スライス工程は、ウェーハに刻み目線を付ける工程、及びこの工程の後にウェーハにエッチングを施す工程を含む。
更に、本発明の好ましい実施例によれば、多数のパッドの露呈縁部を各々有する複数の集積回路を製造する工程と、複数の集積回路と回路基板とを多数のパッドの露呈縁部を介して電気的に接続する工程とを有する集積回路装置製造方法が提供される。
好ましくは、スライス工程は、結果的に得られた集積回路のスライス縁部のところでシリコン基板が露呈されない位置で行われる。変形例では、砒化ガリウムやゲルマニウムのようなシリコン以外の材料でできた基板を特定の用途で使用できるということは理解されよう。簡明化を図る目的で、「シリコン」という用語は、集積回路の基板として使用できるシリコン以外の材料を含む広い意味で、本明細書及び請求の範囲の全体に亘って使用される。それにもかかわらず、特定の実施例において本明細書中で説明した技術及びプロセスは、特にシリコンに適している。
本発明の好ましい実施例によれば、スライス工程の前に、集積回路の平らな表面を保護材層で取り囲み、縁部をエポキシで取り囲む。
好ましくは、前記集積回路装置の少なくとも一つの平らな外面に熱結合パッドを形成する。
更に、本発明の好ましい実施例によれば、集積回路装置に接地平面を一体に形成する工程を更に有する。
更に、本発明の好ましい実施例によれば、集積回路を支持する複数のウェーハを積み重ねた構成で互いに接合し、多層集積回路装置を構成する。
本発明の好ましい実施例によれば、集積回路装置をその縁部に沿って取り付け要素に取り付ける工程を更に有する。
好ましくは、保護材層は、消去可能なプログラム可能読み取り専用記憶装置の消去に使用される放射線に対して透明である。
本発明の好ましい実施例によれば、前記集積回路装置の電気接点を耐蝕処理する工程を実行する。特定的に述べると、好ましくは、パッドの露呈縁部に耐蝕処理を施す。
更に、本発明の好ましい実施例によれば、機械的に保護され且つ電気的に絶縁されたパッケージの内部の半導体素子を形成し、電気パッドの複数の断面をパッケージの縁部で露呈させる工程と、前記露呈した断面と外部回路との間を電気的に接続する工程とを有する半導体装置製造方法が提供される。
好ましくは、半導体素子の形成工程は、保護材層をウェーハ上に設けるウェーハワイズ取り付ける工程と、この工程に続いて、ウェーハを個々のダイにダイシングするダイシング工程とを含む。「ウェーハワイズ」という用語は、ウェーハ全体にそのような処理を一度に加えることを必要としないということに着目されたい。「ウェーハワイズ」という用語は、ダイシング前の多くのダイに加えられる工程に等しく適用される。
更に、本発明の好ましい実施例によれば、多数のパッドを各々有する複数の集積回路を平らな両面を持つウェーハ上に製造する装置と、前記ウェーハの前記平らな両面に保護材層を設けるウェーハワイズ取り付け装置と、その後、前記ウェーハ及びこれに取り付けられた前記保護材層をスライスして複数のパッケージ前の集積回路装置を形成するスライス装置とを有する集積回路製造装置が提供される。
好ましくは、スライス装置は、多数のパッドの断面を露呈し、スライス装置は、隣接した集積回路を導通するパッドを切断すると同時に隣接した集積回路への電気接点領域を構成する。
更に、本発明の好ましい実施例によれば、多数のパッドを各々有する複数の集積回路をウェーハ上に製造する装置と、その後、ウェーハをスライスして複数の集積回路装置を形成するスライス装置とを有し、スライス装置は、多数のパッドの断面を露呈するように作動する、集積回路製造装置が提供される。
好ましくは、スライス装置は、一対の隣接した集積回路の一方と導通したパッド、及び対をなした隣接した集積回路の他方と導通したパッドを含む複数のパッドを切断して、前記対をなした隣接する集積回路の両方の電気接点領域を構成する。
本発明の好ましい実施例によれば、集積回路のスライス縁部上に導電層をパッドの縁部と電気的に導通した状態で付け、多数のパッドのうちの別のパッドと導通した導電層の部分を電気的に分離するための装置を更に有する。
好ましくは、導電層をその上側に設ける前に、切断し たウェーハのスライス縁部に沿って電気絶縁層が露呈し ている。
好ましくは、導電層は、集積回路の縁部以外に付けた導電コーティングからなる。
本発明の好ましい実施例によれば、スライス装置はウェーハに刻み目線を付けるための装置及びこれに続いてウェーハをエッチングするための装置を含む。
更に、本発明の好ましい実施例によれば、多数の露呈したパッド縁部を各々有する複数の集積回路を製造するための手段と、複数の集積回路と回路基板との間を前記多数の露呈したパッド縁部を介して電気的に接続するための手段とを有する集積回路製造装置が提供される。
好ましくは、スライス装置は、結果的に得られた集積回路のスライス縁部のところでシリコン基材が露呈されない位置で作動される。
好ましくは、本発明の装置は、上述した工程のいくつか及び全てを実施できるように作動する。
更に、本発明の好ましい実施例によれば、機械的に保護され且つ電気的に絶縁されたパッケージ内の半導体素子を形成し、電気パッドの複数の露呈された断面を、パッケージの縁部で露呈させるための手段と、露呈された断面と外部回路との間を電気的に接続するための装置とを有する半導体装置の製造装置が提供される。
本発明の好ましい実施例によれば、上述の特徴のうちの任意の特徴を持つ方法に従って、又は装置を使用してつくられた集積回路装置が提供される。
更に、本発明の好ましい実施例によれば、電気絶縁性であり且つ機械的な保護を与える材料で形成された上面及び下面と、導電パッドの露呈断面を持つ電気絶縁性の縁部表面とを有するダイからなる集積回路装置が提供される。
好ましくは、ダイは、積み重ねた関係で互いに結合された複数のシリコンチップからなる。
本発明の好ましい実施例によれば、複数のシリコンチップは、ダイ内で互いに絶縁されている。
好ましくは、集積回路装置の外面に形成され且つ導電パッドの露呈断面と電気的に導通した導電ストリップを更に有する。
本発明の好ましい実施例によれば、導電ストリップは、集積回路装置の縁部に沿って延びており、更に、集積回路装置の平らな表面にまで延びている。
好ましくは、導電ストリップは、複数のダイの導電パッドの露呈断面を相互接続するため、集積回路装置の外面上に形成されており、これによって、その間に電気的相互接続を構成する。
本発明の好ましい実施例によれば、集積回路装置は、互いに絶縁された複数のシリコン部分を有する。
更に、本発明の好ましい実施例によれば、集積回路装置は、この装置の前記外面から機械的に及び電気的に絶縁された少なくとも一つのシリコン要素を有する。
更に、本発明の好ましい実施例によれば、集積回路装置は、この装置の平らな外面に設けられたヒートシンクへの、一体に形成された熱連結部、及び一体に形成された接地平面を有する。
好ましくは、複数の縁部の導電パッドの前記露呈断面を相互接続するため、導電ストリップが前記集積回路装置の前記外面に形成されている。
【図面の簡単な説明】
本発明は、以下の詳細な説明を添付図面を参照することにより更によく理解されるであろう。
第１図は、本発明の好ましい実施例に従ってつくられており且つ作動する集積回路装置の概略斜視図であり、
第２図は、複数のダイを備えたウェーハへの保護材層の取り付け工程を記す概略斜視図であり、
第３図は、保護材層のウェーハへの取り付け工程に続いて行われる、ウェーハに刻み目線を付けて個々のダイを構成する工程の概略斜視図であり、
第4A図、第4B図、第4C図、第4D図、及び第4E図は、本発明の好ましい実施例による集積回路装置の種々の製造段階の断面図であり、
第５図は、第4E図のウェーハをダイシングすることによって製造された集積回路装置を示す部分切断詳細斜視図であり、
第６図は、ダイシング後でパッケージ前の個々のダイの斜視図であり、
第７図は、導電コーティングを付着させた後で且つフォトレジスト印刷中の第６図のダイの斜視図であり、
第８図は、垂直取り付けに特に適した集積回路パッケージの変形例の形体の斜視図であり、
第９図は、本発明の好ましい実施例に従って基板を絶縁したダイの斜視図であり、
第10図は、本発明の好ましい実施例に従ってつくられており且つ作動するマルチダイ集積回路パッケージの斜視図であり、
第11A図、第11B図、第11C図、第11D図、第11E図、第11F図、第11G図、第11H図、第11I図、第11J図、第11K図、第11L図及び第11M図は、本発明の好ましい実施例による集積回路装置の種々の製造段階の断面図であり、
第12A図及び第12B図は、本発明の方法を実施するための装置の概略ブロックダイヤグラムである。
実施例
第１図乃至第12B図を参照すると、これらの図には本発明の好ましい実施例による集積回路装置の製造が示してある。
第１図は、本発明の好ましい実施例に従って製作されており且つ作動する集積回路装置の好ましい実施例が示してあり、この集積回路装置は、比較的薄く且つコンパクトで、環境に対して保護されており且つ機械的に強化された集積回路パッケージ10を含む。この集積回路パッケージには、その縁部表面14に沿って複数の電気接点12がメッキしてある。本発明の好ましい実施例によれば、電気接点12は、縁部表面を通って集積回路パッケージの平らな表面16上に延びている。電気接点がこのように構成されているため、集積回路パッケージ10を平らな表面及び縁部表面の両方で回路基板上に取り付けることができる。集積回路パッケージ10には、一体に形成された接地平面（図示せず）並びに接地平面接点18が含まれるということに着目されたい。
本発明の好ましい実施例によれば、集積回路パッケージ10には、一つ又はそれ以上の熱結合パッド19がその平らな表面16の一方又は両方に形成されている。このような熱結合パッド19を設けることは、随意である。
本発明の好ましい実施例によれば、及び第２図及び第4A図を参照すると、複数の完成したダイ22が、通常の技術で上側に形成された完全なシリコンのウェーハ20の能動面24を保護材層26にエポキシ層28を介して結合する。保護材層26は、代表的には、ガラス、アルミナ、酸化ベリリウム、サファイヤ、又は任意の他の適当な絶縁基材からなる。
保護材層26は、光学アライメント又は赤外線アライメントを行うのに有用なスペクトル領域の放射線に対して透明であるのが好ましい。
ウェーハを本発明に従って使用する場合には、ウェーハ20の従来の製造の特定の工程をなくすことができるということは理解されよう。なくすことのできる工程には、パッドの上側のパシベーション層にヴァイア開口部を設ける工程、ウェーハ背部研削工程、及びウェーハ背部金属コーティング工程が含まれる。
完全なウェーハ20には、接地平面を通常の平版印刷技術で任意の適当な位置に一体に形成することができる。変形例では、接地平面が能動面24とエポキシ層28との間にあるように、第4A図の結合工程の前に通常の技術により接地平面を能動面24上に置き、形成するのがよい。
本明細書中、上述した結合工程に続き、好ましくは、第4B図に示すように、ウェーハを研削して所定の厚さ、代表的には、200μｍにする。ウェーハは、保護材層26をウェーハに結合して機械的強度を高めることによってこのように薄くすることができる。
ウェーハを薄くした後、個々のダイを分離する所定のダイシング線に沿って、ウェーハの後面に刻み目線を付ける。刻み目線の溝30は、これらの溝の下のウェーハの厚さを代表的には100μｍに減じるのに十分な深さを持つている。刻み目線を設けたウェーハを第３図及び第4C図に示す。
次いで、刻み目線を設けたウェーハを、第4D図、及び更に詳細には第５図に示すように、シリコンをフィールド酸化物層まで蝕刻するように、水酸化カリウム（KOH）を24％、水を63％、及びイソプロピルアルコールを13％含む溶液のような通常のシリコンエッチング溶液内でエッチングする。
次に、第５図を特に参照すると、フィールド酸化物層を含む少なくとも一つの絶縁層に参照番号32が附してあり、金属パッドに参照番号34が附してある。金属パッドの上側の絶縁層には参照番号36が附してある。接地平面には参照番号38が附してある。
シリコンエッチング工程の結果、厚さが約100μｍのシリコン39を各々含む複数の別々のダイ40が形成される。
シリコンエッチング工程に続き、第２の保護材層42をダイ40の第１の保護材層26の反対側に結合する。エポキシ層44は、ダイ40と保護材層42との間にあり、エポキシは、更に、ダイ40間の隙間を埋める。
図4E図でわかるように、ダイ40、第１及び第２の保護 材層26及び42からなるサンドウィッチを、隣接したダイ40間の隙間に沿って延びる線50に沿ってダイシングする。ダイシングしたチップの縁部が、第4E図及び第５図に示すように、シリコン39の外周から少なくとも距離ｄだけ離間されているように線50を選択するということが本発明の大きな特徴である。
第4E図のサンドウィッチを線50に沿ってダイシングすることによって、ウェーハ20上に形成された多数のパッド34の縁部を露呈し、これらのパッドの縁部が、このように露呈したとき、ダイ40の接点表面を構成するというのが本発明の大きな特徴である。第4E図のサンドウィッチのダイシングは、更に、接地平面38の縁部分を露呈する。これらの縁部は、接地平面の接点表面52を構成する。
第６図は、ダイシング後でパッケージ前の個々のダイを示す。露呈された接点表面51及び52以外の集積回路装置全体の周囲が、集積回路パッケージを構成する保護材層26と42との間に、エポキシ53でシールされている。
本発明の好ましい実施例によれば、ダイの全体又は部分、又は少なくともその縁部にアルミニウムのような導電コーティングを真空蒸着によってコーティングする。この導電コーティングを標準的なフォトレジスト印刷技術を使用して第７図に示すように選択的にエッチングし、電気的に絶縁された多数の導電ストリップ62を形成する。これらの導電ストリップの各々は、異なる接点表面51又は52と電気的に導通している。更に、熱結合パッド19はこの段階で構成される。
導電ストリップは、好ましくは、ニッケルコーティングが施されており、更に、通常の方法で金メッキ及び／又ははんだコーティングが施してある。第８図は、全ての接点ストリップがその一方の縁部70上に現れる本発明の変形例を示す。集積回路装置を垂直に取り付けるため、この縁部は、次いで、プリント回路基板の表面に取り付けられる。例示の実施例は、装置の種々の縁部に設けられた個々の接点表面51と縁部70に設けられた接点ストリップ74とを導通させる導電路72を構成する。このような導電路は、集積回路パッケージの平らな表面の一方又は両方に形成される。
次に、第９図を参照すると、本発明の別の随意の特徴を示している。第９図からわかるように、基板をダイの部分から容易に分離することができる。これは、第4C図及び第4D図に示すように、別の刻み目線を加え、これらの刻み目線に沿ってエッチングを行うことによって行われるが、こうした作業は、ダイの境界に沿ってでなく、一つの所与のダイ境界内で行われる。このような刻み目線の付与及びエッチングに続き、シリコン基板の隣接部分76間をエポキシ78で充填する。
次に、本発明の好ましい実施例に従ってつくられており且つ作動するマルチダイ集積回路パッケージを示す第10図を参照する。
集積回路パッケージにダイが一つしか含まれない第１図乃至第９図の実施例とは異なるように、第10図の実施例は複数のダイ102を含み、これらのダイは、好ましくは、積み重ねた構成で配置されている。各ダイ102には、同じ又は異なる回路が設けられている。ダイは、電気的に絶縁された関係で互いの上に重ねられており、これらのダイの間には追加の絶縁層が介在されていてもよいし、なくてもよい。
マルチダイ集積回路パッケージ100は、比較的薄く且つコンパクトであり、環境に対して保護されており且つ機械的に強化してあり、その縁部表面114に沿ってメッキされた多数の電気接点112を有する。本発明の好ましい実施例によれば、これらの電気接点112は、集積回路パッケージの縁部表面を通って平らな表面116上に延びている。電気接点のこの構成により、集積回路パッケージ100は、その平らな表面及びその縁部表面の両方で回路基板上に取り付けることができる。集積回路パッケージ100には、一つ又はそれ以上の一体に形成された接地平面（図示せず）並びに接地平面接点118が設けられているということに着目されたい。更に、複雑な相互接続機能を提供する、ASICのような、一つ又はそれ以上の特定のダイを積み重ねた集積回路間に介在させるのがよい。
本発明の好ましい実施例によれば、集積回路パッケージ100には、その平らな面116の一つ又は両方に形成された一つ又はそれ以上の熱結合パッド119が設けられているのがよい。このような熱結合パッド119を設けることは随意である。
第11A図、第11B図、第11C図、第11D図、第11E図、第11F図、第11G図、第11H図、第11I図、第11J図、第11K図、第11L図、及び第11M図は、本発明の好ましい実施例によるマルチダイ集積回路パッケージの製造の種々の段階の断面図である。
第１図乃至第９図の実施例の第4A図乃至第4Dの工程と同様に、本発明の好ましい実施例によれば、及び第11A図に示すように、複数のダイ122が通常の技術によって上側に形成された完成したウェーハ120の能動面124を、エポキシ層128を介して保護材層126に結合する。保護材 層126は、代表的には、ガラス、アルミナ、酸化ベリリウム、サファイヤ、又は任意の他の適当な絶縁基材からなる。
完成したウェーハ120の任意の適当な位置に一体の接地平面を通常の技術で形成するのがよい。変形例では、接地平面が能動面124とエポキシ層128との間にあるように、第11A図の結合工程の前に、接地平面を能動面124上に置き且つこれに合わせて通常の技術で形成するのがよい。
上述の結合工程に続き、ウェーハを研削して第11B図に示すように代表的には200μｍにする。
ウェーハを薄くする工程に続き、随意であるが、個々のダイを分離する所定のダインング線に沿って、ウェーハの背面に刻み目線を付ける。刻み目線の溝130は、その下にあるウェーハの厚さを代表的には100μｍにまで減じるのに十分な深さを有する。刻み目線を付けたウェーハを第11C図に示す。
次に、刻み目線を付けたウェーハを上文中に説明したような通常のシリコンエッチング溶液内でエッチングし、シリコンを第11D図に示すようにフィールド酸化層まで蝕刻する。
この段階では、各ダイは、全体として、第５図に示し且つ上文中に説明した形体に形成されている。
マルチダイ集積回路パッケージの製造では、第4D図の工程に続いてウェーハを第１図乃至第９図の実施例におけるように結合しダイシングする代わりに、刻み目線を付け且つエッチングしたダイ122上に第11E図に示すように別のウェーハ150を結合する。結合に使用したエポキシ152は、隣接したダイ122のシリコン基材間の隙間を埋め、及びかくして、各ダイに設けられた酸化物パシベーション層が提供する絶縁に加え、これらのダイを絶縁する。
第11E図の結合工程に続き、第11F図に示すようにウェーハ150を薄くし、第11G図及び第11H図に夫々示すようにウェーハ150に刻み目線を付け、次いでエッチングする。これらの工程は、第4B図乃至第4D図と関連して上文中に説明したのと同様に行われる。
第11H図のエッチング工程に続き、第11I図に示すように、刻み目線を付け且つエッチングしたウェーハ150上に別のウェーハ160を結合する。結合工程で使用されたエポキシ162は、ウェーハ150上の隣接したダイ163のシリコン基材間の隙間を埋め、及びかくしてこれらを絶縁する。
第11I図の結合工程に続き、第11J図に示すようにウェーハ160を薄くし、第11K図及び第11L図の夫々に示すようにウェーハ160に刻み目線を付け、次いでエッチングする。これらの工程は、第4B図乃至第4D図と関連して上文中に説明したのと同様に行われる。
所望数のウェーハが互いに結合されるまで上述のプロセスを繰り返す。
最後のウェーハのシリコンエッチングに続き、第11M図に示すように、第２の保護材層170をこれに結合する。エポキシ層172が最後のウェーハのダイ174と第２の 保護材層170との間にあり、このエポキシは、ダイ174間の隙間を埋める。
第4E図と関連して上文中に説明したように、複数のウェーハと第１及び第２の保護材層126及び170とからなるサンドウィッチを、次いで、各ウェーハの隣接したダイ間の隙間に沿って延びる線に沿ってダイシングし、パッケージング前の複数の集積回路を構成する。
第4E図及び第11M図のサンドウィッチを切断することによってウェーハ上の多数のパッドの縁部を露呈することが本発明の大きな特徴である。これらのパッドの縁部は、このように露呈されたとき、接点表面を構成する。これらの接点表面には、好ましくは、耐蝕処理が施される。第11M図のサンドウィッチをダイシングすることによって、接地平面の縁部もまた露呈される。これらの縁部は接地平面の接点表面を構成し、好ましくは、これらの表面にも耐蝕処理が施される。露呈した接点表面以外の集積回路装置全体の周囲が保護材層126と170との間でエポキシでシールされ、これによって集積回路パッケージが構成される。
第１図乃至第９図の実施例と同様に、及び本発明の好ましい実施例によれば、ダイの全体又は部分、又は少なくともその縁部アルミニウムのような導電コーテイングを真空蒸着等でコーティングする。この導電コーティングを標準的なフォトレジスト平版印刷技術を使用して第10図に示すように選択的にエッチングし、電気的に絶縁された多数の導電ストリップ112を形成する。これらの導電ストリップの各々は、異なる接点表面と電気的に連通している。導電ストリップ112は種々のダイ間を相互接続し並びにこれらのダイを外部回路に相互接続する。更に、接地平面接点118及び熱結合パッド19がこの段階で構成される。
導電ストリップには、好ましくは、ニッケルコーティングが施してあり、更に、通常の技術で金メッキ及び／又ははんだコーティングが施してあるのがよい。適当な耐蝕処理も施してあるのがよい。上文中に説明した積み重ね集積回路パッケージは、必ずしも単一の全ウェーハからの即ち同じウェーハからのダイで形成されていなくてもよい。積み重ねをなして組み合わされたダイは、任意の適当な技術で個々に又はグループをなして形成されているのがよい。ダイは、好ましくは、積み重ねの歩留りを高めるため、積み重ねに組み込まれる前に選別段階を通過する。
熱伝導率の高い絶縁基板をダイの積み重ねに組み込むことによって、積み重ねの放熱を改善することができる。
次に、第12A図及び第12B図を参照する。これらの図には、集積回路パッケージを本発明の好ましい実施例に従って製作するための装置が図示されている。通常のウェーハ製作設備180は、完全なウェーハ20を提供する。個々のウェーハ20は、それらの能動面が結合装置182で結合され、好ましくは、エポキシが均等に分布するようにウェーハ20、保護材層26、及びエポキシ28を回転させるための設備を備えた結合装置182で結合されている。
結合したウェーハ（第３図参照）の非能動面を、英国のスピードファム機械社から商業的に入手できる、12.5A研磨剤を使用した型番32BTGWのような研削装置184等によって薄くする。
次いで、ニッケルメッキしたダイヤモンドブレードを使用したクリッケアンドソッファ775ダイシング鋸によってウェーハの非能動面に刻み目線を付け、第4C図に示す結果を得る。
次いで、第4C図の刻み目線を付けたウェーハをシリコンエッチング溶液190が入った温度制御浴188内でエッチングする。この目的のために商業的に入手できる器具には、ケムクリーン浴及びWHRV循環器浴が含まれ、これらは両方とも米国のワファブ社が製造している。適当な通常のシリコンエッチング溶液は、英国のマイクローイメージ技術社から商業的に入手できるイソファームシリコンエッチング液である。ウェーハは、従来の通りにエッチング後に濯がれる。かくして得られたエッチング済みのウェーハを第4D図に示す。
エッチング済みのウェーハの非能動側を結合装置182と本質的に同じであるのがよい結合装置192で別の保護材層42に結合し、第4E図に示すような両面が結合されたウェーハサンドウィッチを形成する。
装置186と同じであるのがよいダイシング装置194が第4E図の結合済みのウェーハサンドウィッチをダイシングして個々のダイにする。好ましくは、厚さが約0.102mm乃至約0.305mm（４ミル乃至12ミル）のダイヤモンドレジノイドブレードでなければならない。結果的に得られたダイの外観は、ほぼ第６図に示す通りである。
次いで、米国特許第2,507,956号、第2,851,385号、及び第2,796,370号のうちの任意の特許に記載されているように、ダイシングしたダイにクロム酸塩処理溶液198が入った浴196内で耐蝕処理を施す。これらの特許について触れたことにより、これらの特許に開示されている内容は本明細書中に組み入れたものとする。
米国のマテリアル・リサーチ社が製造した903M型スパッタリング機のような、真空蒸着技術によって作動する導電層付着装置200を使用して導電コーティングを第６図のダイの片面又は両面に付ける。
第７図に示すような導電ストリップの形成は、好ましくは、デュポン社からプライムコートの商標名で商業的に入手できる、又はシップレー社からイーグルの商標名で商業的に入手できる通常の電気式フォトレジスト付着装置を使用して行われる。フォトレジストは、デュポン社又はシップレー社から商業的に入手できるフォトレジスト浴アッセンブリ202によってダイに被覆される。
好ましくは、適当なレーザースキャナ204でフォトレジストを照射し、適当なエッチングパターンを形成する。次いで、フォトレジストを現像浴206内で現像し、次いでエッチング浴210内の金属エッチング溶液208でエッチングし、かくして、第７図に示すような導電体形体を形成する。
次いで、第７図に示す露呈した導電ストリップに、好ましくは無電解メッキ装置212でメッキを施す。この無電解メッキ装置は、日本のオクノ社から商業的に入手できる。
導電ストリップは、写真平版以外の技術で形成できるということは理解されよう。変形例では、直接書き込みのような任意の適当な技術を使用してもよい。
本発明は、上文中に特定的に図示且つ説明したものに限定されないということは当業者には明らかであろう。本発明の範囲は、以下の請求の範囲のみによって定義される。

Claims (46)

  1. 複数のパッドを各々有する集積回路を第１及び第２の平らな表面を持つ、シリコンからなるウェーハ上に製造する工程と、
    前記ウェーハの前記第１の表面に保護材層を設ける工程と、
    前記ウェーハに刻み目線を付け、その後にウェーハにエッチングを施すことにより複数の隣接したダイを形成する工程と、
    前記ダイ間の隙間をエポキシで取り囲み、前記ウェーハの第２の平らな表面に保護材層を設ける工程と、
    その後、前記ウェーハ及びこれに取り付けられた前記保護材層を、隣接したダイ間の隙間において前記シリコンが露呈されない位置でスライスして、パッケージ前の複数の集積回路装置を形成するスライス工程と、
    を備えた集積回路装置の製造方法。
  2. 前記スライス工程は、前記複数のパッドの断面を露呈する、請求項１に記載の集積回路装置の製造方法。
  3. 前記スライス工程は、一対の隣接した集積回路と関連したパッドを切断し、これによって、前記対をなした隣接した集積回路の両方について電気接点領域を同時に形成する、請求項２に記載の集積回路装置の製造方法。
  4. 多数のパッドを各々有する複数の集積回路を第１及び第２の平らな表面を持つ、シリコンからなるウェーハ上に製造する工程と、
    前記ウェーハの前記第１の表面に保護材層を設ける工程と、
    前記ウェーハに刻み目線を付け、その後にウェーハにエッチングを施すことにより複数の隣接したダイを形成する工程と、
    前記ダイ間の隙間をエポキシで取り囲み、前記ウェーハの第２の平らな表面に保護材層を設ける工程と、
    その後、前記ウェーハ及びこれに取り付けられた前記保護材層を、隣接したダイ間の隙間において前記シリコンが露呈されない位置でスライスして、パッケージ前の複数の集積回路装置を形成するスライス工程とを有し、
    前記スライス工程により前記多数のパッドの断面を露呈する、集積回路装置の製造方法。
  5. 前記スライス工程は、一対の隣接した集積回路の一方と導通したパッド及び一対の隣接した集積回路の他方と導通したパッドを切断し、これによって前記対をなした隣接した集積回路の両方についての電気接点領域を形成する、請求項４に記載の集積回路装置の製造方法。
  6. 前記集積回路の前記スライスされた縁部に導電層を設け、前記多数のパッドのうちのそれぞれ異な ったパッドと導通した各々の部分を残して前記導電層を 除去し、前記それぞれ異なったパッドと導通した多数の 導電ストリップを形成する工程を更に有する、請求項１乃至５のいずれかに記載の集積回路装置の製造方法。
  7. 導電層を設ける前記工程の前において、前記集積回路の前記スライス縁部に沿って電気絶縁層が露呈している、請求項６に記載の集積回路装置の製造方法。
  8. 導電層を設ける前記工程は、導電層を前記集積回路の縁部以外の部分にも形成する工程を含む、請求項６に記載の集積回路装置の製造方法。
  9. 多数のパッドを各々有する複数の集積回路を第１及び第２の平らな表面を持つ、シリコンからなるウェーハ上に製造する工程と、
    前記ウェーハの前記第１の表面に保護材層を設ける工程と、
    前記ウェーハに刻み目線を付け、その後にウェーハにエッチングを施すことにより複数の隣接したダイを形成する工程と、
    前記ダイ間の隙間をエポキシで取り囲み、前記ウェーハの第２の平らな表面に保護材層を設ける工程と、
    その後、前記ウェーハ及びこれに取り付けられた前記保護材層を隣接したダイ間の隙間において前記シリコンが露呈されない位置でスライスして、多数の露呈されたパッド縁部を各々有する、パッケージ前の複数の集積回路装置を製造するスライス工程と、
    前記複数の集積回路と回路基板とを前記多数の露呈されたパッド縁部を介して電気的に接続する工程と、
    を備えた集積回路装置の製造方法。
  10. 前記集積回路装置の少なくとも一つの平らな外面にヒートシンクへの熱連結部を形成する、請求項１乃至９のいずれかに記載の集積回路装置の製造方法。
  11. 前記集積回路装置に接地平面を一体に形成する工程を更に有する、請求項１乃至10のいずれかに記載の集積回路装置の製造方法。
  12. 前記集積回路を支持する複数のウェーハを積み重ねた構成で互いに接合し、多層集積回路装置を構成する、請求項１乃至11のいずれかに記載の集積回路装置の製造方法。
  13. 前記集積回路装置をその縁部に沿って取り付け要素に取り付ける工程を更に有する、請求項１乃至12のいずれかに記載の集積回路装置の製造方法。
  14. 前記保護材層は、消去可能なプログラム可能読み取り専用記憶装置の消去に使用される放射線に対して透明である、請求項１乃至13のいずれかに記載の集積回路装置の製造方法。
  15. 露呈されたパッド縁部を有する前記集積回路の電気接点を耐蝕処理する工程を更に有する、請求項１乃至14のいずれかに記載の集積回路装置の製造方法。
  16. 多数のパッドを各々有する複数の集積回路を第１及び第２の平らな表面を持つ、シリコンからな るウェーハ上に製造する工程と、
    前記ウェーハの前記第１の平らな表面に保護材層を設ける工程と、
    前記ウェーハに刻み目線を付け、その後にウェーハにエッチングを施すことにより複数の隣接したダイを形成する工程と、
    前記ダイ間の隙間をエポキシで取り囲み、前記ウェーハの第２の平らな表面に保護材層を設ける工程と、
    その後、前記ウェーハ及びこれに取り付けられた前記保護材層を隣接したダイ間の隙間において前記シリコンが露呈されない位置でスライスして、機械的に保護されかつ電気的に絶縁されていて前記パッドの複数の断面を縁部で露呈させてなるパッケージを形成する工程と、
    前記露呈した断面と外部回路との間を電気的に接続する工程と、を備えた半導体装置の製造方法。
  17. 多数のパッドを各々有する複数の集積回路を第１及び第２の平らな表面を持つ、シリコンからな るウェーハ上に製造する装置と、
    前記ウェーハの前記第１の平らな表面に保護材層を設ける装置と、
    前記ウェーハに刻み目線を付ける装置と、
    その後にウェーハにエッチングを施すことにより複数の隣接したダイを形成する装置と、
    前記ダイ間の隙間をエポキシで取り囲み、前記ウェーハの第２の平らな表面に保護材層を設ける装置と、
    その後、前記ウェーハ及びこれに取り付けられた前記保護材層を、隣接したダイ間の隙間において前記シリコンが露呈されない位置でスライスして、パッケージ前の複数の集積回路装置を形成するスライス装置と、
    を備えた集積回路製造装置。
  18. 前記スライス装置は、前記多数のパッドの断面を露呈する、請求項17に記載の集積回路製造装置。
  19. 前記スライス装置は、隣接した集積回路を導通するパッドを切断すると同時に前記隣接した集積回路への電気接点領域を構成する、請求項17に記載の集積回路製造装置。
  20. 多数のパッドを各々有する複数の集積回路を第１及び第２の平らな表面を持つ、シリコンからな るウェーハ上に製造する装置と、
    前記ウェーハの前記第１の平らな表面に保護材層を設ける装置と、
    前記ウェーハに刻み目線を付ける装置と、
    その後にウェーハにエッチングを施すことにより複数の隣接したダイを形成する装置と、
    前記ダイ間の隙間をエポキシで取り囲み、前記ウェーハの第２の平らな表面に保護材層を設ける装置と、
    その後、前記ウェーハ及びこれに取り付けられた前記保護材層を、隣接したダイ間の隙間において前記シリコンが露呈されない位置でスライスして、複数の集積回路要素を形成するスライス装置とを有し、
    前記スライス装置は前記多数のパッドの断面を露呈するように作動する、集積回路製造装置。
  21. 前記スライス装置は、一対の隣接した集積回路の一方と導通したパッド及び対をなした隣接した集積回路の他方と導通したパッドを含む複数のパッドを切断して前記対をなした隣接した集積回路の両方の電気接点領域を構成する、請求項20に記載の集積回路製造装置。
  22. 前記切断したウェーハのスライスされた縁部に導電層を設け、前記多数のパッドのうちのそれぞ れ異なったパッドと導通した各々の部分を残して前記導 電層を除去し、前記それぞれ異なったパッドと導通した 多数の導電ストリップを形成するための装置を更に有する、請求項17ないし21のいずれかに記載の集積回路製造装置。
  23. 前記導電層を設ける前において、前記ス ライス装置は、前記切断したウェーハの前記スライス縁部に沿って電気絶縁層を露呈させる、請求項22に記載の集積回路製造装置。
  24. 前記導電層は、前記集積回路の前記縁部以外に付けた導電層を備えている、請求項22に記載の集積回路製造装置。
  25. 多数のパッドを各々有する複数の集積回路を第１及び第２の平らな表面を持つ、シリコンからな るウェーハ上に製造する装置と、
    前記ウェーハの前記第１の平らな表面に保護材層を設ける装置と、
    前記ウェーハに刻み目線を付ける装置と、
    その後にウェーハにエッチングを施すことにより複数の隣接したダイを形成する装置と、
    前記ダイ間の隙間をエポキシで取り囲み、前記ウェーハの第２の平らな表面に保護材層を設ける装置と、
    その後、前記ウェーハ及びこれに取り付けられた前記保護材層を、隣接したダイ間の隙間において前記シリコンが露呈されない位置でスライスして、パッケージ前の複数の集積回路要素を形成するスライス装置とを備え、
    前記スライス装置は前記多数のパッドの断面を露呈するように作動し、
    前記複数の集積回路と回路基板との間を前記多数の露呈したパッドの縁部を介して電気的に接続するための手段と、
    を備えた、集積回路製造装置。
  26. 前記集積回路装置の少なくとも一つの平らな外面にヒートシンクへの熱連結部を形成する、請求項17乃至25のいずれかに記載の集積回路製造装置。
  27. 前記集積回路装置と一体に接地平面を更 に形成する、請求項17至26のいずれかに記載の集積回路製造装置。
  28. 前記集積回路を支持する複数のウェーハを積み重ねて互いに接合し、多層集積回路装置を形成す る、請求項17乃至27のいずれかに記載の集積回路製造装置。
  29. 前記集積回路装置をそれらの集積回路の縁部に沿って取り付け要素に取り付けるための装置を更に有する、請求項17乃至28のいずれかに記載の集積回路製造装置。
  30. 前記保護材層は、消去可能なプログラム可能読み取り専用記憶装置の消去に使用される放射線に対して透明である、請求項17乃至29のいずれかに記載の集積回路製造装置。
  31. 前記集積回路の電気接点及びパッド縁部に耐蝕処理を施す、請求項17乃至30のいずれかに記載の集積回路製造装置。
  32. 多数のパッドを各々有する複数の集積回路を第１及び第２の平らな表面を持つ、シリコンからな るウェーハ上に製造する装置と、
    前記ウェーハの前記第１の平らな表面に保護材層を設ける装置と、
    前記ウェーハに刻み目線を付ける装置と、
    その後にウェーハにエッチングを施すことにより複数の隣接したダイを形成する装置と、
    前記ダイ間の隙間をエポキシで取り囲み、前記ウェーハの第２の平らな表面に保護材層を設ける装置と、
    その後、前記ウェーハ及びこれに取り付けられた前記保護材層を、隣接したダイ間の隙間において前記シリコンが露呈されない位置でスライスして、機械的に保護されかつ電気的に絶縁されていて前記パッドの複数の断面を縁部で露呈させてなるパッケージを形成するスライス装置と、前記露呈した断面と外部回路との間を電気的に接続する装置と、
    を備えた半導体装置の製造装置。
  33. 請求項１乃至16のうちのいずれか一項に記載の方法に従って製造された集積回路装置。
  34. 請求項17乃至32のうちのいずれか一項に記載の装置を使用して製造された集積回路装置。
  35. 電気絶縁性であり且つ機械的な保護を与える材料で形成された上面及び下面と、
    シリコンからなるウェーハに刻み目線を付け、その後に ウェーハにエッチングを施すことにより複数の隣接した ダイを形成し、前記隣接したダイの間の隙間をエポキシ で取り囲み、且つ前記ダイ間の隙間において前記シリコンが露呈されない位置で、前記ウェーハ及びこれに取り付けられた前記上面及び下面をスライスして形成された、導電パッドの露呈断面を持つ電気絶縁性の縁部表面と、
    を有する集積回路アッセンブリからなる集積回路装置。
  36. 前記集積回路アッセンブリは、積み重ねた関係で互いに結合された複数のシリコンチップからなる、請求項35に記載の集積回路装置。
  37. 前記複数のシリコンチップは、前記集積回路アッセンブリ内で互いに絶縁されている、請求項36に記載の集積回路装置。
  38. 前記集積回路装置の外面に形成され且つ導電パッドの前記露呈断面と電気的に導通した導電ストリップを更に有する、請求項35乃至37のいずれかに記載の集積回路装置。
  39. 前記導電ストリップは、前記集積回路装置の前記縁部に沿って延びている、請求項38に記載の集積回路装置。
  40. 前記導電ストリップは、前記集積回路装置の平らな表面にまで延びている、請求項39に記載の集積回路装置。
  41. 前記導電ストリップは、複数のダイの導電パッドの前記露呈断面を相互接続するため、前記集積回路装置の前記外面上に形成されており、これによって、その間に電気的相互接続を構成する、請求項38乃至40のいずれかに記載の集積回路装置。
  42. 前記集積回路装置は、互いに絶縁された複数のシリコン部分を有する、請求項35乃至41のいずれかに記載の集積回路装置。
  43. 前記ウェーハのシリコンは前記集積回路 装置の外面から電気的に絶縁されている、請求項35乃至42のいずれかに記載の集積回路装置。
  44. 前記集積回路装置の平らな外面に設けられたヒートシンクへの、一体に形成された熱連結部を更に有する、請求項35乃至43のいずれかに記載の集積回路装置。
  45. 一体に形成された接地平面を更に有する、請求項35乃至44のいずれかに記載の集積回路装置。
  46. 複数の縁部の導電パッドの前記露呈断面を相互接続するため、導電ストリップが前記集積回路装置の外面に形成されている、請求項35乃至45のいずれかに記載の集積回路装置。
JP50772194A 1992-09-14 1992-09-14 集積回路装置を製造するための方法及び装置 Expired - Lifetime JP3621093B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP1992/002134 WO1994007267A1 (en) 1992-09-14 1992-09-14 Methods and apparatus for producing integrated circuit devices

Publications (2)

Publication Number Publication Date
JPH08503813A JPH08503813A (ja) 1996-04-23
JP3621093B2 true JP3621093B2 (ja) 2005-02-16

Family

ID=8165681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50772194A Expired - Lifetime JP3621093B2 (ja) 1992-09-14 1992-09-14 集積回路装置を製造するための方法及び装置

Country Status (23)

Country Link
US (2) US5455455A (ja)
EP (1) EP0660967B1 (ja)
JP (1) JP3621093B2 (ja)
KR (1) KR100310220B1 (ja)
AT (1) ATE200593T1 (ja)
AU (1) AU2554192A (ja)
BG (1) BG99554A (ja)
CA (1) CA2144323C (ja)
DE (1) DE69231785T2 (ja)
DK (1) DK0660967T3 (ja)
EC (1) ECSP930975A (ja)
FI (1) FI951142A (ja)
GT (1) GT199300053A (ja)
HU (1) HUT73312A (ja)
IL (1) IL106710A (ja)
MA (1) MA25277A1 (ja)
MX (1) MX9305603A (ja)
MY (1) MY129454A (ja)
NO (1) NO950960L (ja)
PL (1) PL169823B1 (ja)
PT (1) PT101354A (ja)
WO (1) WO1994007267A1 (ja)
ZA (1) ZA936039B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011045929A1 (ja) 2009-10-14 2011-04-21 国立大学法人東北大学 センサ装置およびセンサ装置の製造方法
US9478503B2 (en) 2012-03-30 2016-10-25 Tohoku University Integrated device

Families Citing this family (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
HUT73312A (en) * 1992-09-14 1996-07-29 Badehi Method and apparatus for producing integrated circuit devices, and integrated circuit device
IL106892A0 (en) * 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
US6117707A (en) * 1994-07-13 2000-09-12 Shellcase Ltd. Methods of producing integrated circuit devices
US5851845A (en) * 1995-12-18 1998-12-22 Micron Technology, Inc. Process for packaging a semiconductor die using dicing and testing
US5637916A (en) * 1996-02-02 1997-06-10 National Semiconductor Corporation Carrier based IC packaging arrangement
US5904546A (en) * 1996-02-12 1999-05-18 Micron Technology, Inc. Method and apparatus for dicing semiconductor wafers
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
US5682065A (en) * 1996-03-12 1997-10-28 Micron Technology, Inc. Hermetic chip and method of manufacture
FR2748350B1 (fr) * 1996-05-06 2000-07-13 Solaic Sa Composant electronique sous forme de circuit integre pour insertion a chaud dans un substrat et procedes pour sa fabrication
US6784023B2 (en) * 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
US5930652A (en) * 1996-05-28 1999-07-27 Motorola, Inc. Semiconductor encapsulation method
AU6003696A (en) * 1996-05-30 1998-01-05 Pierre Badehi I.c. device with concealed conductor lines
KR100469516B1 (ko) * 1996-07-12 2005-02-02 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치
US6881611B1 (en) * 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
US6184063B1 (en) * 1996-11-26 2001-02-06 Texas Instruments Incorporated Method and apparatus for breaking and separating a wafer into die using a multi-radii dome
US5953588A (en) * 1996-12-21 1999-09-14 Irvine Sensors Corporation Stackable layers containing encapsulated IC chips
US5903437A (en) * 1997-01-17 1999-05-11 International Business Machines Corporation High density edge mounting of chips
US5818107A (en) * 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization
US6077757A (en) * 1997-05-15 2000-06-20 Nec Corporation Method of forming chip semiconductor devices
US5863813A (en) * 1997-08-20 1999-01-26 Micron Communications, Inc. Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips
US6096576A (en) 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
DE19739684B4 (de) * 1997-09-10 2006-04-13 Robert Bosch Gmbh Verfahren zur Herstellung von Chipstapeln
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
KR100273704B1 (ko) * 1997-12-20 2000-12-15 윤종용 반도체기판제조방법
JP3514101B2 (ja) * 1998-01-28 2004-03-31 セイコーエプソン株式会社 半導体装置及びその製造方法並びに電子機器
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
WO2002051217A2 (en) * 2000-12-21 2002-06-27 Shellcase Ltd. Packaged integrated circuits and methods of producing thereof
US6008070A (en) 1998-05-21 1999-12-28 Micron Technology, Inc. Wafer level fabrication and assembly of chip scale packages
JP2000012745A (ja) * 1998-06-24 2000-01-14 Nec Corp 半導体パッケージおよびその製造方法
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6903451B1 (en) 1998-08-28 2005-06-07 Samsung Electronics Co., Ltd. Chip scale packages manufactured at wafer level
KR100269540B1 (ko) * 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
US6339251B2 (en) 1998-11-10 2002-01-15 Samsung Electronics Co., Ltd Wafer grooves for reducing semiconductor wafer warping
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US6227941B1 (en) * 1998-11-17 2001-05-08 Advanced Micro Devices, Inc. Support structure with multi-layer support material for use during package removal from a multi-layer integrated circuit device
FR2788375B1 (fr) 1999-01-11 2003-07-18 Gemplus Card Int Procede de protection de puce de circuit integre
JP3556503B2 (ja) * 1999-01-20 2004-08-18 沖電気工業株式会社 樹脂封止型半導体装置の製造方法
US6182342B1 (en) 1999-04-02 2001-02-06 Andersen Laboratories, Inc. Method of encapsulating a saw device
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6168965B1 (en) 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6452265B1 (en) 2000-01-28 2002-09-17 International Business Machines Corporation Multi-chip module utilizing a nonconductive material surrounding the chips that has a similar coefficient of thermal expansion
DE10006738C2 (de) * 2000-02-15 2002-01-17 Osram Opto Semiconductors Gmbh Lichtemittierendes Bauelement mit verbesserter Lichtauskopplung und Verfahren zu seiner Herstellung
US7205578B2 (en) * 2000-02-15 2007-04-17 Osram Gmbh Semiconductor component which emits radiation, and method for producing the same
SG106050A1 (en) * 2000-03-13 2004-09-30 Megic Corp Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby
JP4403631B2 (ja) * 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP3631956B2 (ja) 2000-05-12 2005-03-23 富士通株式会社 半導体チップの実装方法
DE20111659U1 (de) * 2000-05-23 2001-12-13 OSRAM Opto Semiconductors GmbH & Co. oHG, 93049 Regensburg Bauelement für die Optoelektronik
US6875640B1 (en) * 2000-06-08 2005-04-05 Micron Technology, Inc. Stereolithographic methods for forming a protective layer on a semiconductor device substrate and substrates including protective layers so formed
JP2002043251A (ja) * 2000-07-25 2002-02-08 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
KR100819730B1 (ko) 2000-08-14 2008-04-07 샌디스크 쓰리디 엘엘씨 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
US6897514B2 (en) 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US6707591B2 (en) 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6841813B2 (en) 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6930364B2 (en) * 2001-09-13 2005-08-16 Silicon Light Machines Corporation Microelectronic mechanical system and methods
US6797537B2 (en) * 2001-10-30 2004-09-28 Irvine Sensors Corporation Method of making stackable layers containing encapsulated integrated circuit chips with one or more overlaying interconnect layers
DE10164800B4 (de) 2001-11-02 2005-03-31 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE10153609C2 (de) * 2001-11-02 2003-10-16 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US7169685B2 (en) 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US7787939B2 (en) 2002-03-18 2010-08-31 Sterling Lc Miniaturized imaging device including utility aperture and SSID
US20060146172A1 (en) * 2002-03-18 2006-07-06 Jacobsen Stephen C Miniaturized utility device having integrated optical capabilities
US7591780B2 (en) * 2002-03-18 2009-09-22 Sterling Lc Miniaturized imaging device with integrated circuit connector system
US8614768B2 (en) 2002-03-18 2013-12-24 Raytheon Company Miniaturized imaging device including GRIN lens optically coupled to SSID
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US20040021214A1 (en) * 2002-04-16 2004-02-05 Avner Badehi Electro-optic integrated circuits with connectors and methods for the production thereof
EP1502135A2 (en) * 2002-04-16 2005-02-02 Xloom Photonics Ltd. Electro-optical circuitry having integrated connector and methods for the production thereof
AU2003233604A1 (en) * 2002-05-20 2003-12-12 Imagerlabs Forming a multi segment integrated circuit with isolated substrates
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US7265045B2 (en) 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
DE10342980B3 (de) * 2003-09-17 2005-01-05 Disco Hi-Tec Europe Gmbh Verfahren zur Bildung von Chip-Stapeln
US20050064683A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Method and apparatus for supporting wafers for die singulation and subsequent handling
US7713841B2 (en) * 2003-09-19 2010-05-11 Micron Technology, Inc. Methods for thinning semiconductor substrates that employ support structures formed on the substrates
US20050064679A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Consolidatable composite materials, articles of manufacture formed therefrom, and fabrication methods
US7538358B2 (en) 2003-10-15 2009-05-26 Xloom Communications, Ltd. Electro-optical circuitry having integrated connector and methods for the production thereof
TWI233170B (en) * 2004-02-05 2005-05-21 United Microelectronics Corp Ultra-thin wafer level stack packaging method and structure using thereof
DE102004009742B4 (de) * 2004-02-25 2010-03-04 Infineon Technologies Ag Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips
US7244665B2 (en) * 2004-04-29 2007-07-17 Micron Technology, Inc. Wafer edge ring structures and methods of formation
US7547978B2 (en) * 2004-06-14 2009-06-16 Micron Technology, Inc. Underfill and encapsulation of semiconductor assemblies with materials having differing properties
US7235431B2 (en) 2004-09-02 2007-06-26 Micron Technology, Inc. Methods for packaging a plurality of semiconductor dice using a flowable dielectric material
US20060138626A1 (en) * 2004-12-29 2006-06-29 Tessera, Inc. Microelectronic packages using a ceramic substrate having a window and a conductive surface region
US7566853B2 (en) * 2005-08-12 2009-07-28 Tessera, Inc. Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture
TWI303870B (en) * 2005-12-30 2008-12-01 Advanced Semiconductor Eng Structure and mtehod for packaging a chip
FR2905198B1 (fr) * 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
US7935568B2 (en) * 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7807508B2 (en) * 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
TW200842998A (en) * 2007-04-18 2008-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and manufacturing method thereof
TWI331371B (en) * 2007-04-19 2010-10-01 Siliconware Precision Industries Co Ltd Semiconductor device and manufacturing method thereof
US7835074B2 (en) 2007-06-05 2010-11-16 Sterling Lc Mini-scope for multi-directional imaging
US7923298B2 (en) * 2007-09-07 2011-04-12 Micron Technology, Inc. Imager die package and methods of packaging an imager die on a temporary carrier
US20090093137A1 (en) * 2007-10-08 2009-04-09 Xloom Communications, (Israel) Ltd. Optical communications module
US7969659B2 (en) 2008-01-11 2011-06-28 Sterling Lc Grin lens microscope system
US7952834B2 (en) * 2008-02-22 2011-05-31 Seagate Technology Llc Flex circuit assembly with thermal energy dissipation
JP5596027B2 (ja) 2008-06-18 2014-09-24 レイセオン カンパニー カテーテル
WO2010014792A2 (en) 2008-07-30 2010-02-04 Sterling Lc Method and device for incremental wavelength variation to analyze tissue
US9060704B2 (en) 2008-11-04 2015-06-23 Sarcos Lc Method and device for wavelength shifted imaging
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
EP2202789A1 (en) * 2008-12-24 2010-06-30 Nxp B.V. Stack of molded integrated circuit dies with side surface contact tracks
EP2207200A1 (en) * 2008-12-24 2010-07-14 Nxp B.V. Stack of molded integrated circuit dies with side surface contact tracks
CN102282661A (zh) * 2009-01-27 2011-12-14 松下电工株式会社 半导体芯片的安装方法、使用该方法获得的半导体装置以及半导体芯片的连接方法与表面设有布线的立体结构物及其制法
US9070393B2 (en) 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
US8569877B2 (en) 2009-03-12 2013-10-29 Utac Thai Limited Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
US8232140B2 (en) * 2009-03-27 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for ultra thin wafer handling and processing
US9144664B2 (en) 2009-10-01 2015-09-29 Sarcos Lc Method and apparatus for manipulating movement of a micro-catheter
US8717428B2 (en) 2009-10-01 2014-05-06 Raytheon Company Light diffusion apparatus
US9661996B2 (en) 2009-10-01 2017-05-30 Sarcos Lc Needle delivered imaging device
US8828028B2 (en) 2009-11-03 2014-09-09 Raytheon Company Suture device and method for closing a planar opening
DE102010009015A1 (de) * 2010-02-24 2011-08-25 OSRAM Opto Semiconductors GmbH, 93055 Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips
WO2011110900A1 (en) * 2010-03-12 2011-09-15 Nxp B.V. Stack of molded integrated circuit dies with side surface contact tracks
US8669777B2 (en) 2010-10-27 2014-03-11 Seagate Technology Llc Assessing connection joint coverage between a device and a printed circuit board
US9299640B2 (en) 2013-07-16 2016-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Front-to-back bonding with through-substrate via (TSV)
US9929050B2 (en) 2013-07-16 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming three-dimensional integrated circuit (3DIC) stacking structure
US8860229B1 (en) 2013-07-16 2014-10-14 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US9087821B2 (en) 2013-07-16 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US10242934B1 (en) 2014-05-07 2019-03-26 Utac Headquarters Pte Ltd. Semiconductor package with full plating on contact side surfaces and methods thereof
TWI657510B (zh) * 2014-10-02 2019-04-21 日商住友電木股份有限公司 半導體裝置之製造方法及半導體裝置
KR101712396B1 (ko) 2014-12-30 2017-03-13 주식회사 유림기계 목재 파쇄기용 파쇄유닛의 칼날 고정장치
US10269686B1 (en) 2015-05-27 2019-04-23 UTAC Headquarters PTE, LTD. Method of improving adhesion between molding compounds and an apparatus thereof
CN106469689B (zh) * 2015-08-21 2019-10-11 安世有限公司 电子元件及其形成方法
KR20180090494A (ko) 2017-02-03 2018-08-13 삼성전자주식회사 기판 구조체 제조 방법
CN115769373A (zh) * 2020-05-19 2023-03-07 英特尔公司 用于集成电路的有机间隔物

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2507956A (en) * 1947-11-01 1950-05-16 Lithographic Technical Foundat Process of coating aluminum
NL83665C (ja) * 1952-04-03
US2796370A (en) * 1955-03-04 1957-06-18 Charles W Ostrander Composition and method for producing corrosion resistant protective coating on aluminum and aluminum alloys
DE1591105A1 (de) * 1967-12-06 1970-09-24 Itt Ind Gmbh Deutsche Verfahren zum Herstellen von Festkoerperschaltungen
US3644801A (en) * 1971-01-21 1972-02-22 Gary S Sheldon Semiconductor passivating process and product
SE415902B (sv) * 1979-02-13 1980-11-10 Gkn Stenman Ab Cylinderlas
JPS5784135A (en) * 1980-11-14 1982-05-26 Toshiba Corp Manufacture of semiconductor element
DE3381187D1 (de) * 1983-11-07 1990-03-08 Irvine Sensors Corp Detektoranordnungsstruktur und -herstellung.
GB8519373D0 (en) * 1985-08-01 1985-09-04 Unilever Plc Encapsulation of fet transducers
IT1186165B (it) * 1985-12-20 1987-11-18 Sgs Microelettronica Spa Dispositivo a semiconduttore di tipo eprom cancellabile con raggi ultravioletti e suo processo di fabbricazione
US4900695A (en) * 1986-12-17 1990-02-13 Hitachi, Ltd. Semiconductor integrated circuit device and process for producing the same
US4862249A (en) * 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4794092A (en) * 1987-11-18 1988-12-27 Grumman Aerospace Corporation Single wafer moated process
US4784721A (en) * 1988-02-22 1988-11-15 Honeywell Inc. Integrated thin-film diaphragm; backside etch
US4962249A (en) * 1988-06-23 1990-10-09 Mobil Oil Corporation High VI lubricants from lower alkene oligomers
JPH0217644A (ja) * 1988-07-06 1990-01-22 Hitachi Ltd 集積回路
US4933898A (en) * 1989-01-12 1990-06-12 General Instrument Corporation Secure integrated circuit chip with conductive shield
JP2829015B2 (ja) * 1989-01-19 1998-11-25 株式会社東芝 半導体素子の加工方法
US4984358A (en) * 1989-03-10 1991-01-15 Microelectronics And Computer Technology Corporation Method of assembling stacks of integrated circuit dies
FR2645681B1 (fr) * 1989-04-07 1994-04-08 Thomson Csf Dispositif d'interconnexion verticale de pastilles de circuits integres et son procede de fabrication
US5104820A (en) * 1989-07-07 1992-04-14 Irvine Sensors Corporation Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
US5147815A (en) * 1990-05-14 1992-09-15 Motorola, Inc. Method for fabricating a multichip semiconductor device having two interdigitated leadframes
JPH07120646B2 (ja) * 1990-05-16 1995-12-20 株式会社東芝 メサ型半導体ペレットの製造方法
US5126286A (en) * 1990-10-05 1992-06-30 Micron Technology, Inc. Method of manufacturing edge connected semiconductor die
FR2670323B1 (fr) * 1990-12-11 1997-12-12 Thomson Csf Procede et dispositif d'interconnexion de circuits integres en trois dimensions.
US5292686A (en) * 1991-08-21 1994-03-08 Triquint Semiconductor, Inc. Method of forming substrate vias in a GaAs wafer
US5266833A (en) * 1992-03-30 1993-11-30 Capps David F Integrated circuit bus structure
HUT73312A (en) * 1992-09-14 1996-07-29 Badehi Method and apparatus for producing integrated circuit devices, and integrated circuit device
US5376235A (en) * 1993-07-15 1994-12-27 Micron Semiconductor, Inc. Method to eliminate corrosion in conductive elements

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011045929A1 (ja) 2009-10-14 2011-04-21 国立大学法人東北大学 センサ装置およびセンサ装置の製造方法
US9478503B2 (en) 2012-03-30 2016-10-25 Tohoku University Integrated device

Also Published As

Publication number Publication date
HUT73312A (en) 1996-07-29
MX9305603A (es) 1994-05-31
FI951142A0 (fi) 1995-03-10
ZA936039B (en) 1994-03-10
HU9500783D0 (en) 1995-05-29
NO950960D0 (no) 1995-03-13
PL169823B1 (pl) 1996-09-30
MA25277A1 (fr) 2001-12-31
EP0660967B1 (en) 2001-04-11
NO950960L (no) 1995-05-10
ATE200593T1 (de) 2001-04-15
FI951142A (fi) 1995-05-10
JPH08503813A (ja) 1996-04-23
US5455455A (en) 1995-10-03
US5547906A (en) 1996-08-20
PL308140A1 (en) 1995-07-24
IL106710A0 (en) 1993-12-08
IL106710A (en) 1997-01-10
MY129454A (en) 2007-04-30
PT101354A (pt) 1994-07-29
CA2144323A1 (en) 1994-03-31
GT199300053A (es) 1995-03-03
DE69231785D1 (de) 2001-05-17
KR100310220B1 (ko) 2001-12-17
WO1994007267A1 (en) 1994-03-31
AU2554192A (en) 1994-04-12
EP0660967A1 (en) 1995-07-05
DE69231785T2 (de) 2001-11-15
ECSP930975A (es) 1994-04-20
CA2144323C (en) 2005-06-28
BG99554A (en) 1996-03-29
DK0660967T3 (da) 2001-08-13

Similar Documents

Publication Publication Date Title
JP3621093B2 (ja) 集積回路装置を製造するための方法及び装置
US6117707A (en) Methods of producing integrated circuit devices
US6040235A (en) Methods and apparatus for producing integrated circuit devices
TWI479620B (zh) 晶片級表面封裝的半導體裝置封裝及其製備過程
TWI225696B (en) Semiconductor package and method for manufacturing the same
US8105856B2 (en) Method of manufacturing semiconductor device with wiring on side surface thereof
US6972480B2 (en) Methods and apparatus for packaging integrated circuit devices
US6596564B2 (en) Semiconductor device and method of manufacturing the same
US6562660B1 (en) Method of manufacturing the circuit device and circuit device
KR100575591B1 (ko) 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
US6444560B1 (en) Process for making fine pitch connections between devices and structure made by the process
JP3283029B2 (ja) 基板上に取り付けるためのチップの精密位置合せ方法
JP2002353402A (ja) 半導体装置およびその製造方法
US10424542B2 (en) Semiconductor device
JPH02271558A (ja) 半導体装置及びその製造方法
KR20040097899A (ko) 반도체 장치의 제조 방법
JP2002270720A (ja) 半導体装置およびその製造方法
US11869844B2 (en) Semiconductor device
JP2003046054A (ja) 板状体、リードフレームおよび半導体装置の製造方法
JP2004119472A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004186643A (ja) 半導体装置およびその製造方法
US20220238425A1 (en) Semiconductor package structure
TW586169B (en) Semiconductor die package with semiconductor die having side electrical connection
JPH0870069A (ja) 半導体装置
TW200423364A (en) Semiconductor package and manufacturing method thereof

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040519

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121126

Year of fee payment: 8

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121126

Year of fee payment: 8