JPH0217644A

JPH0217644A - 集積回路

Info

Publication number: JPH0217644A
Application number: JP63166710A
Authority: JP
Inventors: Noboru Masuda; 昇益田; Moritoshi Yasunaga; 守利安永
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-07-06
Filing date: 1988-07-06
Publication date: 1990-01-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は半導体集積回路に関し、特に高密度に実装する
ために好適な集積回路に関する。

〔従来の技術〕

従来の集積回路の実装密度を向上させる技術として、Ｗ
ＳＩに関する研究成果が国内外の研究機関から多く発表
されている。これを纏めた論文が、富士通研究所の山下
氏他より「ウェハー・スケールＬＳＩの可能性と限界Ｊ
と題して１９８７年６月１日発行の日経エレクトロニク
スの１４１頁から１６１頁に報告されている。また、テ
キサスインスツルメンツ社のＳ、Ｄ、Ｓ、Ｍａｌｈｉ氏
他から３次元ＷＳＩの試作例についてＥＤＩＭ　’８７
の内容梗概１０４頁から１０６頁に報告されている。

〔発明が解決しようとする課題〕

通常のＷＳＩのように集積回路を２次元的に実装すると
１面積の平方根に比例して配線長が長くなるため、配線
長が数ｌに及ぶと配線部分の信号伝播時間だけでも２０
０ｐｓ程度以上かかることになり、集積回路の高速化の
効果が充分に生かされなくなる。また、信号配線を接続
する部分にかなりのスペースを要することから、チップ
とチップの間隔や信号配線と信号配線の間隔を狭くする
ことが困難であり、大幅な実装密度の向上は望めない。

本発明の第１の目的は、集積回路間の信号配線の配線長
を短縮することにある。

本発明の第２の目的は、集積回路の実装密度を向上する
ことにある。

〔課題を解決するための手段〕

上記目的は、多数の集積回路チップを合成樹脂等で晶り
合わせ、端面を研磨してそこに配線やポンディングパッ
ドを形成することにより達成される。

〔作用〕

例えば厚み約０．４ｍｍのＳｉウェハを２５枚重ねたと
きの厚みは約１１である。従って、従来の２次元的なＷ
ＳＩで１辺５ｃｍの正方形を要する規模の回路に本発明
を適用した場合には、１辺約１（７）の正ＪＪ形２５枚
に分割して１辺約１■の立方体に納めることが出来る。

１辺５０の正方形の最遠点間を通常の集積回路の配線設
計方法（１辺に並行又は垂直な線のみを使って配線する
方法）によって接続すると約１０（！１１の配線長が必
要であるのに対し、本発明によって１辺１■の立方体に
した時の最遠点間の配線長は、１端面にのみ配線を設け
た場合（第１図の実施例等）には約４ｍ、２以上の端面
に配線を設けた場合には約３ａａとなる。

チップ面積の増大に伴い、また、ウェハの厚みを薄くす
る技術の導入により１辺長に対するウェハの厚みが小さ
くなって更に効果は大きくなる。

〔実施例〕

第１図に本発明の実施例の１つを示す。第１図において
、１１は通常の工程で作成した半導体集積回路チップ、
１２はこれを貼り合わせるための合成樹脂（例えばポリ
イミド）である。また、１３．１５は通常の集積回路の
製造工程で形成した配線であり、このうち１３は外部と
の接続用の配線でもある。１４は本発明により形成した
配線である。各半導体集積回路１１の外部に接続するべ
き入出力信号や電源は、配線１３によって各チップの１
辺に導かれ、更にチップの端面に設けられた配線１４に
よって他のチップと接続される。

そして、この半導体集積回路群とその外部との接続は、
多数の半導体集積回路チップ１１のうち配線１３や１５
を形成した面が館山しているもの（第１図の場合は最も
右にあるもの）を介し、このチップにポンディングパッ
ドを設けてフリップチップ接続等により行なう。なお、
第１図には各半導体集積回′Ｊ８８１１の１端面にのみ
外部接続用の配線を設けた例を示したが、２以上の端面
に設けることも可能である。また、端面にポンディング
パッドを設けて外部と接続することも可能である。

次に、第１図の実施例の製造方法について説明する。

集積回路チップ１１は、　Ｓ　ｉ　（７１ＣＭＯ８，Ｓ
　ｉのＥＣＬ、ＧａＡｓのＭＥＳＦＥＴ、または、その
他の半導体プロセス等により製造する。ただし、第２図
に示すように所望の機能を有する集積回路２１と検査用
の電極パッド２２の間には切断のためのスペース２４を
あけておく。なお１通常の半導体集積回路では、検査用
の電極パッド２２が製造完了後には人出力信号や電源を
外部と接続するためのポンディングパッドとして利用さ
れるが、本発明においては、集積回路２１と検査用の電
極パッド２２をつなぐ配線１３を２４の位置で切断した
断面が最終的な外部接続用の端子となる。従って、検査
用の電極パッド２２の部分は製造完了後には使用しない
。また、電極パッド２２と切断箇所２４．２５以外の部
分はＳｉの酸化物又は窒化物等の絶縁膜で被覆しておく
。また、２３は配線１３と同時に形成する配線であり、
信号や電源は通さないが後に合わせマークとして利用す
る。また、通常のＳｉの集積回路のプロセスではウェハ
の裏面全面に金属が蒸着されるが、本発明においては切
断箇所２４の部分の裏側はこの金属の蒸着膜を除去する
必要がある。その方法の１つとして、ウェハの周辺部に
近い適当な位置２カ所に異方性エツチング等によって表
側から小穴をあけ、これを合わせマークとしてウェハの
裏面に塗布したフォトレジスト等を露出し、不要な部分
の金属蒸着膜を除去する方法がある。

次に、ウェハ状態での検査を行い、切断箇所２４．２５
の部分で切断し、ポリイミド等を塗布して所望の順序で
重ね合わせ、加熱して硬化させる。その後、配線１４を
形成するべき端面（すなわち、配ＩｆＡ１３の断面が露
出している面）を研磨して平坦化する。最後に、配線２
３の断面を合わせマークとして、配線１３と接続するた
めの配線１４を形成する。配線１４を形成する方法とし
ては、先にフォトレジストまたは電子ビームレジスト等
を塗布してパターンを形成し次に金属を蒸着して不要な
部分をレジストと共に除去する所謂リフトオフと呼ばれ
る方法と、先に金属を蒸着した後にフォトレジストまた
は電子ビームレジスト等を塗布してパターンを形成し不
要な部分を削り取る所謂エツチングと呼ばれる方法があ
る。ただし。

後者を用いる場合には蒸着時に合わせマークの部分が蒸
着膜に隠れないようにするためにこの部分をマスクして
おく必要がある。また、第３図に示すようにこの面に絶
縁膜と金属配線膜を多層に形成すれば配線チャネルの量
を増やすこともできる。

また、これとほぼ同じ工程で端面にポンディングパッド
を形成することもできる。冷却フィンや冷却ブロックな
どの冷却構造体を使って冷却する場合、これらの冷却構
造体をチップの端面に接触させれば、比較的熱伝導性の
悪い合成樹脂の部分を介することなく冷却できる。その
場合、冷却構造体を接触させる端面と対向する端面にポ
ンディングパッドを形成すれば組み立てが容易である。

また、配線とボンディングパットを別々の端面に設ける
こともできるし、第３図と同様に絶ｌＩ！に膜と金属膜
を多層に形成して同一の端面に設けることもできる。な
お、本発明で５つリソグラフィー技術とは、フォトレジ
ストまたは電子ビームレジスト等を塗布して光または電
子ビーム等を照射し、パターンを形成する工程を含む加
工技術を指す。

なお、端面に配線を形成する工程で不良が発生したとき
には、端面を研磨する工程からやり直すこともできる。

また、チップを重ね合わせてポリイミド等を加熱・硬化
させる時の位置合わせ精度が配線１３や１４のピッチに
対して充分に細かければ問題無いが、位置合わせ精度が
荒い場合には各チップ毎に合わせマーク２３の位置を検
出して第４図に示すように位置ズレに応じた形状の配線
を形成する必要がある。この場合、同一品種の製品でも
１個毎に配線形状が異なる。このため、電子ビームを使
ったリソグラフィーでは偏向用の情報を変更して対処で
きるが、普通のフォトマスクを使ったリソグラフィーで
は膨大な数のフォトマスクが必要になる。しかし、フォ
トマスクに液晶表示装置を使って１個毎に違った形状の
パターンを表示させれば異なる形状の配線にも１枚のマ
スクで対応できる。なお、フォトマスクに液晶表示装置
を使ったリソグラフィー技術は、本発明以外にも５例え
ばモノリシックＷＳＩの不良部分の修復等にも応用でき
る。

また、本発明は半導体集積回路だけでなく、ジョセフソ
ン素子の集積回路等にも適用できる。

〔発明の効果〕

以上述べたように、本発明によれば半導体集積回路等を
配線長を短く亮密度に実装することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す斜視図、第２図は第１
図の部品の製造途中段階を示す平面図。第３図は他の実施例の断面図、第４図は更に他の実施例
を端面側から見た平面図である。１１・・・半導体集積回路チップ、１２・・・合成樹脂
（例えばポリイミド）、１３・・・通常の工程により形
成された配線、１４・・・本発明により形成された配線
、１５・・・通常の工程により形成された配線、２１・
・・集積回路網、２２・・・検査用の電極パッド。２３・・・合わせマーク用の配線、２４・・・切断箇所
。口１１・・・参導体集権回路＋、２７・１２・・・ポリイミド１３・−・ｊ１紫の羊９学４本４１ネ麹＠ｙ各、こ、Ｑ
乙卯（犀・°本発Ｅ引；よソ乃ベフれた配線１５　・ｉｔの牛導…回路りのｇｌひ醍第　２　目ｌｌ−・・辛導体集積回路手、７プ／３−外部ビの接続車す１〔線２１・−薬槽回路網２２　、オ９ヒ１ヒ阿可電イ硼≠）＼・汀２３−・合わ
ヒマーク用Φ配線

Claims

【特許請求の範囲】１、主表面上に、複数の電子部品と、上記複数の電子部
品を接続する配線とを備えた集積回路において、上記集
積回路に入力を加える、若しくは上記集積回路から出力
を取り出すための端子を上記主表面と交差する少なくと
も１つの端面上に設けたことを特徴とする集積回路。２、主表面上に、複数の電子部品と、上記複数の電子部
品を接続する配線とを備えた集積回路を、少なくとも２
個以上貼り合わせ、上記主表面と交差する少なくとも１
つの端面上に配線を設けたことを特徴とする集積回路。３、主表面上に、複数の電子部品と、上記複数の電子部
品を接続する配線とを備えた集積回路を、少なくとも２
個以上貼り合わせ、上記主表面と交差する少なくとも１
つの端面上にリソグラフィー技術を用いた加工を施した
ことを特徴とする集積回路。