JP2829015B2 - 半導体素子の加工方法 - Google Patents

半導体素子の加工方法

Info

Publication number
JP2829015B2
JP2829015B2 JP1047989A JP1047989A JP2829015B2 JP 2829015 B2 JP2829015 B2 JP 2829015B2 JP 1047989 A JP1047989 A JP 1047989A JP 1047989 A JP1047989 A JP 1047989A JP 2829015 B2 JP2829015 B2 JP 2829015B2
Authority
JP
Japan
Prior art keywords
chip
dicing
semiconductor device
polyimide
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1047989A
Other languages
English (en)
Other versions
JPH02191358A (ja
Inventor
栄夫 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1047989A priority Critical patent/JP2829015B2/ja
Publication of JPH02191358A publication Critical patent/JPH02191358A/ja
Application granted granted Critical
Publication of JP2829015B2 publication Critical patent/JP2829015B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は半導体素子の加工方法に関するもので、特に
ダイシングに使用されるものである。
（従来の技術） 従来の半導体素子の加工方法を第２図を参照して説明
する。
第２図（ａ）に示すように、素子が形成された半導体
基板１をダイシングする前にダイシングテープ10の糊部
10a上に半導体基板１を載せて接着し、ダイシングブレ
ード８を用いてダイシングライン３に沿って切込み、切
断し、チップ６を分離する。次にダイシングテープ10を
引伸し、チップ６間の隙間11を広げる（第２図（ｂ）参
照）。その後、ダイシングテープの裏側（チップ６が接
着されているのと反対の側）からバックアップホルダ12
を当てダイシングテープ10を吸着しておき、針13を用い
てチップ６を突上げる。この時突上げられるチップ６を
ノズル15で真空吸着しながら持ちあげる（第２図（ｃ）
参照）。突上げられたチップ６がダイシングテープ10か
ら完全に引離された状態を第２図（ｄ）に示す。
（発明が解決しようとする課題） 一般にダイシング時には、ブレード８が高速回転して
いるため、ブレード８に横振れが生じチップ６の切断口
部に欠け（ヒビ）が発生することが多々ある。そこで上
述した従来の方法を用いてチップ６を突上げる場合、ダ
イシングテープ10の糊部10aの接着力が弱いため、欠け
部17はチップ６に付着して行くが、振動その他の要因で
欠け部17はチップ６本体から離れ周辺に散乱し、その一
部17aが隣りのチップ６の表面に落ちる（第３図（ａ）
参照）。そして、欠け部の一部が落ちてきたチップ６の
表面に、このチップ６を持上げるためのノズル15が降下
してくる。すると、欠け落ちた基板材料17aをチップ６
に圧着し（第３図（ｂ）参照）、チップ６内の配線や保
護膜を損傷するという問題があった。
本発明は上記問題点を考慮してなされたものであっ
て、ダイシング時にチップ内の配線や保護膜を損傷させ
ない半導体素子の加工方法を提供することを目的とす
る。
〔発明の構成〕
（課題を解決するための手段） 本発明による半導体素子の加工方法は、素子が形成さ
れた半導体基板をダイシングする前に半導体基板の裏面
に厚さが0.1μｍ以上のポリイミドをコーティングする
ことを特徴とする。
（作用） このように構成された本発明の半導体素子の加工方法
によれば、ダイシング前に半導体基板の裏面にポリイミ
ドがコーティングされる。これにより、ポリイミドがブ
レードの横振れを吸収し、チップの切断口部における欠
けの発生を防止することが可能となり、チップ内の配線
および保護膜の損傷を防止することができる。
（実施例） 第１図を参照して本発明による半導体素子の加工方法
を説明する。素子２が形成された半導体基板１の裏面
（素子２が形成された面と反対の面）にポリイミド５を
例えば１〜40μｍの厚さにコーティングし、ダイシング
テープ10の糊部10a上に載せて接着する（第１図（ａ）
参照）。そしてブレードを用いてダイシングライン３
（第１図（ｂ）参照）に沿って切込み、切断し、チップ
６を分離する（第１図（ｃ）参照）。
このようにダイシング前に半導体基板１の裏面にポリ
イミド５がコーティングされたことにより、ポリイミド
５がブレードの横振れを吸収し、チップの切断口におけ
るクラックの発生を防止することが可能となる。
これにより、チップ内の配線および保護膜の損傷を防
止することができ、半導体素子の信頼性の向上を計るこ
とが可能となるばかりでなく、製品の歩留の向上も計る
ことが可能となる。
なお、上記実施例では半導体基板の裏面にポリイミド
をコーティングしたがポリイミドに代る有機材料（例え
ばレジスト等）をコーティングしても同様の効果を得る
ことができることはいうまでもない。
また、アルミニウムやSn−Pb半田等を半導体基板の裏
面に蒸着した後、ポリイミドをコーティングしても上記
実施例と同様の効果を得ることができる。
〔発明の効果〕
本発明によればダイシング時のクラックの発生を防止
することが可能となり、これによりチップ内の配線およ
び保護膜の損傷を防止することができる。
【図面の簡単な説明】
第１図（ａ）は本発明の半導体素子の加工方法を用いて
製造された半導体装置の断面図、第１図（ｂ）は第１図
（ａ）に示す半導体装置の平面図、第１図（ｃ）は第１
図（ａ）に示す半導体装置のダイシング後の断面図、第
２図は従来の方法の工程を示す断面図、第３図は従来の
方法を用いてダイシングした場合の半導体装置の断面図
である。 １…半導体基板、２…素子、３…ダイシングライン、５
…ポリイミド。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】素子が形成された半導体基板をダイシング
    する前に前記半導体基板の裏面にポリイミドをコーティ
    ングし、続いてこのポリイミドがコーティングされた面
    をダイシングテープに接着することを特徴とする半導体
    素子の加工方法。
  2. 【請求項２】前記ダイシングテープを接着した後、前記
    半導体基板をダイシングブレードを用いてダイシングす
    ることを特徴とする請求項１記載の半導体素子の加工方
    法。
  3. 【請求項３】前記ポリイミドの膜厚は0.1μｍ以上であ
    ることを特徴とする請求項１または２記載の半導体素子
    の加工方法。
JP1047989A 1989-01-19 1989-01-19 半導体素子の加工方法 Expired - Lifetime JP2829015B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1047989A JP2829015B2 (ja) 1989-01-19 1989-01-19 半導体素子の加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1047989A JP2829015B2 (ja) 1989-01-19 1989-01-19 半導体素子の加工方法

Publications (2)

Publication Number Publication Date
JPH02191358A JPH02191358A (ja) 1990-07-27
JP2829015B2 true JP2829015B2 (ja) 1998-11-25

Family

ID=11751294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1047989A Expired - Lifetime JP2829015B2 (ja) 1989-01-19 1989-01-19 半導体素子の加工方法

Country Status (1)

Country Link
JP (1) JP2829015B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0660967B1 (en) * 1992-09-14 2001-04-11 Shellcase Ltd. Method for producing integrated circuit devices
IL106892A0 (en) * 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and apparatus for producing integrated circuit devices
US6117707A (en) * 1994-07-13 2000-09-12 Shellcase Ltd. Methods of producing integrated circuit devices
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6018831A (ja) * 1983-07-12 1985-01-30 Canon Inc 光学的記録媒体
JPS62112348A (ja) * 1985-11-12 1987-05-23 Toshiba Corp 半導体装置の製造方法
JPS635543A (ja) * 1986-06-25 1988-01-11 Nec Corp 半導体チツプキヤリヤおよびその製造方法

Also Published As

Publication number Publication date
JPH02191358A (ja) 1990-07-27

Similar Documents

Publication Publication Date Title
JP2921953B2 (ja) 半導体装置の製造方法
US5863813A (en) Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips
US6175162B1 (en) Semiconductor wafer having a bottom surface protective coating
KR100650538B1 (ko) 반도체 장치의 제조 방법
US7674689B2 (en) Method of making an integrated circuit including singulating a semiconductor wafer
US6465329B1 (en) Microcircuit die-sawing protector and method
JPH1140520A (ja) ウェーハの分割方法及び半導体装置の製造方法
JP2008300521A (ja) 半導体ウェーハおよびその加工方法
JPH0145978B2 (ja)
JPH07106285A (ja) 半導体製造方法
US7518240B2 (en) Deposition pattern for eliminating backside metal peeling during die separation in semiconductor device fabrication
JPH09213662A (ja) ウェーハの分割方法及び半導体装置の製造方法
JP2829015B2 (ja) 半導体素子の加工方法
JPS6282008A (ja) 半導体ウエハ−ブレイク装置
JP3325646B2 (ja) 半導体ウエハの裏面研削方法および保護テープ貼付機
JP5486865B2 (ja) 金属層付きチップの製造方法
JPH07302772A (ja) ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置
KR20030047705A (ko) 반도체 웨이퍼 가공방법 및 이것에 사용되는 지지기판
JPS5852846A (ja) 半導体装置の製造方法
JPH04367250A (ja) 半導体チップの製造方法
JP2003197588A (ja) 半導体装置の製造法
JPH04307756A (ja) 半導体素子の分離方法
JP3134214B2 (ja) 配線基板のパターンエリア保護方法
JPH04336448A (ja) 半導体装置の製造方法
JPH01238907A (ja) 半導体組立治具

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070918

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11