JPH02191358A - 半導体素子の加工方法 - Google Patents
半導体素子の加工方法Info
- Publication number
- JPH02191358A JPH02191358A JP1010479A JP1047989A JPH02191358A JP H02191358 A JPH02191358 A JP H02191358A JP 1010479 A JP1010479 A JP 1010479A JP 1047989 A JP1047989 A JP 1047989A JP H02191358 A JPH02191358 A JP H02191358A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- dicing
- polyimide
- semiconductor substrate
- blade
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000004642 Polyimide Substances 0.000 claims abstract description 15
- 229920001721 polyimide Polymers 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000011248 coating agent Substances 0.000 claims abstract description 5
- 238000000576 coating method Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 5
- 230000007547 defect Effects 0.000 abstract 1
- 239000003292 glue Substances 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は半導体素子の加工方法に関するもので、特にダ
イシングに使用されるものである。
イシングに使用されるものである。
（従来の技術）
従来の半導体素子の加工方法を第２図を参照して説明す
る。
る。
第２図（ａ）に示すように、素子が形成された半導体基
板１をダイシングする前にダイシングテープ１０の棚部
１０ａ上に半導体基板１を載せて接着し、ダイシングブ
レード８を用いてダイシングライン３に沿って切込み、
切断し、チップ６を分離する。次にダイシングテープ１
０を引伸し、チップ６間の隙間１１を広げる（第２図（
ｂ）参照）。その後、ダイシングテープの裏側（チップ
６が接着されているのと反対の側）からバックアップホ
ルダ１２を当てダイシングテープ１０を吸着しておき、
針１３を用いてチップ６を突上げる。
板１をダイシングする前にダイシングテープ１０の棚部
１０ａ上に半導体基板１を載せて接着し、ダイシングブ
レード８を用いてダイシングライン３に沿って切込み、
切断し、チップ６を分離する。次にダイシングテープ１
０を引伸し、チップ６間の隙間１１を広げる（第２図（
ｂ）参照）。その後、ダイシングテープの裏側（チップ
６が接着されているのと反対の側）からバックアップホ
ルダ１２を当てダイシングテープ１０を吸着しておき、
針１３を用いてチップ６を突上げる。
この時突上げられるチップ６をノズル１５で真空吸着し
ながら持ちあげる（第２図（ｃ）参照）。
ながら持ちあげる（第２図（ｃ）参照）。
突上げられたチップ６がダイシングテープ１０から完全
に引離された状態を第２図（ｄ）に示す。
に引離された状態を第２図（ｄ）に示す。
（発明が解決しようとする課題）
一般にダイシング時には、ブレード８が高速回転してい
るため、ブレード８に横振れが生じチップ６の切断口部
に欠け（ヒビ）が発生することが多々ある。そこで上述
した従来の方法を用いてチップ６を突上げる場合、ダイ
シングテープ１０の棚部１０ｍの接着力が弱いため、欠
は部１７はチップ６に付着して行くが、振動その他の要
因で欠は部１７はチップ６本体から離れ周辺に散乱し、
その一部１７ｍが隣りのチップ６の表面に落ちる（第３
図（ａ）参照）。そして、欠は部の一部が落ちてきたチ
ップ６の表面に、このチップ６を持上げるためのノズル
１５が降下してくる。すると、欠は落ちた基板材料１７
ａをチップ６に圧着しく第３図（ｂ）参照）、チップ６
内の配線や保護膜を損傷するという問題があった。
るため、ブレード８に横振れが生じチップ６の切断口部
に欠け（ヒビ）が発生することが多々ある。そこで上述
した従来の方法を用いてチップ６を突上げる場合、ダイ
シングテープ１０の棚部１０ｍの接着力が弱いため、欠
は部１７はチップ６に付着して行くが、振動その他の要
因で欠は部１７はチップ６本体から離れ周辺に散乱し、
その一部１７ｍが隣りのチップ６の表面に落ちる（第３
図（ａ）参照）。そして、欠は部の一部が落ちてきたチ
ップ６の表面に、このチップ６を持上げるためのノズル
１５が降下してくる。すると、欠は落ちた基板材料１７
ａをチップ６に圧着しく第３図（ｂ）参照）、チップ６
内の配線や保護膜を損傷するという問題があった。
本発明は上記問題点を考慮してなされたものであって、
ダイシング時にチップ内の配線や保護膜を損傷させない
半導体素子の加工方法を提供することを目的とする。
ダイシング時にチップ内の配線や保護膜を損傷させない
半導体素子の加工方法を提供することを目的とする。
（課題を解決するための手段）
本発明による半導体素子の加工方法は、素子が形成され
た半導体基板をダイシングする前に半導体基板の裏面に
厚さが０６１μｍ以上のポリイミドをコーティングする
ことを特徴とする。
た半導体基板をダイシングする前に半導体基板の裏面に
厚さが０６１μｍ以上のポリイミドをコーティングする
ことを特徴とする。
（作 用）
このように構成された本発明の半導体素子の加工方法に
よれば、ダイシング前に半導体基板の裏面にポリイミド
がコーティングされる。これにより、ポリイミドがブレ
ードの横振れを吸収し、チップの切断口部における欠け
の発生を防止することが可能となり、チップ内の配線お
よび保護膜の損傷を防止することができる。
よれば、ダイシング前に半導体基板の裏面にポリイミド
がコーティングされる。これにより、ポリイミドがブレ
ードの横振れを吸収し、チップの切断口部における欠け
の発生を防止することが可能となり、チップ内の配線お
よび保護膜の損傷を防止することができる。
（実施例）
第１図を参照して本発明による半導体素子の加工方法を
説明する。素子２が形成された半導体基板１の裏面（素
子２が形成された面と反対の面）にポリイミド５を例え
ば１〜４０μｍの厚さにコーティングし、ダイシングテ
ープ１０の棚部１０ａ上に載せて接希する（第１図（ａ
）参照）。
説明する。素子２が形成された半導体基板１の裏面（素
子２が形成された面と反対の面）にポリイミド５を例え
ば１〜４０μｍの厚さにコーティングし、ダイシングテ
ープ１０の棚部１０ａ上に載せて接希する（第１図（ａ
）参照）。
そしてブレードを用いてダイシングライン３（第１図（
ｂ）参照）に沿って切込み、切断し、チ・ツブ６を分離
する（第１図（Ｃ）２照）。
ｂ）参照）に沿って切込み、切断し、チ・ツブ６を分離
する（第１図（Ｃ）２照）。
このようにダイシング前に半導体基板１の裏面にポリイ
ミド５がコーティングされたことにより、ポリイミド５
がブレードの横振れを吸収し、チップの切断口における
クラックの発生を防止することが可能となる。
ミド５がコーティングされたことにより、ポリイミド５
がブレードの横振れを吸収し、チップの切断口における
クラックの発生を防止することが可能となる。
これにより、チップ内の配線および保護膜の損傷を防止
することができ、半導体素子の信頼性の向上を計ること
が可能となるばかりでなく、製品の歩留の向上も計るこ
とが可能となる。
することができ、半導体素子の信頼性の向上を計ること
が可能となるばかりでなく、製品の歩留の向上も計るこ
とが可能となる。
なお、上記実施例では半導体基板の裏面にポリイミドを
コーティングしたがポリイミドに代る有機材料（例えば
レジスト等）をコーティングしても同様の効果を得るこ
とができることはいうまでもない。
コーティングしたがポリイミドに代る有機材料（例えば
レジスト等）をコーティングしても同様の効果を得るこ
とができることはいうまでもない。
また、アルミニウムや５ｎ−Ｐｂ半田等を半導体基板の
裏面に蒸着した後、ポリイミドをコーティングしても上
記実施例と同様の効果を得ることができる。
裏面に蒸着した後、ポリイミドをコーティングしても上
記実施例と同様の効果を得ることができる。
本発明によればダイシング時のクラックの発生を防止す
ることが可能となり、これによりチップ内の配線および
保護膜の損傷を防止することができる。
ることが可能となり、これによりチップ内の配線および
保護膜の損傷を防止することができる。
第１図（ａ）は本発明の半導体素子の加工方法を用いて
製造された半導体装置の断面図、第１図（ｂ）は第１図
（ａ）に示す半導体装置の平面図、第１図（Ｃ）は第１
図（ａ）に示す半導体装置のダイシング後の断面図、第
２図は従来の方法の工程を示す断面図、第３図は従来の
方法を用いてダイシングした場合の半導体装置の断面図
である。 １・・・半導体基板、２・・・素子、３・・・ダイシン
グライン、５・・・ポリイミド。
製造された半導体装置の断面図、第１図（ｂ）は第１図
（ａ）に示す半導体装置の平面図、第１図（Ｃ）は第１
図（ａ）に示す半導体装置のダイシング後の断面図、第
２図は従来の方法の工程を示す断面図、第３図は従来の
方法を用いてダイシングした場合の半導体装置の断面図
である。 １・・・半導体基板、２・・・素子、３・・・ダイシン
グライン、５・・・ポリイミド。
Claims (1)
- 素子が形成された半導体基板をダイシングする前に前記
半導体基板の裏面に厚さが０．１μｍ以上のポリイミド
をコーティングすることを特徴とする半導体素子の加工
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1047989A JP2829015B2 (ja) | 1989-01-19 | 1989-01-19 | 半導体素子の加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1047989A JP2829015B2 (ja) | 1989-01-19 | 1989-01-19 | 半導体素子の加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02191358A true JPH02191358A (ja) | 1990-07-27 |
| JP2829015B2 JP2829015B2 (ja) | 1998-11-25 |
Family
ID=11751294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1047989A Expired - Lifetime JP2829015B2 (ja) | 1989-01-19 | 1989-01-19 | 半導体素子の加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2829015B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455455A (en) * | 1992-09-14 | 1995-10-03 | Badehi; Peirre | Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby |
| US5716759A (en) * | 1993-09-02 | 1998-02-10 | Shellcase Ltd. | Method and apparatus for producing integrated circuit devices |
| US6040235A (en) * | 1994-01-17 | 2000-03-21 | Shellcase Ltd. | Methods and apparatus for producing integrated circuit devices |
| US6117707A (en) * | 1994-07-13 | 2000-09-12 | Shellcase Ltd. | Methods of producing integrated circuit devices |
| EP2381478A3 (en) * | 1998-02-06 | 2011-11-02 | Tessera Technologies Hungary Kft. | Integrated circuit device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6018831A (ja) * | 1983-07-12 | 1985-01-30 | Canon Inc | 光学的記録媒体 |
| JPS62112348A (ja) * | 1985-11-12 | 1987-05-23 | Toshiba Corp | 半導体装置の製造方法 |
| JPS635543A (ja) * | 1986-06-25 | 1988-01-11 | Nec Corp | 半導体チツプキヤリヤおよびその製造方法 |
-
1989
- 1989-01-19 JP JP1047989A patent/JP2829015B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6018831A (ja) * | 1983-07-12 | 1985-01-30 | Canon Inc | 光学的記録媒体 |
| JPS62112348A (ja) * | 1985-11-12 | 1987-05-23 | Toshiba Corp | 半導体装置の製造方法 |
| JPS635543A (ja) * | 1986-06-25 | 1988-01-11 | Nec Corp | 半導体チツプキヤリヤおよびその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455455A (en) * | 1992-09-14 | 1995-10-03 | Badehi; Peirre | Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby |
| US5716759A (en) * | 1993-09-02 | 1998-02-10 | Shellcase Ltd. | Method and apparatus for producing integrated circuit devices |
| US6040235A (en) * | 1994-01-17 | 2000-03-21 | Shellcase Ltd. | Methods and apparatus for producing integrated circuit devices |
| US6117707A (en) * | 1994-07-13 | 2000-09-12 | Shellcase Ltd. | Methods of producing integrated circuit devices |
| EP2381478A3 (en) * | 1998-02-06 | 2011-11-02 | Tessera Technologies Hungary Kft. | Integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2829015B2 (ja) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5863813A (en) | Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips | |
| US6175162B1 (en) | Semiconductor wafer having a bottom surface protective coating | |
| US5157001A (en) | Method of dicing semiconductor wafer along protective film formed on scribe lines | |
| US7674689B2 (en) | Method of making an integrated circuit including singulating a semiconductor wafer | |
| JP2008300521A (ja) | 半導体ウェーハおよびその加工方法 | |
| US7198988B1 (en) | Method for eliminating backside metal peeling during die separation | |
| JPH02191358A (ja) | 半導体素子の加工方法 | |
| JPS6222439A (ja) | ウエ−ハ保護テ−プ | |
| JPS6282008A (ja) | 半導体ウエハ−ブレイク装置 | |
| KR910006367B1 (ko) | 칩고정테이프 | |
| JPS5852846A (ja) | 半導体装置の製造方法 | |
| CN109920732B (zh) | 半导体封装器件的切割方法及半导体器件的封装方法 | |
| JPS6135696B2 (ja) | ||
| JPH04367250A (ja) | 半導体チップの製造方法 | |
| JPS5994436A (ja) | 半導体ペレツトの製造方法 | |
| JPH04336448A (ja) | 半導体装置の製造方法 | |
| CN112151446B (zh) | 晶圆切割固定方法及其装置 | |
| JP2004179565A (ja) | 電子部品の製造方法及びダイシング方法、並びにこれらを実施するための製造装置 | |
| JPH0514513Y2 (ja) | ||
| JPS598357Y2 (ja) | 半導体装置 | |
| JPH07249674A (ja) | 半導体装置の製造方法及び製造装置 | |
| KR100420433B1 (ko) | 반도체패키지용 필름 접착제 | |
| JPH02220811A (ja) | 半導体装置の製造方法 | |
| JPH03187242A (ja) | 半導体装置の製造方法 | |
| JPH0260144A (ja) | 半導体ウェハの粘着テープ貼付構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070918 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |