JPS5852846A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5852846A JPS5852846A JP56150697A JP15069781A JPS5852846A JP S5852846 A JPS5852846 A JP S5852846A JP 56150697 A JP56150697 A JP 56150697A JP 15069781 A JP15069781 A JP 15069781A JP S5852846 A JPS5852846 A JP S5852846A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- dicing
- cut
- cutting
- blade
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、円板状のブレードｔ−Ａ速回転させて、半
導体シリコン基板（以下、８１基板と云う）Σ切断分割
する＊ｖｉｔ＜以下、ダイシング装置と云５）を用いて
ダイシングを行うときに、ダイシング會２回に分けて行
うことにより、ダイスｓ面のチッピングやダイスに歪が
残るのを防止するようにした半導体装置の製造方法に−
する。
導体シリコン基板（以下、８１基板と云う）Σ切断分割
する＊ｖｉｔ＜以下、ダイシング装置と云５）を用いて
ダイシングを行うときに、ダイシング會２回に分けて行
うことにより、ダイスｓ面のチッピングやダイスに歪が
残るのを防止するようにした半導体装置の製造方法に−
する。
第１図線従来の半導体装置の製造方法を説明する九めの
図でろｈＩＩＩ図（１）はダイシングを終った８ｉ基板
の平面図でおり、第１図（ｂ）は第１図（ａ）の八−λ
ｋＶＣ沿って切断して示す拡大断面図でめる。この＠１
図（ａ）、第１図（ｂ）の両図において、ｌは８ｉ基板
、２はダイシングｋｋにより切削された詠でめり、３は
８１基板１を完全に分離するために用いられる保持基板
、４はＳｉ基基板上保持基板３とを接着するワックスな
どの接着剤である。
図でろｈＩＩＩ図（１）はダイシングを終った８ｉ基板
の平面図でおり、第１図（ｂ）は第１図（ａ）の八−λ
ｋＶＣ沿って切断して示す拡大断面図でめる。この＠１
図（ａ）、第１図（ｂ）の両図において、ｌは８ｉ基板
、２はダイシングｋｋにより切削された詠でめり、３は
８１基板１を完全に分離するために用いられる保持基板
、４はＳｉ基基板上保持基板３とを接着するワックスな
どの接着剤である。
この第１図（ａへ＃！１図（ｂ）に示すごとく、従来、
切削は１回で行い、このとき、Ｓｉ基板１を完全に切断
するため、保持基板３の一部も同時に切削される。
切削は１回で行い、このとき、Ｓｉ基板１を完全に切断
するため、保持基板３の一部も同時に切削される。
このような方法ｔとるため、１回の切削深さか除くなる
ため、切削負荷か大きくなり、さらに、保持基板３（こ
の材料は消耗品のため、安価な工ｌキシなどの樹脂が用
いられる）を切ると１！噂材料か異なるため、ブレード
への負荷が変わるなどの理由で８ｉ基板ｌ（あるいはダ
イス）に歪が生じたり、表面にかけ（チッピング）が生
じたりする。
ため、切削負荷か大きくなり、さらに、保持基板３（こ
の材料は消耗品のため、安価な工ｌキシなどの樹脂が用
いられる）を切ると１！噂材料か異なるため、ブレード
への負荷が変わるなどの理由で８ｉ基板ｌ（あるいはダ
イス）に歪が生じたり、表面にかけ（チッピング）が生
じたりする。
また、第２図は別の従来の半導体装置の製造方法を示す
ものであり、アイソレーションを行うために、８ｉ基板
ｌに絶縁基板を貼り合ゎせた構造の例を示しており、第
２図（ａ）はダイシング後の平面図で、第２図（ｂ）は
第２図Ｃａ）のＡ −Ａ Ｉｈ Ｐｃ ｒ＝ ”） テ
切断して示す拡大断面図でるる。
ものであり、アイソレーションを行うために、８ｉ基板
ｌに絶縁基板を貼り合ゎせた構造の例を示しており、第
２図（ａ）はダイシング後の平面図で、第２図（ｂ）は
第２図Ｃａ）のＡ −Ａ Ｉｈ Ｐｃ ｒ＝ ”） テ
切断して示す拡大断面図でるる。
この第２図（ａ）、第２図［有］）において、１１は８
１基板、２１は切削溝、３１は保持基板、４１はワック
スなどの接着剤、５は絶縁基板、６は８ｉ基板１１と絶
縁基板５と’ｅＡ！ｉり合わせるためのエポキシなどの
接着剤である。
１基板、２１は切削溝、３１は保持基板、４１はワック
スなどの接着剤、５は絶縁基板、６は８ｉ基板１１と絶
縁基板５と’ｅＡ！ｉり合わせるためのエポキシなどの
接着剤である。
この＃！２図（ａ）、第２図（ｂ）の場合は切削深さが
さらに大きくなった例でめｐ１１ｉ図（ａ）、＃Ｉ１図
（ｂ）の場合と比べて、よりチッピングなどの間融が生
じ易くなる。なお、この例のごとき構造はＩＣの新しい
技術として将来広く使用される可能性のめるものである
。
さらに大きくなった例でめｐ１１ｉ図（ａ）、＃Ｉ１図
（ｂ）の場合と比べて、よりチッピングなどの間融が生
じ易くなる。なお、この例のごとき構造はＩＣの新しい
技術として将来広く使用される可能性のめるものである
。
この発明は、上記従来の欠点を除去するためになされた
もので、ダイシングを行うときに一度に皺＜葦で切り込
１丁、ダイシング全２回に分けるとともに、刃幅も変え
て行うことにより、ダイシング時に基板に加わる切〜ｊ
負？ｈｋ小葛＜シ、チッグの金や基板表面のチッピング
を小さくできる半導ｔ４−装置の製造方法全提供するこ
とを１市とする。
もので、ダイシングを行うときに一度に皺＜葦で切り込
１丁、ダイシング全２回に分けるとともに、刃幅も変え
て行うことにより、ダイシング時に基板に加わる切〜ｊ
負？ｈｋ小葛＜シ、チッグの金や基板表面のチッピング
を小さくできる半導ｔ４−装置の製造方法全提供するこ
とを１市とする。
以下、この発明の半導体装置の製造方法の実施例につい
て図面に基つき説明する。第３図はその一実施例を説明
するため０図であり、第３図（ａ）はダイシングを行っ
た後の８ｉ基板の平面図でめり、第３図（ｂ）は第３図
（ａ）のＡ−Ａｌに沿って切断して示す拡大断面図であ
る。
て図面に基つき説明する。第３図はその一実施例を説明
するため０図であり、第３図（ａ）はダイシングを行っ
た後の８ｉ基板の平面図でめり、第３図（ｂ）は第３図
（ａ）のＡ−Ａｌに沿って切断して示す拡大断面図であ
る。
この第３図（ａ）、第３１Ｅ （ｂ）において、１２は
Ｓｉ基板、７．２２ｔｚそれぞれ溝、３２は保持基板、
４２はワックスなどの接着剤であり、保持基板３２上に
接着剤４２によ＃）Ｓｉ基板１２を接着している。そし
て、縛２２は１回目のダイシング装置により、Ｓｉ基板
１２ｉ切削して形成する。この場合、＃＄２２は保持基
板３２のところまで切削せず、Ｓｉ基板１２の所定の厚
さのところにとどめる。
Ｓｉ基板、７．２２ｔｚそれぞれ溝、３２は保持基板、
４２はワックスなどの接着剤であり、保持基板３２上に
接着剤４２によ＃）Ｓｉ基板１２を接着している。そし
て、縛２２は１回目のダイシング装置により、Ｓｉ基板
１２ｉ切削して形成する。この場合、＃＄２２は保持基
板３２のところまで切削せず、Ｓｉ基板１２の所定の厚
さのところにとどめる。
次いで、２回目のタ゛イシング装麹により鱒７を切削し
て形成する。この場合、１（ロ）目のダイシング時に用
いたブレードの刃幅よりも狭いブレードを用いて、１回
目に切り込んだ場所がら残りの部分を切り込むことにま
り、１Ｎに切る深さく長さ）を小さくして、切削負荷を
小さく、８１基板１２への歪の発生や表面のチッピング
を抑制し、さらに、異種基板（保持基板３２）の切削に
よる負荷の変動にともなうブレードのふれなどによって
Ｅｈ基板１２の表面にブレードが当たり、チッピングを
起こすことも防止される。
て形成する。この場合、１（ロ）目のダイシング時に用
いたブレードの刃幅よりも狭いブレードを用いて、１回
目に切り込んだ場所がら残りの部分を切り込むことにま
り、１Ｎに切る深さく長さ）を小さくして、切削負荷を
小さく、８１基板１２への歪の発生や表面のチッピング
を抑制し、さらに、異種基板（保持基板３２）の切削に
よる負荷の変動にともなうブレードのふれなどによって
Ｅｈ基板１２の表面にブレードが当たり、チッピングを
起こすことも防止される。
第４図はこの発明の半導体装置の製造方法の他の＊ｍｍ
例説説明るための図であり１保持基板とＳｉ基板との間
に絶＃＆基板が介在された基板構成による場合の例を示
すものである。第４図（ａ）はダイシング後の８１基板
の平面図であｐ、第４図切線第４図（ａ）のＡ−Ａ線に
沿って切断して示す拡大断面図である。
例説説明るための図であり１保持基板とＳｉ基板との間
に絶＃＆基板が介在された基板構成による場合の例を示
すものである。第４図（ａ）はダイシング後の８１基板
の平面図であｐ、第４図切線第４図（ａ）のＡ−Ａ線に
沿って切断して示す拡大断面図である。
この第４図（ａ＞、第４図（ｂ）の両図において、保持
基板３３上にワックスなどの接着剤４３により絶縁基板
５１を接着し、そ−の上面にさらに、接着剤６１により
Ｓｉ基板１３を接着した多層構造の基板としてお９、こ
の基板にｌｉＢ目のダイシング装置によって＃２３’１
ｔｌｌＪする。この纒２３は接着郊ｊ６１のところまで
行わず、５ｉ−ｊｋ板１３０所定の障趙のところでとど
めておく。
基板３３上にワックスなどの接着剤４３により絶縁基板
５１を接着し、そ−の上面にさらに、接着剤６１により
Ｓｉ基板１３を接着した多層構造の基板としてお９、こ
の基板にｌｉＢ目のダイシング装置によって＃２３’１
ｔｌｌＪする。この纒２３は接着郊ｊ６１のところまで
行わず、５ｉ−ｊｋ板１３０所定の障趙のところでとど
めておく。
次に、２回目のダイシングｆｃ瞳によって溝７１會切削
する。この場合、上［！ピ実施例とｌＷ１様に、１回目
のダイシング装置に用いたブレードの刃幅よりも狭いブ
レードを用いて、ｌ＠目に切り込んだ場所から残りの部
分、すなわち、Ｓｉ基板１３の残りの部分と、接着剤６
１、絶縁基板５１、接着剤４３および保持基板３３の−
ｉ！ｌ、ｔ＋ＡｌＩＩＩシて纒７１を形成してＳｉ基板
１３をダイス状に分離する。
する。この場合、上［！ピ実施例とｌＷ１様に、１回目
のダイシング装置に用いたブレードの刃幅よりも狭いブ
レードを用いて、ｌ＠目に切り込んだ場所から残りの部
分、すなわち、Ｓｉ基板１３の残りの部分と、接着剤６
１、絶縁基板５１、接着剤４３および保持基板３３の−
ｉ！ｌ、ｔ＋ＡｌＩＩＩシて纒７１を形成してＳｉ基板
１３をダイス状に分離する。
このようにすることにより、第３図の場合と同＆Ｋ、８
４２Ｍ［１ａへの歪の発生や表面のチッピングを抑制で
きるものでるる。
４２Ｍ［１ａへの歪の発生や表面のチッピングを抑制で
きるものでるる。
以上のように、８１基板が厚いもの、または基板が３層
構造のごとき非常に岸いものを完全切断（完全切断でな
いものについても云える）するとき、上記各実施例のよ
うに、ダイシング全２回に分け、２回目のブレードの刃
幅を狭くしてダイシングすることにより、チップの歪や
基板表面のチッピングを小さくできる。これにともない
、信頼性や歩留りを低下させない利点かめる。
構造のごとき非常に岸いものを完全切断（完全切断でな
いものについても云える）するとき、上記各実施例のよ
うに、ダイシング全２回に分け、２回目のブレードの刃
幅を狭くしてダイシングすることにより、チップの歪や
基板表面のチッピングを小さくできる。これにともない
、信頼性や歩留りを低下させない利点かめる。
以上詳述したように、この発明の半導体装置の製造方法
によれば、８ｉ基板をダイシングする場合に、２回に分
けて行い、２回目は１回目よりブレードの刃−七狭くし
てダイシングするようにしたので、Ｓｉ基板表面のチッ
ピングやＳｉ基板の歪の発生を低く抑えることかできる
。これにともない、歩留りの低減や信頼性の低下を防止
でき、特に、被切削物が厚い場合あるいは多層構造の場
合にその効果が勢しく、将来の３次元ＩＣなどのダイシ
ングに対しても有効である。
によれば、８ｉ基板をダイシングする場合に、２回に分
けて行い、２回目は１回目よりブレードの刃−七狭くし
てダイシングするようにしたので、Ｓｉ基板表面のチッ
ピングやＳｉ基板の歪の発生を低く抑えることかできる
。これにともない、歩留りの低減や信頼性の低下を防止
でき、特に、被切削物が厚い場合あるいは多層構造の場
合にその効果が勢しく、将来の３次元ＩＣなどのダイシ
ングに対しても有効である。
第１図（ａ）は従来の半導体装置の製造方法を説明する
ためのダイシング後のＳｉ基板の平面図、第１図（ｂ）
は第１図Ｃａ）ＯＡ−Ａ線に沿って切断して示す拡大１
１ｒ向図、第２図（ａ）は従来の半導体装置の製造方法
の別の例を説明するためのダイシング後のＳｉ 基板
の平面図、第２図（ｂ） ｆｌ第２図（ａ）の拡大断面
図、第３図（ａ）はこの発明の半導体装置の一実施例を
説明するためのダイシングのＳｉ基板の平面図、第３図
（６）は第３図（ａ）の人−Ａ！ｌｉＫ沿って切断して
示す拡大断面図、第４図（ａ）はこの発明の半導体装置
のＨ遣方法の他の実施例を説明するためのグイ、シング
後のＳｉ基板の平面図、第４図（ｂ）は第４図（ａ）の
Ａ−Ａｌ１１に沿って切断して示す拡大断面−である。 １２．１３・・・８ｉ基板、７，２２，２３，７１・・
・鍔、３２．３３・・・保持基板、４２，４３，６１・
・・接着剤、５１・・・絶縁基板。 特許出願人 沖電気工業株式会社 第１図 才２図 第３図 第４図 手続補正書 昭和５７年３月３１日 特許庁長官 島田春樹殿 １、事件の表示 昭和５６年 特 許 願第１５０６９７ 号２、発明
の名称 半導体装置の製造方法 ３、補正をする者 事件との関係 特 許 出願人（０２９）沖電
気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日（自発
）６、補正の対象 訂正する。
ためのダイシング後のＳｉ基板の平面図、第１図（ｂ）
は第１図Ｃａ）ＯＡ−Ａ線に沿って切断して示す拡大１
１ｒ向図、第２図（ａ）は従来の半導体装置の製造方法
の別の例を説明するためのダイシング後のＳｉ 基板
の平面図、第２図（ｂ） ｆｌ第２図（ａ）の拡大断面
図、第３図（ａ）はこの発明の半導体装置の一実施例を
説明するためのダイシングのＳｉ基板の平面図、第３図
（６）は第３図（ａ）の人−Ａ！ｌｉＫ沿って切断して
示す拡大断面図、第４図（ａ）はこの発明の半導体装置
のＨ遣方法の他の実施例を説明するためのグイ、シング
後のＳｉ基板の平面図、第４図（ｂ）は第４図（ａ）の
Ａ−Ａｌ１１に沿って切断して示す拡大断面−である。 １２．１３・・・８ｉ基板、７，２２，２３，７１・・
・鍔、３２．３３・・・保持基板、４２，４３，６１・
・・接着剤、５１・・・絶縁基板。 特許出願人 沖電気工業株式会社 第１図 才２図 第３図 第４図 手続補正書 昭和５７年３月３１日 特許庁長官 島田春樹殿 １、事件の表示 昭和５６年 特 許 願第１５０６９７ 号２、発明
の名称 半導体装置の製造方法 ３、補正をする者 事件との関係 特 許 出願人（０２９）沖電
気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日（自発
）６、補正の対象 訂正する。
Claims (1)
- 円板状のブレードｋｉｉ６速回転させてＳｉ基板を切断
分割するダイシング装置音用いて８ｉ基板ｔダイス状小
片に完全に分触分割すると＠に１回目に上記８ｉ基板の
所定の厚さのところ１で切Ｆｉｌｌし、２回目に切Ｐ４
Ｉ＋＋を行う場合にｌＩＰ！Ｊ目の切８１」時に用いた
ブレードの刃幅より狭いグレードを用いて１回目に切り
込んだ位置から上記８ｉ基板の残りの部分を全部切り込
むことにより ８ｉ基板を分触することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150697A JPS5852846A (ja) | 1981-09-25 | 1981-09-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150697A JPS5852846A (ja) | 1981-09-25 | 1981-09-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5852846A true JPS5852846A (ja) | 1983-03-29 |
Family
ID=15502449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56150697A Pending JPS5852846A (ja) | 1981-09-25 | 1981-09-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852846A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60196354A (ja) * | 1984-03-21 | 1985-10-04 | Canon Inc | インクジエツト記録ヘツドの製造方法 |
| JPS60207386A (ja) * | 1984-03-31 | 1985-10-18 | Toyota Central Res & Dev Lab Inc | 半導体圧力センサウエハの切断方法 |
| JPS6122955A (ja) * | 1984-07-12 | 1986-01-31 | Canon Inc | インクジエツト記録ヘツドの製造方法 |
| JPS63237408A (ja) * | 1987-03-26 | 1988-10-03 | Sumitomo Metal Mining Co Ltd | 半導体デバイス用基板 |
| JPH02126904U (ja) * | 1989-03-30 | 1990-10-19 | ||
| US5160403A (en) * | 1991-08-09 | 1992-11-03 | Xerox Corporation | Precision diced aligning surfaces for devices such as ink jet printheads |
| US20070284735A1 (en) * | 2004-10-14 | 2007-12-13 | Kazumasa Tanida | Semiconductor Device |
| WO2013057617A1 (en) * | 2011-10-21 | 2013-04-25 | Koninklijke Philips Electronics N.V. | Low warpage wafer bonding through use of slotted substrates |
| JP2017537797A (ja) * | 2014-09-26 | 2017-12-21 | コーニング インコーポレイテッド | マスキングおよび導電トレースを備えたテープ付き中間層フローセルのための方法および装置 |
-
1981
- 1981-09-25 JP JP56150697A patent/JPS5852846A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60196354A (ja) * | 1984-03-21 | 1985-10-04 | Canon Inc | インクジエツト記録ヘツドの製造方法 |
| JPS60207386A (ja) * | 1984-03-31 | 1985-10-18 | Toyota Central Res & Dev Lab Inc | 半導体圧力センサウエハの切断方法 |
| JPS6122955A (ja) * | 1984-07-12 | 1986-01-31 | Canon Inc | インクジエツト記録ヘツドの製造方法 |
| JPS63237408A (ja) * | 1987-03-26 | 1988-10-03 | Sumitomo Metal Mining Co Ltd | 半導体デバイス用基板 |
| JPH02126904U (ja) * | 1989-03-30 | 1990-10-19 | ||
| US5160403A (en) * | 1991-08-09 | 1992-11-03 | Xerox Corporation | Precision diced aligning surfaces for devices such as ink jet printheads |
| US20070284735A1 (en) * | 2004-10-14 | 2007-12-13 | Kazumasa Tanida | Semiconductor Device |
| WO2013057617A1 (en) * | 2011-10-21 | 2013-04-25 | Koninklijke Philips Electronics N.V. | Low warpage wafer bonding through use of slotted substrates |
| US10084110B2 (en) | 2011-10-21 | 2018-09-25 | Koninklijke Philips N.V. | Low warpage wafer bonding through use of slotted substrates |
| JP2017537797A (ja) * | 2014-09-26 | 2017-12-21 | コーニング インコーポレイテッド | マスキングおよび導電トレースを備えたテープ付き中間層フローセルのための方法および装置 |
| US10512909B2 (en) | 2014-09-26 | 2019-12-24 | Corning Incorporated | Method and apparatus for taped interlayer flow cell with masking |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6051875A (en) | Semiconductor chip | |
| KR100650538B1 (ko) | 반도체 장치의 제조 방법 | |
| US6083811A (en) | Method for producing thin dice from fragile materials | |
| US20060082003A1 (en) | Method of dicing a semiconductor device into plural chips | |
| JPH03204954A (ja) | 半導体装置の製造方法 | |
| JP2005538572A5 (ja) | ||
| HK1035261A1 (en) | Method for producing semiconductor device. | |
| US20030143818A1 (en) | Method of applying a bottom surface protective coating to a wafer, and wafer dicing method | |
| CN111900078B (zh) | 一种铌酸锂晶圆的减薄方法 | |
| TW201438078A (zh) | 晶圓製程的切割方法 | |
| JPS5852846A (ja) | 半導体装置の製造方法 | |
| EP1521299B1 (en) | Method of mounting a semiconductor chip with an adhesive film | |
| US5316853A (en) | Expand tape | |
| JP4528758B2 (ja) | 転写テープ及びこの転写テープを用いた半導体装置の製造方法 | |
| JP2737859B2 (ja) | 半導体チップの製造方法 | |
| JP2829015B2 (ja) | 半導体素子の加工方法 | |
| JPS61152358A (ja) | 半導体ウエハの研削方法 | |
| JPH01293613A (ja) | ディスクリート素子用基板及びその製造方法 | |
| JPS58137228A (ja) | 半導体装置の製造方法 | |
| JPS598357Y2 (ja) | 半導体装置 | |
| JPH0521597A (ja) | 半導体素子の製造方法 | |
| JPH0661203A (ja) | 半導体ウェハの研磨方法 | |
| Abdullah et al. | Dicing die attach film for 3D stacked die QFN packages | |
| JP2858705B2 (ja) | 半導体装置の製造方法 | |
| JP2001196332A (ja) | レーザ光を用いた硬質非金属膜の切断方法 |