CN111900078B - 一种铌酸锂晶圆的减薄方法 - Google Patents

一种铌酸锂晶圆的减薄方法 Download PDF

Info

Publication number
CN111900078B
CN111900078B CN202010711681.8A CN202010711681A CN111900078B CN 111900078 B CN111900078 B CN 111900078B CN 202010711681 A CN202010711681 A CN 202010711681A CN 111900078 B CN111900078 B CN 111900078B
Authority
CN
China
Prior art keywords
lithium niobate
niobate wafer
adhesive film
grinding
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010711681.8A
Other languages
English (en)
Other versions
CN111900078A (zh
Inventor
何肇阳
赵亚东
罗立辉
钟志明
汪洋
陈楚杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Chipex Semiconductor Co ltd
Original Assignee
Ningbo Chipex Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Chipex Semiconductor Co ltd filed Critical Ningbo Chipex Semiconductor Co ltd
Priority to CN202010711681.8A priority Critical patent/CN111900078B/zh
Publication of CN111900078A publication Critical patent/CN111900078A/zh
Application granted granted Critical
Publication of CN111900078B publication Critical patent/CN111900078B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/06—Grinders for cutting-off
    • B24B27/0675—Grinders for cutting-off methods therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B55/00—Safety devices for grinding or polishing machines; Accessories fitted to grinding or polishing machines for keeping tools or parts of the machine in good working condition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开了一种铌酸锂晶圆的减薄方法，属于芯片封装技术领域。本发明的铌酸锂晶圆的减薄方法，包括以下步骤：提供一铌酸锂晶圆，在铌酸锂晶圆的背面贴第一划片胶膜，并沿铌酸锂晶圆正面的切割道进行预切割至预定深度；去除第一划片胶膜，在铌酸锂晶圆的正面贴磨片胶膜，磨片胶膜为双层胶膜；对铌酸锂晶圆的背面进行研磨至晶粒分离；在铌酸锂晶圆的背面贴第二划片胶膜，再去除磨片胶膜。本发明实现了铌酸锂晶圆的研磨前切割工艺，避免了现有技术中铌酸锂晶圆在磨切加工时易出现脆性破坏、亚表面损伤层深和切割正背面崩裂大等损伤的现象，且芯片正背面崩裂均可以控制在10um以内，有利于保证铌酸锂芯片封装产品的品质。

Description

一种铌酸锂晶圆的减薄方法
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种铌酸锂晶圆的减薄方法。
背景技术
随着电子元件的小型化、轻量化及多功能化的需求日渐增加，集成电路对芯片的超薄化要求越来越高，微机电系统、图像传感器、叠层芯片、多芯片封装等都会应用厚度小于50μm的超薄芯片。随着集成电路芯片不断向高密度、轻薄的方向发展，为了满足芯片的上述要求，在芯片封装时需要对晶圆背面减薄及切割。
铌酸锂(LiNbO3)晶体由于其优良的压电、电光及非线性光学性能，在光存储、光波导、光通信技术中得到广泛应用，是很多集成光电器件的理想衬底材料，例如电光调制器、电光开关和偏振控制器等。目前铌酸锂晶圆均采用研磨后切割工艺封装，这是因为铌酸锂晶体硬度低、脆性大，来料及加工厚度均较薄，并且具有强各向异性等特点，导致在现有的研磨及切割过程中易出现脆性破坏、亚表面损伤层深和切割正背面崩裂大等损伤异常现象，加工效率低，而采用常规的研磨前切割方法又无法满足芯片的封装要求。
有鉴于此，有必要提出一种适合于铌酸锂晶圆的研磨前切割工艺方法，以解决上述技术问题。
发明内容
本发明的目的在于提供一种铌酸锂晶圆的减薄方法，用于解决由于铌酸锂硬度低、脆性大、来料及加工厚度均较薄，并且具有强各向异性，而造成的研磨及切割过程中易出现脆性破坏、亚表面损伤层深和切割正背面崩裂大的技术问题。
本发明是通过以下技术方案实现的：
本发明提供一种铌酸锂晶圆的减薄方法，包括以下步骤：
提供一铌酸锂晶圆，在所述铌酸锂晶圆的背面贴第一划片胶膜，并沿所述铌酸锂晶圆正面的切割道进行预切割至预定深度；
去除所述第一划片胶膜，在所述铌酸锂晶圆的正面贴磨片胶膜，所述磨片胶膜为双层胶膜；
对所述铌酸锂晶圆的背面进行研磨至晶粒分离；
在所述铌酸锂晶圆的背面贴第二划片胶膜，再去除所述磨片胶膜。
进一步地，在提供一铌酸锂晶圆，在所述铌酸锂晶圆的背面贴第一划片胶膜，并沿所述铌酸锂晶圆正面的切割道进行预切割至预定深度的步骤中，所述划片胶膜具有软质基材，所述划片胶膜的型号为琳得科Lintec公司的V-8AR胶膜。
进一步地，在提供一铌酸锂晶圆，在所述铌酸锂晶圆的背面贴第一划片胶膜，并沿所述铌酸锂晶圆正面的切割道进行预切割至预定深度的步骤中，所述预定深度根据铌酸锂晶圆的目标厚度确定，所述预定深度大于铌酸锂晶圆的目标厚度。
进一步地，在提供一铌酸锂晶圆，在所述铌酸锂晶圆的背面贴第一划片胶膜，并沿所述铌酸锂晶圆正面的切割道进行预切割至预定深度的步骤中，预切割采用粒度3000#的研磨轮，转速为30000rpm，进给速度为20±0.5mm/s。
进一步地，在去除所述减薄胶膜，在去除所述第一划片胶膜，在所述铌酸锂晶圆的正面贴磨片胶膜，所述磨片胶膜为双层胶膜的步骤中，所述双层胶膜包括琳得科Lintec公司的E-4230胶膜和琳得科Lintec公司的E-3281胶膜，其中所述E-4230胶膜贴覆于所述铌酸锂晶圆的正面，所述E-3281胶膜贴覆于所述E-4230胶膜的表面。
进一步地，去除所述第一划片胶膜，在所述铌酸锂晶圆的正面贴磨片胶膜，所述磨片胶膜为双层胶膜，具体包括：所述E-4230胶膜的厚度为230um，所述E-3281胶膜的厚度为280um。
进一步地，对所述铌酸锂晶圆的背面进行研磨至晶粒分离，具体包括：研磨过程包括粗磨和精磨过程，粗磨时，采用粒度800#的第一研磨轮；精磨时，采用粒度3000#或5000#的第二研磨轮。
进一步地，在对所述铌酸锂晶圆的背面进行研磨至晶粒分离的步骤中，所述粗磨过程包括三个子阶段，所述第一研磨轮在三个子阶段的纵向进给速度依次为0.18±0.05um/s、0.25±0.05um/s、0.25±0.05um/s。
进一步地，在对所述铌酸锂晶圆的背面进行研磨至晶粒分离的步骤中，所述精磨过程包括三个子阶段，所述第二研磨轮在三个子阶段的纵向进给速度依次为0.1±0.05um/s、0.12±0.05um/s、0.1±0.05um/s。
进一步地，在所述铌酸锂晶圆的背面贴第二划片胶膜，再去除所述磨片胶膜，具体包括：采用UV解胶后揭除的方式去除所述磨片胶膜。
实施本发明的技术方案，具有如下有益效果：
本发明的铌酸锂晶圆的减薄方法，能够解决现有技术中的铌酸锂由于硬度低、脆性大、来料及加工厚度均较薄，并且具有强各向异性，而造成的研磨及切割过程中易出现脆性破坏、亚表面损伤层深和切割正背面崩裂大的问题；本发明实现了铌酸锂的研磨前切割的工艺，采用本发明的铌酸锂晶圆的切割方法，降低了半切割后的裂片风险，铌酸锂晶圆正背面崩裂均可以控制在10um以内，相对于现有技术，在实现铌酸锂晶圆的研磨前切割封装工艺的同时，还大大提高了芯片封装产品的品质，有利于提高芯片的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1是本发明实施例提供的铌酸锂晶圆的减薄方法的方法流程图；
图2是图1中各步骤对应的结构示意图；
图3是本发明实施例提供的铌酸锂晶圆的减薄方法的步骤S1中贴不同的第一划片胶膜对应的效果示意图；
图4是本发明实施例提供的铌酸锂晶圆的减薄方法的步骤S1中预切割对应的结构示意图；
图5是本发明实施例提供的铌酸锂晶圆的减薄方法的步骤S2中贴研磨胶膜对应的结构示意图；
图6是本发明实施例提供的铌酸锂晶圆的减薄方法的步骤S3对应的结构示意图；
图7是本发明实施例提供的铌酸锂晶圆的减薄方法的步骤S4对应的结构示意图；
图8是本发明实施例提供的铌酸锂晶圆研磨后的背面效果示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合实施例对本发明作进一步地详细描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
在本发明的描述中，可以理解的是，尽管本文中可以利用术语第一、第二、第三等来描述各种元件，但是不应当采用限制的方式来解释这些元件。这些术语仅用作区分一个元件与另一个元件。因而，在一些实施例中的第一元件在其他的实施例中可以被称作为第二元件。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或服务器不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其他步骤或单元。
实施例
DBG(Dicing Before Grinding，研磨前切割)是晶圆背面减薄及切割常用的工艺，研磨前切割工艺就是将原有的研磨后切割(Dicing After Grinding，研磨后切割)的工艺程序进行逆向操作，即先对晶片进行半切割加工，然后通过背面研磨使晶片分割成芯片的技术。通过运用该技术，能够最大限度地抑制分割芯片时产生的背面崩裂及晶片破损，从而能够顺利地从大尺寸的晶片上切割出芯片。由于大幅度地减少了晶片的背面崩裂现象，所以能够在维持高抗折强度的同时，对晶片实施超薄加工，从而能够生产出高强度的芯片。另外，由于通过研磨机的研削加工对芯片实施分离作业，所以可有效地避免薄型晶片在搬运过程中的破损风险。研磨前切割工艺能够最大限度地减少因切割加工时产生的背面崩裂现象以及因搬运时产生的晶片破损，并能顺利地从大口径的晶片上分割出芯片，研磨前切割工艺的优点就是切割好的晶粒的质量很好。
芯片的研磨前切割工艺采用半切割用切割机对晶圆表面的切割道实施开槽加工。在通常的切割加工中，会切割到晶圆背面，直至完全切断。但是，在实施研磨前切割工艺时，只切割到所要求的芯片厚度尺寸为止。完成半切割加工作业之后，先在晶圆表面粘贴保护胶膜，再使用研削机进行背面研削加工。当研削到事先切入的切割槽时，芯片分离。然后将完成分割作业的晶圆通过特制托盘搬运到划片贴膜机上，先实施位置校准作业，再粘贴到片环上，最后在剥离晶圆的表面保护胶膜之后来完成整个工序。硅晶圆为最常用的晶圆，铌酸锂材质相比硅更脆更硬，由于铌酸锂晶圆材质本身的特点，在研磨前切割工艺中半切割、磨片贴膜、磨片等关键节点都存在较大风险，采用常规的研磨前切割工艺方法很难保证铌酸锂晶圆的切割品质。
本实施例提供了一种铌酸锂晶圆的减薄方法，参阅图1-7，本实施例的铌酸锂晶圆的减薄方法，包括以下步骤：
步骤S1、提供一铌酸锂晶圆，在铌酸锂晶圆的背面贴第一划片胶膜，并沿铌酸锂晶圆正面的切割道进行预切割至预定深度；
作为一种具体的实施方式，铌酸锂晶圆包括正面和与该正面相对应的背面，铌酸锂晶圆的正面刻有切割道，切割道包括纵向割道和横向割道，纵向割道和横向割道并未将铌酸锂晶圆切割成多个分离的晶粒，即切割道并未贯穿整个铌酸锂晶圆，而是在铌酸锂晶圆的正面形成多颗以纵向割道和横向割道界定边界的晶粒。第一划片胶膜的作用是在预切割铌酸锂晶圆背面时，用于保护铌酸锂晶圆的正面。本实施例中的划片胶膜具有软质基材，划片胶膜的型号为琳得科Lintec公司的V-8AR胶膜。如图3，现有技术中常使用D-210胶膜作为晶圆背面减薄的第一划片胶膜，由于铌酸锂材质比较脆软，而D-210基材比较硬，如图3(b)所示，当使用D-210胶膜作为第一划片胶膜时，容易出现整面性背崩隐裂或几乎贯穿隐裂的现象，因此D-210胶膜与铌酸锂材质的晶圆不匹配，无法满足切割要求。使用Lintec公司的V-8AR胶膜作为第一划片胶膜，具体地，采用75μm厚的V-8AR，其具有65μm厚的聚氯乙烯(PVC)基材，如图3(a)所示，铌酸锂晶圆无隐裂现象，表明具有较软基材的V-8AR作为铌酸锂晶圆背面减薄的第一划片胶膜，具有很好的保护效果。
作为一种具体的实施方式，沿铌酸锂晶圆正面的切割道进行预切割，预定深度根据减薄后的铌酸锂晶圆的目标厚度确定，预定深度大于铌酸锂晶圆的目标厚度，具体地，切入深度稍大于铌酸锂晶圆的目标厚度，即切入深度约为最后晶粒完成厚度再加深一些即可，以便后续利用研磨机把铌酸锂晶圆背面研磨至晶粒分开。
作为一种具体的实施方式，参阅图4，本实施例中采用刀切割的方式沿铌酸锂晶圆正面的切割道进行预切割，考虑到铌酸锂材料的特性，本实施例中适用铌酸锂晶圆材质的刀片及切割参数具体地为：采用粒度3000#的研磨轮，转速为30000rpm，进给速度为20±0.5mm/s，根据最终的铌酸锂晶圆的厚度进行预切割。
步骤S2、去除第一划片胶膜，在铌酸锂晶圆的正面贴磨片胶膜，磨片胶膜为双层胶膜；
晶圆背面减薄胶膜为半导体晶圆厂或封装厂做晶圆背面研磨制程中所使用的保护胶膜，通过背面减薄胶膜的研磨缓冲特性，减少破片的发生。在铌酸锂晶圆的正面贴附上磨片胶膜，为研磨铌酸锂晶圆的背面做好准备，以减少背面崩裂以及防止飞料，以及芯片飞溅。作为一种具体的实施方式，由于铌酸锂晶圆表面的钝化层一般较厚，且厚度一般在50um以上，导致先切割后研磨工艺常用的磨片胶膜无法满足贴膜要求，本实施例采用的双层胶膜包括琳得科Lintec公司的E-4230胶膜和琳得科Lintec公司的E-3281胶膜，E-4230胶膜和E-3281B胶膜均为UV膜，其中E-4230胶膜贴覆于铌酸锂晶圆的正面，E-3281胶膜贴覆于E-4230胶膜的表面，使贴膜效果满足切割研磨要求。
本实施例中，单独使用E-4230胶膜作为磨片胶膜时，贴膜后不平整，单独使用E-3281胶膜作为磨片胶膜时，揭膜困难。使用铌酸锂晶圆的正面上第一层为E-4230胶膜以及第二层为E-3281胶膜组成的双层胶膜，才能满足铌酸锂晶圆背面减薄的要求。
本实施例中，具体地，E-4230膜的厚度可以为230um，E-3281膜的厚度可以为280um。本实施例中设置两层胶膜主要是因为铌酸锂晶圆表面的钝化层较厚，第二层背面减薄胶膜E-3281可以提供更好的平整性及支撑性。选择研磨前切割用的背面减薄胶膜(也称为背面减薄胶带)，铌酸锂晶圆表面的应力会更小，有利于铌酸锂晶圆的翘曲控制，在其他的一些实施方式中，本领域技术人员可以选择同类型的其他背面减薄胶膜实现相同的功能。
在研磨时，铌酸锂晶圆通过其正面固定于研磨工作台上，因此，在一定压力的研磨过程中，磨片胶膜还可以起到缓冲压力的作用。对铌酸锂晶圆的背面进行研磨，在研磨过程中，铌酸锂晶圆正面的磨片胶膜对铌酸锂晶圆的正面形成保护，避免由于在研磨铌酸锂晶圆的背面的过程中对铌酸锂晶圆的正面造成划伤。
步骤S3、对铌酸锂晶圆的背面进行研磨至晶粒分离，如图6所示；
由于铌酸锂晶圆材质脆软的特性，研磨尺寸更小的研磨轮，才能使芯片背面品质满足要求。作为一种具体的实施方式，研磨过程包括粗磨和精磨过程，粗磨时，采用粒度800#的第一研磨轮；精磨时，采用粒度3000#或5000#的第二研磨轮，可以通过控制第一研磨轮和第二研磨轮的的纵向进给速度来实现对研磨速度的控制。
作为一种具体的实施方式，粗磨过程包括三个子阶段，第一研磨轮在三个子阶段的纵向进给速度依次为0.18±0.05um/s、0.25±0.05um/s、0.25±0.05um/s。
作为一种具体的实施方式，精磨过程包括三个子阶段，第二研磨轮在三个子阶段的纵向进给速度依次为0.1±0.05um/s、0.12±0.05um/s、0.1±0.05um/s。
本实施例中，由于铌酸锂晶圆材质比较脆软，第一研磨轮和第二研磨轮的纵向进给速度调慢，第二研磨轮研磨量提高，以克服铌酸锂晶圆在切割减薄时容易出现脆性破坏、亚表面损伤层深和切割正背面崩裂大的问题。
步骤S4、在铌酸锂晶圆的背面贴第二划片胶膜，再去除磨片胶膜，其结构示意图如图7所示；
作为一种具体的实施方式，对铌酸锂晶圆背面研磨完成后，将铌酸锂晶圆背面贴附第二划片胶膜，为将铌酸锂晶圆固定在晶圆架上做准备，利用铌酸锂晶圆背面的背面胶膜的粘性，将铌酸锂晶圆粘贴到晶圆架上，为去除研磨胶膜做好准备。
作为一种具体的实施方式，由于磨片胶膜为UV胶膜，为便于磨片胶膜的剥离，通过使用紫外线照射，降低其粘着力，使之更易分离。因此在去除该研磨胶膜时，可以对该磨片胶膜进行UV光照进行UV解胶，消除其粘附力，然后再进行揭除，这样能够比较容易地去除研磨胶膜。
作为一种具体的实施方式，先贴第二划片胶膜再去除磨片胶膜，从而，在贴第二划片胶膜的过程中，磨片胶膜还可以起到缓冲压力的作用。第二划片胶膜的作用是保护芯片表面，本领域技术人员可以根据需要进行任意适当的选择。
本实施例中的铌酸锂晶圆的减薄方法，实现了铌酸锂晶圆的研磨前切割的封装工艺，能够解决现有技术中的铌酸锂由于硬度低、脆性大、来料及加工厚度均较薄，并且具有强各向异性，而造成的研磨及切割过程中易出现脆性破坏、亚表面损伤层深和切割正背面崩裂大的问题，采用本实施例中的铌酸锂晶圆的切割方法，降低了半切割后的裂片风险，铌酸锂晶圆正背面崩裂均可以控制在10um以内，图8示出了背面研磨效果，从图中可以看出，铌酸锂晶圆的正背面均无明显崩裂，表面平整，因此本实施例的切割方法，在实现铌酸锂晶圆的研磨前切割封装工艺的同时，还大大提高了芯片封装产品的品质，有利于提高芯片的可靠性。
实施本发明的上述实施例，具有如下有益效果：
本发明实施例中的铌酸锂晶圆的减薄方法，能够解决现有技术中的铌酸锂由于硬度低、脆性大、来料及加工厚度均较薄，并且具有强各向异性，而造成的研磨及切割过程中易出现脆性破坏、亚表面损伤层深和切割正背面崩裂大的问题；本发明实现了铌酸锂的研磨前切割的工艺，采用本实施例中的铌酸锂晶圆的切割方法，降低了半切割后的裂片风险，铌酸锂晶圆正背面崩裂均可以控制在10um以内，相对于现有技术，在实现铌酸锂晶圆的研磨前切割封装工艺的同时，还大大提高了芯片封装产品的品质，有利于提高芯片的可靠性。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种铌酸锂晶圆的减薄方法，其特征在于，包括以下步骤：
提供一铌酸锂晶圆，在所述铌酸锂晶圆的背面贴第一划片胶膜，并沿所述铌酸锂晶圆正面的切割道进行预切割至预定深度；
去除所述第一划片胶膜，在所述铌酸锂晶圆的正面贴磨片胶膜，所述磨片胶膜为双层胶膜；
对所述铌酸锂晶圆的背面进行研磨至晶粒分离；
在所述铌酸锂晶圆的背面贴第二划片胶膜，再去除所述磨片胶膜。
2.根据权利要求1所述的铌酸锂晶圆的减薄方法，其特征在于，在提供一铌酸锂晶圆，在所述铌酸锂晶圆的背面贴第一划片胶膜，并沿所述铌酸锂晶圆正面的切割道进行预切割至预定深度的步骤中，所述划片胶膜具有软质基材，所述划片胶膜的型号为琳得科Lintec公司的V-8AR胶膜。
3.根据权利要求1所述的铌酸锂晶圆的减薄方法，其特征在于，在提供一铌酸锂晶圆，在所述铌酸锂晶圆的背面贴第一划片胶膜，并沿所述铌酸锂晶圆正面的切割道进行预切割至预定深度的步骤中，所述预定深度根据铌酸锂晶圆的目标厚度确定，所述预定深度大于铌酸锂晶圆的目标厚度。
4.根据权利要求1所述的铌酸锂晶圆的减薄方法，其特征在于，在提供一铌酸锂晶圆，在所述铌酸锂晶圆的背面贴第一划片胶膜，并沿所述铌酸锂晶圆正面的切割道进行预切割至预定深度的步骤中，预切割采用粒度3000#的研磨轮，转速为30000rpm，进给速度为20±0.5mm/s。
5.根据权利要求1所述的铌酸锂晶圆的减薄方法，其特征在于，在去除所述第一划片胶膜，在所述铌酸锂晶圆的正面贴磨片胶膜，所述磨片胶膜为双层胶膜的步骤中，所述双层胶膜包括琳得科Lintec公司的E-4230胶膜和琳得科Lintec公司的E-3281胶膜，其中所述E-4230胶膜贴覆于所述铌酸锂晶圆的正面，所述E-3281胶膜贴覆于所述E-4230胶膜的表面。
6.根据权利要求5所述的铌酸锂晶圆的减薄方法，其特征在于，去除所述第一划片胶膜，在所述铌酸锂晶圆的正面贴磨片胶膜，所述磨片胶膜为双层胶膜，具体包括：所述E-4230胶膜的厚度为230um，所述E-3281胶膜的厚度为280um。
7.根据权利要求1所述的铌酸锂晶圆的减薄方法，其特征在于，对所述铌酸锂晶圆的背面进行研磨至晶粒分离，具体包括：研磨过程包括粗磨和精磨过程，粗磨时，采用粒度800#的第一研磨轮；精磨时，采用粒度3000#或5000#的第二研磨轮。
8.根据权利要求7所述的铌酸锂晶圆的减薄方法，其特征在于，在对所述铌酸锂晶圆的背面进行研磨至晶粒分离的步骤中，所述粗磨过程包括三个子阶段，所述第一研磨轮在三个子阶段的纵向进给速度依次为0.18±0.05um/s、0.25±0.05um/s、0.25±0.05um/s。
9.根据权利要求7所述的铌酸锂晶圆的减薄方法，其特征在于，在对所述铌酸锂晶圆的背面进行研磨至晶粒分离的步骤中，所述精磨过程包括三个子阶段，所述第二研磨轮在三个子阶段的纵向进给速度依次为0.1±0.05um/s、0.12±0.05um/s、0.1±0.05um/s。
10.根据权利要求1所述的铌酸锂晶圆的减薄方法，其特征在于，在所述铌酸锂晶圆的背面贴第二划片胶膜，再去除所述磨片胶膜，具体包括：采用UV解胶后揭除的方式去除所述磨片胶膜。
CN202010711681.8A 2020-07-22 2020-07-22 一种铌酸锂晶圆的减薄方法 Active CN111900078B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010711681.8A CN111900078B (zh) 2020-07-22 2020-07-22 一种铌酸锂晶圆的减薄方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010711681.8A CN111900078B (zh) 2020-07-22 2020-07-22 一种铌酸锂晶圆的减薄方法

Publications (2)

Publication Number Publication Date
CN111900078A CN111900078A (zh) 2020-11-06
CN111900078B true CN111900078B (zh) 2022-04-15

Family

ID=73189873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010711681.8A Active CN111900078B (zh) 2020-07-22 2020-07-22 一种铌酸锂晶圆的减薄方法

Country Status (1)

Country Link
CN (1) CN111900078B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112758885A (zh) * 2020-12-25 2021-05-07 中国电子科技集团公司第十三研究所 Mems异形芯片的切割方法
CN113539956A (zh) * 2021-06-11 2021-10-22 深圳米飞泰克科技有限公司 一种晶片的加工方法
CN115020339A (zh) * 2022-05-23 2022-09-06 深圳米飞泰克科技股份有限公司 一种晶圆的切割方法
CN114986358B (zh) * 2022-05-27 2024-04-09 深圳市奥伦德元器件有限公司 芯片划片方法、设备、控制器及计算机可读存储介质
CN115831736B (zh) * 2023-02-13 2023-05-05 成都万应微电子有限公司 一种半导体材料产品的切割方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100588A (ja) * 2000-09-22 2002-04-05 Shinkawa Ltd 半導体装置の製造方法
JP2009123835A (ja) * 2007-11-13 2009-06-04 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
CN105058223B (zh) * 2015-07-15 2017-08-25 中国电子科技集团公司第四十六研究所 一种锗单晶片的单面研磨方法

Also Published As

Publication number Publication date
CN111900078A (zh) 2020-11-06

Similar Documents

Publication Publication Date Title
CN111900078B (zh) 一种铌酸锂晶圆的减薄方法
TW529095B (en) Method of dividing wafer and manufacture of semiconductor device
US6162703A (en) Packaging die preparation
CN100530593C (zh) 切割晶圆的方法
TW200300977A (en) Dicing method using cleaved wafer
JP2001044144A (ja) 半導体チップの製造プロセス
TWI767022B (zh) 基板處理方法及基板處理系統
JPH09141646A (ja) 基板加工方法
JP2004349649A (ja) ウエハーの薄加工方法
KR20210075049A (ko) 웨이퍼 가공 방법 및 중간 부재
CN102104021A (zh) 晶片切割方法
JP2008258412A (ja) シリコンウエハの個片化方法
US20070057410A1 (en) Method of fabricating wafer chips
KR100816641B1 (ko) 반도체 웨이퍼 가공방법 및 이것에 사용되는 지지기판
TWI377614B (en) Method for forming adhesive dies singulated from a wafer
TWI401737B (zh) Wafer cutting method
CN115939041A (zh) 一种基于激光诱导热分解预切的超薄晶圆切割方法
TWI280618B (en) Method for machining a wafer
CN113539956A (zh) 一种晶片的加工方法
JP6558973B2 (ja) デバイスチップの製造方法
JP2008098428A (ja) 半導体装置の製造方法
JP6362484B2 (ja) 半導体ウエハのダイシング方法
JP2004207591A (ja) 半導体装置の製造方法
JP5193753B2 (ja) ダイシングシートおよび半導体チップの製造方法
JP2003273042A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant