JPH04307756A - 半導体素子の分離方法 - Google Patents
半導体素子の分離方法Info
- Publication number
- JPH04307756A JPH04307756A JP7186091A JP7186091A JPH04307756A JP H04307756 A JPH04307756 A JP H04307756A JP 7186091 A JP7186091 A JP 7186091A JP 7186091 A JP7186091 A JP 7186091A JP H04307756 A JPH04307756 A JP H04307756A
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- semiconductor
- semiconductor element
- semiconductor wafer
- semiconductor elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000001681 protective effect Effects 0.000 abstract description 3
- 238000005336 cracking Methods 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子の分離方法に
関するものである。
関するものである。
【０００２】
【従来の技術】従来の半導体素子の分離方法を図２を用
いて以下説明する。
いて以下説明する。
【０００３】図２は従来の半導体素子の分離方法を示す
概略工程図である。
概略工程図である。
【０００４】まず図２（ａ）に示すように、半導体ウェ
ハ１１には、図示しない複数個の半導体素子が形成され
ており、その素子を保護するため、半導体ウェハ１１の
上面１２に表面保護テープ１３を接着剤によって接着す
る。
ハ１１には、図示しない複数個の半導体素子が形成され
ており、その素子を保護するため、半導体ウェハ１１の
上面１２に表面保護テープ１３を接着剤によって接着す
る。
【０００５】次に図２（ｂ）に示すように、半導体ウェ
ハ１１の下面１４を、例えばバックグラインダー等によ
り機械的に研削する。
ハ１１の下面１４を、例えばバックグラインダー等によ
り機械的に研削する。
【０００６】一般に半導体ウェハ１１は、この研削前で
６２５μｍ（５又は６インチ径の半導体ウェハ）の厚さ
を有しており、この厚さで分離された半導体素子では実
装に不適当、即ち厚すぎるものなので、例えば２００〜
４５０μｍの厚さに研削される。
６２５μｍ（５又は６インチ径の半導体ウェハ）の厚さ
を有しており、この厚さで分離された半導体素子では実
装に不適当、即ち厚すぎるものなので、例えば２００〜
４５０μｍの厚さに研削される。
【０００７】次に図２（ｃ）に示すように、表面保護テ
ープ１３を機械的に剥離し、残った接着剤を洗浄除去す
る。
ープ１３を機械的に剥離し、残った接着剤を洗浄除去す
る。
【０００８】この後、図示しない複数個の半導体素子に
対し電気的特性の良否判定が行なわれる。
対し電気的特性の良否判定が行なわれる。
【０００９】次に図２（ｄ）に示すように、半導体ウェ
ハ１１の下面１４に、ダイシングテープ１５を接着剤に
よって接着する。
ハ１１の下面１４に、ダイシングテープ１５を接着剤に
よって接着する。
【００１０】そして、図２（ｅ）に示すように、図示し
ない複数個の半導体素子を個片分割すべく図示しないス
クライブラインに沿ってダイシングし、半導体ウェハ１
１及びダイシングテープ１５の一部にダイシング溝１６
を形成する。
ない複数個の半導体素子を個片分割すべく図示しないス
クライブラインに沿ってダイシングし、半導体ウェハ１
１及びダイシングテープ１５の一部にダイシング溝１６
を形成する。
【００１１】その後、ダイシングテープ１５から図示し
ない複数個の分割された半導体素子を切り離していた。
ない複数個の分割された半導体素子を切り離していた。
【００１２】
【発明が解決しようとする課題】しかしながら、上記の
半導体素子の分離方法では、ダイシングテープからの半
導体素子の切り離しの際、個片分割された半導体素子の
裏面、特にエッヂからのエッヂクラック等が発生し、半
導体素子の強度低下となっていた。
半導体素子の分離方法では、ダイシングテープからの半
導体素子の切り離しの際、個片分割された半導体素子の
裏面、特にエッヂからのエッヂクラック等が発生し、半
導体素子の強度低下となっていた。
【００１３】この問題点を解決するために、半導体ウェ
ハの下面を２段階に分けて研削する方法等があるが、こ
れは多少の効果はあるものの、依然技術的に満足できる
ものではなかった。
ハの下面を２段階に分けて研削する方法等があるが、こ
れは多少の効果はあるものの、依然技術的に満足できる
ものではなかった。
【００１４】本発明は、上記問題点を解決するために、
ダイシングテープからの半導体素子の切り離し工程を除
去し、クラックの発生を除去し半導体素子の強度を向上
できる半導体素子の分離方法を提供することを目的とす
る。
ダイシングテープからの半導体素子の切り離し工程を除
去し、クラックの発生を除去し半導体素子の強度を向上
できる半導体素子の分離方法を提供することを目的とす
る。
【００１５】
【課題を解決するための手段】本発明は、上記目的を達
成するために半導体素子の分離方法に於いて、半導体ウ
ェハの下面研削の前に半導体ウェハの上面からその研削
される領域まで、半導体素子の個片分割をすべくダイシ
ングを行ない、ダイシングテープを用いないようにした
ものである。
成するために半導体素子の分離方法に於いて、半導体ウ
ェハの下面研削の前に半導体ウェハの上面からその研削
される領域まで、半導体素子の個片分割をすべくダイシ
ングを行ない、ダイシングテープを用いないようにした
ものである。
【００１６】
【作用】本発明によれば、半導体素子の分離方法に於い
て、半導体ウェハの下面研削の前に半導体ウェハ上面か
らその研削される領域までダイシングするので、半導体
ウェハの下面にダイシングテープを接着しなくともダイ
シングでき、そのためダイシングテープを用いなくて済
む。よってダイシングテープから半導体素子を切り離す
工程が除去され、その工程による半導体素子のクラック
は発生しない。
て、半導体ウェハの下面研削の前に半導体ウェハ上面か
らその研削される領域までダイシングするので、半導体
ウェハの下面にダイシングテープを接着しなくともダイ
シングでき、そのためダイシングテープを用いなくて済
む。よってダイシングテープから半導体素子を切り離す
工程が除去され、その工程による半導体素子のクラック
は発生しない。
【００１７】
【実施例】以下、本発明の半導体素子の分離方法を図面
を用いて説明する。
を用いて説明する。
【００１８】図１は、本発明の半導体素子の分離方法を
示す概略工程図である。
示す概略工程図である。
【００１９】まず、図１（ａ）に示すように、図示しな
い複数個の半導体素子が形成された半導体ウェハ１を、
半導体素子を個片分割すべく図示しないスクライブライ
ンに沿って、その上面２から後述する半導体ウェハ１の
下面３の研削される領域までダイシングレ、ダイシング
溝４を形成する。
い複数個の半導体素子が形成された半導体ウェハ１を、
半導体素子を個片分割すべく図示しないスクライブライ
ンに沿って、その上面２から後述する半導体ウェハ１の
下面３の研削される領域までダイシングレ、ダイシング
溝４を形成する。
【００２０】半導体ウェハ１の厚さは６２５μｍ（５イ
ンチ又は６インチ直径）で、半導体素子の実装に適した
厚さは２００〜２５０μｍであるため、例えばこのダイ
シング溝４を２００〜２５０μｍより多少深く形成する
。
ンチ又は６インチ直径）で、半導体素子の実装に適した
厚さは２００〜２５０μｍであるため、例えばこのダイ
シング溝４を２００〜２５０μｍより多少深く形成する
。
【００２１】尚、このダイシングの際、ダイシングされ
た半導体ウェハのチップ（かけら）が半導体素子に悪影
響を及ぼすので、例えば半導体ウェハ１の上面２に保護
膜等をパターニング形成しておくとよい。
た半導体ウェハのチップ（かけら）が半導体素子に悪影
響を及ぼすので、例えば半導体ウェハ１の上面２に保護
膜等をパターニング形成しておくとよい。
【００２２】次に図１（ｂ）に示すように半導体ウェハ
１の上面２に、図示しない半導体素子を保護し、後述す
る半導体ウェハ１の下面３の研削時、各半導体素子を固
定するための表面保護テープ５を接着剤によって接着す
る。
１の上面２に、図示しない半導体素子を保護し、後述す
る半導体ウェハ１の下面３の研削時、各半導体素子を固
定するための表面保護テープ５を接着剤によって接着す
る。
【００２３】上述したダイシング時に、半導体ウェハ１
の上面２に形成した保護膜を接着剤として用いると、工
程簡略化が図れなおよい。
の上面２に形成した保護膜を接着剤として用いると、工
程簡略化が図れなおよい。
【００２４】次に図１（ｃ）に示すように、半導体ウェ
ハ１の下面３を、例えばバックグラインダー等により機
械的に研削し、所望の厚さの半導体素子にする。
ハ１の下面３を、例えばバックグラインダー等により機
械的に研削し、所望の厚さの半導体素子にする。
【００２５】この後、表面保護テープ５を機械的に剥離
することで、半導体素子は個片分割されて半導体ウェハ
１から切り離される。
することで、半導体素子は個片分割されて半導体ウェハ
１から切り離される。
【００２６】
【発明の効果】以上詳細に説明したように、本発明によ
れば半導体素子の分離方法に於いて、半導体ウェハの下
面研削の前に半導体ウェハの上面から、その研削される
領域までダイシングするので、ダイシングテープを用い
なくともダイシングでき切り離しができるので、ダイシ
ングテープから半導体素子を切り離すことによって生じ
ていた半導体素子のクラックは除去される。
れば半導体素子の分離方法に於いて、半導体ウェハの下
面研削の前に半導体ウェハの上面から、その研削される
領域までダイシングするので、ダイシングテープを用い
なくともダイシングでき切り離しができるので、ダイシ
ングテープから半導体素子を切り離すことによって生じ
ていた半導体素子のクラックは除去される。
【００２７】したがって半導体素子はその強度向上が図
れる。またダイシングテープを用いた工程分、工程の簡
略化が図れる。
れる。またダイシングテープを用いた工程分、工程の簡
略化が図れる。
【図１】本発明の半導体素子の分離方法を示す概略工程
図である。
図である。
【図２】従来の半導体素子の分離方法を示す概略工程図
である。
である。
１，１１ 半導体ウェハ
２，１２ 上面
３，１４ 下面
４，１６ ダイシング溝
５，１３ 表面保護テープ
１５ ダイシングテープ
Claims (1)
- 【請求項１】 半導体ウェハの上面側に形成された複
数個の半導体素子を個片分割すべく前記上面より所定部
分をダイシングし、所定の深さのダイシング溝を形成す
る工程と前記半導体ウェハの下面を前記ダイシング溝の
深さまで研削する工程とを備えたことを特徴とする半導
体素子の分離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7186091A JPH04307756A (ja) | 1991-04-04 | 1991-04-04 | 半導体素子の分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7186091A JPH04307756A (ja) | 1991-04-04 | 1991-04-04 | 半導体素子の分離方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04307756A true JPH04307756A (ja) | 1992-10-29 |
Family
ID=13472701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7186091A Pending JPH04307756A (ja) | 1991-04-04 | 1991-04-04 | 半導体素子の分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04307756A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184109B1 (en) | 1997-07-23 | 2001-02-06 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| US6294439B1 (en) | 1997-07-23 | 2001-09-25 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| US6337258B1 (en) | 1999-07-22 | 2002-01-08 | Kabushiki Kaisha Toshiba | Method of dividing a wafer |
| WO2013163193A1 (en) * | 2012-04-23 | 2013-10-31 | Seagate Technology Llc | Laser submounts formed using etching process |
| CN104098063A (zh) * | 2013-04-02 | 2014-10-15 | 无锡华润上华半导体有限公司 | 微机电系统器件在制造过程中的加固方法 |
-
1991
- 1991-04-04 JP JP7186091A patent/JPH04307756A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184109B1 (en) | 1997-07-23 | 2001-02-06 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| US6294439B1 (en) | 1997-07-23 | 2001-09-25 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| US6337258B1 (en) | 1999-07-22 | 2002-01-08 | Kabushiki Kaisha Toshiba | Method of dividing a wafer |
| WO2013163193A1 (en) * | 2012-04-23 | 2013-10-31 | Seagate Technology Llc | Laser submounts formed using etching process |
| US9202754B2 (en) | 2012-04-23 | 2015-12-01 | Seagate Technology Llc | Laser submounts formed using etching process |
| US9502857B2 (en) | 2012-04-23 | 2016-11-22 | Seagate Technology Llc | Laser submounts formed using etching process |
| CN104098063A (zh) * | 2013-04-02 | 2014-10-15 | 无锡华润上华半导体有限公司 | 微机电系统器件在制造过程中的加固方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5863813A (en) | Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips | |
| JPH07106285A (ja) | 半導体製造方法 | |
| JPH04307756A (ja) | 半導体素子の分離方法 | |
| JPS624341A (ja) | 半導体装置の製造方法 | |
| US20080124896A1 (en) | Silicon wafer thinning end point method | |
| JPH0574934A (ja) | 薄型チツプの形成方法 | |
| JPH07302772A (ja) | ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置 | |
| JPS61152358A (ja) | 半導体ウエハの研削方法 | |
| JP2829015B2 (ja) | 半導体素子の加工方法 | |
| JPH10223572A (ja) | ダイシング方法および半導体装置 | |
| JP2637852B2 (ja) | 半導体ウェハーのダイシング方法 | |
| JPH04367250A (ja) | 半導体チップの製造方法 | |
| JP2003124147A (ja) | 半導体装置の製造方法 | |
| JP3134214B2 (ja) | 配線基板のパターンエリア保護方法 | |
| JPH10172925A (ja) | 半導体ウェハの切断方法 | |
| JPS58137228A (ja) | 半導体装置の製造方法 | |
| JPH05198671A (ja) | 半導体ウェハーのダイシング方法 | |
| JP2001044142A (ja) | シリコンウエハの切断方法 | |
| JPH0590406A (ja) | 半導体ウエハのダイシング方法 | |
| JPH04336448A (ja) | 半導体装置の製造方法 | |
| JPH0567599A (ja) | 半導体装置の製造方法 | |
| JPH06224299A (ja) | 半導体ウェーハの分割方法及び分割システム | |
| JPH03241856A (ja) | ダイシング方法 | |
| JPS60149151A (ja) | 半導体ウエハのダイシング方法 | |
| JP4403004B2 (ja) | ボンディング用フィルムを用いた半導体チップの製造方法 |